JP2001309239A - フォトセンサアレイおよび２次元画像の読取装置 - Google Patents

Abstract

(57)【要約】 【課題】 信号の遅延を抑制するとともに、配線層の断
線に対して信号の伝搬を補償して、良好に駆動すること
ができるフォトセンサアレイおよび２次元画像の読取装
置を提供する。 【解決手段】 フォトセンサアレイは、半導体層１１に
形成されるチャネル領域のチャネル長およびチャネル幅
を規定するソース、ドレイン電極１２、１３と、半導体
層１１の上方に設けられたトップゲート電極２１と、半
導体層１１の下方に設けられたボトムゲート電極２２と
を備えた複数のダブルゲート型フォトセンサ１０を有
し、該複数のダブルゲート型フォトセンサ１０のトップ
ゲート電極２１相互を接続するトップゲートラインが、
配線断面積を増加させるように、複数の配線層（１０１
ａ、１０１ｂ）に分岐して形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトセンサアレ
イおよび２次元画像の読取装置に関し、特に、共通の半
導体層に対して上方および下方に各々トップゲート電極
およびボトムゲート電極を備えたダブルゲート構造を有
する薄膜トランジスタによる光電変換素子（フォトセン
サ）を２次元配列して構成されるフォトセンサアレイ、
および、そのフォトセンサアレイを利用した２次元画像
の読取装置に関する。

【０００２】

【従来の技術】従来、印刷物や写真、あるいは、指紋等
の微細な凹凸の形状等を読み取る２次元画像の読取装置
として、光電変換素子（フォトセンサ）をマトリクス状
に配列して構成されるフォトセンサアレイを有する構造
のものがある。このようなフォトセンサアレイとして、
一般に、ＣＣＤ（Charge Coupled Device）等の固体撮
像デバイスが用いられている。

【０００３】ＣＣＤは、周知の通り、フォトダイオード
や薄膜トランジスタ（ＴＦＴ：ThinFilm Transistor）
等のフォトセンサをマトリクス状に配列した構成を有
し、各フォトセンサの受光部に照射された光量に対応し
て発生する電子−正孔対の量（電荷量）を、水平走査回
路および垂直走査回路により検出し、照射光の輝度を検
知している。このようなＣＣＤを用いたフォトセンサシ
ステムにおいては、走査された各フォトセンサを選択状
態にするための選択トランジスタを個別に設ける必要が
あるため、画素数が増大するにしたがってシステム自体
が大型化するという問題を有している。

【０００４】そこで、近年、このような問題を解決する
ための構成として、フォトセンサ自体にフォトセンス機
能と選択トランジスタ機能とを持たせた、いわゆる、ダ
ブルゲート構造を有する薄膜トランジスタ（以下、ダブ
ルゲート型フォトセンサという）を画像読取装置に適用
して、システムの小型化、および、画素の高密度化を図
る試みがなされている。

【０００５】このようなフォトセンサを用いた画像読取
装置は、概略、ガラス基板の一面側に、共通の半導体層
に対して上方および下方に各々トップゲート電極および
ボトムゲート電極を備えたダブルゲート型フォトセンサ
をマトリクス状に形成して、フォトセンサアレイを構成
し、例えば、ガラス基板の背面側に設けられた光源から
照射光を照射して、フォトセンサアレイ上方の検知面に
載置された指から指紋等の２次元画像の画像パターンに
応じた反射光を、ダブルゲート型フォトセンサにより明
暗情報として検出し、２次元画像を読み取るものであ
る。

【０００６】ここで、フォトセンサアレイによる画像の
読み取り動作は、リセットパルスの印加による初期化終
了時から読み出しパルスが印加されるまでの光蓄積期間
において、各ダブルゲート型フォトセンサ毎に蓄積され
るキャリヤ（正孔）の蓄積量に基づいて、明暗情報が検
出される。なお、ダブルゲート型フォトセンサ、およ
び、フォトセンサアレイの具体的な構成および動作につ
いては、後述する。

【０００７】

【発明が解決しようとする課題】ところで、上述したよ
うな２次元画像の読取装置に適用されるフォトセンサシ
ステムにおいては、例えば、指の凹凸等による照射光の
反射の違いを、可視光波長域が入射されると励起するａ
−Ｓｉ半導体層に生成されるキャリアを利用して検出す
るものであるが、このキャリアを蓄積するためのトップ
ゲート電極は、指のような被写体（被検物）と半導体層
との間に介在しているため、被写体からの反射光を透過
する性質を有していなければならず、そのため、後述す
るＩＴＯのような透明電極を用いなければならない。こ
こで、トップゲート電極は、駆動回路の端子と接続する
ためのトップゲートラインと一体化されて形成されてい
るが、配線層として一般に利用されるクロムＣｒ等の金
属材料に比較して、ＩＴＯは抵抗率が高いため、配線と
して用いると信号の伝搬遅延を生じやすいという問題を
有していた。

【０００８】このようなＩＴＯの高抵抗の問題を解決す
るために、幅広の配線層からなるトップゲートラインを
形成し、配線断面積を大きくすることにより、配線抵抗
の低減を図ることができるが、ＩＴＯのような透明電極
であっても透過光の光量の減衰を生じるため、安易に厚
くすると受光感度が低下し、またトップゲートラインを
透過して、キャリヤを蓄積する半導体層に入射する入射
光量のバランス（方向性）が、トップゲートラインの配
置位置等に応じて不均一となることがあり、被写体の画
像の読み取り動作を適切に実行できなくなる可能性があ
るという問題を有していた。

【０００９】また、トップゲートラインは、ダブルゲー
トトランジスタの各構成の製造プロセスにおいて、ドレ
イン電極に接続されたドレインライン、ソース電極に接
続されたソースライン（接地ライン）、ボトムゲート電
極に接続されたボトムゲートライン等の多数の配線層が
すでに積層形成された後、比較的上層に形成されるた
め、積層構造の段差の影響を受けやすくなり、断線の危
険性が高くなるという問題も有していた。

【００１０】そこで、本発明は、上述した問題点を解決
し、信号の遅延を抑制するとともに、配線層の断線に対
して信号の伝搬を補償して、良好に駆動することができ
るフォトセンサアレイおよび２次元画像の読取装置を提
供することを目的とする。

【００１１】

【課題を解決するための手段】請求項１記載のフォトセ
ンサアレイは、励起光によりキャリアを生成する半導体
層と、前記半導体層の両端にそれぞれ設けられたソー
ス、ドレイン電極と、第１ゲート絶縁膜を介し、前記半
導体層の下方に設けられた第１ゲート電極と、第２ゲー
ト絶縁膜を介し、前記半導体層の上方に設けられた第２
ゲート電極と、を各々備え、所定方向に互いに離間して
配置された複数の光電変換素子と、各光電変換素子の前
記第１ゲート電極を接続する第１ゲートラインと、各光
電変換素子の前記第２ゲート電極を接続する第２ゲート
ラインと、を有し、前記第１ゲートラインおよび前記第
２ゲートラインの少なくともいずれか一方は、平行する
複数の配線層により構成された領域を有することを特徴
とする。

【００１２】請求項１記載の発明によれば、第１ゲート
電極相互、あるいは、第２ゲート電極相互を接続する第
１ゲートライン又は第２ゲートラインが、平行する複数
の配線層により構成されているので、光の入射バランス
が均等になるように設定できるとともに、ゲートライン
の配線断面積を増大させて配線抵抗を下げて信号の伝搬
遅延を抑制することができ、良好な被写体の画像の読み
取り動作を行うことができる。また、第１ゲートライン
又は第２ゲートラインが、フォトセンサアレイを構成す
る積層構造の比較的上層に形成される場合、段差により
配線層の断線が生じた場合であっても、平行する他の配
線層により信号の伝搬を補償して、被写体の画像の読み
取り動作を行うことができる。

【００１３】また、請求項２記載の発明によれば、該半
導体層のソース、ドレイン電極間の励起光が入射される
有効領域が、容易に所定の形状比率を満たすように構成
することが可能になり、光検知領域の偏りを改善するよ
うに任意に配置することができる。したがって、半導体
層の入射有効領域を最適な形状比率になるように設定す
ることができるので、励起光の入射量が微量であっても
十分ソース−ドレイン電流を流すことができ、良好な受
光感度を実現することができる。請求項２記載のフォト
センサアレイにおいて、複数の半導体層のソース電極は
互いに接続され、複数の半導体層のドレイン電極は互い
に接続されていてもよく、ソース電極又はドレイン電極
が、複数の半導体層のうち隣接する２つに跨って形成さ
れていてもよい。

【００１４】また、複数の光電変換素子の各々の複数の
半導体層が、半導体層のチャネル長方向に並んで配列さ
れてもよい。さらに、複数の光電変換素子がデルタ配列
されていれば、２次元的に隣接する光電変換素子間の距
離をより均等にすることができるため、同じ被写体をフ
ォトセンサアレイに対し平面的に異なる角度で載置した
ときの、方向に応じて異なる受光感度の不均一さによる
光情報のずれを抑制することができるので、被写体が載
置する角度の制限が少なくて済み、一層の画像読み取り
特性に優れたフォトセンサアレイを実現することができ
る。

【００１５】請求項８記載の２次元画像の読取装置は、
励起光によりキャリアを生成する半導体層と、前記半導
体層の両端にそれぞれ設けられたソース、ドレイン電極
と、第１ゲート絶縁膜を介し、前記半導体層の下方に設
けられた第１ゲート電極と、第２ゲート絶縁膜を介し、
前記半導体層の上方に設けられた第２ゲート電極と、を
各々備え、所定方向に互いに離間して配置された複数の
光電変換素子と、各光電変換素子の前記第１ゲート電極
を接続する第１ゲートラインと、各光電変換素子の前記
第２ゲート電極を接続する第２ゲートラインと、を有
し、前記第１ゲートラインおよび前記第２ゲートライン
の少なくともいずれか一方は、平行する複数の配線層に
より構成された領域を有することを特徴とする。

【００１６】請求項８記載の２次元画像の読取装置は、
第１ゲートドライバ並びに第２ゲートドライバにより各
光電変換素子を任意に選択し、各光電変換素子により変
位されたドレインラインの電圧をスイッチが読み取る時
に、配線抵抗に起因する信号伝搬の遅延を抑制しつつ、
配線層の断線に対して信号の伝搬を補償することができ
るので、光電変換素子の数が膨大であっても迅速かつ精
度よくマトリクス駆動することが可能になり、このため
良好な２次元画像を得ることができる。

【００１７】

【発明の実施の形態】以下に、本発明に係る光電変換素
子、フォトセンサアレイおよび２次元画像の読取装置の
実施の形態について詳しく説明する。まず、本発明に係
る画像読取装置に適用されるダブルゲート型フォトセン
サについて、図面を参照して説明する。図１は、ダブル
ゲート型フォトセンサの構造を示す概略断面図である。

【００１８】図１（ａ）に示すように、ダブルゲート型
フォトセンサ１０は、可視光が入射されると電子−正孔
対が生成されるアモルファスシリコン等の半導体層（チ
ャネル層）１１と、半導体層１１の両端にそれぞれ設け
られたｎ^＋シリコン層１７、１８と、ｎ^＋シリコン層１
７、１８上に形成されたクロム、クロム合金、アルミ、
アルミ合金等から選択された可視光に対し不透明のソー
ス電極１２およびドレイン電極１３と、半導体層１１の
上方（図面上方）にブロック絶縁膜１４および上部（ト
ップ）ゲート絶縁膜１５を介して形成されたＩＴＯ（In
dium-Tin-Oxide：インジウム−スズ酸化物）からなる可
視光に対し透過性を示すトップゲート電極２１と、半導
体層１１の下方（図面下方）に下部（ボトム）ゲート絶
縁膜１６を介して形成されたクロム、クロム合金、アル
ミ、アルミ合金等の可視光に対し不透明なボトムゲート
電極２２と、を有して構成されている。

【００１９】なお、図１（ａ）において、トップゲート
電極２１、トップゲート絶縁膜１５、ボトムゲート絶縁
膜１６、および、トップゲート電極２１上に設けられる
保護絶縁膜２０は、いずれも半導体層１１を励起する可
視光に対して透過率の高い材質により構成され、一方、
ボトムゲート電極２２は、可視光の透過を遮断する材質
により構成されることにより、図面上方から入射する照
射光のみを検知する構造を有している。

【００２０】すなわち、ダブルゲート型フォトセンサ１
０は、半導体層１１を共通のチャネル領域として、半導
体層１１、ソース電極１２、ドレイン電極１３およびト
ップゲート電極２１により形成される上部ＭＯＳトラン
ジスタと、半導体層１１、ソース電極１２、ドレイン電
極１３およびボトムゲート電極２２により形成される下
部ＭＯＳトランジスタとからなる２つのＭＯＳトランジ
スタを組み合わせた構造が、ガラス基板等の透明な絶縁
性基板１９上に形成されている。そして、このようなダ
ブルゲート型フォトセンサ１０は、一般に、図１（ｂ）
に示すような等価回路により表される。ここで、ＴＧは
トップゲート端子、ＢＧはボトムゲート端子、Ｓはソー
ス端子、Ｄはドレイン端子である。

【００２１】次に、上述したダブルゲート型フォトセン
サを２次元配列して構成されるフォトセンサシステムに
ついて、図面を参照して簡単に説明する。図２は、ダブ
ルゲート型フォトセンサを２次元配列して構成されるフ
ォトセンサシステムの概略構成図である。図２に示すよ
うに、フォトセンサシステムは、大別して、多数のダブ
ルゲート型フォトセンサ１０を、例えば、ｎ行×ｍ列の
マトリクス状に配列したフォトセンサアレイ１００と、
各ダブルゲート型フォトセンサ１０のトップゲート端子
ＴＧ（トップゲート電極２１）およびボトムゲート端子
ＢＧ（ボトムゲート電極２２）を各々行方向に接続した
トップゲートライン１０１およびボトムゲートライン１
０２と、トップゲートライン１０１およびボトムゲート
ライン１０２に各々接続されたトップゲートドライバ１
１１およびボトムゲートドライバ１１２と、各ダブルゲ
ート型フォトセンサのドレイン端子Ｄ（ドレイン電極１
３）を列方向に接続したドレインライン１０３と、ドレ
インライン１０３に接続されたコラムスイッチ１１３
と、ソース端子Ｓ（ソース電極１２）を列方向に接続し
接地されたソースライン１０４と、を有して構成され
る。

【００２２】トップゲートライン１０１は、トップゲー
ト電極２１とともにＩＴＯで形成され、ボトムゲートラ
イン１０２、ドレインライン１０３並びにソースライン
１０４はそれぞれボトムゲート電極２２、ドレイン電極
１３、ソース電極１２と同一の材料で且つ一体的に形成
されている。ここで、φtgおよびφbgは、それぞれリセ
ットパルスφＴ１、φＴ２、…φＴｉ、…φＴｎ、およ
び、読み出しパルスφＢ１、φＢ２、…φＢｉ、…φＢ
ｎを生成するための制御信号、φpgは、プリチャージ電
圧Ｖpgを印加するタイミングを制御するプリチャージ信
号である。

【００２３】このような構成において、トップゲートド
ライバ１１１からトップゲート端子ＴＧに電圧を印加す
ることによりフォトセンス機能が実現され、ボトムゲー
トドライバ１１２からボトムゲート端子ＢＧに電圧を印
加し、ドレインライン１０３を介して検出信号を出力回
路部１１３に取り込んでシリアルデータ又はパラデータ
として出力（Ｖout）することにより選択読み出し機能
が実現される。

【００２４】次に、上述したフォトセンサシステムの駆
動制御方法について、図面を参照して説明する。図３
は、フォトセンサシステムの駆動制御方法の一例を示す
タイミングチャートであり、図４は、ダブルゲート型フ
ォトセンサの動作概念図であり、図５は、フォトセンサ
システムの出力電圧の光応答特性を示す図である。ま
ず、リセット動作においては、図３、図４（ａ）に示す
ように、ｉ番目の行のトップゲートライン１０１にパル
ス電圧（リセットパルス；例えばＶtg＝＋１５Ｖのハイ
レベル）φＴｉを印加して、各ダブルゲート型フォトセ
ンサ１０の半導体層１１およびブロック絶縁膜１４にお
ける半導体層１１との界面近傍に蓄積されているキャリ
ア（ここでは、正孔）を放出する（リセット期間Ｔrese
t）。

【００２５】次いで、光蓄積動作においては、図３、図
４（ｂ）に示すように、トップゲートライン１０１にロ
ーレベル（例えばＶtg＝−１５Ｖ）のバイアス電圧φＴ
ｉを印加することにより、リセット動作を終了し、キャ
リヤ蓄積動作による光蓄積期間Ｔａがスタートする。光
蓄積期間Ｔａにおいては、トップゲート電極側から入射
した光量に応じて半導体層１１で生成された電子−正孔
対が生成され、半導体層１１およびブロック絶縁膜１４
における半導体層１１との界面近傍、すなわちチャネル
領域周辺に正孔が蓄積される。

【００２６】そして、プリチャージ動作においては、図
３、図４（ｃ）に示すように、光蓄積期間Ｔａに並行し
て、プリチャージ信号φpgに基づいてドレインライン１
０３に所定の電圧（プリチャージ電圧）Ｖpgを印加し、
ドレイン電極１３に電荷を保持させる（プリチャージ期
間Ｔprch）。次いで、読み出し動作においては、図３、
図４（ｄ）に示すように、プリチャージ期間Ｔprchを経
過した後、ボトムゲートライン１０２にハイレベル（例
えばＶbg＝＋１０Ｖ）のバイアス電圧（読み出し選択信
号；以下、読み出しパルスという）φＢｉを印加するこ
とにより、ダブルゲート型フォトセンサ１０をＯＮ状態
にする（読み出し期間Ｔread）。

【００２７】ここで、読み出し期間Ｔreadにおいては、
チャネル領域に蓄積されたキャリア（正孔）が逆極性の
トップゲート端子ＴＧに印加されたＶtg（−１５Ｖ）を
緩和する方向に働くため、ボトムゲート端子ＢＧのＶbg
によりｎチャネルが形成され、ドレイン電流に応じてド
レインライン１０３のドレインライン電圧ＶＤは、図５
（ａ）に示すように、プリチャージ電圧Ｖpgから時間の
経過とともに徐々に低下する傾向を示す。

【００２８】すなわち、光蓄積期間Ｔａにおける光蓄積
状態が暗状態で、チャネル領域にキャリヤ（正孔）が蓄
積されていない場合には、図４（ｅ）、図５（ａ）に示
すように、トップゲートＴＧに負バイアスをかけること
によって、ボトムゲートＢＧの正バイアスが打ち消さ
れ、ダブルゲート型フォトセンサ１０はＯＦＦ状態とな
り、ドレイン電圧、すなわち、ドレインライン１０３の
電圧ＶＤが、ほぼそのまま保持されることになる。

【００２９】一方、光蓄積状態が明状態の場合には、図
４（ｄ）、図５（ａ）に示すように、チャネル領域に入
射光量に応じたキャリヤ（正孔）が捕獲されているた
め、トップゲートＴＧの負バイアスを打ち消すように作
用し、この打ち消された分だけボトムゲートＢＧの正バ
イアスによって、ダブルゲート型フォトセンサ１０はＯ
Ｎ状態となる。そして、この入射光量に応じたＯＮ抵抗
に従って、ドレインライン１０３の電圧ＶＤは、低下す
ることになる。

【００３０】したがって、図５（ａ）に示したように、
ドレインライン１０３の電圧ＶＤの変化傾向は、トップ
ゲートＴＧへのリセットパルスφＴｉの印加によるリセ
ット動作の終了時点から、ボトムゲートＢＧに読み出し
パルスφＢｉが印加されるまでの時間（光蓄積期間Ｔ
ａ）に受光した光量に深く関連し、蓄積されたキャリア
が少ない場合には緩やかに低下する傾向を示し、また、
蓄積されたキャリアが多い場合には急峻に低下する傾向
を示す。そのため、読み出し期間Ｔreadがスタートし
て、所定の時間経過後のドレインライン１０３の電圧Ｖ
Ｄを検出することにより、あるいは、所定のしきい値電
圧を基準にして、その電圧に至るまでの時間を検出する
ことにより、照射光の光量が換算される。

【００３１】上述した一連の画像読み取り動作を１サイ
クルとして、ｉ＋１番目の行のダブルゲート型フォトセ
ンサ１０にも同等の処理手順を繰り返すことにより、ダ
ブルゲート型フォトセンサ１０を２次元のセンサシステ
ムとして動作させることができる。なお、図３に示した
タイミングチャートにおいて、プリチャージ期間Ｔprch
の経過後、図４（ｆ）、（ｇ）に示すように、ボトムゲ
ートライン１０２にローレベル（例えばＶbg＝０Ｖ）を
印加した状態を継続すると、ダブルゲート型フォトセン
サ１０はＯＦＦ状態を持続し、図５（ｂ）に示すよう
に、ドレインライン１０３の電圧ＶＤは、プリチャージ
電圧Ｖpgを保持する。このように、ボトムゲートライン
１０２への電圧の印加状態により、ダブルゲート型フォ
トセンサ１０の読み出し状態を選択する選択機能が実現
される。

【００３２】図６は、上述したようなフォトセンサシス
テムを適用した２次元画像の画像読取装置の要部断面図
である。図６に示すように、指紋等の２次元画像を読み
取る画像読取装置においては、ダブルゲート型フォトセ
ンサ１０のガラス基板（絶縁性基板）１９下方側に設け
られたバックライト（面光源）３０から照射光Ｒ１を入
射させ、この照射光Ｒ１がダブルゲート型フォトセンサ
１０の形成領域を除く、透明な絶縁性基板１９と絶縁膜
１５、１６、２０を透過して、保護絶縁膜２０上の被写
体４０に照射される。

【００３３】そして、被写体４０の画像パターン（ある
いは、凹凸パターン）によって決まる反射率（明暗情
報）に応じた反射光Ｒ２が、透明な絶縁膜２０、１５、
１４およびトップゲート電極２１を透過して半導体層１
１に入射することにより、被写体４０の画像パターンに
対応したキャリヤが蓄積され、上述した一連の駆動制御
方法にしたがって、被写体４０の画像パターンを明暗情
報として読み取ることができる。

【００３４】次に、本発明に係る光電変換素子、フォト
センサアレイおよび２次元画像の読取装置について、図
面を参照して説明する。なお、以下に示す実施形態にお
いては、光電変換素子（フォトセンサ）として、上述し
たダブルゲート型フォトセンサを適用し、トップゲート
電極を第１ゲート電極として電圧を印加することによ
り、フォトセンス機能を実現するとともに、ボトムゲー
ト電極を第２ゲート電極として電圧を印加することによ
り、チャネル領域に蓄積された電荷量を読み出す機能を
実現するものとして説明する。

【００３５】図７は、本発明に係るフォトセンサアレイ
に適用されるダブルゲート型フォトセンサを示す概略構
成図である。ここでは、１素子当たりにフォトセンサ部
となる半導体層を２個備えたダブルゲート型フォトセン
サの概略構成を示して具体的に説明する。

【００３６】図７（ａ）、（ｂ）に示すように、本実施
形態に係るダブルゲート型フォトセンサ１０Ａは、並列
に配置された可視光が入射されると電子−正孔対を発生
するアモルファスシリコン等の半導体層１１ａ、１１ｂ
と、各半導体層１１ａ、１１ｂの両端にそれぞれ設けら
れたｎ^＋シリコン層１７ａ、１７ｂおよび１８ａ、１８
ｂと、各半導体層１１ａ、１１ｂ間のｎ^＋シリコン層１
８ａ、１８ｂ上に跨って形成された単一のドレイン電極
１３と、各半導体層１１ａ、１１ｂを挟んでドレイン電
極１３に対向してｎ^＋シリコン層１７ａ、１７ｂ上に形
成された個別のソース電極１２ａ、１２ｂと、半導体層
１１ａ、１１ｂの上方（図面上方）にブロック絶縁膜１
４ａ、１４ｂおよびトップゲート絶縁膜１５を介して、
各半導体層１１ａ、１１ｂに対して共通に形成された単
一のトップゲート電極２１と、各半導体層１１ａ、１１
ｂの下方（図面下方）にボトムゲート絶縁膜１６を介し
て、各半導体層１１ａ、１１ｂに対して共通に形成され
た単一のボトムゲート電極２２と、を有し、これらの構
成がガラス基板等の絶縁性基板１９上に形成されてい
る。

【００３７】ここで、ソース電極１２ａ、１２ｂは、図
７（ａ）に示すように、共通のソース配線１２Ｍから半
導体層１１ａ、１１ｂの長手方向（図面左右方向）に沿
って櫛歯状に突出して形成され、また、ドレイン電極１
３は、ソース配線１２Ｍに対向するドレイン配線１３Ｍ
から半導体層１１ａ、１１ｂの長手方向（図面左右方
向）に沿ってソース配線１２Ｍ方向に突出して形成され
ている。すなわち、これらのソース電極１２ａ、１２ｂ
およびドレイン電極１３は、それぞれ個別の半導体層１
１ａ、１１ｂを挟んで対向するように相互に組み込み形
成されている。

【００３８】なお、図７（ａ）、（ｂ）において、ブロ
ック絶縁膜１４ａ、１４ｂ、トップゲート絶縁膜１５、
ボトムゲート絶縁膜１６、トップゲート電極２１上に設
けられた保護絶縁膜２０は、窒化シリコン等の透光性の
絶縁膜からなり、また、トップゲート電極２１およびト
ップゲートライン１０１ａ、１０１ｂは、上述したＩＴ
Ｏ等の透光性の導電性材料からなり、ともに可視光に対
し高い透過率を示す。一方、少なくともボトムゲート電
極２２およびボトムゲートライン１０２は、クロムＣｒ
等の光の透過を遮断する材質により構成されている。

【００３９】すなわち、ダブルゲート型フォトセンサ１
０Ａは、半導体層１１ａを共通のチャネル領域として、
半導体層１１ａ、ソース電極１２ａ、ドレイン電極１
３、トップゲート絶縁膜１５およびトップゲート電極２
１により形成される第１の上部ＭＯＳトランジスタと、
半導体層１１ａ、ソース電極１２ａ、ドレイン電極１
３、ボトムゲート絶縁膜１６およびボトムゲート電極２
２により形成される第１の下部ＭＯＳトランジスタから
なる第１のダブルゲート型フォトセンサ、および、半導
体層１１ｂを共通のチャネル領域として、半導体層１１
ｂ、ソース電極１２ｂ、ドレイン電極１３、トップゲー
ト絶縁膜１５およびトップゲート電極２１により形成さ
れる第２の上部ＭＯＳトランジスタと、半導体層１１
ｂ、ソース電極１２ｂ、ドレイン電極１３、ボトムゲー
ト絶縁膜１６およびボトムゲート電極２２により形成さ
れる第２の下部ＭＯＳトランジスタからなる第２のダブ
ルゲート型フォトセンサを、並列に連結配置した構成
が、絶縁性基板１９上に形成されている。

【００４０】特に、第１および第２のダブルゲート型フ
ォトセンサを構成するトップゲート電極２１とボトムゲ
ート電極２２を、各々共通電極により構成し、かつ、ソ
ース電極１２ａ、１２ｂを共通のソース配線１２Ｍから
突出形成した構成を有しているので、フォトセンサ部と
なる半導体層が１素子当たり２個備えたダブルゲート型
フォトセンサを、上述した駆動制御方法を適用して、１
素子当たり１個の半導体層を備えたダブルゲート型フォ
トセンサと同様に動作させることができる。

【００４１】ここで、上述した２個の半導体層を備えた
構成を有するダブルゲート型フォトセンサにおける半導
体層への励起光の実質的な入射領域（入射有効領域）の
形状と、ダブルゲート型フォトセンサの受光感度との関
係について、１個の半導体層を備えた構成と比較しなが
ら説明し、本発明に係る光電変換素子（ダブルゲート型
フォトセンサ）について、詳しく説明する。

【００４２】図８（ａ）は、図１に示した１素子当たり
にフォトセンサ部となる半導体層が１個のダブルゲート
型フォトセンサの入射有効領域を示す図であり、図８
（ｂ）は、フォトセンサアレイにおける配置構造を示す
図であり、図９は、図８（ａ）に示した構成における受
光感度のバラツキ（分布特性；以下、「光検知領域の広
がり」という）を示す概念図であり、図１０は、図７
（ａ）に示したダブルゲート型フォトセンサにおける光
検知領域の広がりを示す概略図であり、図１１は、１素
子当たりにフォトセンサ部となる半導体層が３個のダブ
ルゲート型フォトセンサをマトリクス状に配置したフォ
トセンサアレイの平面構成図である。ここで、図９、図
１０に示した光検知領域の広がりは、半導体層（詳しく
は、チャネル領域）を中心として、所定の受光感度が得
られる領域を模式的に示したものであって、受光感度の
分布範囲を厳密に示すものではない。

【００４３】図８（ｂ）、図１１に示すフォトセンサア
レイ１００、１００Ａにおいては、２本のトップゲート
ライン１０１ａ、１０１ｂが、各行毎に配列されたダブ
ルゲート型フォトセンサ１０、１０Ａのトップゲート電
極２１間を接続し、ボトムゲートライン１０２が、各行
毎に配列されたダブルゲート型フォトセンサ１０、１０
Ａのボトムゲート電極２２間を接続している。ここで、
同一行におけるトップゲートライン１０１ａ、１０１ｂ
は、隣接するダブルゲート型フォトセンサ１０（又は１
０Ａ）間で互いに平面的に分岐して、均等な位置関係か
つ同等の配線幅、配線厚で平行に延在するように形成さ
れている。すなわち、ダブルゲート型フォトセンサ１０
（又は１０Ａ）の略中央を接続して延伸するボトムゲー
トライン１０２に対して、トップゲートライン１０１
ａ、１０１ｂが列方向の上下に略対称な位置関係で配置
形成されている。

【００４４】すなわち、ｘ方向に沿ったボトムゲートラ
イン１０２を軸としてトップゲートライン１０１ａ側と
トップゲートライン１０１ｂ側とが実質的に線対称構造
になり、トップゲートライン１０１ａやトップゲートラ
イン１０１ｂを透過することにより減衰される光が、半
導体層１１に入射される際のフォトセンサ１０、１０Ａ
の上側と下側での入射バランスを均一にすることができ
る。対して、半導体層１１の中央からｙ方向に沿った線
を軸としてソースライン１０４側とドレインライン１０
３側とが実質的に線対称構造になり、トップゲートライ
ン１０１ａやトップゲートライン１０１ｂを透過するこ
とにより減衰される光が、半導体層１１に入射される際
のフォトセンサ１０、１０Ａの左側と右側での入射バラ
ンスを均一にすることができる。

【００４５】このように、光の入射バランスがそれぞれ
上下方向、左右方向で均等になるようにトップゲートラ
インを分岐しているので、感知される光の指向性のバラ
ンスを良好にすることができる。また、隣接するフォト
センサ１０、１０Ａ同士の間に配置されるトップゲート
ライン１０１ａ、１０１ｂとボトムゲートライン１０２
との上下方向の重なりがほとんどないので、トップゲー
トライン１０１ａ、１０１ｂとボトムゲートライン１０
２との間の寄生容量がほとんどないため、信号の遅延や
電圧降下を抑制できる。

【００４６】そして、このような構成により、トップゲ
ート電極２１間が実質的に２本の配線層により接続され
ることになるので、１本当たりの断面積が同じ場合、配
線断面積を１本の配線層に比較して略２倍に増加させる
ことができ、抵抗率の高いＩＴＯにより形成されたトッ
プゲートライン１０１ａ、１０１ｂの配線抵抗を半減さ
せて読み取り動作信号の遅延を抑制し、より良好な画像
の読み取り動作を実現することができる。

【００４７】また、図７（ｂ）に示したようなダブルゲ
ート型フォトセンサの積層構造において、比較的上層の
トップゲートラインが２本の配線層（１０１ａ、１０１
ｂ）により形成されているので、積層構造の上層ほど顕
著となる段差に起因して、一方のトップゲートライン
（たとえば、１０１ａ）が断線した場合であっても、他
方のトップゲートライン（たとえば、１０１ｂ）により
トップゲート電極２１相互を電気的に接続することがで
き、読み取り動作信号の伝搬を補償して、信頼性の高い
フォトセンサアレイを提供することができる。

【００４８】なお、本実施形態においては、トップゲー
トラインを２本に分岐した構成について説明したが、本
発明は、これに限定されるものではなく、トップゲート
ラインを２本以上の複数本に分岐して形成した構成とす
ることもできる。また、分岐して形成する対象となる配
線層もトップゲートラインに限定されない。要するに、
フォトセンサアレイおよび２次元画像読取装置に適用さ
れる他の配線層（たとえば、金属配線）に比較して配線
抵抗が大きい配線層に良好に適用できることはいうまで
もない。

【００４９】ところで、上述したようなダブルゲート型
フォトセンサにおいて、光量に応じて流れるドレイン電
流Ｉdsは、下記のように定義付けることができる。 Ｉds ∝ Ｗ／Ｌ ……（１） ここで、図１、図８に示すように、Ｗ、Ｌはそれぞれ半
導体層のチャネル幅、チャネル長である。プリチャージ
されたドレイン電圧の変位を読み込むためには、比Ｗ／
Ｌは、３．０以上が望ましく、７．０以上がより望まし
い。すなわち、一般に、上述したようなダブルゲート型
フォトセンサを用いて、外部から入射される励起光に応
じて電荷を蓄積するフォトセンサとして機能させる場
合、その受光感度は、ソース電極１２、ドレイン電極１
３から露出した半導体層１１に入射される励起光の入射
有効領域の形状、すなわち、実質的に半導体層１１のチ
ャネル長Ｌ方向およびチャネル幅Ｗ方向の長さに大きく
依存することが判明している。

【００５０】ここで、ソース電極１２、ドレイン電極１
３は、可視光に対し不透明であるため、半導体層１１の
うちドレイン電流Ｉdsに有効なキャリアが形成される領
域である入射有効領域は、ソース電極１２、ドレイン電
極１３間に囲まれた領域であり、この領域は、ｘ方向に
おけるソース電極１２、ドレイン電極１３間の距離Ｋお
よびｙ方向におけるチャネル幅Ｗで定義される。

【００５１】このように、フォトセンサの感度領域は、
チャネル幅Ｗおよびチャネル長方向の長さＫに依存し、
トランジスタのソース−ドレイン電流値Ｉdsは、半導体
層１１のチャネル幅Ｗおよびチャネル長Ｌの比に依存し
ているため、ダブルゲート型フォトセンサ１０のドレイ
ン電流を向上させるためには、比Ｗ／Ｌの設計値をでき
るだけ大きく設計する必要があるが、比Ｗ／Ｌを大きく
すると、図１、図８に示したダブルゲート型フォトセン
サ１０では、その平面構造は、必然的にチャネル幅方向
の長さＷ（または、半導体層１１の長手方向の寸法）が
大きく、チャネル長方向の長さＫ（または、半導体層１
１の幅方向の寸法）が短い長方形形状となり、これに伴
って、高い受光感度を有する光検知領域の広がりがｘ方
向に比較してｙ方向に偏ることになる。

【００５２】具体的には、半導体層１１の入射有効領域
が長方形形状となるため、図９に示すように、その光検
知領域の広がりは、必然的に半導体層１１の長手方向
（図面上下方向；ｙ方向）に延伸する縦長の領域Ｅｐ
（半導体層１１の入射有効領域の略相似形）となり、図
面左右方向（ｘ方向）については、所望の受光感度が得
られる領域がｙ方向に対し相対的に狭くなる。したがっ
て、ｘ、ｙ方向における光検知領域の広がりの偏りに起
因して、被写体からの明暗情報（読み取り画像）が歪ん
だ状態で読み取られることになり、高い受光感度と、歪
みを抑制した画像情報の読み取りとを同時に実現するこ
とができないという問題を有していた。

【００５３】なお、このようなダブルゲート型フォトセ
ンサ１０により構成されるフォトセンサアレイ１００の
平面構成は、例えば、図８（ｂ）に示すように、ダブル
ゲート型フォトセンサ１０相互が、直交するｘ、ｙの２
方向（行、列方向）にそれぞれ所定のピッチＰspで等間
隔に格子（マトリクス）状に配置され、さらに、格子内
部の素子間領域Ｒｐを通して、絶縁性基板（ガラス基
板）面側からの光が被写体に照射されるように考慮され
ている。そのため、被写体に十分な量の光を照射するた
めには、素子間領域Ｒｐを極力大きく確保する必要もあ
る。

【００５４】これに対して、図７に示したダブルゲート
型フォトセンサ１０Ａにおいては、２個の半導体層１１
ａ、１１ｂが、幅方向（長手方向）を対向させて、並行
に連続配置された構成を有しているので、ソース電極１
２ａ、１２ｂ、ドレイン電極１３により半導体層１１
ａ、１１ｂにおける入射有効領域のチャネル幅方向の長
さをＷ、チャネル長方向の長さを各々Ｋ１、Ｋ２とした
場合、半導体層１１ａ、１１ｂの入射有効領域の長手寸
法（チャネル幅方向の長さ）は“Ｗ”に規定され、入射
有効領域の幅寸法は半導体層１１ａ、１１ｂのチャネル
長方向の長さＫ１、Ｋ２を加算した寸法（Ｋ１＋Ｋ２）
に規定されたダブルゲート型フォトセンサとして取り扱
うことができる。よって、その受光感度は、チャネル幅
方向の長さＷとチャネル長方向の長さの総和（Ｋ１＋Ｋ
２）との比Ｗ／（Ｋ１＋Ｋ２）に依存することになる。

【００５５】そして、この場合、各半導体層１１ａ、１
１ｂにおける入射有効領域の形状（長さＷ×Ｋ１からな
る矩形領域と、長さＷ×Ｋ２からなる矩形領域との合成
形状）が、正方形状に近似するほど、半導体層１１ａ、
１１ｂへの励起光の入射角度による受光感度のバラツキ
が補正されることになる。すなわち、チャネル幅方向の
長さＷとチャネル長方向の長さの総和（Ｋ１＋Ｋ２）と
の比Ｗ／（Ｋ１＋Ｋ２）が１に近づくほど、図１０に示
すように、ｘ方向（矢印Ａ；詳しくは、ｘ方向を中心に
して、それぞれ±４５°の角度を有する領域）から半導
体層１１ａ、１１ｂに入射する光の感度と、ｙ方向（矢
印Ｂ；詳しくは、ｙ方向を中心にして、それぞれ±４５
°の角度を有する領域）から半導体層１１ａ、１１ｂに
入射する光の感度がより等しくなるように作用して、受
光感度のバラツキ（方向性）が補正され、光検知領域の
広がりは、ｘ、ｙ方向に略均等な広がり（略正方形状に
近づいた矩形）を有する領域Ｅａを得ることができる。

【００５６】ここで、ダブルゲート型フォトセンサの受
光感度を左右する、チャネル幅方向の長さＷとチャネル
長方向の長さの総和（Ｋ１＋Ｋ２）との比Ｗ／（Ｋ１＋
Ｋ２）において、チャネル長方向の長さの総和（Ｋ１＋
Ｋ２）は、１素子中に形成される半導体層の数に応じ
て、各半導体層における入射有効領域のチャネル長方向
の長さＫｉの総和ΣＫｉと置き換えることができる。そ
して、発明者が鋭意検討した結果、反射光の指向性の平
準化のためには、このチャネル幅方向の長さＷとチャネ
ル長方向の長さの総和ΣＫｉとの比Ｗ／ΣＫｉが、１．
０≦Ｗ／ΣＫｉ≦１０（より望ましくは、Ｗ／ΣＫｉ≦
８．０）の条件を満たすとき、入射有効領域への励起光
の入射角度に対する受光感度のバラツキが適切に抑制、
補正されて、受光感度が最適になることが判明した。

【００５７】これは、図８（ａ）、（ｂ）に示した構成
においても同様であるが、図７（ａ）に示した構成によ
れば、入射光の指向性をより平準化できることはいうま
でもない。また、上記条件に加え、図７（ａ）において
複数の半導体層１１ａ、１１ｂの入射有効領域のｘ方向
の両外端部で定義される２辺と、ｙ方向の両外端部で定
義される２辺（ソース電極１２ａと半導体層１１ａの入
射有効領域との境界線、および、ソース電極１２ｂと半
導体層１１ｂの入射有効領域との境界線）とで囲まれた
矩形の形が正方形に近いほど、受光感度バランスの観点
からさらに望ましい。

【００５８】また、図７（ａ）に示したダブルゲート型
フォトセンサ１０Ａにおいて、２個の半導体層１１ａ、
１１ｂにおける入射有効領域のチャネル長方向の長さ
を、Ｋ１＝Ｋ２＝Ｋの関係になるように設定することに
より、上記（１）式に基づいて、ソース−ドレイン電流
Ｉdsを、図８に示したダブルゲート型フォトセンサ１０
に比較して、理論上２倍に増大させることができるの
で、受光感度を顕著に向上させることができる。

【００５９】したがって、このようなダブルゲート型フ
ォトセンサ１０Ａを、図１１に示すように、マトリクス
状に配置してフォトセンサアレイ１００Ａを構成するこ
とにより、光検知領域の広がりを均一化して、２次元画
像の読み取り時における歪みを抑制しつつ、高い受光感
度を有する光受光部を備えたフォトセンサアレイ、およ
び、２次元画像の読取装置を実現することができる。な
お、このとき、ダブルゲート型フォトセンサ１０Ａのト
ップゲート電極２１相互を接続するトップゲートライン
１０１ａ、１０１ｂは、互いに平面的に分岐して、ｙ方
向に均等（対称）な位置関係となるように配置形成され
ているので、被写体に反射して、トップゲートライン１
０１ａ、１０１ｂを透過して半導体層１１ａ、１１ｂへ
入射する励起光も均等に減衰することになり、幅広のト
ップゲートラインを偏った位置に配置形成した場合に比
較して、入射角度による受光感度のバラツキに影響を与
えることがない。このことからも、光検知領域の広がり
の均一性は、良好に確保され、２次元画像の読み取り時
における歪みが抑制される。

【００６０】また、上述したダブルゲート型フォトセン
サ１０Ａによれば、受光感度を大幅に高めたことによ
り、図８に示したダブルゲート型フォトセンサ１０に比
較して、小さな（僅かな）入射光量であっても、明暗情
報の読み取り動作を良好に行うことができるので、読取
装置に付設される面光源の照度を低減（抑制）すること
ができ、２次元画像の読取装置の消費電力を低減するこ
とができる。あるいは、面光源の照度を一定とした場合
には、受光感度の向上に伴い光蓄積時間を大幅に短縮す
ることができ、２次元画像の読み取り性能に優れた読取
装置を提供することができる。

【００６１】さらに、受光感度が大幅に向上したことに
より、ダブルゲート型フォトセンサ１０の場合と同等の
入射光量に対して、過度の光オン電流が生じるため、こ
のようなオン電流を抑制する目的で、トップゲートおよ
びボトムゲートの両電極に印加する駆動電圧を低下させ
て動作を制御することができるので、駆動電圧の低減に
よって、ダブルゲート型フォトセンサの特性の経時的な
劣化を抑制し、フォトセンサアレイの信頼性を長く持続
（延命）させることもできる。

【００６２】図１２は、本発明に係るフォトセンサアレ
イに適用される他のダブルゲート型フォトセンサの概略
構成図であり、図１３は、そのダブルゲート型フォトセ
ンサをマトリクス状に配置したフォトセンサアレイの平
面構成図である。ここで、上述した実施形態と同等の構
成については、同一の符号を付して、その説明を簡略化
する。

【００６３】図１２（ａ）、（ｂ）に示すように、本実
施形態に係るダブルゲート型フォトセンサ１０Ｂは、並
列に配置されたアモルファスシリコン等の半導体層１１
ａ、１１ｂ、１１ｃと、半導体層１１ａと１１ｂ間を連
結して形成された単一のドレイン電極１３ａと、半導体
層１１ｂと１１ｃ間を連結して形成された単一のソース
電極１２ｂと、半導体層１１ａを挟んでドレイン電極１
３ａに対向して形成されたソース電極１２ａと、半導体
層１１ｃを挟んでソース電極１２ｂに対向して形成され
たドレイン電極１３ｂと、半導体層１１ａとソース電極
１２ａとの間に介在するｎ^＋シリコン層１７ａと、半導
体層１１ａとドレイン電極１３ａとの間に介在するｎ^＋
シリコン層１８ａと、半導体層１１ｂとドレイン電極１
３ａとの間に介在するｎ^＋シリコン層１７ｂと、半導体
層１１ｂとソース電極１２ｂとの間に介在するｎ^＋シリ
コン層１８ｂと、半導体層１１ｃとソース電極１２ｂと
の間に介在するｎ^＋シリコン層１７ｃと、半導体層１１
ｃとドレイン電極１３ｂとの間に介在するｎ^＋シリコン
層１８ｃと、半導体層１１ａ、１１ｂ、１１ｃの上方
（図面上方）にトップゲート絶縁膜１５を介して、各半
導体層１１ａ、１１ｂ、１１ｃに対して共通に形成され
た単一のトップゲート電極２１と、各半導体層１１ａ、
１１ｂ、１１ｃの下方（図面下方）にボトムゲート絶縁
膜１６を介して、各半導体層１１ａ、１１ｂ、１１ｃに
対して共通に形成された単一のボトムゲート電極２２
と、を有し、これらの構成がガラス基板等の絶縁性基板
１９上に形成されている。なお、各絶縁膜や電極の材
質、また、その他の構成については、上述した図１、図
７に示した実施形態と同等であるので、その説明を省略
する。

【００６４】すなわち、ダブルゲート型フォトセンサ１
０Ｂは、半導体層１１ａを共通のチャネル領域として、
半導体層１１ａ、ソース電極１２ａ、ドレイン電極１３
ａ、トップゲート絶縁膜１５、ボトムゲート絶縁膜１
６、トップゲート電極２１およびボトムゲート電極２２
により構成される第１のダブルゲート型フォトセンサ
と、半導体層１１ｂを共通のチャネル領域として、半導
体層１１ｂ、ソース電極１２ｂ、ドレイン電極１３ａ、
トップゲート絶縁膜１５、ボトムゲート絶縁膜１６、ト
ップゲート電極２１およびボトムゲート電極２２により
構成される第２のダブルゲート型フォトセンサと、半導
体層１１ｃを共通のチャネル領域として、半導体層１１
ｃ、ソース電極１２ｂ、ドレイン電極１３ｂ、トップゲ
ート絶縁膜１５、ボトムゲート絶縁膜１６、トップゲー
ト電極２１およびボトムゲート電極２２により構成され
る第３のダブルゲート型フォトセンサとを、並列に連結
配置した構成が、絶縁性基板１９上に形成されている。

【００６５】特に、第１乃至第３の各ダブルゲート型フ
ォトセンサを構成するトップゲート電極２１とボトムゲ
ート電極２２を、各々共通電極により構成し、かつ、ソ
ース電極１２ａ、１２ｂを共通のソース配線１２Ｍから
突出形成し、また、ドレイン電極１３ａ、１３ｂを共通
のドレイン配線１３Ｍから突出形成した構成を有してい
るので、３個のダブルゲート型フォトセンサを、上述し
た駆動制御方法を適用して、１個のダブルゲート型フォ
トセンサとして動作させることができる。

【００６６】このような構成を有するダブルゲート型フ
ォトセンサ１０Ｂによれば、チャネル領域を構成する半
導体層１１ａ、１１ｂ、１１ｃが、各々幅方向（長手方
向）を対向させて、並行に連続配置されているので、各
半導体層１１ａ、１１ｂ、１１ｃにおける入射有効領域
のチャネル幅方向の長さをＷ、各入射有効領域のチャネ
ル長方向の長さをＫ３、Ｋ４、Ｋ５とし、たとえば、Ｋ
３＝Ｋ４＝Ｋ５＝Ｋの場合、チャネル長方向の長さを３
倍（３×Ｋ）に設定したダブルゲート型フォトセンサと
して取り扱うことができる。

【００６７】したがって、上記（１）式より、ソース−
ドレイン電流Ｉdsを、図８に示したダブルゲート型フォ
トセンサ１０に比較して、理論上３倍に設定することが
できるので、受光感度を顕著に向上させることができ
る。加えて、各半導体層１１ａ、１１ｂ、１１ｃが、長
手方向を対向させて並列に配置されているので、光検知
領域の広がりをチャネル長方向（図１２（ａ）の上下方
向）により拡大して、一層正方形化することができる。

【００６８】そのため、上述した図１、図７に示した実
施形態と同様に、このようなダブルゲート型フォトセン
サ１０Ｂを、図１３に示すように、ｘ方向に沿ったボト
ムゲートライン１０２を軸として、トップゲートライン
１０１ａ側とトップゲートライン１０１ｂ側とが実質的
に線対称構造になり、かつ、半導体層１１の中央からｙ
方向に沿った線を軸として、ソースライン１０４側とド
レインライン１０３側とが実質的に線対称構造になり、
さらに、半導体層１１ａ、１１ｂ、１１ｃが、フォトセ
ンサ１０Ｂの中心に対し、上下方向、左右方向それぞれ
に実質的に対称構造となり、かつ、中心（半導体層１１
ｂの中央）からｘ方向の端点までの距離と中心からｙ方
向の端点までの距離が近似している設定にしたマトリク
ス状のフォトセンサアレイ１００Ｂを構成することによ
り、光検知領域の広がりを一層均一化して、２次元画像
の読み取り時における歪みを抑制し、さらに、高い受光
感度を有する光受光部を備えたフォトセンサアレイ、お
よび、２次元画像の読取装置を実現することができる。

【００６９】また、隣接するフォトセンサ１０Ｂ同士の
間に配置されるトップゲートライン１０１ａ、１０１ｂ
とボトムゲートライン１０２との上下方向の重なりがほ
とんどないので、トップゲートライン１０１ａ、１０１
ｂとボトムゲートライン１０２との間の寄生容量がほと
んどないため、信号の遅延や電圧降下を抑制できる。

【００７０】なお、図１、図７、図１２に示した各実施
形態においては、ダブルゲート型フォトセンサ１０、１
０Ａ、１０Ｂは、半導体層（あるいは、ダブルゲート型
フォトセンサ）を１〜３個、並列に連続配置した構成を
示したが、本発明は、この形態に限定されるものではな
い。したがって、連続配置する半導体層の個数に応じ
て、光受光感度を任意に設定することができる。ここ
で、図１１又は図１３に示したように、ダブルゲート型
フォトセンサ１０Ａ、１０Ｂをマトリクス状に配置して
フォトセンサアレイ１００Ａ、１００Ｂを構成し、２次
元画像の読取装置に適用した場合、マトリクスの格子内
部の素子間領域Ｒａ、Ｒｂを通して、絶縁性基板（ガラ
ス基板）１９側からの光が被写体に照射されるので、被
写体への照射光量を十分に確保するように素子間領域Ｒ
ａ、Ｒｂを設定した上で、光受光部の形成領域に連続配
置される半導体層（ダブルゲート型フォトセンサ）の数
を任意に設定する必要がある。

【００７１】図１４は、本発明に係るフォトセンサアレ
イのさらに他の実施形態を示す概略構成図であり、図１
５は、本実施形態に係るフォトセンサアレイを適用した
２次元画像の読取装置の概略構成図である。なお、図１
５においては、図示の都合上、ダブルゲート型フォトセ
ンサを簡略化して示す。図１４に示すように、本実施形
態に係るフォトセンサアレイ１００Ｃは、上述した図７
に示した実施形態と同等の構成を有するダブルゲート型
フォトセンサ１０Ｃを有し、各ダブルゲート型フォトセ
ンサ１０Ｃが、２次元平面に連続して設定された一辺が
Ｐsa（＝Ｐsp：図８（ｂ）に示したダブルゲート型フォ
トセンサ１０相互のピッチ）の仮想の正三角形の各頂点
位置に配置された、いわゆるデルタ配列構造を有してい
る。

【００７２】すなわち、図８（ｂ）に示したフォトセン
サアレイ１００におけるダブルゲート型フォトセンサ１
０の配置と対比すると、図８（ｂ）におけるフォトセン
サアレイ１００の場合には、ダブルゲート型フォトセン
サ１０相互が、ｘ、ｙの直交する２方向にのみ、均等な
寸法Ｐspだけ離間するように配置されているため、マト
リクスに対応するｘ、ｙ方向に対して、斜め方向（０
°、９０°、１８０°、２７０°以外の適当な角度。例
えば、４５°や６０°方向）においては、ダブルゲート
型フォトセンサ１０相互のピッチがｘ、ｙ方向に対して
増大して不均一となり（例えば、４５°の場合にはＰsp
の√２倍）、斜め方向に載置された被写体に対して、均
一かつ高精度な読み取り動作を実現することができない
という問題を有していた。

【００７３】これに対して、本実施形態に係るフォトセ
ンサアレイ１００Ｃにおいては、２次元平面に連続して
設定された各正三角形の各頂点位置に光受光部となるダ
ブルゲート型フォトセンサ１０Ｃが配置されているの
で、ｘ方向に均等にダブルゲート型フォトセンサ１０Ｃ
が配置されるとともに、斜め方向（６０°、１２０°、
２４０°、３００°）にも、均等にダブルゲート型フォ
トセンサ１０Ｃが配置されることになり、光受光部相互
間のピッチがＰsaに均一化される。

【００７４】したがって、２次元平面上に配置される全
てのダブルゲート型フォトセンサが、略全周方向に隣接
するダブルゲート型フォトセンサに対して等間隔なピッ
チＰsaで配置されることになるので、読み取り対象とな
る２次元画像がｘ、ｙ方向に対して斜めに載置された場
合であっても、画像読み取り時の歪みを抑制しつつ、高
い読み取り精度で正確に読み取ることができる。また、
各ダブルゲート型フォトセンサがデルタ配列されている
ので、ｘ方向のピッチを図８（ｂ）のフォトセンサと同
等のＰsa（＝Ｐsp）に設定した場合、ｙ方向のピッチＰ
sbは、次式により表される。 Ｐsb＝Ｐsa×sin６０° ……（２）

【００７５】このように、ｙ方向のピッチＰsbは、ｘ方
向のピッチＰsa（＝Ｐsp）よりも短くなるため、図８
（ｂ）に示したフォトセンサアレイ１００と同等の平面
領域Ｍｐに対して、ｙ方向に縮小された平面領域Ｍｃ
で、同数のダブルゲート型フォトセンサ１０ｃを配置す
ることができ、２次元画像の読取装置の小型化を図るこ
とができる。換言すれば、図８（ｂ）に示したフォトセ
ンサアレイ１００と同等の平面領域Ｍｐに、１／sin６
０°倍（≒１．１５倍）の数のダブルゲート型フォトセ
ンサ１０ｃを配置することができ、高密度化を図ること
ができる。なお、デルタ配列においては、各光受光部を
構成するダブルゲート型フォトセンサとして、図７
（ａ）に示した実施形態の構成を適用したが、図８
（ａ）や図１２（ａ）に示した実施形態の構成や、さら
に他の構成のダブルゲート型フォトセンサを適用しても
よいことはいうまでもない。

【００７６】以上説明したダブルゲート型フォトセンサ
アレイ１００、１００Ａ、１００Ｂ、１００Ｃにおいて
は、同一行におけるトップゲートライン１０１ａ、１０
１ｂが、隣接するダブルゲート型フォトセンサ１０（又
は、１０Ａ、１０Ｂ、１０Ｃのいずれか）間で互いに平
面的に２本に分岐して、均等な位置関係かつ略同等の配
線幅で平行に延在するように形成されている。すなわ
ち、２本のトップゲートライン１０１ａ、１０１ｂが、
ダブルゲート型フォトセンサ１０（又は、１０Ａ、１０
Ｂ、１０Ｃのいずれか）の略中央を接続して延伸するボ
トムゲートライン１０２に対して、列方向の上下に略対
称な位置関係で配置形成されている。

【００７７】このような構成により、トップゲート電極
２１間が実質的に２本（複数本）の配線層により接続さ
れることになるので、配線断面積を複数倍に増加させる
ことができ、抵抗率の高いＩＴＯにより形成されたトッ
プゲートライン１０１ａ、１０１ｂの配線抵抗を低減し
て読み取り動作信号の遅延を抑制することができ、一層
良好な画像の読み取り動作を実現することができる。ま
た、積層構造を有するダブルゲート型フォトセンサの比
較的上層に形成されるトップゲートラインを、複数の配
線層（１０１ａ、１０１ｂ）により形成することができ
るので、積層構造に伴う段差に起因して、トップゲート
ラインを構成する特定の配線層に断線が生じた場合であ
っても、断線を生じていない残りの配線層によりトップ
ゲート電極２１相互を電気的に接続することができ、読
み取り動作信号の伝搬を補償して、信頼性の高いフォト
センサアレイを提供することができる。

【００７８】そして、このようなフォトセンサアレイ
を、図１５に示すような２次元画像の読取装置（図で
は、指紋読取装置）に適用することにより、フォトセン
サアレイ１００Ｍのガラス基板側に設けられた面光源３
０から、素子間領域の透明な絶縁膜を透過して、指等の
被写体４０ａに照射された光Ｒの反射光が、マトリクス
状に配置された各ダブルゲート型フォトセンサ１０Ｍに
入射され、上述したように、読み取り時の歪みを低減し
つつ、高精度、かつ、短時間で被写体４０ａの明暗情報
の読み取りを実行することができる。また、フォトセン
サアレイ１００Ｍにおける受光感度を大幅に向上するこ
とができるため、相対的に面光源の照度を低減すること
ができ、読取装置の消費電力を削減することができる。

【００７９】

【発明の効果】請求項１記載の発明によれば、第１ゲー
ト電極相互、あるいは、第２ゲート電極相互を接続する
第１ゲートライン又は第２ゲートラインが、平行する複
数の配線層により構成されているので、配線断面積を増
大させて配線抵抗を下げて信号の伝搬遅延を抑制するこ
とができ、良好な被写体の画像の読み取り動作を行うこ
とができる。また、第１ゲートライン又は第２ゲートラ
インが、フォトセンサアレイを構成する積層構造の比較
的上層に形成される場合、段差により配線層の断線が生
じた場合であっても、平行する他の配線層により信号の
伝搬を補償して、被写体の画像の読み取り動作を行うこ
とができる。

【００８０】請求項２記載の発明によれば、該半導体層
のソース、ドレイン電極間の励起光が入射される有効領
域が、容易に所定の形状比率を満たすように構成するこ
とが可能になり、光検知領域の偏りを改善するように任
意に配置することができる。したがって、半導体層の入
射有効領域を最適な形状比率になるように設定すること
ができるので、励起光の入射量が微量であっても十分ソ
ース−ドレイン電流を流すことができ、良好な受光感度
を実現することができる。また、上記光電変換素子は、
前記複数の半導体層のソース電極が互いに接続され、前
記複数の半導体層のドレイン電極が互いに接続されてい
てもよい。

【００８１】さらに、上記フォトセンサアレイにおい
て、複数の光電変換素子がデルタ配列されていれば、２
次元的に隣接する光電変換素子間の距離をより均等にす
ることができるため、同じ被写体をフォトセンサアレイ
に対し平面的に異なる角度で載置したときの、方向に応
じて異なる受光感度の不均一さによる光情報のずれを抑
制することができるので、被写体が載置する角度の制限
が少なくて済み、一層の画像読み取り特性に優れたフォ
トセンサアレイを実現することができる。さらに、読取
装置の小型化、あるいは、光受光部の高密度化による読
み取り精度の向上を図ることができる。

【００８２】請求項８記載の２次元画像の読取装置によ
れば、第１ゲートドライバ並びに第２ゲートドライバに
より各光電変換素子を任意に選択し、各光電変換素子に
より変位されたドレインラインの電圧をスイッチが読み
取る時に、配線抵抗に起因する信号伝搬の遅延を抑制し
つつ、配線層の断線に対して信号の伝搬を補償すること
ができるので、光電変換素子の数が膨大であっても迅速
かつ精度よくマトリクス駆動することが可能になり、こ
のため良好な２次元画像を得ることができる。

【図面の簡単な説明】

【図１】本発明に適用されるダブルゲート型フォトセン
サの構造を示す断面図である。

【図２】本発明に適用されるダブルゲート型フォトセン
サを２次元配列して構成されるフォトセンサシステムの
概略構成図である。

【図３】フォトセンサシステムの駆動制御方法の一例を
示すタイミングチャートである。

【図４】ダブルゲート型フォトセンサの動作概念図であ
る。

【図５】フォトセンサシステムの出力電圧の光応答特性
を示す図である。

【図６】上述したフォトセンサシステムを適用した２次
元画像の画像読取装置の要部断面図である。

【図７】本発明に係るフォトセンサアレイに適用される
フォトセンサ部となる半導体層が１素子当たりに２個の
ダブルゲート型フォトセンサと、その入射有効領域を示
す概略構成図である。

【図８】フォトセンサ部となる半導体層が１素子当たり
に１個のダブルゲート型フォトセンサの入射有効領域
と、フォトセンサアレイにおける配置構造を示す図であ
る。

【図９】図８に示すダブルゲート型フォトセンサの受光
感度のバラツキを示す概念図である。

【図１０】図７に示したダブルゲート型フォトセンサに
おける光検知領域の広がりを示す概略図である。

【図１１】１素子当たりにフォトセンサ部となる半導体
層が３個のダブルゲート型フォトセンサをマトリクス状
に配置したフォトセンサアレイの平面構成図である。

【図１２】本発明に係るフォトセンサアレイに適用され
る他のダブルゲート型フォトセンサを示す概略構成図で
ある。

【図１３】図１２に示したダブルゲート型フォトセンサ
をマトリクス状に配置したフォトセンサアレイの平面構
成図である。

【図１４】本発明に係るフォトセンサアレイのさらに他
の実施形態を示す概略構成図である。

【図１５】図１４に示したフォトセンサアレイを適用し
た２次元画像の読取装置の概略構成図である。

【符号の説明】

１０、１０Ａ〜１０Ｃ ダブルゲート型フォトセ
ンサ １１ａ、１１ｂ、１１ｃ 半導体層 １２ａ、１２ｂ ソース電極 １３、１３ａ、１３ｂ ドレイン電極 １４ａ、１４ｂ ブロック絶縁膜 １５ トップゲート絶縁膜 １６ ボトムゲート絶縁膜 １７、１８ ｎ⁺シリコン層 １９ 絶縁性基板 ２０ 保護絶縁膜 ２１ トップゲート電極 ２２ ボトムゲート電極 １００Ａ、１００Ｂ、１００Ｃ フォトセンサアレイ １０１、１０１ａ、１０１ｂ トップゲートライン １０２ ボトムゲートライン

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA10 AB01 AB10 BA05 BA14 CA11 CB06 FB03 FB09 FB13 FB16 FB24 GB04 GB05 GB11 5C024 BX01 GX02 GX24 GY31 HX01 5F110 AA03 AA26 BB10 BB13 EE03 EE04 EE06 EE07 EE30 GG02 GG15 HK03 HK04 HK06 HK09 HK21 NN44 NN46 NN47 NN72

Claims (8)

【特許請求の範囲】
1. 【請求項１】 励起光によりキャリアを生成する半導体
   層と、 前記半導体層の両端にそれぞれ設けられたソース、ドレ
   イン電極と、 第１ゲート絶縁膜を介し、前記半導体層の下方に設けら
   れた第１ゲート電極と、 第２ゲート絶縁膜を介し、前記半導体層の上方に設けら
   れた第２ゲート電極と、を各々備え、所定方向に互いに
   離間して配置された複数の光電変換素子と、 各光電変換素子の前記第１ゲート電極を接続する第１ゲ
   ートラインと、 各光電変換素子の前記第２ゲート電極を接続する第２ゲ
   ートラインと、を有し、 前記第１ゲートラインおよび前記第２ゲートラインの少
   なくともいずれか一方は、平行する複数の配線層により
   構成された領域を有することを特徴とするフォトセンサ
   アレイ。
2. 【請求項２】 前記各光電変換素子の前記半導体層は、
   複数に分離され、前記複数の半導体層には、それぞれ前
   記ソース、ドレイン電極が設けられ、前記ソース電極は
   互いに接続され、前記ドレイン電極は互いに接続されて
   いることを特徴とする請求項１記載のフォトセンサアレ
   イ。
3. 【請求項３】 前記半導体層における前記入射有効領域
   のチャネル長方向の長さの総和に対する、前記入射有効
   領域のチャネル幅方向の長さの比は、１．０以上かつ１
   ０であることを特徴とする請求項１又は２に記載のフォ
   トセンサアレイ。
4. 【請求項４】 前記第２ゲートラインは、可視光に対し
   透過性を示すとともに、該第２ゲートラインは、平行す
   る複数の配線層により構成された領域を有することを特
   徴とする請求項１乃至３のいずれかに記載のフォトセン
   サアレイ。
5. 【請求項５】 前記ソース電極又はドレイン電極は、可
   視光に対し不透明であることを特徴とする請求項１乃至
   ４のいずれかに記載のフォトセンサアレイ。
6. 【請求項６】 前記複数の光電変換素子の各々の前記複
   数の半導体層は、半導体層のチャネル長方向に並んで配
   列されることを特徴とする請求項２記載のフォトセンサ
   アレイ。
7. 【請求項７】 前記複数の光電変換素子は、デルタ配列
   されていることを特徴とする請求項２乃至６のいずれか
   に記載のフォトセンサアレイ。
8. 【請求項８】 励起光によりキャリアを生成する半導体
   層と、該半導体層の各々の両端にそれぞれ設けられ、前
   記半導体層における前記励起光の入射有効領域を規定す
   るソース、ドレイン電極と、第１ゲート絶縁膜を介し前
   記半導体層の下方に設けられた第１ゲート電極と、第２
   ゲート絶縁膜を介し前記半導体層の上方に設けられた第
   ２ゲート電極と、を各々備えた複数の光電変換素子と、 前記光電変換素子の前記第１ゲート電極に接続された第
   １ゲートラインと、 前記光電変換素子の前記第２ゲート電極に接続された第
   ２ゲートラインと、 前記光電変換素子の前記ドレイン電極に接続されたドレ
   インラインと、 前記第１ゲートラインに接続された第１ゲートドライバ
   と、 前記第２ゲートラインに接続された第２ゲートドライバ
   と、 前記ドレインラインに接続され、前記光電変換素子への
   励起光の入射に応じて変位される電圧を読み取るスイッ
   チと、を有し、 前記第１ゲートラインおよび前記第２ゲートラインの少
   なくともいずれか一方は、平行する複数の配線層により
   構成された領域を有することを特徴とする２次元画像の
   読取装置。