JP2001284499A - 半導体デバイスとその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 上部層１４とバッファ層１０を有する半導体
デバイス３６を提供する。 【解決手段】 上部層１４と、上部層の上に形成された
バッファ層１０とを有する半導体デバイスにおいて、バ
ッファ層はレジストを含有する。バッファ層１０はウィ
ンドウ３４を形成し、このウィンドウが上部層の上に配
置されたボンドパッド２０を露出させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体デバイスの
製造方法に関し、特に、半導体デバイスの上部層の上に
形成されたバッファ層をレジストとして用いる半導体デ
バイスおよびその製造方法に関する。

【０００２】

【従来の技術】半導体デバイスの製造過程において、誘
電体層と導電層が通常シリコン製のウェハ上に堆積さ
れ、そして最終の導電材料層がその上に形成される。こ
の最終導電層を上部金属層、あるいは上部層と称する。
この上部金属層の上に、バリアと、ＣＡＰＳ（Coat and
Protective Seal：保護シール）と、パッシベーション
層が配置される。このパッシベーション層は、半導体デ
バイスの機械的な一体性を維持して、可動イオンの拡散
を阻止し、半導体デバイスを放射光から保護してる。

【０００３】さらにまた、ストレスバッファ層（stress
buffer layer：ＳＢＬ）が、このパッシベーション層
の上に形成される。ストレスバッファ層は、最終半導体
製品のパッケージに用いられ、そしてこの層はパッケー
ジ内に閉じこめられたシリコン製ウェハダイを含む。こ
のストレスバッファ層は、熱サイクルの間に発生する最
終半導体デバイス製品の内部ストレスを低減する。熱サ
イクルは、半導体製品の通常の動作時に発生するもので
ある。例えば、自動車のエンジンに採用される半導体製
品は、エンジンが動作中の温度である数百℃から、冬季
の間停車している場合のゼロ℃までの範囲の温度変化を
受けることになる。さらにまた、温度が制御された環境
下においても半導体デバイスそのものは、動作時にかな
りの熱を発生し、このためにもまた熱サイクルを受ける
ことになる。

【０００４】内部ストレスは、温度係数が異なるダイと
パッケージにより引き起こされる。パッケージとダイの
間に良好な接着が存在する場合には、熱膨張係数が不適
合なために、熱サイクルの間ダイのパッシベーション層
にストレスを発生させることになる。このストレスが原
因で、パッシベーション層にクラックが発生するか、あ
るいはダイとパッケージの間が剥離する。これは半導体
製品の故障に結びつくことになる。ストレスバッファ層
の機能は、ダイとパッケージとの間のストレスにより引
き起こされる損傷をなくすことである。柔軟性を持たせ
ることにより、ストレスバッファ層はパッケージとダイ
との間に発生するストレスを最小にすることができる。

【０００５】パッシベーション層を金属層の上に形成す
るいくつかの方法がある。このようなパッシベーション
層は、二層フィルムであり、底部層は二酸化シリコン製
で上部層は窒化シリコン製である。二酸化シリコン製の
層はフレキシブルであり、バッファとして機能して、窒
化シリコンと上部金属層との間のストレスを解放する。
かくして底部層は、金属の応力の移動に起因する金属欠
陥となるようなメカニズムの影響を低減し、そしてその
下の構造物に対する機械的な保護を与える。上部の窒化
シリコン層は、より壊れやすいが、この窒化シリコン層
は湿度やナトリウムが浸透するのを阻止する利点を有す
る。

【０００６】ストレスバッファ層は、ポリマあるいは他
のプラスチック状材料から通常形成される。これらの材
料は、ポリイミドとシリコンを含有する。しかしこれら
の材料をストレスバッファ層として用いることは、材料
費およびこれらの材料を用いるのにための余分なステッ
プが必要となる点で不利である。例えば、この材料を形
成すると、この材料は露出、現像、硬化のようなさらに
余分のプロセスが必要となる。さらに不利な点として
は、これらの処理ステップを完了させるのに必要な余分
なツールを必要とすることである。

【０００７】半導体デバイスをパッケージする前の最終
プロセスは、ＣＡＰＳエッチングである。このＣＡＰＳ
エッチングにより、上部金属層の上に形成されたボンド
パッドにウィンドウを開口される。ダイをパッケージに
接続するワイヤは、パッケージ化プロセスの間、ボンド
パッドの場所でダイに取り付けられる。ワイヤがダイに
取り付けられたあと、ダイはモールド化合物の間に封止
される。

【０００８】ボンドパッドは、通常のリソグラフ技術を
用いてＣＡＰＳ層をエッチングすることにより露出され
る。この第１プロセスは、ＣＡＰＳ層の上にレジストを
形成することである。その後、このレジストを露光し現
像する。ＣＡＰＳ層の上のレジストマスクが形成される
と、ＣＡＰＳ層をエッチングして、ボンドパッドへのア
クセスを提供する。

【０００９】

【発明が解決しようとする課題】近年までレジスト層
は、容易に湿分を吸収するような浸水性が特徴的であっ
た。また、パッケージする前にダイ上に残留したレジス
トは、常に欠陥とみなされ、このためダイを廃棄する原
因であった。したがってエッチングがいったん完了する
と、レジストは半導体デバイスからストリッピングプロ
セスにより除去される。そしてレジストが除去される
後、ダイはモールド化合物を用いてパッケージに取り付
けられる。

【００１０】

【課題を解決するための手段】半導体デバイスは、上部
層とバッファ層を有し、このバッファ層はレジストを含
有する。本発明の一実施例においては、パッシベーショ
ン層が上部層とバッファ層の間に配置される。上部層
は、金属製の層でもよい。バッファ層はレジストを含有
し、好ましくは感光性で適合性のあるレジストである。
バッファ層とパッシベーション層が、ウィンドウを規定
し、上部層の上に配置されたボンドパッドを露出させ
る。

【００１１】多くの種類のレジストが、本発明に用いら
れる光リソグラフ技術と共に用いられるが、例えばＸ線
リソグラフ、電子ビームリソグラフと共に用いられるレ
ジストがその例である。レジストの好ましい特性は、隣
接する層に良好な接着性を有し、適合性があり、半導体
ダイに対し良好な物理的保護を与え、かつエッチングに
対し耐性を有し、そしてダイとこのダイの上にその後形
成されるモールド化合物との間の応力を解放させるもの
である。現在好ましいレジストとしては、感光性レジス
ト、例えばnovalak resin のベースの材料で、これが現
在のところ産業界で幅広く用いられている。光リソグラ
フプロセス用のレジストの特性を改善する、あるいはバ
ッファ層として機能するために、添加剤をレジストを形
成する際に加えられる。

【００１２】

【発明の実施の形態】図１に、本発明によるバッファ層
１０を示す。バッファ層１０は、半導体ダイとパッケー
ジの間のストレスバッファとして機能する。同時にま
た、バッファ層１０は接着表面としても機能し、その上
にパッケージ内に半導体ダイを封止するモールド化合物
が配置される。本発明の一実施例においては、バッファ
層１０は、最終エッチングのレジストを用いて形成され
る。

【００１３】半導体デバイスの上部金属層１２は、保護
層によりカバーされる。上部金属層１２は、ランナ１４
とボンドパッド２０とこれらの特徴物の間の誘電体層
（酸化物層２２）を有する上部金属層として示されてい
るが、上部金属層１２は、異なる方法で形成することも
でき、あるいは半導体デバイスの別の層でも良い。いか
なる数の中間層を、バッファ層１０と上部金属層１２と
の間に配置しても良い。例えばバッファ層１０は上部金
属層１２の上に直接形成することもできる。しかし本発
明においてはバッファ層１０は、パッシベーション層１
８の上方に形成されている。

【００１４】バッファ層１０は特定の種類のレジストの
限定されるものではない。リソグラフ技術と共に用いる
ことのできるレジストは、本発明で用いることができ、
例えばｘ線リソグラフ、電子ビームリソグラフで用いら
れるレジストを用いることもできる。しかし本発明の一
実施例においてはレジストは、感光性レジストである。
本発明のさらに好ましい実施例は、レジストはnovalak
resin ベースの材料であり、これは適合性（柔軟性）を
有する材料である。

【００１５】レジストの好ましい特性は、隣接する層へ
の良好な接着性、および半導体ダイへの物理的保護、お
よびエッチング処理に対する耐性、およびダイとそのあ
とにダイの上に形成されるモールド化合物との間の良好
な応力の解放特性である。前述の特性が維持される限
り、レジストにさらに追加される別の材料を含有しても
よい。添加物は、リソグラフ用のレジストの特性を改善
するために、レジストを組成物に添加することもでき
る。添加物はまた、本発明によりバッファ層として機能
するために、レジストの組成の特性を改善するために添
加することもできる。このような添加物の例は、接着促
進剤、感光性促進剤、エッチング耐性を向上させる材
料、バッファ層としての特性を改善する材料がある。こ
のような添加物は、リソグラフプロセス、およびエッチ
ングプロセスと干渉し合うものであってはならない。

【００１６】バッファ層１０は、特定の厚さに限定され
るものではない。その厚さは、デバイスとレジストの特
性が与えられたときには、所望のバッファ層の厚さおよ
び適用されるリソグラフ技術に依存して変化する。一般
的に、レジスト層が厚くなると処理時間が長くなり、製
品の歩留まりを考慮しなければならない。しかし現在の
リソグラフプロセスで用いられるレジストの厚さは、
０．５μｍ〜８μｍの間であり、好ましくは２μｍであ
る。レジストは公知の方法、例えば上部層、あるいはパ
ッシベーション層の上にスピンオンプロセスにより形成
される。

【００１７】半導体デバイスの上部金属層１２は、通常
金属製特徴、例えばランナ１４、ボンドパッド２０を有
し、それらが誘電体材料により包囲されている。上部金
属層１２は食刻プロセス、あるいは二重食刻プロセスの
ような適宜の方法を用いて形成される。上部層は、相互
レベル誘電体層２６の上に形成されるが、相互レベル誘
電体層２６は、デバイスの他の層３０に形成される。

【００１８】本発明の一実施例においては、パッシベー
ション層１８は上部金属層１２の上に形成された酸化物
層２２を有する。酸化物層２２が、上部金属層１２の特
徴物の間のスペースを充填する。別法として、別個の誘
電体堆積プロセスを用いて、パッシベーション用の酸化
物層２２の堆積の前に、上部金属層１２の形成を行うこ
とができる。

【００１９】ランナ１４のような特徴物は、導電性材
料、例えば銅、タングステン、アルミから形成される
が、本発明はこれに限定されるものではない。パッシベ
ーション層１８は、上部金属層１２内に形成される特徴
物の上に形成される。半導体業界においては、上部金属
層１２内に配置される特徴物は、ランナ１４とボンドパ
ッド２０である。本発明は、上部金属層１２の上の特徴
物の種類と大きさには限定されない。そしてこの上部金
属層１２の上にパッシベーション層１８が堆積される。

【００２０】パッシベーション層１８は、多くの機能を
有する。これらの機能は、湿度の浸入阻止、イオンの移
動阻止、および上部金属層１２に達する入射光の阻止と
してのバリアとして機能し、上部金属層１２に対する機
械的な保護を与える。このような特性を有するパッシベ
ーション層１８は、様々な材料、例えば誘電体材料から
形成することができるが、本発明はこれらの特定の材
料、および材料の組合せに限定されるものではない。

【００２１】パッシベーション層１８は酸化物層２２を
有する。パッシベーション層１８は他の酸化物、例えば
酸化アルミから形成することができるが、この実施例に
おいてパッシベーション層１８は酸化シリコン層を含
む。最も好ましくは、パッシベーション層１８の酸化物
層２２は酸化シリコン、特に二酸化シリコン（Ｓｉ
Ｏ₂）から形成するのがよい。二酸化シリコンから酸化
物層２２を形成する利点は、二酸化シリコンは適合性
（相手の形状に合わせる特性）を有するからである。か
くして酸化物層２２は、酸化物層２２に加えられる力に
より引き起こされる変形に耐えるが、さもないと酸化物
層２２内にひびが発生したり、半導体デバイスの上部金
属層１２の下の層に損傷を与えることがある。

【００２２】パッシベーション層１８は単一層、あるい
は複数の層のいずれでもよい。例えば、酸化物層２２の
上に他の層を堆積してもよい。本発明の一実施例におい
ては、窒化物層２４が酸化物層２２の上に堆積される。
窒化物層２４は窒化シリコンから形成される。窒化シリ
コンはもろいが、窒化シリコンから窒化物層２４を形成
することは、湿気、移動イオン、放射に対抗できるバリ
ア層を提供する利点がある。

【００２３】パッシベーション層１８は最初に窒化物層
を形成し、その後この窒化物の上に酸化物層を形成する
ことによっても形成することができる。さらに別の窒化
物層を酸化物層の上に堆積して、窒化物−酸化物−窒化
物の構造体を形成してもよい。さらに別の方法により、
酸化物−窒化物−酸化物の構造体も有することもでき
る。

【００２４】酸化物層２２は、上部金属層１２の上に誘
電体材料層を堆積するプロセスにより形成できる。しか
し酸化物層２２は、好ましくは高密度プラズマ気相成長
（high-density plasma chemical vapor deposition：
ＨＤＰ ＣＶＤ）プロセスを用いて形成される。ＨＤＰ
ＣＶＤプロセスを用いて、隣接する特徴物、例えば上部
金属層１２内のランナ１４間のギャップをボイドを形成
することなく充填することができる。

【００２５】上部金属層１２の上に酸化物層２２を堆積
する際に、その厚さに制限が加わるものではない。例え
ば本発明の一実施例においては、酸化物層２２は、上部
金属層１２の上に堆積された、少なくともランナ１４の
高さまでの厚さに形成する。ランナ１４の上の高さまで
材料を堆積することは、ボンドパッド２０に対する良好
な機械的保護を与える。例えば、窒化物層２４が酸化物
層２２の上方に具備された場合には、窒化物層２４を通
してクラックが伝搬し、そしてこのクラックはランナ１
４上の高さで終わることになる。かくして、クラックに
より形成されたストレスの傾斜は、ランナ１４のレベル
の上で留まる。

【００２６】保護用パッケージを半導体デバイスの上に
形成する。このパッケージは、半導体デバイスを保護す
るいかなるパッケージでもよい。パッケージは、バッフ
ァ層１０の上内のスペースに形成されたモールド化合物
である。モールド化合物は、バッファ層１０の上に直接
形成する、あるいは好ましくは従来パッケージと同様
に、バッファ層１０に接着してもよい。このパッケージ
は、ガラス、あるいはセラミックのような従来公知の材
料製である。パッケージする前に、接点（図示せず）を
エッチングにより形成されたウィンドウ３４内のボンド
パッド２０に取り付ける。

【００２７】本発明の第２実施例には、半導体デバイス
の上部層の上にストレスバリア層を形成する方法が示さ
れる。この方法は、上部金属層１２の上に別の層とし
て、例えば上部金属層としてレジストを形成する。この
レジストは、ストレスバリア層として機能し、上部金属
層１２の上に直接、あるいはレジストと上部金属層１２
の間の中間層の上に形成される。この実施例によれば中
間層は、第１実施例におけるパッシベーション層１８で
ある。

【００２８】本発明のさらに好ましい実施例においては
レジストは、ＣＡＰＳエッチングプロセスの間用いられ
るレジストマスクである。かくしてエッチングプロセス
の後、レジストマスクを取り除くこと（これはＣＡＰＳ
エッチングプロセスの間以前に行われていた）の代わり
に、レジストマスクが維持され保持される。そのため本
発明の好ましい実施例によれば、この修正されたＣＡＰ
Ｓエッチングプロセスは、レジストを半導体デバイスの
上に形成し、レジストを露光し現像して上部金属層の上
の層をエッチングして除き、そしてボンドパッド２０に
ウィンドウ３４を開口する。

【００２９】レジストマスクは、エッチングプロセスの
間その厚さが薄くなる。しかしエッチングプロセスは、
レジストマスクの表面上にピット（穴）のようなラフな
特徴物を導入してしまう。このように特徴物が粗くなる
ことにより、モールド化合物はレジストマスクにより良
好に接着する。

【００３０】本発明の他の実施例においては、レジスト
マスクのレジストはエッチング後、取り除かれる。別の
レジストがその後再度塗布され露光されそして現像され
て第２のレジストマスクを形成する。この第２のレジス
トマスクはエッチングされることはなく、そのためエッ
チングされたレジストマスクよりも、より厚いバッファ
層を提供する。

【００３１】本発明のさらに別の実施例においては、レ
ジストマスクはエッチング後除去されることはない。第
２のレジストマスクが第１のレジストマスクの上に形成
される。この方法は、レジストを再度形成しそして露光
し現像して第２マスクを形成する。このプロセスは、エ
ッチングされたレジストマスクだけよりもより厚いバリ
アを提供する。さらにまた除去プロセスを削減できる。

【００３２】本発明のさらに別の実施例によれば、レジ
ストマスクと共に残った溶剤を除去して、レジストマス
ク内にクロスリンクを形成する。残留溶剤を除去して、
レジストマスク内にクロスリンクを形成するプロセス
は、本発明と共に用いることができるが、好ましいプロ
セスはレジストをベーキング（焼く）することである。

【００３３】本発明の一実施例においては、このベーキ
ング温度は、半導体デバイスに損傷を与えない程度に限
定される。この温度は、２６０℃以下であるが、これは
はんだリフロー温度にほぼ匹敵する。

【００３４】本発明の他の実施例においては、上部層と
してのレジストマスクは、フリップチップの対向した片
割れの間の層として用いることができる。この層は、２
つの片割れの間の接着を容易にする。そしてこの層は、
２つの片割れの間のストレスバッファとして機能する。

【００３５】特許請求の範囲に記載した発明の構成要件
の後の括弧内の符号は、構成要件と実施例と対応づけて
発明を容易に理解させる為のものであり、特許請求の範
囲の解釈に用いるべきのものではない。

【図面の簡単な説明】

【図１】本発明による半導体デバイスのパッシベーショ
ン層と、上部金属層の上に形成されたバッファ層を表す
図。

【符号の説明】 １０ バッファ層 １２ 上部金属層 １４ ランナ １８ パッシベーション層 ２０ ボンドパッド ２２ 酸化物層 ２４ 窒化物層 ２６ 相互レベル誘電体層 ３０ 他の層 ３４ ウィンドウ

───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 エドワード アレックス アーラカー アメリカ合衆国、19422 ペンシルベニア、 ペンリン、ペン アンブラー ロード 822 (72)発明者 ウィリアム チャールズ フィンレイ アメリカ合衆国、34786 フロリダ、ウィ ンダーメア、ダウンス カバー ロード 3074 (72)発明者 ロナルド レイモンド ゴーハム アメリカ合衆国、34769 フロリダ、セン ト クラウド、ピーチツリー ブルバード 1801 (72)発明者 バーバラ ディー コツィアス アメリカ合衆国、32837 フロリダ、オー ランド、ローン イーグル ドライブ 14703

Claims (22)

【特許請求の範囲】
1. 【請求項１】 上部層と、 前記上部層の上に形成されたバッファ層（１０）と、を
   有する半導体デバイスにおいて、 前記バッファ層は、レジストを含有することを特徴とす
   る半導体デバイス。
2. 【請求項２】 前記バッファ層は、ウィンドウ（３４）
   を形成し、 このウィンドウが、前記上部層の上に配置されたボンド
   パッド（２０）を露出させることを特徴とする請求項１
   記載の半導体デバイス。
3. 【請求項３】 前記レジストは、感光性レジストである
   ことを特徴とする請求項１記載の半導体デバイス。
4. 【請求項４】 前記レジストは、適合性を有することを
   特徴とする請求項３記載の半導体デバイス。
5. 【請求項５】 前記レジストは、novalak resin の材料
   であることを特徴とする請求項３記載の半導体デバイ
   ス。
6. 【請求項６】 前記上部層とバッファ層（１０）との間
   の配置されたパッシベーション層（１８）をさらに有す
   ることを特徴とする請求項１記載の半導体デバイス。
7. 【請求項７】 前記パッシベーション層（１８）は、酸
   化シリコン層（２２）と窒化シリコン層（２４）を含む
   ことを特徴とする請求項６記載の半導体デバイス。
8. 【請求項８】 前記バッファ層（１０）とパッシベーシ
   ョン層（１８）がウィンドウ（３４）を形成し、このウ
   ィンドウが、前記上部層の上に配置されたボンドパッド
   （２０）を露出させることを特徴とする請求項６記載の
   半導体デバイス。
9. 【請求項９】 上部層と、 前記上部層の上に配置されたパッシベーション層（１
   ８）と、 前記パッシベーション層の上に配置されたバッファ層
   （１０）とを有する半導体デバイスにおいて、 前記バッファ層（１０）は、レジストを含み、 前記バッファ層（１０）と前記パッシベーション層（１
   ８）が、ウィンドウを規定し、 前記ウィンドウは、前記上部層の上のボンドパッド（２
   ０）を露出させることを特徴とする半導体デバイス。
10. 【請求項１０】 上部層を有する半導体ダイと、 前記上部層の上に配置され、レジストを含む接着層と、 パッケージと、からなる半導体デバイスにおいて、 前記接着層が、パッケージに取り付けられていることを
    特徴とする半導体デバイス。
11. 【請求項１１】 前記上部層とバッファ層との間の配置
    されたパッシベーション層をさらに有することを特徴と
    する請求項１０記載の半導体デバイス。
12. 【請求項１２】 前記パッシベーション層は、酸化シリ
    コン層と窒化シリコン層を含むことを特徴とする請求項
    １１記載の半導体デバイス。
13. 【請求項１３】 前記接着層、がウィンドウを形成し、 このウィンドウが、前記上部層の上に配置されたボンド
    パッドを露出させることを特徴とする請求項１０記載の
    半導体デバイス。
14. 【請求項１４】 前記レジストは、感光性レジストであ
    ることを特徴とする請求項１０記載の半導体デバイス。
15. 【請求項１５】 前記レジストは、適合性を有すること
    を特徴とする請求項１４記載の半導体デバイス。
16. 【請求項１６】 前記レジストは、novalak resin の材
    料であることを特徴とする請求項１４記載の半導体デバ
    イス。
17. 【請求項１７】 （Ａ）上部層を有する半導体ダイを形
    成するステップと、 （Ｂ）前記上部層の上に、レジストを含有するバッファ
    層を形成するステップと、（Ｃ）前記バッファ層の上に
    パッケージ層を形成するステップと、 を有することを特徴とする半導体デバイスの製造方法。
18. 【請求項１８】 前記（Ｂ）のステップと（Ｃ）のステ
    ップの間に、 （Ｄ）前記レジスト内に開口形成する為に、前記バッフ
    ァ層のレジストを露光し、現像するステップをさらに有
    することを特徴とする請求項１７記載の方法。
19. 【請求項１９】 （Ｅ）前記上部層の上にパッシベーシ
    ョン層を堆積するステップをさらに有することを特徴と
    する請求項１７記載の方法。
20. 【請求項２０】 （Ｆ）前記バッファ層のレジストを露
    光し、現像するステップと、 （Ｇ）前記パッシベーション層内に開口を形成するため
    に、エッチングするステップをさらに有することを特徴
    とする請求項１９記載の方法。
21. 【請求項２１】 前記（Ｇ）ステップの後、（Ｃ）ステ
    ップの前に、 別のレジスト層を、パッシベーション層の上の前記レジ
    スト層の上に形成することを特徴とする請求項２０記載
    の方法。
22. 【請求項２２】 前記レジストは、novalak resin の材
    料であることを特徴とする請求項１７記載の方法。