JP2001266577A5 - - Google Patents

Description

【００１１】
【課題を解決するための手段】
図１は、請求項１の原理説明図である。すなわち、アドレス信号生成部４は、アドレス信号Ａｄｄを所定サイクルで出力するとともに、待機信号ＷＡＩＴに基づいてアドレス信号Ａｄｄの出力サイクルを延長する。
活性化信号生成部６は、前記アドレス信号Ａｄｄに基づいて活性化信号ＣＳを生成する。メモリ領域１は、前記活性化信号ＣＳ及び前記アドレス信号Ａｄｄに基づいて書き込み動作あるいは読み出し動作を行う。待機信号生成部３は、前記活性化信号ＣＳに基づいて、前記待機信号ＷＡＩＴを前記アドレス信号生成部３に出力する。

【００１２】
また、図４に示す構成では、アドレス信号生成部は、あらかじめ設定されたアクセス回数分のアドレス信号を生成して連続して出力するとともに、前記アドレス信号の出力に先立って、前記アクセス回数値を出力する。アドレスデコーダは、前記アドレス信号をデコードしてデコード信号を出力する。アクセス回数判定部は、前記アドレス回数値の入力に基づいて活性化信号を出力するとともに、前記デコード信号の入力に基づいてアクセス回数をカウントし、該アクセス回数が前記アクセス回数値と一致したとき、前記活性化信号の出力を停止する。メモリ領域は、前記活性化信号及び前記アドレス信号に基づいて、書き込み動作あるいは読み出し動作を行う。

【００５９】
上記実施の形態は、次に示すように変更することもできる。
・第一の実施の形態において、メモリ領域は一つとし、アドレスデコーダ、活性化信号生成部及び待機信号生成部を一つのメモリ領域に対応するように構成してもよい。
・第二の実施の形態において、メモリ領域を複数とし、アドレスデコーダ及びレジスタを複数のメモリ領域に対応するように構成してもよい。

Claims (7)

1. アドレス信号を所定サイクルで出力するとともに、待機信号に基づいてアドレス信号の出力サイクルを延長するアドレス信号生成部と、
   前記アドレス信号に基づいて活性化信号を生成する活性化信号生成部と、
   前記活性化信号及び前記アドレス信号に基づいて書き込み動作あるいは読み出し動作を行うメモリ領域と、
   前記活性化信号に基づいて、前記待機信号を生成する待機信号生成部と
   を備えたことを特徴とする半導体記憶装置。
2. アドレス信号を更新して出力するとともに、待機信号に基づいてアドレス信号の更新を停止するアドレス信号生成部と、
   前記アドレス信号に基づいて活性化信号を生成する活性化信号生成部と、
   前記活性化信号及び前記アドレス信号に基づいて書き込み動作あるいは読み出し動作を行うメモリ領域と、
   前記活性化信号に基づいて前記待機信号を生成する待機信号生成部と
   を備えたことを特徴とする半導体記憶装置。
3. 前記アドレス信号をデコードして前記活性化信号生成部に出力するアドレスデコーダを備えたことを特徴とする請求項１又は２記載の半導体記憶装置。
4. 前記待機信号生成部は、
   前記活性化信号に基づいて待機信号を活性化させ、該活性化された待機信号に基づいて該活性化された待機信号を不活性化させることを特徴とする請求項１、請求項２又は請求項３記載の半導体記憶装置。
5. 前記アドレス信号生成部の動作クロック信号の周波数が所定周波数以上であるか否かを判定し、判定結果を前記待機信号生成部に出力する周波数判定回路を備えたことを特徴とする請求項１、請求項２、請求項３又は請求項４記載の半導体記憶装置。
6. 所定のアクセス回数分のアドレス信号を生成して連続して出力するとともに，前記アクセス回数値を出力するアドレス信号生成部と、
   前記アドレス信号をデコードしてデコード信号を出力するアドレスデコーダと、
   前記アドレス回数値の入力に基づいて活性化信号を出力するとともに、前記デコード信号に基づいてアクセス回数をカウントし、該アクセス回数が該アクセス回数値と一致したときに該活性化信号の出力を停止するアクセス回数判定部と、
   前記活性化信号及び前記アドレス信号に基づいて、書き込み動作あるいは読み出し動作を行うメモリ領域と
   を備えたことを特徴とする半導体記憶装置。
7. 前記アクセス回数判定部は、
   前記アクセス回数をカウントするカウンタ回路を備え、
   前記カウンタ回路のカウント値が所定値となったとき、前記活性化信号の出力を停止することを特徴とする請求項６記載の半導体記憶装置。