JP2001237285A - 多数の半導体チップをテストする装置 - Google Patents

Abstract

(57)【要約】 【課題】 多数の半導体チップをテストする装置を提供
して、すでにウェーハ面で半導体チップを種々のタイミ
ングパラメタについて検査できるようにし、これによっ
て各半導体チップが、課せられた要求を満たすか否かを
決定できるようにすること。 【解決手段】 半導体ウェーハの半導体チップはそれぞ
れ少なくとも１つのオプションパッドを有しており、こ
れらのパッドを介して半導体チップにウェーハ面でテス
トプログラムを供給し、これによって前記のクリティカ
ルなパラメタに対する所定の要求を満たさない半導体チ
ップを取り除くことを特徴とする、多数の半導体チップ
をテストする装置を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多数の半導体チッ
プをクリティカルなパラメタについてテストする装置に
関し、ここではこの装置によってこれらのクリティカル
なパラメタに対して所定の要求を満たさない半導体チッ
プを取り除くことが可能である。

【０００２】

【従来の技術】半導体チップは、顧客に供給できるよう
になる前に多数のテストをパスしなければならない。こ
れらのテストでは半導体チップは種々のパラメタについ
て検査され、これらのパラメタには、例えばいわゆるＳ
ＤＲＡＭ（Synchronous DRAM）においてはいわゆるタイ
ミングパラメタが属し、上記のようなテストは例えばい
わゆるＴｄｐｌテストである。すなわちここではデータ
をメモリセルに書き込んだ後、そのワード線の電位を下
げて、このメモリセルがそこに記憶されたデータを保持
するか否か、およびどの位長い間保持するを検査する。

【０００３】半導体チップ用半導体ウェーハの製造者に
応じて、個別半導体チップの検査において、これらのタ
イミングパラメタに対して相異なる値が発生することが
ある。これらの値はそれぞれ、製造者に依存して短かい
ことも長いこともある。

【０００４】このような状況を考慮しつつなお均一な品
質を保証できるようにするため、従来は半導体チップに
対するデザインとテストプログラムとは、これらのよう
なタイミングパラメタについてそれぞれワーストケース
（worst case）に対して設計されており、これによって
顧客に、どのような場合でもタイミングパラメタについ
て課せられた要求に適合する半導体チップを供給できる
ようにしている。

【０００５】すなわちこれまで半導体チップは、クリテ
ィカルなタイミングパラメタについて、個別にボンディ
ングされかつテスト装置によって、この半導体チップが
タイミングパラメタについて、課せられた要求に適合す
るか否かが検査されている。しかしこのような手法は比
較的コストがかかってしまう。

【０００６】

【発明が解決しようとする課題】本発明の課題は、多数
の半導体チップをテストする装置を提供して、すでにウ
ェーハ面で半導体チップを種々のタイミングパラメタに
ついて検査できるようにし、これによって各半導体チッ
プが、課せられた要求を満たすか否かを決定できるよう
にすることである。

【０００７】

【課題を解決するための手段】上記課題は、本発明によ
り、多数の半導体チップをクリティカルなパラメタにつ
いてテストする装置であって、この装置によって、クリ
ティカルなパラメタに対する所定の要求を満たさない半
導体チップを取り除く形式の、多数の半導体チップをテ
ストする装置において、半導体ウェーハの半導体チップ
はそれぞれ少なくとも１つのオプションパッドを有して
おり、これらのパッドを介して半導体チップにウェーハ
面でテストプログラムを供給し、これによって前記のク
リティカルなパラメタに対する所定の要求を満たさない
半導体チップを取り除くことを特徴とする、多数の半導
体チップをテストする装置を構成することによって解決
される。

【０００８】

【発明の実施の形態と利点】本発明の装置ではすでにウ
ェーハ面において、大きなコストをかけなくても、各半
導体チップが、課せられた要求をクリティカルなタイミ
ングパラメタについて満たすか否かが検査される。言い
換えると各半導体チップに対して、この半導体チップに
有効な、タイミングパラメタについての選択肢をすでに
ウェーハ面で決定することができるのである。

【０００９】クリティカルなパラメタの殊に有利な実施
例は、例えばタイミングパラメタであり、これは半導体
チップのメモリセルにおけるデータ保持時間である。

【００１０】本発明の装置によって可能になるのは例え
ば、クリティカルなパラメタを固定的に調整する前に、
これが歩留まりの低減なしに半導体チップのテストにお
いて可能であるか否かを検査できることである。

【００１１】

【実施例】以下では本発明を図面に基づいて詳しく説明
する。

【００１２】切断縁部ないしはカーフ２を有する半導体
チップ１には、多数のパッド（コンタクトパッド）３が
含まれており、これらのパッドを介して例えば給電電圧
ＶＤＤ，ＶＢＢ，基準電圧ＶＳＳ等を供給することがで
き、また電圧をチップから取り出すことができる。

【００１３】半導体チップ１は付加的にさらにパッドｂ
Ｘ４，Ｘ８，ＰＧＭＴＤＰＬおよびＰＧＭＲＥＤＰＡＤ
（点線４によって囲まれている）を有しており、これら
を介して半導体チップ１にすでにウェーハ面でテストプ
ログラムを供給することが可能である。このプログラム
によって半導体チップ１がクリティカルなタイミングパ
ラメタについて、課せられた要求を満たすか否かを検査
する。これらの要求に適合しないチップは取り除かれ
る。

【００１４】したがって本発明によって、クリティカル
なタイミングパラメタ、例えばＴｄｐｌについて、課せ
られた要求を実際に満たす半導体チップだけを、最終的
にボンディングによって組み立てることが可能になる。

【００１５】本発明で重要なことは殊に、半導体チップ
をクリティカルなタイミングパラメタについてすでにウ
ェーハ面で検査することである。このために専用のパッ
ド（点線４参照）が設けられており、これらによってテ
スト信号を半導体チップ１に供給することができる。こ
れらの信号は半導体チップに、これがあたかもボンディ
ングされたテストモードにあり、このテストモードでこ
の半導体チップがそのクリティカルなタイミングパラメ
タについて検査されるかのように「見せかける」。本発
明の装置では付加的に設けられたオプションパッド（点
線４参照）を介して、半導体チップにおいて、この半導
体チップをタイミングパラメタについて検査するテスト
プログラムを動作させることが可能である。

【００１６】ここでこれらのオプションパッド（点線４
参照）は半導体チップ１の内部において、これらのオプ
ションパッドが半導体チップをタイミングパラメタにつ
いてテストできるように結線されている。パッドＰＧＭ
ＴＤＰＬによって、「０」（ＶＳＳ）または「１」（Ｖ
ＣＣ）により例えばＳＤＲＡＭ半導体チップタイミング
パラメタＤＰＬは１クロックまたは２クロックに切り換
えられる。１クロックによってパラメタＤＰＬをより高
い精度で検査することができる。ここでは信号は静的な
信号である。

【００１７】本発明の装置によって、所定の半導体チッ
プがこれに課せられた要求を殊にクリティカルなタイミ
ングパラメタについて満たしているか否かをウェーハ面
で高速に検査することができる。

【００１８】上記の実施例では、半導体チップをクリテ
ィカルなタイミングパラメタについて検査するために４
つのパッド（点線４参照）を使用した。これらのパッド
の数は当然、４つに限定されるものではなくこれよりも
多くても少なくてもよい。

【図面の簡単な説明】

【図１】半導体チップの平面図である。

【符号の説明】

１ 半導体チップ ２ カーフ ３ パッド ４ 点線 ｂＸ４，Ｘ８，ＰＧＭＴＤＰＬ，ＰＧＭＲＥＤＰＡＤ
オプションパッド

Claims (3)

【特許請求の範囲】
1. 【請求項１】 多数の半導体チップ（１）をクリティカ
   ルなパラメタについてテストする装置であって、 該装置によって、前記のクリティカルなパラメタに対す
   る所定の要求を満たさない半導体チップ（１）を取り除
   く形式の、多数の半導体チップをテストする装置におい
   て、 半導体ウェーハの半導体チップ（１）はそれぞれ少なく
   とも１つのオプションパッド（４）を有しており、 該パッドを介して半導体チップ（１）にウェーハ面でテ
   ストプログラムを供給し、これによって前記のクリティ
   カルなパラメタに対する所定の要求を満たさない半導体
   チップ（１）を取り除くことを特徴とする、 多数の半導体チップをテストする装置。
2. 【請求項２】 前記のクリティカルなパラメタはタイミ
   ングパラメタである請求項１に記載の装置。
3. 【請求項３】 前記タイミングパラメタは、半導体チッ
   プのメモリセルにおけるデータ保持時間である請求項２
   に記載の装置。