JP2001226194A - 微結晶ダイヤモンド薄膜の低温成膜法及び装置 - Google Patents
微結晶ダイヤモンド薄膜の低温成膜法及び装置Info
- Publication number
- JP2001226194A JP2001226194A JP2000036510A JP2000036510A JP2001226194A JP 2001226194 A JP2001226194 A JP 2001226194A JP 2000036510 A JP2000036510 A JP 2000036510A JP 2000036510 A JP2000036510 A JP 2000036510A JP 2001226194 A JP2001226194 A JP 2001226194A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- silicon substrate
- diamond thin
- negative bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 プラズマ分解で生成した炭素の正イオンを基
板に堆積させることにより、平坦性に優れた微結晶ダイ
ヤモンド薄膜を低温成長させる。 【構成】 ５００〜７００℃に保持したシリコン基板４
に負バイアス直流電源６からバイアス電圧−２００〜−
３２０Ｖで負バイアスを印加すると共に、マイクロ波電
源８からのマイクロ波照射で基板表面近傍にプラズマ７
を発生させ、原料メタンＣＨ4を反応域に送り込む。原
料メタンのプラズマ分解で生成した炭素の正イオンが基
板に移行し、微結晶ダイヤモンド薄膜がシリコン基板４
上に成長する。基板支持台２にセットされたシリコン基
板４を絶縁体の石英板５で取り囲むことにより、シリコ
ン基板４に流れる電流によって炭素イオンの供給量を制
御し、電流制御方式でシリコン基板４の電圧が調整され
る。
板に堆積させることにより、平坦性に優れた微結晶ダイ
ヤモンド薄膜を低温成長させる。 【構成】 ５００〜７００℃に保持したシリコン基板４
に負バイアス直流電源６からバイアス電圧−２００〜−
３２０Ｖで負バイアスを印加すると共に、マイクロ波電
源８からのマイクロ波照射で基板表面近傍にプラズマ７
を発生させ、原料メタンＣＨ4を反応域に送り込む。原
料メタンのプラズマ分解で生成した炭素の正イオンが基
板に移行し、微結晶ダイヤモンド薄膜がシリコン基板４
上に成長する。基板支持台２にセットされたシリコン基
板４を絶縁体の石英板５で取り囲むことにより、シリコ
ン基板４に流れる電流によって炭素イオンの供給量を制
御し、電流制御方式でシリコン基板４の電圧が調整され
る。
Description
【０００１】
【産業上の利用分野】本発明は、平坦性の良好な微結晶
ダイヤモンド薄膜を従来より低温で成膜する方法及び装
置に関する。
ダイヤモンド薄膜を従来より低温で成膜する方法及び装
置に関する。
【０００２】
【従来の技術】ダイヤモンドは、優れた絶縁特性，光透
過性，耐高温特性，機械的強度を呈することから、シリ
コンに代わる材料として電子デバイス，機能薄膜，光学
窓，低電界駆動電子放出素子，保護膜等として注目され
ている。この種の用途では、平坦な表面をもつダイヤモ
ンド薄膜を作製することが不可欠である。従来のダイヤ
モンド薄膜は、ＣＶＤ法，プラズマＣＶＤ法等によって
シリコン基板上にダイヤモンドを堆積させることにより
成膜している。しかし、成膜されたダイヤモンド薄膜
は、ミクロンオーダーの表面凹凸をもち、電子デバイ
ス，光学素子等の微細なデバイスを作り込むのに適した
平坦性を備えていない。
過性，耐高温特性，機械的強度を呈することから、シリ
コンに代わる材料として電子デバイス，機能薄膜，光学
窓，低電界駆動電子放出素子，保護膜等として注目され
ている。この種の用途では、平坦な表面をもつダイヤモ
ンド薄膜を作製することが不可欠である。従来のダイヤ
モンド薄膜は、ＣＶＤ法，プラズマＣＶＤ法等によって
シリコン基板上にダイヤモンドを堆積させることにより
成膜している。しかし、成膜されたダイヤモンド薄膜
は、ミクロンオーダーの表面凹凸をもち、電子デバイ
ス，光学素子等の微細なデバイスを作り込むのに適した
平坦性を備えていない。
【０００３】平坦なダイヤモンド薄膜の作製には堆積初
期過程で成長核の制御が重要とされ、砥石研磨，エッチ
ング，超音波処理等でシリコン基板を粗面化している。
たとえば、特開平５−９７５８２号公報では、エッチン
グ処理でシリコン基板の表面に１×１０7〜１×１０9個
／ｃｍ2の割合で微細な凹部を形成した後、ダイヤモン
ド薄膜をシリコン基板上にヘテロエピタキシャル成長さ
せている。
期過程で成長核の制御が重要とされ、砥石研磨，エッチ
ング，超音波処理等でシリコン基板を粗面化している。
たとえば、特開平５−９７５８２号公報では、エッチン
グ処理でシリコン基板の表面に１×１０7〜１×１０9個
／ｃｍ2の割合で微細な凹部を形成した後、ダイヤモン
ド薄膜をシリコン基板上にヘテロエピタキシャル成長さ
せている。
【０００４】
【発明が解決しようとする課題】微細な凹凸の形成によ
り，当初平坦であったシリコン基板が粗くなり、平坦性
が要求されるデバイス，低電界駆動電子放出素子等への
応用が困難になる。しかも、薄膜成長に先立って粗面化
が必要となるため、製造プロセスが複雑化する。また、
ダイヤモンド薄膜をシリコン基板上で成長させるとき、
従来法ではシリコン基板を８５０℃程度に保持してい
る。シリコン基板へのダメージやダイヤモンド結晶粒の
粒径等を考慮すると、基板保持温度は可能な限り低いこ
とが好ましいが、６００℃程度まで基板保持温度を下げ
るとダイヤモンドの核生成が起こらず、ダイヤモンド薄
膜が堆積・成長しなくなる。
り，当初平坦であったシリコン基板が粗くなり、平坦性
が要求されるデバイス，低電界駆動電子放出素子等への
応用が困難になる。しかも、薄膜成長に先立って粗面化
が必要となるため、製造プロセスが複雑化する。また、
ダイヤモンド薄膜をシリコン基板上で成長させるとき、
従来法ではシリコン基板を８５０℃程度に保持してい
る。シリコン基板へのダメージやダイヤモンド結晶粒の
粒径等を考慮すると、基板保持温度は可能な限り低いこ
とが好ましいが、６００℃程度まで基板保持温度を下げ
るとダイヤモンドの核生成が起こらず、ダイヤモンド薄
膜が堆積・成長しなくなる。
【０００５】
【課題を解決するための手段】本発明は、このような問
題を解消すべく案出されたものであり、ダイヤモンド結
晶成長中の基板に負バイアスを印加することにより、メ
タンのプラズマ分解で生成した炭素の正イオンの基板へ
の移行・堆積を促進させ、基板の粗面化処理等を必要と
することなく、平坦性に優れた微結晶ダイヤモンド薄膜
を低温成膜することを目的とする。
題を解消すべく案出されたものであり、ダイヤモンド結
晶成長中の基板に負バイアスを印加することにより、メ
タンのプラズマ分解で生成した炭素の正イオンの基板へ
の移行・堆積を促進させ、基板の粗面化処理等を必要と
することなく、平坦性に優れた微結晶ダイヤモンド薄膜
を低温成膜することを目的とする。
【０００６】本発明の低温成膜法は、その目的を達成す
るため、５００〜７００℃に保持した基板に負バイアス
を印加し、マイクロ波照射により基板表面近傍にプラズ
マを発生させ、原料メタンを反応域に送り込み、原料メ
タンのプラズマ分解で生成した炭素の正イオンを基板に
移行させることを特徴とする。負バイアスは、バイアス
電圧−２００〜−３２０Ｖで基板に印加することが好ま
しい。基板に移行する炭素の正イオンは、基板を流れる
電流により供給量が制御される。基板に流れる電流は、
電流密度１〜５ｍＡ／ｃｍ2の範囲に調整することが好
ましい。また、低温成膜装置は、チャンバ内に配置した
基板支持台と、基板支持台にセットされる基板の周囲を
取り囲む絶縁体と、基板に負バイアスを印加する負バイ
アス直流電源と、ダイヤモンド結晶成長中に基板表面近
傍にプラズマを発生させるマイクロ波照射機構を備えて
いる。
るため、５００〜７００℃に保持した基板に負バイアス
を印加し、マイクロ波照射により基板表面近傍にプラズ
マを発生させ、原料メタンを反応域に送り込み、原料メ
タンのプラズマ分解で生成した炭素の正イオンを基板に
移行させることを特徴とする。負バイアスは、バイアス
電圧−２００〜−３２０Ｖで基板に印加することが好ま
しい。基板に移行する炭素の正イオンは、基板を流れる
電流により供給量が制御される。基板に流れる電流は、
電流密度１〜５ｍＡ／ｃｍ2の範囲に調整することが好
ましい。また、低温成膜装置は、チャンバ内に配置した
基板支持台と、基板支持台にセットされる基板の周囲を
取り囲む絶縁体と、基板に負バイアスを印加する負バイ
アス直流電源と、ダイヤモンド結晶成長中に基板表面近
傍にプラズマを発生させるマイクロ波照射機構を備えて
いる。
【０００７】
【作用】気相成長させた薄膜は、結晶粒径を小さくする
ことにより平坦性が向上する。結晶粒径は、成膜中の基
板温度を上げると大きくなり、基板温度を下げると小さ
くなる。しかし、メタンＣＨ4を原料とするマイクロ波
プラズマＣＶＤ法では、基板温度を６００℃程度まで下
げるとダイヤモンドの核生成・結晶成長が生じないた
め、従来では８５０℃程度が最適な成膜温度とされてい
る。
ことにより平坦性が向上する。結晶粒径は、成膜中の基
板温度を上げると大きくなり、基板温度を下げると小さ
くなる。しかし、メタンＣＨ4を原料とするマイクロ波
プラズマＣＶＤ法では、基板温度を６００℃程度まで下
げるとダイヤモンドの核生成・結晶成長が生じないた
め、従来では８５０℃程度が最適な成膜温度とされてい
る。
【０００８】これに対し、本発明では、結晶成長中の基
板に負バイアスを印加すると共に基板表面近傍にプラズ
マを発生させて原料メタンを反応域に送り込むことによ
り、メタンをプラズマ分解し、生成した炭素の正イオン
を基板に効率よく移行・堆積させている。基板以外の部
分を絶縁体で覆うとき、基板以外の部分に炭素の正イオ
ンが流れることを防止でき、基板に流れる電流だけを制
御することが可能となる。その結果、基板に流れる電流
を制御することにより基板に注入される炭素イオンの量
が正確に制御され、ダイヤモンドの低温核生成が容易に
なる。
板に負バイアスを印加すると共に基板表面近傍にプラズ
マを発生させて原料メタンを反応域に送り込むことによ
り、メタンをプラズマ分解し、生成した炭素の正イオン
を基板に効率よく移行・堆積させている。基板以外の部
分を絶縁体で覆うとき、基板以外の部分に炭素の正イオ
ンが流れることを防止でき、基板に流れる電流だけを制
御することが可能となる。その結果、基板に流れる電流
を制御することにより基板に注入される炭素イオンの量
が正確に制御され、ダイヤモンドの低温核生成が容易に
なる。
【０００９】このように基板に負バイアスを印加してプ
ラズマ分解反応を利用することにより、従来ではダイヤ
モンドの核生成・結晶成長が生じないとされていた６０
０℃程度の低温でもダイヤモンド薄膜の成膜が可能にな
る。成膜温度の低温化により、析出したダイヤモンド結
晶粒がナノメーターオーダーの微結晶となる。また、シ
リコン基板に粗面化処理を施す必要がないため基板の平
坦性が保持され、ダイヤモンド薄膜の平坦度が向上す
る。
ラズマ分解反応を利用することにより、従来ではダイヤ
モンドの核生成・結晶成長が生じないとされていた６０
０℃程度の低温でもダイヤモンド薄膜の成膜が可能にな
る。成膜温度の低温化により、析出したダイヤモンド結
晶粒がナノメーターオーダーの微結晶となる。また、シ
リコン基板に粗面化処理を施す必要がないため基板の平
坦性が保持され、ダイヤモンド薄膜の平坦度が向上す
る。
【００１０】
【実施の形態】本発明に従ったダイヤモンド薄膜の成膜
では、たとえば概略を図１に示した負バイアス印加マイ
クロ波プラズマＣＶＤ装置が使用される。このプラズマ
ＣＶＤ装置は、たとえばステンレス鋼製のチャンバ１に
基板支持台２を配置し、基板支持台２上にグラファイト
電極３を介してシリコン基板４を載置し、シリコン基板
４の周囲を石英板５（絶縁体）で取り囲んでいる。基板
としては、シリコンに限らず他の半導体材料や金属基板
等を使用することもできる。
では、たとえば概略を図１に示した負バイアス印加マイ
クロ波プラズマＣＶＤ装置が使用される。このプラズマ
ＣＶＤ装置は、たとえばステンレス鋼製のチャンバ１に
基板支持台２を配置し、基板支持台２上にグラファイト
電極３を介してシリコン基板４を載置し、シリコン基板
４の周囲を石英板５（絶縁体）で取り囲んでいる。基板
としては、シリコンに限らず他の半導体材料や金属基板
等を使用することもできる。
【００１１】アースされたチャンバ１及びグラファイト
電極３を負バイアス直流電源６に結線することにより、
シリコン基板４に負バイアスが印加される。シリコン基
板４以外の基板支持台２の部分が石英板５で覆われてい
るので、バイアス印加時に全ての電流がシリコン基板４
に流れ、バイアス電圧制御によってシリコン基板４に流
れる電流を管理できる。また、マイクロ波電源８から発
生したマイクロ波を変調器９で変調し、導波管１０及モ
ード変換器１１を経てチャンバ１に送り込み、シリコン
基板４の表面近傍にプラズマ７を発生させる。なお、符
番１２は、マイクロ波電源８に付設したダミーロードを
示す。Ｈ2をキャリアガスとして原料メタンＣＨ4を負バ
イアスが印加されたシリコン基板４に向けて流すと、原
料メタンＣＨ4はプラズマ７に接して分解され、生成し
た炭素原子が正に帯電する。炭素の正イオンは、負に印
加されているシリコン基板４に引っ張られ、ダイヤモン
ド薄膜として堆積・成長する。
電極３を負バイアス直流電源６に結線することにより、
シリコン基板４に負バイアスが印加される。シリコン基
板４以外の基板支持台２の部分が石英板５で覆われてい
るので、バイアス印加時に全ての電流がシリコン基板４
に流れ、バイアス電圧制御によってシリコン基板４に流
れる電流を管理できる。また、マイクロ波電源８から発
生したマイクロ波を変調器９で変調し、導波管１０及モ
ード変換器１１を経てチャンバ１に送り込み、シリコン
基板４の表面近傍にプラズマ７を発生させる。なお、符
番１２は、マイクロ波電源８に付設したダミーロードを
示す。Ｈ2をキャリアガスとして原料メタンＣＨ4を負バ
イアスが印加されたシリコン基板４に向けて流すと、原
料メタンＣＨ4はプラズマ７に接して分解され、生成し
た炭素原子が正に帯電する。炭素の正イオンは、負に印
加されているシリコン基板４に引っ張られ、ダイヤモン
ド薄膜として堆積・成長する。
【００１２】微結晶ダイヤモンドを成膜する際、シリコ
ン基板４に印加するバイアス電圧を−２００〜−３２０
Ｖに維持することが好ましい。−２００Ｖ未満のバイア
ス電圧では、十分な核生成が行われず，微結晶ダイヤモ
ンドが堆積しない。逆に−３２０Ｖを超えるバイアス電
圧では、炭素イオンが過剰になって応力を発生させ、シ
リコン基板４に反りを引き起こす原因になる。基板に流
れる電流は、ダイヤモンドの核生成を均一に行わせるた
め電流密度１〜５ｍＡ／ｃｍ2の範囲で調節することが
好ましい。１ｍＡ／ｃｍ2未満の電流密度では、炭素イ
オンの密度が少なくなり十分な核生成が生じない。逆に
５ｍＡ／ｃｍ2を超える電流密度では、炭素イオンの密
度が過剰になるため、炭素がＳｉの原子間に侵入し、応
力を発生させる原因になる。
ン基板４に印加するバイアス電圧を−２００〜−３２０
Ｖに維持することが好ましい。−２００Ｖ未満のバイア
ス電圧では、十分な核生成が行われず，微結晶ダイヤモ
ンドが堆積しない。逆に−３２０Ｖを超えるバイアス電
圧では、炭素イオンが過剰になって応力を発生させ、シ
リコン基板４に反りを引き起こす原因になる。基板に流
れる電流は、ダイヤモンドの核生成を均一に行わせるた
め電流密度１〜５ｍＡ／ｃｍ2の範囲で調節することが
好ましい。１ｍＡ／ｃｍ2未満の電流密度では、炭素イ
オンの密度が少なくなり十分な核生成が生じない。逆に
５ｍＡ／ｃｍ2を超える電流密度では、炭素イオンの密
度が過剰になるため、炭素がＳｉの原子間に侵入し、応
力を発生させる原因になる。
【００１３】
【実施例】図１に示したマイクロ波プラズマＣＶＤ装置
を用いて、原料メタンＣＨ4からダイヤモンドを合成し
た。励起源には、周波数２．４５ＧＨｚのマイクロ波電
源（１０００Ｗ）を使用した。チャンバ１にセットされ
たシリコン基板４を５００〜７００℃の温度域に保持
し、メタンＣＨ4（原料）及び水素Ｈ2（キャリア）をそ
れぞれ流量１２ｓｃｃｍ、３００ｓｃｃｍで反応域に送
り込み、基板温度及びバイアス電圧がダイヤモンド結晶
の生成・成長に及ぼす影響を調査した。なお、プラズマ
７は、マイクロ波電源８により発生させた。
を用いて、原料メタンＣＨ4からダイヤモンドを合成し
た。励起源には、周波数２．４５ＧＨｚのマイクロ波電
源（１０００Ｗ）を使用した。チャンバ１にセットされ
たシリコン基板４を５００〜７００℃の温度域に保持
し、メタンＣＨ4（原料）及び水素Ｈ2（キャリア）をそ
れぞれ流量１２ｓｃｃｍ、３００ｓｃｃｍで反応域に送
り込み、基板温度及びバイアス電圧がダイヤモンド結晶
の生成・成長に及ぼす影響を調査した。なお、プラズマ
７は、マイクロ波電源８により発生させた。
【００１４】５００〜７００℃の温度域全てにおいて、
シリコン基板４上に微結晶質のダイヤモンド薄膜が形成
された。基板温度６００℃で成膜したダイヤモンド薄膜
は、微結晶ダイヤモンドの割合が最も多く、微小硬度計
（ナノインデンター）で測定したところダイヤモンドと
ほぼ同じ硬さ６０ＧＰａをもっていた。−１６０Ｖ未満
のバイアス電圧をシリコン基板４に印加した場合、微結
晶ダイヤモンドの堆積が検出されなかった。バイアス電
圧を−２００〜−３２０Ｖにあげると、微結晶ダイヤモ
ンド薄膜がシリコン基板４上に堆積した。しかし、バイ
アス電圧を−３２０Ｖ以上に上げると、応力の発生によ
ってシリコン基板４が大きく反った。また、基板温度及
びバイアス電圧を一定にした条件下で石英板５を取り除
くと、微結晶ダイヤモンドは成膜できなかった。
シリコン基板４上に微結晶質のダイヤモンド薄膜が形成
された。基板温度６００℃で成膜したダイヤモンド薄膜
は、微結晶ダイヤモンドの割合が最も多く、微小硬度計
（ナノインデンター）で測定したところダイヤモンドと
ほぼ同じ硬さ６０ＧＰａをもっていた。−１６０Ｖ未満
のバイアス電圧をシリコン基板４に印加した場合、微結
晶ダイヤモンドの堆積が検出されなかった。バイアス電
圧を−２００〜−３２０Ｖにあげると、微結晶ダイヤモ
ンド薄膜がシリコン基板４上に堆積した。しかし、バイ
アス電圧を−３２０Ｖ以上に上げると、応力の発生によ
ってシリコン基板４が大きく反った。また、基板温度及
びバイアス電圧を一定にした条件下で石英板５を取り除
くと、微結晶ダイヤモンドは成膜できなかった。
【００１５】基板温度６００℃，バイアス電圧−２６０
Ｖで、バイアス印加時にシリコン基板４に流れる電流が
４．０ｍＡ／ｃｍ2のとき、微結晶ダイヤモンド薄膜の
生成・成長が最も好適に進行した。成膜されたダイヤモ
ンド薄膜は、図２の原子間力顕微鏡写真にみられるよう
に、ナノメーターオーダーの極めて平坦度の高い表面を
もっていた。面方位が（１１１）面のシリコン基板４上
に成膜した微結晶ダイヤモンド薄膜は、図３のＸ線回折
曲線にみられるように、回折角度２θが約４４度及び約
７５度にピークがあり、他のピークは検出されなかっ
た。２θ≒４４度のピークはダイヤモンド（１１１）面
に当たり、２θ≒７５度のピークはダイヤモンド（２２
０）面に当たる。図３の結果からも、得られた薄膜がダ
イヤモンド薄膜であることが判る。しかも、ピークの半
値幅が広いことから、ダイヤモンドの結晶粒径がナノメ
ータ程度と小さいことも判る。
Ｖで、バイアス印加時にシリコン基板４に流れる電流が
４．０ｍＡ／ｃｍ2のとき、微結晶ダイヤモンド薄膜の
生成・成長が最も好適に進行した。成膜されたダイヤモ
ンド薄膜は、図２の原子間力顕微鏡写真にみられるよう
に、ナノメーターオーダーの極めて平坦度の高い表面を
もっていた。面方位が（１１１）面のシリコン基板４上
に成膜した微結晶ダイヤモンド薄膜は、図３のＸ線回折
曲線にみられるように、回折角度２θが約４４度及び約
７５度にピークがあり、他のピークは検出されなかっ
た。２θ≒４４度のピークはダイヤモンド（１１１）面
に当たり、２θ≒７５度のピークはダイヤモンド（２２
０）面に当たる。図３の結果からも、得られた薄膜がダ
イヤモンド薄膜であることが判る。しかも、ピークの半
値幅が広いことから、ダイヤモンドの結晶粒径がナノメ
ータ程度と小さいことも判る。
【００１６】
【発明の効果】以上に説明したように、本発明において
は、基板表面近傍にプラズマを発生させると共に基板に
負バイアスを印加することにより、反応域に導入される
原料メタンのプラズマ分解で生成した炭素の正イオンを
基板表面に移行させ、ダイヤモンド結晶の生成・成長を
促進させている。この方法によるとき、基板を５００〜
７００℃の比較的低温に保持してダイヤモンドの結晶成
長が進行するため、生成したダイヤモンドがナノメータ
ーオーダーの微結晶となり、ダイヤモンド薄膜の平坦性
が向上する。このようにして作製されたダイヤモンド薄
膜は、超精密素子の書込みに適した極めて平坦度の高い
表面をもち、電界効果トランジスタ等の電子デバイス，
発光デバイス，高周波デバイス，電子放出デバイス，光
学デバイス，工具保護膜等、広範な分野で使用される。
は、基板表面近傍にプラズマを発生させると共に基板に
負バイアスを印加することにより、反応域に導入される
原料メタンのプラズマ分解で生成した炭素の正イオンを
基板表面に移行させ、ダイヤモンド結晶の生成・成長を
促進させている。この方法によるとき、基板を５００〜
７００℃の比較的低温に保持してダイヤモンドの結晶成
長が進行するため、生成したダイヤモンドがナノメータ
ーオーダーの微結晶となり、ダイヤモンド薄膜の平坦性
が向上する。このようにして作製されたダイヤモンド薄
膜は、超精密素子の書込みに適した極めて平坦度の高い
表面をもち、電界効果トランジスタ等の電子デバイス，
発光デバイス，高周波デバイス，電子放出デバイス，光
学デバイス，工具保護膜等、広範な分野で使用される。
【図面の簡単な説明】
【図１】 本発明に従ったダイヤモンド薄膜作製用プラ
ズマＣＶＤ装置の概略図
ズマＣＶＤ装置の概略図
【図２】 実施例で作製されたダイヤモンド薄膜の原子
間力顕微鏡写真
間力顕微鏡写真
【図３】 実施例で作製されたダイヤモンド薄膜のＸ線
回折曲線を示すグラフ
回折曲線を示すグラフ
１：チャンバ ２：基板支持台 ３：グラファイト
電極 ４：シリコン基板 ５：石英板 ６：負バ
イアス直流電源 ７：プラズマ ８：マイクロ波電
源
電極 ４：シリコン基板 ５：石英板 ６：負バ
イアス直流電源 ７：プラズマ ８：マイクロ波電
源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 タルン シャルダ 愛知県名古屋市千種区城木町一丁目11番 Ｆターム(参考） 4G077 AA03 BA03 DB07 DB19 EA02 EG30 EJ01 TA07 TB08 UA01
Claims (5)
- 【請求項１】 ５００〜７００℃に保持した基板に負バ
イアスを印加し、マイクロ波照射により基板表面近傍に
プラズマを発生させ、原料メタンを反応域に送り込み、
原料メタンのプラズマ分解で生成した炭素の正イオンを
基板に移行させることを特徴とする微結晶ダイヤモンド
薄膜の低温成膜法。 - 【請求項２】 バイアス電圧−２００〜−３２０Ｖの負
バイアスを基板に印加する請求項１記載の低温製膜法。 - 【請求項３】 基板を流れる電流により基板に移行する
炭素の正イオンの供給量が制御される請求項１又は２記
載の低温成膜法。 - 【請求項４】 電流密度１〜５ｍＡ／ｃｍ2で基板に電
流を流す請求項１〜３何れかに記載の低温成膜法。 - 【請求項５】 チャンバ内に配置した基板支持台と、基
板支持台にセットされる基板の周囲を取り囲む絶縁体
と、基板に負バイアスを印加する負バイアス直流電源
と、ダイヤモンド結晶成長中に基板表面近傍にプラズマ
を発生させるマイクロ波照射機構を備え、原料メタンの
プラズマ分解で生成した炭素の正イオンを基板に移行さ
せることを特徴とする微結晶ダイヤモンド薄膜の低温成
膜装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000036510A JP3874984B2 (ja) | 2000-02-15 | 2000-02-15 | 微結晶ダイヤモンド薄膜の低温成膜法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000036510A JP3874984B2 (ja) | 2000-02-15 | 2000-02-15 | 微結晶ダイヤモンド薄膜の低温成膜法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001226194A true JP2001226194A (ja) | 2001-08-21 |
| JP3874984B2 JP3874984B2 (ja) | 2007-01-31 |
Family
ID=18560553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000036510A Expired - Fee Related JP3874984B2 (ja) | 2000-02-15 | 2000-02-15 | 微結晶ダイヤモンド薄膜の低温成膜法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3874984B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005116306A1 (ja) * | 2004-05-27 | 2005-12-08 | Toppan Printing Co., Ltd. | ナノクリスタルダイヤモンド膜、その製造方法、及びナノクリスタルダイヤモンド膜を用いた装置 |
| JP2006253439A (ja) * | 2005-03-11 | 2006-09-21 | National Institute For Materials Science | ステンシルマスク及びその製造方法 |
| JP2006250767A (ja) * | 2005-03-11 | 2006-09-21 | National Institute For Materials Science | ダイヤモンド膜、その製造方法、電気化学素子、及びその製造方法 |
-
2000
- 2000-02-15 JP JP2000036510A patent/JP3874984B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005116306A1 (ja) * | 2004-05-27 | 2005-12-08 | Toppan Printing Co., Ltd. | ナノクリスタルダイヤモンド膜、その製造方法、及びナノクリスタルダイヤモンド膜を用いた装置 |
| JPWO2005116306A1 (ja) * | 2004-05-27 | 2008-04-03 | 凸版印刷株式会社 | ナノクリスタルダイヤモンド膜、その製造方法、及びナノクリスタルダイヤモンド膜を用いた装置 |
| JP4719909B2 (ja) * | 2004-05-27 | 2011-07-06 | 凸版印刷株式会社 | ナノクリスタルダイヤモンド膜の製造方法 |
| US8420043B2 (en) | 2004-05-27 | 2013-04-16 | Toppan Printing Co., Ltd. | Nano-crystal diamond film, manufacturing method thereof, and device using nano-crystal diamond film |
| KR101268272B1 (ko) * | 2004-05-27 | 2013-05-31 | 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 | 나노 크리스탈 다이아몬드막, 그 제조 방법, 및 나노크리스탈 다이아몬드막을 이용한 장치 |
| JP2006253439A (ja) * | 2005-03-11 | 2006-09-21 | National Institute For Materials Science | ステンシルマスク及びその製造方法 |
| JP2006250767A (ja) * | 2005-03-11 | 2006-09-21 | National Institute For Materials Science | ダイヤモンド膜、その製造方法、電気化学素子、及びその製造方法 |
| JP4639334B2 (ja) * | 2005-03-11 | 2011-02-23 | 独立行政法人物質・材料研究機構 | ダイヤモンド膜、その製造方法、電気化学素子、及びその製造方法 |
| JP4654383B2 (ja) * | 2005-03-11 | 2011-03-16 | 独立行政法人物質・材料研究機構 | ステンシルマスク及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3874984B2 (ja) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3728465B2 (ja) | 単結晶ダイヤモンド膜の形成方法 | |
| US5580380A (en) | Method for forming a diamond coated field emitter and device produced thereby | |
| US4740263A (en) | Process for preparing thin film and p-type diamond semiconductor | |
| US7556982B2 (en) | Method to grow pure nanocrystalline diamond films at low temperatures and high deposition rates | |
| WO2013013419A1 (zh) | 一种在绝缘基底上制备石墨烯纳米带的方法 | |
| JP3194820B2 (ja) | 配向性ダイヤモンド膜の形成方法 | |
| JP3728467B2 (ja) | 単結晶ダイヤモンド膜の形成方法 | |
| WO1989011897A1 (en) | Silicon dioxide films on diamond | |
| JPH05270977A (ja) | 平板ダイヤモンド結晶、及びその形成方法 | |
| JP2001226194A (ja) | 微結晶ダイヤモンド薄膜の低温成膜法及び装置 | |
| JPH10167888A (ja) | ダイヤモンド合成方法 | |
| JP2001506572A (ja) | 気相合成によるダイヤモンド皮膜の形成方法 | |
| TWI429779B (zh) | 鑽石成核方法 | |
| JP3822059B2 (ja) | シリコン基板の反り変形方法 | |
| GB2270326A (en) | Growth of diamond films on silicon substrates with application of bias to substrate; tessellated patterns | |
| JP3185289B2 (ja) | ダイヤモンドの成膜方法 | |
| JP2780497B2 (ja) | ＣＶＤ法によるＳｉ基板へのダイヤモンド膜形成方法 | |
| JP3176086B2 (ja) | ダイヤモンド結晶及びダイヤモンド形成用基体 | |
| JP2003261399A (ja) | ダイヤモンド製膜用基材およびダイヤモンド膜 | |
| WO2023100578A1 (ja) | 単結晶ダイヤモンド膜の形成方法 | |
| JPH0769792A (ja) | ダイヤモンド結晶のエピタキシャル成長法及び選択エピタキシャル成長法 | |
| JPH05339730A (ja) | ダイヤモンド被膜の形成方法 | |
| JP7432119B2 (ja) | シリコン基板上へのダイヤモンド成長方法、及びシリコン基板上への選択的ダイヤモンド成長方法 | |
| JP2608957B2 (ja) | ダイヤモンド薄膜堆積用基板の製造方法 | |
| JPH0769793A (ja) | ダイヤモンド結晶の選択成長法及び選択エピタキシャル成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |