JP2001217199A - 低抵抗型化合物半導体材料を形成する方法 - Google Patents
低抵抗型化合物半導体材料を形成する方法Info
- Publication number
- JP2001217199A JP2001217199A JP2000074822A JP2000074822A JP2001217199A JP 2001217199 A JP2001217199 A JP 2001217199A JP 2000074822 A JP2000074822 A JP 2000074822A JP 2000074822 A JP2000074822 A JP 2000074822A JP 2001217199 A JP2001217199 A JP 2001217199A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting diode
- type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 107
- 239000000463 material Substances 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 150000001875 compounds Chemical class 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000012545 processing Methods 0.000 claims abstract description 9
- 238000005253 cladding Methods 0.000 claims description 33
- 229910052594 sapphire Inorganic materials 0.000 claims description 25
- 239000010980 sapphire Substances 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 15
- 229910052793 cadmium Inorganic materials 0.000 claims description 9
- 229910052749 magnesium Inorganic materials 0.000 claims description 9
- 229910052725 zinc Inorganic materials 0.000 claims description 9
- 229910052790 beryllium Inorganic materials 0.000 claims description 7
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 6
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 150000002894 organic compounds Chemical class 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 229910052700 potassium Inorganic materials 0.000 claims description 5
- 229910052708 sodium Inorganic materials 0.000 claims description 5
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000344 low-energy electron-beam lithography Methods 0.000 description 3
- 238000000103 photoluminescence spectrum Methods 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 235000015096 spirit Nutrition 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 低抵抗のｐ型化合物半導体材料の製造方法を
提供することである。 【解決手段】 基板上に低抵抗ｐ型化合物半導体材料を
形成する方法であって、（ａ）基板上にｐ型不純物ドー
プIII-V族化合物半導体材料を形成する段階と、（ｂ）
ｐ型不純物ドープIII-V族化合物半導体材料上に対して
マイクロ波処理を施す段階と、を備えたことをを特徴と
する。
提供することである。 【解決手段】 基板上に低抵抗ｐ型化合物半導体材料を
形成する方法であって、（ａ）基板上にｐ型不純物ドー
プIII-V族化合物半導体材料を形成する段階と、（ｂ）
ｐ型不純物ドープIII-V族化合物半導体材料上に対して
マイクロ波処理を施す段階と、を備えたことをを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体材料
の製造方法、特に低抵抗のｐ型化合物半導体材料の製造
方法に関するものである。
の製造方法、特に低抵抗のｐ型化合物半導体材料の製造
方法に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】発光ダ
イオード、レーザーダイオード、フォトダイオード、さ
らにはトランジスタのような半導体装置のほとんどは、
通常、ｎ型ドーパントでドープした層とｐ型ドーパント
でドープした層とを必要とする。しかしながら、III-V
族化合物半導体材料及びII-VI族化合物半導体材料は、
高キャリヤ濃度のｐ型不純物をドープするのは困難であ
り、あるいは、ｐ型導電性を得ることはできない。例え
ば、ｐ型InP、AlGaInP及びAlGaInNのIII-V族化合物半導
体材料、及びZeSSeのII-VI族化合物半導体材料は、高ｐ
型導電性を得るのが困難か、あるいはｐ型導電性を得る
ことはできない典型的な例である。これらｐ型ドーピン
グ材料について高キャリヤ濃度を得ることが困難な主な
理由の一つは、意図的ではない水素の取込みに起因して
おり、これはエピタキシャル成長中あるいは成長の冷却
工程後のアクセプター不活性化（passivation）の原因
になるものである。
イオード、レーザーダイオード、フォトダイオード、さ
らにはトランジスタのような半導体装置のほとんどは、
通常、ｎ型ドーパントでドープした層とｐ型ドーパント
でドープした層とを必要とする。しかしながら、III-V
族化合物半導体材料及びII-VI族化合物半導体材料は、
高キャリヤ濃度のｐ型不純物をドープするのは困難であ
り、あるいは、ｐ型導電性を得ることはできない。例え
ば、ｐ型InP、AlGaInP及びAlGaInNのIII-V族化合物半導
体材料、及びZeSSeのII-VI族化合物半導体材料は、高ｐ
型導電性を得るのが困難か、あるいはｐ型導電性を得る
ことはできない典型的な例である。これらｐ型ドーピン
グ材料について高キャリヤ濃度を得ることが困難な主な
理由の一つは、意図的ではない水素の取込みに起因して
おり、これはエピタキシャル成長中あるいは成長の冷却
工程後のアクセプター不活性化（passivation）の原因
になるものである。
【０００３】大気圧ＯＭＶＰＥによって成長させたInP
におけるZnアクセプターの不活性化における冷却雰囲気
の影響は、最初にAntellら［Appl.Phys.Lett.,53,(198
8), 748］、及びColeら［Electron.Lett.,24,(1988), 9
29］によって研究された。彼らは、ｐ型InGaAsでキャッ
プしかつAsH3雰囲気で冷却したｐ型InP層において、正
孔濃度がｎ型キャップ層を有するZnドープInP層に比較
して、約80％も激減していることを見つけた。正孔濃度
は、窒素雰囲気中でのアニールによって簡単に期待の値
に回復させることができる。
におけるZnアクセプターの不活性化における冷却雰囲気
の影響は、最初にAntellら［Appl.Phys.Lett.,53,(198
8), 748］、及びColeら［Electron.Lett.,24,(1988), 9
29］によって研究された。彼らは、ｐ型InGaAsでキャッ
プしかつAsH3雰囲気で冷却したｐ型InP層において、正
孔濃度がｎ型キャップ層を有するZnドープInP層に比較
して、約80％も激減していることを見つけた。正孔濃度
は、窒素雰囲気中でのアニールによって簡単に期待の値
に回復させることができる。
【０００４】水素不活性化は、ｐ型AlGaInP材料、特に
高アルミニウム含有AlGaInP材料においてはさらに深刻
である。Hamadaら［IEEE J.Quantum Electron. 27,(199
1), 1483］は、不活性化の程度がアルミニウム組成によ
って増加することを見つけた。500℃でのアニール後の
正孔濃度の増加がＳＩＭＳ分析を利用した水素含有量の
減少として観察されて証明された。
高アルミニウム含有AlGaInP材料においてはさらに深刻
である。Hamadaら［IEEE J.Quantum Electron. 27,(199
1), 1483］は、不活性化の程度がアルミニウム組成によ
って増加することを見つけた。500℃でのアニール後の
正孔濃度の増加がＳＩＭＳ分析を利用した水素含有量の
減少として観察されて証明された。
【０００５】水素不活性化効果は、AlGaInN材料におい
て最も深刻な問題である。これが、AlGaInN材料のｐ型
導電性が達成できない原因である。Arakiら［Japanese
J.Appl.Phys. 28, (1989），L2112］は、低エネルギー
電子ビーム照射（ＬＥＥＢＩ）を使って、補償型Mgドー
プGaNを導電性ｐ型材料にした。しかしながら、5kVから
15keVの加速電圧を使ったので、電子ビームは約0.5μｍ
の深さまでしか到達しなかった。装置の構成において
は、通常、0.5μｍ以上の層厚のｐ型GaN材料が必要とな
る。従って、ＬＥＥＢＩは、層が厚い高抵抗MgドープGa
N材料をｐ型導電性材料に変換するには有効な方法では
ない。それに、ｐ型GaNの変換は全ウェハにわたって電
子ビームを走査することによって行われる。この電子ビ
ーム走査法は、極めて時間のかかる方法である。従っ
て、電子ビーム走査法を使って、大量生産工程を行うこ
とは非常に困難である。
て最も深刻な問題である。これが、AlGaInN材料のｐ型
導電性が達成できない原因である。Arakiら［Japanese
J.Appl.Phys. 28, (1989），L2112］は、低エネルギー
電子ビーム照射（ＬＥＥＢＩ）を使って、補償型Mgドー
プGaNを導電性ｐ型材料にした。しかしながら、5kVから
15keVの加速電圧を使ったので、電子ビームは約0.5μｍ
の深さまでしか到達しなかった。装置の構成において
は、通常、0.5μｍ以上の層厚のｐ型GaN材料が必要とな
る。従って、ＬＥＥＢＩは、層が厚い高抵抗MgドープGa
N材料をｐ型導電性材料に変換するには有効な方法では
ない。それに、ｐ型GaNの変換は全ウェハにわたって電
子ビームを走査することによって行われる。この電子ビ
ーム走査法は、極めて時間のかかる方法である。従っ
て、電子ビーム走査法を使って、大量生産工程を行うこ
とは非常に困難である。
【０００６】米国特許第5,306,662号明細書において、N
akamuraらは約400℃を越えた窒素雰囲気におけるアニー
ル工程によってｐ型GaNの抵抗を低減する方法を開示し
た。しかし、さらに効果的にするためには、アニール工
程は600℃から1200℃までの温度範囲で行うべきであ
る。従って、この方法は、保護キャップ層を有せず、低
温でも高い解離蒸気圧を有するIII-V族化合物半導体材
料に対しては適切ではない。
akamuraらは約400℃を越えた窒素雰囲気におけるアニー
ル工程によってｐ型GaNの抵抗を低減する方法を開示し
た。しかし、さらに効果的にするためには、アニール工
程は600℃から1200℃までの温度範囲で行うべきであ
る。従って、この方法は、保護キャップ層を有せず、低
温でも高い解離蒸気圧を有するIII-V族化合物半導体材
料に対しては適切ではない。
【０００７】
【課題を解決するための手段】従って、本発明の第一の
目的は、上記問題を解決する低抵抗ｐ型化合物半導体材
料を製造する方法を提供することである。
目的は、上記問題を解決する低抵抗ｐ型化合物半導体材
料を製造する方法を提供することである。
【０００８】本発明の第一の態様は、基板上に低抵抗ｐ
型化合物半導体材料を形成する方法を提供する。この発
明の方法は：基板上にｐ型不純物ドープIII-V族化合物
半導体材料を形成する段階と、ｐ型不純物ドープIII-V
族化合物半導体材料上に対してマイクロ波処理を施す段
階と、を備えている。
型化合物半導体材料を形成する方法を提供する。この発
明の方法は：基板上にｐ型不純物ドープIII-V族化合物
半導体材料を形成する段階と、ｐ型不純物ドープIII-V
族化合物半導体材料上に対してマイクロ波処理を施す段
階と、を備えている。
【０００９】本発明の第二の態様は、基板上に低抵抗ｐ
型化合物半導体材料を形成する方法を提供する。この発
明の方法は：基板上にｐ型不純物ドープII-VI族化合物
半導体材料を形成する段階と、ｐ型不純物ドープII-VI
族化合物半導体材料上に対してマイクロ波処理を施す段
階と、を備えている。
型化合物半導体材料を形成する方法を提供する。この発
明の方法は：基板上にｐ型不純物ドープII-VI族化合物
半導体材料を形成する段階と、ｐ型不純物ドープII-VI
族化合物半導体材料上に対してマイクロ波処理を施す段
階と、を備えている。
【００１０】本発明の第三の態様は、発光ダイオードを
製造する方法を提供する。発光ダイオードは、基板と、
この基板上に形成されたｎ型下部クラッディングと、こ
のｎ型下部クラッディング上に形成された活性層とを備
えている。この発明の方法は：活性層上にｐ型不純物ド
ープ上部クラッディング層を形成する段階と、このｐ型
不純物ドープ上部クラッディング層上に対してマイクロ
波処理を施す段階と、を備えている。
製造する方法を提供する。発光ダイオードは、基板と、
この基板上に形成されたｎ型下部クラッディングと、こ
のｎ型下部クラッディング上に形成された活性層とを備
えている。この発明の方法は：活性層上にｐ型不純物ド
ープ上部クラッディング層を形成する段階と、このｐ型
不純物ドープ上部クラッディング層上に対してマイクロ
波処理を施す段階と、を備えている。
【００１１】本発明の第四の態様は、発光ダイオードを
製造する方法を提供する。発光ダイオードは基板を備え
ている。この発明の方法は：基板上にｐ型不純物ドープ
下部クラッディング層を形成する段階と、このｐ型不純
物ドープ下部クラッディング層上に対してマイクロ波処
理を施す段階と、このｐ型不純物ドープ下部クラッディ
ング層上に活性層を形成する段階と、この活性層上にｎ
型上部層を形成する段階と、を備えている。
製造する方法を提供する。発光ダイオードは基板を備え
ている。この発明の方法は：基板上にｐ型不純物ドープ
下部クラッディング層を形成する段階と、このｐ型不純
物ドープ下部クラッディング層上に対してマイクロ波処
理を施す段階と、このｐ型不純物ドープ下部クラッディ
ング層上に活性層を形成する段階と、この活性層上にｎ
型上部層を形成する段階と、を備えている。
【００１２】本発明は、高抵抗ｐ型不純物ドープIII-V
族あるいはII-VI族化合物半導体材料を導電性ｐ型材料
に変換する単純でかつ有効な方法を提供することであ
る。本発明によれば、水素化物気相エピタキシー（ＨＶ
ＰＥ）、有機化合物気相エピタキシー（ＯＭＶＰＥ）、
あるいは分子線ビームエピタキシー（ＭＢＥ）のいずれ
かによって、ｐ型不純物ドープIII-V族あるいはII-VI族
化合物半導体材料を成長させる。ｐ型不純物ドープIII-
V族あるいはII-VI族化合物半導体材料は、通常水素不活
性化効果により高い抵抗を有する。高抵抗ｐ型不純物ド
ープIII-V族あるいはII-VI族化合物半導体材料を、マイ
クロ波装置において適当な時間、処理して高導電性ｐ型
材料に変換する。
族あるいはII-VI族化合物半導体材料を導電性ｐ型材料
に変換する単純でかつ有効な方法を提供することであ
る。本発明によれば、水素化物気相エピタキシー（ＨＶ
ＰＥ）、有機化合物気相エピタキシー（ＯＭＶＰＥ）、
あるいは分子線ビームエピタキシー（ＭＢＥ）のいずれ
かによって、ｐ型不純物ドープIII-V族あるいはII-VI族
化合物半導体材料を成長させる。ｐ型不純物ドープIII-
V族あるいはII-VI族化合物半導体材料は、通常水素不活
性化効果により高い抵抗を有する。高抵抗ｐ型不純物ド
ープIII-V族あるいはII-VI族化合物半導体材料を、マイ
クロ波装置において適当な時間、処理して高導電性ｐ型
材料に変換する。
【００１３】本発明のこれらの目的及び他の目的は、様
々な図面に示した好適な実施形態についての以下の詳細
な説明を読めば、当業者には明らかであろう。
々な図面に示した好適な実施形態についての以下の詳細
な説明を読めば、当業者には明らかであろう。
【００１４】
【発明の実施の形態】本発明は、低抵抗ｐ型化合物半導
体材料の製造の容易でかつ効果的な方法を提供するもの
である。本発明の方法によると、第一に、ｐ型不純物ド
ープ化合物半導体層は、ＨＶＰＥ、ＯＭＶＰＥ、あるい
はＭＢＥのいずれかによって基板上に直接的あるいは間
接的に成長させる。III-V族化合物半導体材料に対して
は、ｐ型不純物ドープ化合物半導体層は、AlxGayIn
1-x-yP（ここで、0≦x≦1，0≦y≦1-x）層あるいはAlGa
InN層であってよい。ｐ型ドーパントは、Zn,Cd,Be,Mg,C
a及びBaから成るグループから選択してよい。II-VI族化
合物半導体材料に対しては、ｐ型不純物ドープ化合物半
導体層はZnSSe層であってよい。ｐ型ドーパントは、Li,
Na,K,N,P及びOから成るグループの中から選択された元
素であってよい。水素不活性化のために、ｐ型不純物ド
ープ化合物半導体層は、低めの正孔濃度あるいは非常に
高い抵抗を有する。第二には、基板は400℃以下の温度
まで予備加熱してｐ型不純物ドープ化合物半導体層にク
ラックが入ることを防止する。基板を室温以上で400℃
以下の温度に維持する目的は、基板を予備加熱して、マ
イクロ波処理の間に基板にクラックが入るのを防止する
ためである。マイクロ波処理は非常に低温の工程なの
で、AlxGayIn1-x-yNN（ここで、0≦x≦1，0≦y≦1-x）
材料に対してだけでなく、低温で高い解離蒸気圧を有す
るInP,AlGaInP,及びZnSeに対しても適用可能である。基
板の予備加熱は、抵抗加熱工程あるいは赤外線ランプ加
熱工程によって実施することができる。また、本発明で
は、ｐ型不純物ドープ化合物半導体材料も、400℃以上
の温度で予備加熱する。最後に、ｐ型不純物ドープ化合
物半導体層に対して、抵抗加熱機能も有するマイクロ波
装置においてマイクロ波処理を行う。そして、ｐ型不純
物ドープ化合物半導体層はマイクロ波装置で適当な時間
だけ処理されて、低抵抗ｐ型化合物半導体材料に変換す
る。
体材料の製造の容易でかつ効果的な方法を提供するもの
である。本発明の方法によると、第一に、ｐ型不純物ド
ープ化合物半導体層は、ＨＶＰＥ、ＯＭＶＰＥ、あるい
はＭＢＥのいずれかによって基板上に直接的あるいは間
接的に成長させる。III-V族化合物半導体材料に対して
は、ｐ型不純物ドープ化合物半導体層は、AlxGayIn
1-x-yP（ここで、0≦x≦1，0≦y≦1-x）層あるいはAlGa
InN層であってよい。ｐ型ドーパントは、Zn,Cd,Be,Mg,C
a及びBaから成るグループから選択してよい。II-VI族化
合物半導体材料に対しては、ｐ型不純物ドープ化合物半
導体層はZnSSe層であってよい。ｐ型ドーパントは、Li,
Na,K,N,P及びOから成るグループの中から選択された元
素であってよい。水素不活性化のために、ｐ型不純物ド
ープ化合物半導体層は、低めの正孔濃度あるいは非常に
高い抵抗を有する。第二には、基板は400℃以下の温度
まで予備加熱してｐ型不純物ドープ化合物半導体層にク
ラックが入ることを防止する。基板を室温以上で400℃
以下の温度に維持する目的は、基板を予備加熱して、マ
イクロ波処理の間に基板にクラックが入るのを防止する
ためである。マイクロ波処理は非常に低温の工程なの
で、AlxGayIn1-x-yNN（ここで、0≦x≦1，0≦y≦1-x）
材料に対してだけでなく、低温で高い解離蒸気圧を有す
るInP,AlGaInP,及びZnSeに対しても適用可能である。基
板の予備加熱は、抵抗加熱工程あるいは赤外線ランプ加
熱工程によって実施することができる。また、本発明で
は、ｐ型不純物ドープ化合物半導体材料も、400℃以上
の温度で予備加熱する。最後に、ｐ型不純物ドープ化合
物半導体層に対して、抵抗加熱機能も有するマイクロ波
装置においてマイクロ波処理を行う。そして、ｐ型不純
物ドープ化合物半導体層はマイクロ波装置で適当な時間
だけ処理されて、低抵抗ｐ型化合物半導体材料に変換す
る。
【００１５】ここでは、本発明を以下の実施形態及び添
付の図面を参照して詳細に説明する。
付の図面を参照して詳細に説明する。
【００１６】実施形態１ 図１は、本発明による成長直後（as-grown）試料１０を
示す概略図である。エピタキシー準備済みサファイア基
板１２をＯＭＶＰＥ反応炉（図示せず）に導入する。サ
ファイア基板１２を1150℃で10分間予備加熱する。次に
サファイア基板１２の温度を約500℃-600℃まで冷却す
る。520℃では、サファイア基板１２上に25ｎｍの厚さ
のGaNバッファ層１４が成長する。再度、温度を1100℃
まで上げ、成長速度約2μｍ/hrでバッファ層１４上に4
μｍ厚のMgドープGaN層１６を成長させる。
示す概略図である。エピタキシー準備済みサファイア基
板１２をＯＭＶＰＥ反応炉（図示せず）に導入する。サ
ファイア基板１２を1150℃で10分間予備加熱する。次に
サファイア基板１２の温度を約500℃-600℃まで冷却す
る。520℃では、サファイア基板１２上に25ｎｍの厚さ
のGaNバッファ層１４が成長する。再度、温度を1100℃
まで上げ、成長速度約2μｍ/hrでバッファ層１４上に4
μｍ厚のMgドープGaN層１６を成長させる。
【００１７】図２は、図１に示したMgドープGaN層１６
の活性化時間と抵抗との関係を示す図である。次に、成
長直後試料１０を、抵抗加熱機能も有するマイクロ波装
置（図示せず）に入れる。まず、成長直後試料１０を約
60℃で予備加熱して，ウェーハ１０全体の温度分布を均
一にする。その後、560Ｗの出力電力の2.45GHzマイクロ
波を5分間MgドープGaN層１６層に当てて、ｐ型ドーパン
トを活性化する。マイクロ波処理済みMgドープGaN層１
６の対応する抵抗は、図２の点Ａとして示している。比
較として、同じ成長条件によるMgドープGaN試料（図示
せず）は、730℃で20分間アニールした。炉でアニール
したMgドープGaN試料の対応する抵抗を図２において点
Ｂとして示した。マイクロ波処理をしたMgドープGaN層
１６のキャリア濃度は、ホール測定によって1×1017/cm
3である以上であることがわかった。炉でアニールしたM
gドープGaN試料のキャリア濃度は約1×1017/cm3であ
り、図３における点Ａと点Ｂとの比較によって、マイク
ロ波処理をしたMgドープGaN層１６のキャリア濃度より
やや小さい。さらに、図２と図３とで示したように、Mg
ドープGaN層に30秒程度マイクロ波処理を行ったもの
も、低抵抗でかつ高キャリア濃度というよい結果を示し
ている。
の活性化時間と抵抗との関係を示す図である。次に、成
長直後試料１０を、抵抗加熱機能も有するマイクロ波装
置（図示せず）に入れる。まず、成長直後試料１０を約
60℃で予備加熱して，ウェーハ１０全体の温度分布を均
一にする。その後、560Ｗの出力電力の2.45GHzマイクロ
波を5分間MgドープGaN層１６層に当てて、ｐ型ドーパン
トを活性化する。マイクロ波処理済みMgドープGaN層１
６の対応する抵抗は、図２の点Ａとして示している。比
較として、同じ成長条件によるMgドープGaN試料（図示
せず）は、730℃で20分間アニールした。炉でアニール
したMgドープGaN試料の対応する抵抗を図２において点
Ｂとして示した。マイクロ波処理をしたMgドープGaN層
１６のキャリア濃度は、ホール測定によって1×1017/cm
3である以上であることがわかった。炉でアニールしたM
gドープGaN試料のキャリア濃度は約1×1017/cm3であ
り、図３における点Ａと点Ｂとの比較によって、マイク
ロ波処理をしたMgドープGaN層１６のキャリア濃度より
やや小さい。さらに、図２と図３とで示したように、Mg
ドープGaN層に30秒程度マイクロ波処理を行ったもの
も、低抵抗でかつ高キャリア濃度というよい結果を示し
ている。
【００１８】図４は、MgドープしたGaN１６のフォトル
ミネセンススペクトルを示す図であり、そのGaNに対し
て（ａ）何も処理をしていない場合、（ｂ）抵抗炉内ア
ニールをした場合、（ｃ）マイクロ波処理をした場合、
である。マイクロ波処理をしたMgドープGaN層１６と抵
抗炉内アニールをしたMgドープGaN層１６とは共に、何
も処理をしていない成長直後試料と比較して強い4375Å
青色ピークを示している。ホール測定及びフォトルミネ
センススペクトルから、マイクロ波処理は、高抵抗材料
を高導電性ｐ型材料へ変換する際に、抵抗炉内アニール
と同様に有効であることを証明している。
ミネセンススペクトルを示す図であり、そのGaNに対し
て（ａ）何も処理をしていない場合、（ｂ）抵抗炉内ア
ニールをした場合、（ｃ）マイクロ波処理をした場合、
である。マイクロ波処理をしたMgドープGaN層１６と抵
抗炉内アニールをしたMgドープGaN層１６とは共に、何
も処理をしていない成長直後試料と比較して強い4375Å
青色ピークを示している。ホール測定及びフォトルミネ
センススペクトルから、マイクロ波処理は、高抵抗材料
を高導電性ｐ型材料へ変換する際に、抵抗炉内アニール
と同様に有効であることを証明している。
【００１９】実施形態２ 図５は、本発明による発光ダイオード２０の概略図であ
る。本発明は、サファイア基板２２を有する発光ダイオ
ード２０の製造方法を提供するものである。GaNバッフ
ァ層２４をサファイア基板２２上に成長させる。次に、
サファイア基板２２を約1130℃まで加熱する。4μｍの
ｎ型SiドープGaN層２６をバッファ層２４上に成長させ
る。次いで、サファイア基板２２を約820℃まで冷却す
る。ｎ型SiドープGaN層２６上にInGaN/GaN多重量子井戸
構造２８を形成する。最後に、ｐ型MgドープGaN層３０
をそのInGaN/GaN多重量子井戸構造２８上に成長させ
て、発光ダイオード２０を作り上げる。そして、発光ダ
イオード２０を抵抗加熱機能を有するマイクロ波装置
（図示せず）に入れる。発光ダイオード２０を約60℃で
予備加熱する。その後、560Ｗの出力電力の2.45GHzマイ
クロ波を3分間発光ダイオード２０に当てて、ｐ型ドー
パントを活性化する。
る。本発明は、サファイア基板２２を有する発光ダイオ
ード２０の製造方法を提供するものである。GaNバッフ
ァ層２４をサファイア基板２２上に成長させる。次に、
サファイア基板２２を約1130℃まで加熱する。4μｍの
ｎ型SiドープGaN層２６をバッファ層２４上に成長させ
る。次いで、サファイア基板２２を約820℃まで冷却す
る。ｎ型SiドープGaN層２６上にInGaN/GaN多重量子井戸
構造２８を形成する。最後に、ｐ型MgドープGaN層３０
をそのInGaN/GaN多重量子井戸構造２８上に成長させ
て、発光ダイオード２０を作り上げる。そして、発光ダ
イオード２０を抵抗加熱機能を有するマイクロ波装置
（図示せず）に入れる。発光ダイオード２０を約60℃で
予備加熱する。その後、560Ｗの出力電力の2.45GHzマイ
クロ波を3分間発光ダイオード２０に当てて、ｐ型ドー
パントを活性化する。
【００２０】さらに、マイクロ波処理を行った発光ダイ
オード２０を以下のステップに従って、ＬＥＤチップの
中に組み込む。 （１）ｐ型GaN層３０の表面をｎ型GaN層２６が露出する
まで部分的にエッチングする。 （２）Ni/Auオーミック接触金属３２をｐ型GaN層３０上
に形成し、また、Ti/Alオーミック接触金属３４をｎ型G
aN層２６上に形成する。 （３）金属被覆した（metallize）発光ダイオード２０
に線を刻み、350μｍ×350μｍのサイズの正方形状チッ
プに切断する。最後に、上述のように製造したＬＥＤチ
ップは、順電圧で約3.5Ｖを有し、かつこの順電圧値は
炉内アニールによって製造したＬＥＤチップの場合に近
い値である。
オード２０を以下のステップに従って、ＬＥＤチップの
中に組み込む。 （１）ｐ型GaN層３０の表面をｎ型GaN層２６が露出する
まで部分的にエッチングする。 （２）Ni/Auオーミック接触金属３２をｐ型GaN層３０上
に形成し、また、Ti/Alオーミック接触金属３４をｎ型G
aN層２６上に形成する。 （３）金属被覆した（metallize）発光ダイオード２０
に線を刻み、350μｍ×350μｍのサイズの正方形状チッ
プに切断する。最後に、上述のように製造したＬＥＤチ
ップは、順電圧で約3.5Ｖを有し、かつこの順電圧値は
炉内アニールによって製造したＬＥＤチップの場合に近
い値である。
【００２１】実施形態３ 図６は、本発明による他の発光ダイオード４０の概略図
である。この発明も、サファイア基板４２を有する発光
ダイオード４０を製造する方法を提供するものである。
GaNバッファ層４４はサファイア基板４２上に成長させ
る。サファイア基板４２を約1120℃まで加熱する。4μ
ｍのｐ型MgドープGaN層５０をバッファ層４４上に成長
させる。ｐ型MgドープGaN層５０を抵抗加熱機能を有す
るマイクロ波装置（図示せず）に入れる。サファイア基
板４２を約60℃で予備加熱する。その後、560Ｗの出力
電力の2.45GHzマイクロ波を3分間MgドープGaN層５０に
当てて、ｐ型ドーパントを活性化する。次に、サファイ
ア基板４２は約820℃まで冷却する。ｐ型MgドープGaN層
５０上にInGaN/GaN多重量子井戸構造４８を形成する。
次に、サファイア基板４２を約1130℃まで加熱する。ｎ
型SiドープGaN層４６をInGaN/GaN多重量子井戸構造４８
上に形成して発光ダイオード４０が製造される。
である。この発明も、サファイア基板４２を有する発光
ダイオード４０を製造する方法を提供するものである。
GaNバッファ層４４はサファイア基板４２上に成長させ
る。サファイア基板４２を約1120℃まで加熱する。4μ
ｍのｐ型MgドープGaN層５０をバッファ層４４上に成長
させる。ｐ型MgドープGaN層５０を抵抗加熱機能を有す
るマイクロ波装置（図示せず）に入れる。サファイア基
板４２を約60℃で予備加熱する。その後、560Ｗの出力
電力の2.45GHzマイクロ波を3分間MgドープGaN層５０に
当てて、ｐ型ドーパントを活性化する。次に、サファイ
ア基板４２は約820℃まで冷却する。ｐ型MgドープGaN層
５０上にInGaN/GaN多重量子井戸構造４８を形成する。
次に、サファイア基板４２を約1130℃まで加熱する。ｎ
型SiドープGaN層４６をInGaN/GaN多重量子井戸構造４８
上に形成して発光ダイオード４０が製造される。
【００２２】さらに、マイクロ波処理を行った発光ダイ
オード４０を以下のステップに従って、ＬＥＤチップの
中に組み込む。 （１）ｎ型GaN層４６の表面をｐ型GaN層５０が露出する
まで部分的にエッチングする。 （２）Ni/Auオーミック接触金属５２をｐ型GaN層５０上
に形成し、また、Ti/Alオーミック接触金属５４をｎ型G
aN層４６上に形成する。 （３）金属被覆した発光ダイオード４０に線を刻み、35
0μｍ×350μｍのサイズの正方形状チップに切断する。 最後に、上述のように製造したＬＥＤチップは順電圧で
約3.5Ｖを有し、かつこの順電圧値は炉内アニールによ
って製造したＬＥＤチップの場合に近い値である。
オード４０を以下のステップに従って、ＬＥＤチップの
中に組み込む。 （１）ｎ型GaN層４６の表面をｐ型GaN層５０が露出する
まで部分的にエッチングする。 （２）Ni/Auオーミック接触金属５２をｐ型GaN層５０上
に形成し、また、Ti/Alオーミック接触金属５４をｎ型G
aN層４６上に形成する。 （３）金属被覆した発光ダイオード４０に線を刻み、35
0μｍ×350μｍのサイズの正方形状チップに切断する。 最後に、上述のように製造したＬＥＤチップは順電圧で
約3.5Ｖを有し、かつこの順電圧値は炉内アニールによ
って製造したＬＥＤチップの場合に近い値である。
【００２３】実施形態４ 本発明は、サファイア基板４２を有する発光ダイオード
４０を製造する方法を提供するものである。GaNバッフ
ァ層４４はサファイア基板４２上に成長させる。サファ
イア基板４２を約1120℃まで加熱する。層厚4μｍのｐ
型MgドープGaN層５０をバッファ層４４上に成長させ
る。次いで、サファイア基板４２を約820℃まで冷却す
る。ｐ型MgドープGaN層５０上にInGaN/GaN多重量子井戸
構造４８を形成する。次に、サファイア基板４２を約11
30℃まで加熱する。ｎ型SiドープGaN層４６をInGaN/GaN
多重量子井戸構造４８上に成長させて、発光ダイオード
４０を製造する。そして、発光ダイオード４０を抵抗加
熱機能を有するマイクロ波装置（図示せず）に入れる。
サファイア基板４２を約60℃で予備加熱する。その後、
560Ｗの出力電力の2.45GHzマイクロ波を3分間MgドープG
aN層５０に当てて、ｐ型ドーパントを活性化する。
４０を製造する方法を提供するものである。GaNバッフ
ァ層４４はサファイア基板４２上に成長させる。サファ
イア基板４２を約1120℃まで加熱する。層厚4μｍのｐ
型MgドープGaN層５０をバッファ層４４上に成長させ
る。次いで、サファイア基板４２を約820℃まで冷却す
る。ｐ型MgドープGaN層５０上にInGaN/GaN多重量子井戸
構造４８を形成する。次に、サファイア基板４２を約11
30℃まで加熱する。ｎ型SiドープGaN層４６をInGaN/GaN
多重量子井戸構造４８上に成長させて、発光ダイオード
４０を製造する。そして、発光ダイオード４０を抵抗加
熱機能を有するマイクロ波装置（図示せず）に入れる。
サファイア基板４２を約60℃で予備加熱する。その後、
560Ｗの出力電力の2.45GHzマイクロ波を3分間MgドープG
aN層５０に当てて、ｐ型ドーパントを活性化する。
【００２４】さらに、マイクロ波処理を行った発光ダイ
オード４０を以下のステップに従って、ＬＥＤチップの
中に組み込む。 （１）ｎ型GaN層４６の表面をｐ型GaN層５０が露出する
まで部分的にエッチングする。 （２）Ni/Auオーミック接触金属５２をｐ型GaN層５０上
に形成し、また、Ti/Alオーミック接触金属５４をｎ型G
aN層４６上に形成する。 （３）金属被覆した発光ダイオード４０に線を刻み、35
0μｍ×350μｍのサイズの正方形状チップに切断する。 最後に、上述のように製造したＬＥＤチップは順電圧で
約3.5Ｖを有し、かつこの順電圧値は炉内アニールによ
って製造したＬＥＤチップの場合に近い値である。
オード４０を以下のステップに従って、ＬＥＤチップの
中に組み込む。 （１）ｎ型GaN層４６の表面をｐ型GaN層５０が露出する
まで部分的にエッチングする。 （２）Ni/Auオーミック接触金属５２をｐ型GaN層５０上
に形成し、また、Ti/Alオーミック接触金属５４をｎ型G
aN層４６上に形成する。 （３）金属被覆した発光ダイオード４０に線を刻み、35
0μｍ×350μｍのサイズの正方形状チップに切断する。 最後に、上述のように製造したＬＥＤチップは順電圧で
約3.5Ｖを有し、かつこの順電圧値は炉内アニールによ
って製造したＬＥＤチップの場合に近い値である。
【００２５】上記の例と説明によって、本発明の特徴と
精神とが十分に説明された。当業者は多くの変形例をす
ぐに観察するだろうし、また、本発明が示すことことを
維持しつつ、装置の代替も行われるだろう。従って、上
記の開示は、添付のクレームの境界によってのみ制限さ
れるように構成されるべきである。
精神とが十分に説明された。当業者は多くの変形例をす
ぐに観察するだろうし、また、本発明が示すことことを
維持しつつ、装置の代替も行われるだろう。従って、上
記の開示は、添付のクレームの境界によってのみ制限さ
れるように構成されるべきである。
【図１】 本発明によるテスト構造の概略図である。
【図２】 図１に示したMgドープGaN層の活性化時間と
抵抗との関係を示す図である。
抵抗との関係を示す図である。
【図３】 図１に示したMgドープGaN層の活性化時間と
キャリア濃度との関係を示す図である。
キャリア濃度との関係を示す図である。
【図４】 MgドープしたGaNのフォトルミネセンススペ
クトルを示す図であり、そのGaNに対して（ａ）何も処
理をしていない場合、（ｂ）抵抗炉内アニールをした場
合、（ｃ）マイクロ波処理をした場合、である。
クトルを示す図であり、そのGaNに対して（ａ）何も処
理をしていない場合、（ｂ）抵抗炉内アニールをした場
合、（ｃ）マイクロ波処理をした場合、である。
【図５】 本発明による発光ダイオードの概略図であ
る。
る。
【図６】 本発明による他の発光ダイオードの概略図
である。
である。
１０ 試料 １２，２２，４２ サファイア基板 １４，２４，４４ GaNバッファ層 １６ MgドープGaN層 ２０ 発光ダイオード ２６ ｎ型SiドープGaN層 ２８ InGaN/GaN多重量子井戸構造 ３０，５０ ｐ型MgドープGaN層 ３２，５２ Ni/Auオーミック接触金属 ３４，５４ Ti/Alオーミック接触金属
Claims (70)
- 【請求項１】 基板上に低抵抗ｐ型化合物半導体材料
を形成する方法であって、 （ａ）基板上にｐ型不純物ドープIII-V族化合物半導体
材料を形成する段階と、 （ｂ）ｐ型不純物ドープIII-V族化合物半導体材料上に
対してマイクロ波処理を施す段階と、を備えた低抵抗ｐ
型化合物半導体材料を形成する方法。 - 【請求項２】 前記段階（ａ）と段階（ｂ）との間
に、所定の温度範囲で基板を予備加熱する段階（ｃ）を
さらに備えた請求項１に記載の低抵抗ｐ型化合物半導体
材料を形成する方法。 - 【請求項３】 前記所定の温度範囲が400℃以下である
請求項２に記載の低抵抗ｐ型化合物半導体材料を形成す
る方法。 - 【請求項４】 前記段階（ｃ）が抵抗加熱工程によっ
て実施される請求項３に記載の低抵抗ｐ型化合物半導体
材料を形成する方法。 - 【請求項５】 前記段階（ｃ）が赤外線ランプ加熱工
程によって実施される請求項３に記載の低抵抗ｐ型化合
物半導体材料を形成する方法。 - 【請求項６】 前記段階（ａ）が水素化物気相エピタ
キシー工程によって実施される請求項１に記載の低抵抗
ｐ型化合物半導体材料を形成する方法。 - 【請求項７】 前記段階（ａ）が有機化合物気相エピ
タキシー工程によって実施される請求項１に記載の低抵
抗ｐ型化合物半導体材料を形成する方法。 - 【請求項８】 前記段階（ａ）が分子線ビームエピタ
キシー工程によって実施される請求項１に記載の低抵抗
ｐ型化合物半導体材料を形成する方法。 - 【請求項９】 前記ｐ型不純物ドープ化合物半導体層
がAlxGayIn1-x-yP層であり、ここで、0≦x≦1，0≦y≦1
-xである請求項１に記載の低抵抗ｐ型化合物半導体材料
を形成する方法。 - 【請求項１０】 前記ｐ型不純物ドープ化合物半導体
層がAlxGayIn1-x-yN層であり、かつ、0≦x≦1，0≦y≦1
-xである請求項１に記載の低抵抗ｐ型化合物半導体材料
を形成する方法。 - 【請求項１１】 前記ｐ型不純物ドープ化合物半導体
層がZnSSe層である請求項１に記載の低抵抗ｐ型化合物
半導体材料を形成する方法。 - 【請求項１２】 前記ｐ型不純物が少なくともZn,Cd,B
e,Mg,Ca及びBaから成るグループから選択された一つで
ある請求項９に記載の低抵抗ｐ型化合物半導体材料を形
成する方法。 - 【請求項１３】 前記ｐ型不純物が少なくともZn,Cd,B
e,Mg,Ca及びBaから成るグループから選択された一つで
ある請求項１０に記載の低抵抗ｐ型化合物半導体材料を
形成する方法。 - 【請求項１４】 前記ｐ型不純物が少なくともLi,Na,
K,N,P及びOから成るグループから選択された一つである
請求項１１に記載の低抵抗ｐ型化合物半導体材料を形成
する方法。 - 【請求項１５】 前記基板がエピタキシー準備済みサ
ファイア基板である請求項１に記載の低抵抗ｐ型化合物
半導体材料を形成する方法。 - 【請求項１６】 前記段階（ｂ）が出力電力560Wの2.4
5GHzによって実施される請求項１に記載の低抵抗ｐ型化
合物半導体材料を形成する方法。 - 【請求項１７】 基板と、該基板上に形成された第一
の導電型の下部クラッディング層と、該下部クラッディ
ング層上に形成された活性層とを備えた発光ダイオード
を製造する方法であって、 （ａ）前記活性層上に第二の導電型の上部クラッディン
グ層を形成する段階と、 （ｂ）該上部クラッディング層上に対してマイクロ波処
理を施す段階と、を備えた発光ダイオードを製造する方
法。 - 【請求項１８】 前記第一の導電型がｎ型であり、か
つ第二の導電型がｐ型である請求項１７に記載の発光ダ
イオードを製造する方法。 - 【請求項１９】 前記段階（ａ）と段階（ｂ）との間
に、所定の温度範囲で基板を予備加熱する段階（ｃ）を
さらに備えた請求項１８に記載の発光ダイオードを製造
する方法。 - 【請求項２０】 前記所定の温度範囲が400℃以下であ
る請求項１９に記載の発光ダイオードを製造する方法。 - 【請求項２１】 前記段階（ｃ）が抵抗加熱工程によ
って実施される請求項２０に記載の発光ダイオードを製
造する方法。 - 【請求項２２】 前記段階（ｃ）が赤外線ランプ加熱
工程によって実施される請求項２０に記載の発光ダイオ
ードを製造する方法。 - 【請求項２３】 前記段階（ａ）が水素化物気相エピ
タキシー工程によって実施される請求項１７に記載の発
光ダイオードを製造する方法。 - 【請求項２４】 前記段階（ａ）が有機化合物気相エ
ピタキシー工程によって実施される請求項１７に記載の
発光ダイオードを製造する方法。 - 【請求項２５】 前記段階（ａ）が分子線ビームエピ
タキシー工程によって実施される請求項１７に記載の発
光ダイオードを製造する方法。 - 【請求項２６】 前記上部クラッディング層がAlxGayI
n1-x-yP層であり、ここで、0≦x≦1，0≦y≦1-xである
請求項１７に記載の発光ダイオードを製造する方法。 - 【請求項２７】 前記上部クラッディング層がAlxGayI
n1-x-yN層であり、かつ、0≦x≦1，0≦y≦1-xである請
求項１７に記載の発光ダイオードを製造する方法。 - 【請求項２８】 前記上部クラッディング層がZnSSe層
である請求項１７に記載の発光ダイオードを製造する方
法。 - 【請求項２９】 前記上部クラッディング層が少なく
ともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択さ
れた一つによってドープされている請求項２６に記載の
発光ダイオードを製造する方法。 - 【請求項３０】 前記上部クラッディング層が少なく
ともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択さ
れた一つによってドープされている請求項２７に記載の
発光ダイオードを製造する方法。 - 【請求項３１】 前記ｐ型不純物が少なくともLi,Na,
K,N,P及びOから成るグループから選択された一つである
請求項２８に記載の発光ダイオードを製造する方法。 - 【請求項３２】 前記基板がエピタキシー準備済みサ
ファイア基板である請求項１７に記載の発光ダイオード
を製造する方法。 - 【請求項３３】 前記段階（ｂ）が出力電力560Wの2.4
5GHzによって実施される請求項１７に記載の発光ダイオ
ードを製造する方法。 - 【請求項３４】 前記活性層が多重量子井戸構造であ
る請求項１７に記載の発光ダイオードを製造する方法。 - 【請求項３５】 基板を備えた発光ダイオードを製造
する方法において、 （ａ）基板上に第一の導電型の下部クラッディング層を
形成する段階と、 （ｂ）該下部クラッディング層上に対してマイクロ波処
理を施す段階と、 （ｃ）前記第一の導電型の下部クラッディング層上に活
性層を形成する段階と、 （ｄ）前記活性層上に第二の導電型の上部層を形成する
段階と、を備えた発光ダイオードを製造する方法。 - 【請求項３６】 前記第一の導電型がｐ型であり、か
つ第二の導電型がｎ型である請求項３５に記載の発光ダ
イオードを製造する方法。 - 【請求項３７】 前記段階（ａ）と段階（ｂ）との間
に、所定の温度範囲で基板を予備加熱する段階（ｅ）を
さらに備えた請求項３６に記載の発光ダイオードを製造
する方法。 - 【請求項３８】 前記所定の温度範囲が400℃以下であ
る請求項３７に記載の発光ダイオードを製造する方法。 - 【請求項３９】 前記段階（ｅ）が抵抗加熱工程によ
って実施される請求項３８に記載の発光ダイオードを製
造する方法。 - 【請求項４０】 前記段階（ｅ）が赤外線ランプ加熱
工程によって実施される請求項３８に記載の発光ダイオ
ードを製造する方法。 - 【請求項４１】 前記段階（ａ）が水素化物気相エピ
タキシー工程によって実施される請求項３５に記載の発
光ダイオードを製造する方法。 - 【請求項４２】 前記段階（ａ）が有機化合物気相エ
ピタキシー工程によって実施される請求項３５に記載の
発光ダイオードを製造する方法。 - 【請求項４３】 前記段階（ａ）が分子線ビームエピ
タキシー工程によって実施される請求項３５に記載の発
光ダイオードを製造する方法。 - 【請求項４４】 前記下部クラッディング層がAlxGayI
n1-x-yP層であり、ここで、0≦x≦1，0≦y≦1-xである
請求項３５に記載の発光ダイオードを製造する方法。 - 【請求項４５】 前記下部クラッディング層がAlxGayI
n1-x-yN層であり、かつ、0≦x≦1，0≦y≦1-xである請
求項３５に記載の発光ダイオードを製造する方法。 - 【請求項４６】 前記下部クラッディング層がZnSSe層
である請求項３５に記載の発光ダイオードを製造する方
法。 - 【請求項４７】 前記下部クラッディング層が少なく
ともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択さ
れた一つによってドープされている請求項４４に記載の
発光ダイオードを製造する方法。 - 【請求項４８】 前記下部クラッディング層が少なく
ともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択さ
れた一つによってドープされている請求項４５に記載の
発光ダイオードを製造する方法。 - 【請求項４９】 前記ｐ型不純物が少なくともLi,Na,
K,N,P及びOから成るグループから選択された一つである
請求項４６に記載の発光ダイオードを製造する方法。 - 【請求項５０】 前記基板がエピタキシー準備済みサ
ファイア基板である請求項３５に記載の発光ダイオード
を製造する方法。 - 【請求項５１】 前記段階（ｂ）が出力電力560Wの2.4
5GHzによって実施される請求項３５に記載の発光ダイオ
ードを製造する方法。 - 【請求項５２】 前記活性層が多重量子井戸構造であ
る請求項３５に記載の発光ダイオードを製造する方法。 - 【請求項５３】 基板を備えた発光ダイオードを製造
する方法であって、 （ａ）基板上に第一の導電型の下部クラッディング層を
形成する段階と、 （ｂ）該第一の導電型の下部クラッディング層上に活性
層を形成する段階と、 （ｃ）該活性層上に第二の導電型の上部層を形成する段
階と、 （ｂ）前記下部クラッディング層上に対してマイクロ波
処理を施す段階と、を備えた発光ダイオードを製造する
方法。 - 【請求項５４】 前記第一の導電型がｐ型であり、か
つ第二の導電型がｎ型である請求項５３に記載の発光ダ
イオードを製造する方法。 - 【請求項５５】 前記段階（ｃ）と段階（ｄ）との間
に、所定の温度範囲で基板を予備加熱する段階（ｅ）を
さらに備えた請求項５４に記載の発光ダイオードを製造
する方法。 - 【請求項５６】 前記所定の温度範囲が400℃以下であ
る請求項５５に記載の発光ダイオードを製造する方法。 - 【請求項５７】 前記段階（ｅ）が抵抗加熱工程によ
って実施される請求項５６に記載の発光ダイオードを製
造する方法。 - 【請求項５８】 前記段階（ｅ）が赤外線ランプ加熱
工程によって実施される請求項５６に記載の発光ダイオ
ードを製造する方法。 - 【請求項５９】 前記段階（ａ）が水素化物気相エピ
タキシー工程によって実施される請求項５３に記載の発
光ダイオードを製造する方法。 - 【請求項６０】 前記段階（ａ）が有機化合物気相エ
ピタキシー工程によって実施される請求項５３に記載の
発光ダイオードを製造する方法。 - 【請求項６１】 前記段階（ａ）が分子線ビームエピ
タキシー工程によって実施される請求項５３に記載の発
光ダイオードを製造する方法。 - 【請求項６２】 前記下部クラッディング層がAlxGayI
n1-x-yP層であり、ここで、0≦x≦1，0≦y≦1-xである
請求項５３に記載の発光ダイオードを製造する方法。 - 【請求項６３】 前記下部クラッディング層がAlxGayI
n1-x-yN層であり、かつ、0≦x≦1，0≦y≦1-xである請
求項５３に記載の発光ダイオードを製造する方法。 - 【請求項６４】 前記下部クラッディング層がZnSSe層
である請求項５３に記載の発光ダイオードを製造する方
法。 - 【請求項６５】 前記下部クラッディング層が少なく
ともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択さ
れた一つによってドープされている請求項６２に記載の
発光ダイオードを製造する方法。 - 【請求項６６】 前記下部クラッディング層が少なく
ともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択さ
れた一つによってドープされている請求項６３に記載の
発光ダイオードを製造する方法。 - 【請求項６７】 前記ｐ型不純物が少なくともLi,Na,
K,N,P及びOから成るグループから選択された一つである
請求項６４に記載の発光ダイオードを製造する方法。 - 【請求項６８】 前記基板がエピタキシー準備済みサ
ファイア基板である請求項５３に記載の発光ダイオード
を製造する方法。 - 【請求項６９】 前記段階（ｂ）が出力電力560Wの2.4
5GHzによって実施される請求項５３に記載の発光ダイオ
ードを製造する方法。 - 【請求項７０】 前記活性層が多重量子井戸構造であ
る請求項５３に記載の発光ダイオードを製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW89101337 | 2000-01-27 | ||
| TW089101337A TW449931B (en) | 2000-01-27 | 2000-01-27 | Manufacturing method of P-type semiconductor with a low resistance coefficient |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004113510A Division JP2004260198A (ja) | 2000-01-27 | 2004-04-07 | 低抵抗型化合物半導体材料を形成する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217199A true JP2001217199A (ja) | 2001-08-10 |
Family
ID=21658618
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074822A Pending JP2001217199A (ja) | 2000-01-27 | 2000-03-16 | 低抵抗型化合物半導体材料を形成する方法 |
| JP2004113510A Withdrawn JP2004260198A (ja) | 2000-01-27 | 2004-04-07 | 低抵抗型化合物半導体材料を形成する方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004113510A Withdrawn JP2004260198A (ja) | 2000-01-27 | 2004-04-07 | 低抵抗型化合物半導体材料を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6429102B1 (ja) |
| JP (2) | JP2001217199A (ja) |
| TW (1) | TW449931B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001351925A (ja) * | 2000-04-04 | 2001-12-21 | Sony Corp | ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法 |
| US6399408B1 (en) * | 2000-11-09 | 2002-06-04 | United Epitaxy Company, Ltd. | Process for producing light emitting device |
| JP2008306176A (ja) * | 2007-05-08 | 2008-12-18 | Tokyo Electron Ltd | 化合物半導体の熱処理方法及びその装置 |
| JP2011077065A (ja) * | 2009-09-29 | 2011-04-14 | Tokyo Electron Ltd | 熱処理装置 |
| JP2014154584A (ja) * | 2013-02-05 | 2014-08-25 | Toyoda Gosei Co Ltd | ｐ型ＩＩＩ族窒化物半導体の製造方法 |
| JP2016131221A (ja) * | 2015-01-15 | 2016-07-21 | 豊田合成株式会社 | 半導体素子の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3285341B2 (ja) | 2000-06-01 | 2002-05-27 | 士郎 酒井 | 窒化ガリウム系化合物半導体の製造方法 |
| JP3466144B2 (ja) * | 2000-09-22 | 2003-11-10 | 士郎 酒井 | 半導体の表面を荒くする方法 |
| JP2002208541A (ja) * | 2001-01-11 | 2002-07-26 | Shiro Sakai | 窒化物系半導体装置及びその製造方法 |
| JP3548735B2 (ja) | 2001-06-29 | 2004-07-28 | 士郎 酒井 | 窒化ガリウム系化合物半導体の製造方法 |
| DE10223361C1 (de) * | 2002-05-25 | 2003-12-24 | Bosch Gmbh Robert | Kommutator für Elektromotoren |
| JP4901115B2 (ja) * | 2004-03-04 | 2012-03-21 | 昭和電工株式会社 | 窒化ガリウム系半導体素子 |
| US20070228505A1 (en) * | 2006-04-04 | 2007-10-04 | Mazzola Michael S | Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making |
| KR101362890B1 (ko) * | 2007-08-28 | 2014-02-17 | 주성엔지니어링(주) | 마이크로 웨이브를 이용하는 박막태양전지의 제조방법 및이를 위한 박막 증착 장치 |
| US8058134B2 (en) * | 2009-02-19 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Junction profile engineering using staged thermal annealing |
| US11621168B1 (en) | 2022-07-12 | 2023-04-04 | Gyrotron Technology, Inc. | Method and system for doping semiconductor materials |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4303455A (en) | 1980-03-14 | 1981-12-01 | Rockwell International Corporation | Low temperature microwave annealing of semiconductor devices |
| GB2164796B (en) | 1981-09-17 | 1986-11-12 | Itt Ind Ltd | Semiconductor processing |
| JPH0669027B2 (ja) * | 1983-02-21 | 1994-08-31 | 株式会社日立製作所 | 半導体ウエハの薄膜形成方法 |
| US5306662A (en) | 1991-11-08 | 1994-04-26 | Nichia Chemical Industries, Ltd. | Method of manufacturing P-type compound semiconductor |
| US5395794A (en) * | 1993-04-22 | 1995-03-07 | Sklyarevich; Vladislav E. | Method of treating semiconductor materials |
| JPH111399A (ja) * | 1996-12-05 | 1999-01-06 | Lg Electron Inc | 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード |
-
2000
- 2000-01-27 TW TW089101337A patent/TW449931B/zh not_active IP Right Cessation
- 2000-02-03 US US09/497,316 patent/US6429102B1/en not_active Expired - Lifetime
- 2000-03-16 JP JP2000074822A patent/JP2001217199A/ja active Pending
-
2002
- 2002-04-25 US US10/131,136 patent/US6544868B2/en not_active Expired - Lifetime
-
2004
- 2004-04-07 JP JP2004113510A patent/JP2004260198A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001351925A (ja) * | 2000-04-04 | 2001-12-21 | Sony Corp | ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法 |
| JP4618465B2 (ja) * | 2000-04-04 | 2011-01-26 | ソニー株式会社 | ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法 |
| US6399408B1 (en) * | 2000-11-09 | 2002-06-04 | United Epitaxy Company, Ltd. | Process for producing light emitting device |
| JP2008306176A (ja) * | 2007-05-08 | 2008-12-18 | Tokyo Electron Ltd | 化合物半導体の熱処理方法及びその装置 |
| JP2011077065A (ja) * | 2009-09-29 | 2011-04-14 | Tokyo Electron Ltd | 熱処理装置 |
| JP2014154584A (ja) * | 2013-02-05 | 2014-08-25 | Toyoda Gosei Co Ltd | ｐ型ＩＩＩ族窒化物半導体の製造方法 |
| JP2016131221A (ja) * | 2015-01-15 | 2016-07-21 | 豊田合成株式会社 | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6429102B1 (en) | 2002-08-06 |
| US20020068468A1 (en) | 2002-06-06 |
| US20020119587A1 (en) | 2002-08-29 |
| TW449931B (en) | 2001-08-11 |
| JP2004260198A (ja) | 2004-09-16 |
| US6544868B2 (en) | 2003-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11081618B2 (en) | Buried activated p-(Al,In)GaN layers | |
| US5432808A (en) | Compound semicondutor light-emitting device | |
| JP2872096B2 (ja) | 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法 | |
| JP2001217199A (ja) | 低抵抗型化合物半導体材料を形成する方法 | |
| US20020157596A1 (en) | Forming low resistivity p-type gallium nitride | |
| US10685835B2 (en) | III-nitride tunnel junction with modified P-N interface | |
| KR20070095364A (ko) | 질화물 반도체 소자, 질화물 반도체 결정층의 성장 방법 및 질화물 반도체 발광 소자의 제법 | |
| JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
| US7041519B2 (en) | Method for producing p-type group III nitride compound semiconductor | |
| WO2015190406A1 (ja) | 半導体積層構造およびその製造方法 | |
| US6881261B2 (en) | Method for fabricating semiconductor device | |
| US8222639B2 (en) | Nitride based semiconductor device and method of manufacturing the same | |
| US6911079B2 (en) | Method for reducing the resistivity of p-type II-VI and III-V semiconductors | |
| JP3398031B2 (ja) | ｐ型ＧａＮ系化合物半導体の製造方法 | |
| KR100957724B1 (ko) | 화합물 반도체 발광소자 및 발광소자를 위한 발광소자의화합물 반도체 조성비 결정방법 | |
| KR100644970B1 (ko) | 수소화 처리를 이용한 양자점 구조를 가지는 광 소자의제조 방법 | |
| KR100850780B1 (ko) | 질화물계 반도체 발광소자의 제조방법 | |
| EP1130659A1 (en) | Method of manufacturing low resistivity p-type compound semiconductor material | |
| Johnson et al. | High-power InGaN light emitting diodes grown by molecular beam epitaxy | |
| Jun et al. | Effect of thermal annealing on the Pd/Au Contact to p-type Al0. 15Ga0. 85N | |
| US9698310B2 (en) | Method for producing a semiconductor device | |
| JP2018154553A (ja) | ＧａＮ基板 | |
| CN117712249B (zh) | 一种发光二极管外延片及制备方法 | |
| KR100595177B1 (ko) | 질화물 발광소자 제조방법 | |
| JP2000277440A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040407 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041025 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050408 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050810 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050817 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060131 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061031 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061108 |