TW449931B - Manufacturing method of P-type semiconductor with a low resistance coefficient - Google Patents

Manufacturing method of P-type semiconductor with a low resistance coefficient Download PDF

Info

Publication number
TW449931B
TW449931B TW089101337A TW89101337A TW449931B TW 449931 B TW449931 B TW 449931B TW 089101337 A TW089101337 A TW 089101337A TW 89101337 A TW89101337 A TW 89101337A TW 449931 B TW449931 B TW 449931B
Authority
TW
Taiwan
Prior art keywords
patent application
item
scope
type
layer
Prior art date
Application number
TW089101337A
Other languages
English (en)
Inventor
Tzung-Liang Tsai
Jung-Ying Jang
Original Assignee
United Epitaxy Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Epitaxy Co Ltd filed Critical United Epitaxy Co Ltd
Priority to TW089101337A priority Critical patent/TW449931B/zh
Priority to US09/497,316 priority patent/US6429102B1/en
Priority to JP2000074822A priority patent/JP2001217199A/ja
Application granted granted Critical
Publication of TW449931B publication Critical patent/TW449931B/zh
Priority to US10/131,136 priority patent/US6544868B2/en
Priority to JP2004113510A priority patent/JP2004260198A/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

A7 449931 ______B7__ 五、發明說明(/ ) 發明領域 本發明係提供一種半導體材料的製作方法,尤 指一種低電阻係數P型化合物半導體材料的製作方 法.。 背景說明 大多數的半導體元件例如:發光二極體(light emitting diode)、雷射二極體(laser diode)、 光偵檢器(photodetector)以及電晶體 (transistor)等等,都需要設置N型摻雜薄膜以 及P型摻雜薄膜。但是,要將高濃度的P型雜質摻 雜於III-V族以及II-VI族化合物半導體材料之 中以形成P型導電型式,是相當困難的一件事。典 型的例子如:將 P型之鎂(Mg)摻雜於磷化銦 (I η P )、磷化鋁鎵銦(A 1 G a I η P ) '氮化鋁鎵銦 (AlGalnN)之III-V族化合物半導體材料中或是 硒硫化鋅(ZnSSe)之II-VI族化合物半導體材料 中,便不易形成P型導電型式。主要原因之一是在 晶晶成長(epitaxial growth)過程中或是成長 的冷卻製程中,會產生偶發性的氫結合 (unintentional hydrogen incorporation),進 而導致受體鈍化(acceptor passivation),使 4EPITAXY/200001TW 1 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 11 — — ^-------裝--------訂---------線-= (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制私 經濟部智慧財產局員工消費合作社印製 4 49 9 3 1 Α7 Β7 瓦、發明說明(2) 得半導體材料中的P型雜質無法達到高濃度的要 求。
An t e 11 等人[App 1 . Phys. Lett . , 53, (1.988), 7 5 8]以及 Cole 等人[Electron .
Lett., 24, (1988), 929]首先針對磷化銦於大 氣壓力之有機金屬氣相晶晶(organometalHc vapor phase epitaxy, OMVPE)的成長過程中,硏究冷卻環境對鋅受 體鈍化的影響=他們發現:相較於鋅摻雜P型磷化 銦層之表面上設有一 N型覆蓋層,當鋅摻雜P型磷 化銦層之表面上覆蓋有一P型砷化銦鎵(InGaAs) 層且在氫化砷(As H3)環境下被冷卻,其電洞載子濃 度(hole carrier concentration)會明顯地減 少約80%。不過,若於氮氣環境中進行此一退火 (annealing)製程,則可以將電洞載子濃度回復到 預期數値。 在P型磷化鋁鎵銦(AlGalnP)材料中,氫鈍化 是更爲嚴重的問題,尤其是含鋁比重高的P型磷化 銘錄姻(AlGalnP)材料 ° Hamada 等人[IEEE J. Quantum Electron . 2 7 , (1 9 9 1) , 1 4 8 3 ]發 現:對含鋁比重高的P型磷化鋁鎵銦(AlGalnP) 材料進行5 0 (TC的退火製程之後,其電洞載子濃度 會增加,且經由二次離子質譜(S I M S }分析證實氫 ____dKP『TA γ ν/?η_ ί 丁 w_2_ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 ---I I Ί I I I I---— ι!ν^·ιι![ι (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 A7 4 4 9 9 3 1 B7 五、發明說明(3 ) 含量會減少,因此得知氫鈍化的程度會隨著銘比重 增加而提昇。 對於P型氮化鋁鎵銦(AlGarnN)材料而言,氫 鈍化效應是最嚴重的問題,會使P型氮化銘録銦 (AlGalnN)材料無法達到P型導電型式的要求。 A k a s a k i 等人[Japanese J. App 1 . Phys. 28, (I989), L2112]使用低能量電子束輻射(i〇w energy electron beam irradiation,LEEBI) 將補償的鎂摻雜氮化鎵(GaN)轉換成導電的P型材 料。但是,由於加速電壓爲5 kv〜15 kV的電子束只 能穿過的厚度,而P型氮化鎵的厚度設計 常超過0.5#m,因此低能量電子束輻射將不是一 個最有效的方法=此外,要將整個氮化鋁鎵銦晶圓 轉換成導電的P型材料,亦可採用電子束掃掠 (electron beam scanning)技術,不過電子束 掃掠技術是一種相當慢的製程,並不適用於大量製 作上。 在美國專利編號 5 , 3 0 6 , 6 6 2案件中’
Makamura等人揭露一種方法,是於超過400C的 氮環境中進行退火製程,可以降低p型氮化鎵的電 阻。但是爲了加強其功效,退火製程必須在 600〜120CTC下進行。對於無設置保護層的III:~V 4EPITAXY/200001TW 3 ^本紙張尺度適用中國國家標準(CNS)A4規^ (210 X 公釐) ----:--------yM,------------^ (請先閱讀背面之注意事項再填寫本頁) A7 449 9 3 1. B7_ 五、發明說明(4·) (請先閱讀背面之注意事項再填寫本頁) 族化合物半導體材料而言,尤其是在低溫環境中會 產生高分壓的III-V族化合物半導體材料並無法 適用。 發明槪述 因此,本發明之主要目的在於提供一種低電阻 係數P型化合物半導體材料的製作方法,以解決上 述的問題。 本發明係提供一種製作一低電阻係數p型化合物半導 體材料的方法。本發明第一種方法包含有於一基底上形成 一 P型摻雜III-V族化合物半導體層;以及對該P型摻雜 m-v族化合物半導體層進行一微波處理。 _線· 本發明第二種方法係爲一種於一基底上製作一低 電阻係數P型化合物半導體材料的方法。該方法包含有 於該基底上形成一 P型摻雜π-νι族化合物半導體層;以 及對該p型摻雜ii-vi族化合物半導體層進行一微波處 理。 經濟部智慧財產局員工消費合作社印製 本發明第三種方法係爲一種製作一發光二極體的 方法,該發光二極體包含有一基底,一具有一 N型 下覆蓋層設於該基底上,以及一活性層設於該下覆 4EPITAX Y/200001TW 4 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) 崧 49 9 3 1 Α7 --- Β7 五、發明說明(£> ) 蓋層上。該方法包含有於該活性層之表面上形成一 具有一 P型摻雜之上覆蓋層;以及對該P型摻雜之 上覆蓋層進行一微波處理。 本發明第四種方法係爲一種製作一發光二極體的 方法’該發光二極體包含有一基底。該方法包含有 於該基底上形成一 P型摻雜下覆蓋層;對該P型摻 雜下覆蓋層進行一微波處理;接著,成長一活性層 於該p型摻雜下覆蓋層上;以及於該活性層上形成 一 N型摻雜上覆蓋層β ----:-----!----、裝--- (請先閱讀背面之注意事項寫本頁> 經濟部智慧財產局員工消費合作社印製 本發明提供了簡單且有效的方法,可以將高電 阻係數P型摻雜III-V族化合物半導體材料或是P型 摻雜II-VI族化合物半導體材料轉變成低電阻係數P 型材料。本發明利用氫化物氣相磊晶成長(hydnde vapor phase epitaxy, HVPE)、有機金屬氣相磊晶成長 (organometallic vapor phase epitaxy,OMVJPE)或是分子束 晶晶成長(molecular beam epitaxy, MBE)的方式來成長P 型摻雜III-V族化合物半導體材料或是P型摻雜 II-VI族化合物半導體材料,而P型摻雜III-V族化 合物半導體材料或是P型摻雜II-VI族化合物半導體 材料會因爲氫鈍化效應而具有高電阻係數。然後將高電阻 係數P型摻雜工II-V族化合物半導體材料或是P型摻 雜II-VI族化合物半導體材料進行一段時間的微波處理
4EPITAXY/200001TW 5 一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公P 訂: ·-線- 449 9 3 A7 B7 五、發明說明(G) 之後,便能夠將其轉變成低電阻係數p型材料。 (請先閱讀背面之注意事項}f寫本頁> 圖示之簡單說明 .圖一爲本發明之一試驗結構的示意圖。 .圖二(a)爲圖一所示鎂摻雜氮化鎵層的電阻係數與 活化時間之關係圖。 圖二(M爲圖一所示鎂摻雜氮化鎵層的載子濃度與 活化時間之關係圖- 圖三爲鎂摻雜氮化鎵層的光譜示意圖。 圖四爲本發明發光二極體之示意圖。 圖五爲本發明另一發光二極體之示意圖。 圖示之符號說明 10 成長中的試驗品 12 藍寶石基底 1 4 氮化鎵緩衝層 16 鎂摻雜氮化鎵層 20 發光二極體 2 2 藍寶石基底 2 4 氮化鎵緩衝層 2 6 N型矽摻雜氮化 鎵層 2 8 多層量子井結構 30 P型鎂摻雜氮化 鎵層 32 鎳/金歐姆接觸金屬 3 4 鈦/鋁歐姆接觸 金屬 經濟部智慧財產局員工消費合作社印製 4EPITAX Y/200001TW 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 449 9 3 ! i '發日月說明("7) 40 發光二極體 42 藍寶石基底 44 氮化鎵緩衝層 46 N型矽摻雜氮化 鎵層 48 氮化銦鎵/氮化鎵多層量子井結構 5 0. P型鎂摻雜氮化鎵層 52 鎳/金歐姆接觸金屬 54 鈦/鋁歐姆接 觸金屬 務昍夕詳細說明 本發明係提供一種簡單且有效的方法,來製作~種低 電阻係數P型化合物半導體材料。首先,進行一氫化物氣 相晶晶成長(hydride vapor phase epitaxy, HVPE)製程,或一 有機金屬氣相磊晶成長(organometalHc vapor phase epitaxy, OMVPE)製程,或是一分子束幕晶成長(molecular beam epitaxy, MBE)製程,以直接或間接的方式,於一基底上形 成一 P型摻雜化合物半導體層。對於III-V族化 合物半導體材料而言,P型摻雜化合物半導體層係 爲一礙化錦鎵銦(,OSxSl, 〇客 1-X )層或是一氮化iS録銅(AlGalnN)層,而p型 接質係爲Zn、Cd' Be' Mg、Ca、或Ba之其中一 種兀素。對於II-VI族化合物半導體材料而言,p 型摻雜化合物半導體層係爲一硒硫化鋅(ZnSSe J 層’而P型摻質係爲Li'Na、K、N、p或〇之其
4EPITAXY/200001TW 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝----— It —訂·--------線; (請先閱讀背面之注意事項再襄寫本頁) 經濟部智慧財產局員工消費合作社印製 449 9 3 1 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(F) 中一種元素。由於有氫鈍化效應(hydrogen passivation effect)、P型摻雜化合物半導體 層具有較低的電洞載子濃度(hole carrier concentration)或是相當高的電阻係數。然後, 進.行一預熱處理(pre-heating treatment)製 程,藉由一電阻加熱製程(resistance heating process)或是一紅外線加熱製程(infrared lamp heating process) ’將基底預熱至一預定 溫度範圍內,使基底之溫度高於室溫但低於400 ,以防止P型摻雜化合物半導體層於後續的微波 處理 (microwave treatment)中產生破裂 (c r a c k i n g )的情形。此外,本發明方法也可以將 P型摻雜化合物半導體材料預熱至4 0 0°C以上。最 後,於一具有電阻加熱功能的微波裝置中,對P型 摻雜化合物半導體層進行一微波處理,經過一段時 間後會使其轉變成一低電阻係數之P型化合物半導 體材料。由於微波處理是一種超低溫製程,因此可 以應用在氮化鋁鎵銦(0 ^ X ^ 1 , 〇 S y g 1 -X )材料以及於低溫下具有高分壓之磷化銦 (工nP)、磷化鋁鎵銦(AlGalnP)與硒化鋅(znSe ) 等材料上》 以下將詳細敘述本發明之實施例及其圖形。
4EPITAXY/200001TW 表紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) ----:----— I — --------訂— - -----線^ς - ... (請先閱讀背面之注意事項1«'寫本頁) 449 9 3 1 A7 B7 五、發明說明(吁) 第一實施例 經濟部智慧財產局員工消費合作社印*1衣 請參考圖一’圖一爲本發明之一試驗結構10的 不意圖。一可直接晶晶成長之藍寶石(epitaxy-ready sapphire) 基底 12 係裝載於一有機金屬氣 相磊晶成長反應爐(未顯示)中。首先,於1150。(:的 溫度下,將藍寶石基底12預熱十分鐘。然後,將 藍寶石基底12的溫度降至約500〜600 °C左右。當 藍寶石基底12的溫度處於520°C時,在其表面上 成長一厚度爲25 nm的氮化鎵緩衝層14。接著, 將藍寶石基底12的溫度提昇至110CTC時,在緩衝 層14的表面上成長出一鎂摻雜氮化鎵層16,其厚 度爲4#m,係以約2#m/hr的成長速率長成。 請參考圖二(a)與圖二(b) >圖二(a)爲圖一所 示之鎂摻雜氮化鎵層16之電阻係數與活化時間之 關係圖,圖二(b)爲圖一所示之鎂摻雜氮化鎵層16 的載子濃度與活化時間之關係圖。將成長好的試驗 品1 〇放置於具有電阻加熱功能的微波裝置(未顯 示)中。首先,將成長好的試驗品10預熱至60°C 左右,以使整個試驗品1 〇的溫度均勻分佈。然後, 使用2. 45GHz之微波以及560瓦之輸出功率達五 分鐘,以活化鎂摻雜氮化鎵層1 6。鎂摻雜氮化鎵層 1 6的電阻係數及其相對應之微波處理時間的關
4EPITAXY/200001TW 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 面 之 注 項 再., 填、、-力 寫裝 本衣 頁 訂 449931
五、發明說明(丨 -----------:----*裝—— (請先閱讀背面之注意事項〇寫本頁) 係’係如圖二(a )之Α點所示。而如圖二(a )之β 點所示,係爲一於相同環境下成長之鎂摻雜氮化鎵 試驗品(未顯示),於7 3 〇 t下退火二十分鐘之電阻 係數及其相對應之退火處理時間的關係。相較於圖 二(b)之A點與B點,經由霍爾效應(Hall)量測得 知’經由微波處理的鎂摻雜氮化鎵層的載子濃度高 於lxl017/cm3’而利用730°C爐溫退火處理鎂摻雜 氮化鎵試驗品的載子濃度約爲lxl017/cm3且小於 微波處理的鎂摻雜氮化鎵層的載子濃度。此外,相 較於圖二U)與(b)之A點與B點,利用微波處理 的鎂摻雜氮化鎵層於三十秒微波處理的條件下,均 具有較低的電阻係數以及較高的載子濃度。 * 經濟部智慧財產局員工消費合作社印製 請參考圖三,圖三爲鎂摻雜氮化鎵層16的光譜 (photoluminescence spectrum)示意圖,其中 曲線1爲經微波處理之鎂摻雜氮化鎵層1 6的光譜 分佈曲線,曲線2爲經退火處理之鎂摻雜氮化鎵層 1 6的光譜分佈曲線,曲線3爲無任何處理之鎂摻 雜氮化鎵層1 6的光譜分佈曲線。相較之下,經過 微波處理的鎂摻雜氮化鎵層16以及經過爐溫退火 處理的鎂摻雜氮化鎵試驗品,其波長在4375埃 (angstrorn,A)附近有一很強的藍色峰値(blue p e a k ),如曲線1 , 2所示,而未經過任何處理的試 驗品則光譜信號非常微弱。經由霍爾效應(Ha 1 1 ) 4EPITAXY/200001TW_1〇_ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 449 9 3 t A7 B7 五、發明說明(i丨 經濟部智慧財產局員工消費合作社印製 量測以及光譜得知,微波處理與退火處理都能有效 地將高電阻係數材料轉變成低電阻係數Ρ型材料。 箆二實施例 請參考圖四,圖四爲本發明發光二極體(light emitting diode)20之示意圖。本發明提供一種 於一藍寶石基底22上製作一發光二極體20的方 法。首先於藍寶石基底22上成長一氮化鎵緩衝層 24,然後將藍寶石基底22加熱至約113〇 °C,接著 於緩衝層24表面上成長一厚度爲4/zm之N型矽摻 雜氮化鎵層26。跟著,將藍寶石基底22冷卻至約 820 °C,緊接著於N型矽摻雜氮化鎵層26表面上 成長一氮化銦鎵/氮化鎵(InGaN/GaN)多層量子井 結構(multiple quantum well structure) 2 8。最後,於氮化銦鎵/氮化鎵多層量子井結構2 8 表面上成長一 P型鎂摻雜氮化鎵層30,便製作完 成發光二極體磊晶片(epi-wafer) 20。之後,將 發光二極體磊晶片20放入一具有電阻加熱功能之 微波裝置中,對發光二極體磊晶片20預熱至60 °C 左右。跟著,以56Q瓦之輸出功率與2.45GHz之 微波對發光二極體磊晶片2 0處理五分鐘,以活化P 型摻雜物。
4HPITAXY/200001TW 11 ‘紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 閱 讀 背 面 之 注 項0 ^ 5裝 本 · 頁 訂 449 93 1 A7 B7 五、發明說明(丨2 ) 除此之外,進行過微波處理之發光二極體磊晶 片2 0會依據下列步驟,被製作成晶粒(ch ip )。 步驟一:將部分P型氮化鎵層3 0蝕刻去除’直至N 型氮化鎵層26之表面暴露出來。 步驟二:將一鎳/金(Ni/Au)歐姆接觸金屬(ohmic contact metal) 32蒸鑛於P型氮化鎵層 30表面上,並將一鈦/鋁(Ti/Al)歐姆接 觸金屬34沉積於N型氮化鎵層26表面上。 步驟三:將已蒸鍍完金屬之發光二極體磊晶片2〇 硏磨並切割成35〇βπιχ35{)"ιη正方形大小 之晶粒。 上述製成之發光二極體2 0晶粒的順向電壓 (forward voltage)約爲 3.5 伏特(voltage), 且此順向電壓値與經過高溫爐退火之發光二極體 晶粒之順向電壓相近。 請 先 閲 讀 背 面 之 注 意 I 寫 本 頁 經濟部智慧財產局員工消費合作社印製 箆三實施例 請參考圖五,圖五爲本發明另一發光二極體40 之示意圖。本發明另外提供一種於一藍寶石基底42 上製作一發光二極體40的方法。首先於藍寶石基 底42上成長一氮化鎵緩衝層44,然後將藍寶石基 底4 2加熱至約1 1 2 〇°C,接著於緩衝層4 4表面上 成長一厚度爲4^Γη之P型鎂摻雜氮化鎵層50。之
4EP1TAXY/200001TW 12 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 44993 V A7 B7 五、發明說明(13) (請先閱讀背面之注意事項寫本頁) ___ _ -, 、 後,將發光二極體磊晶片40放入一具有電阻加熱 功能之微波裝置(未顯示)中,對發光二極體磊晶片 40預熱至60 °C左右。跟著,以560瓦之輸出功率 與2. 45GHz之微波對發光二極體磊晶片40處理五 分鐘,以活化P型摻雜物。 跟著,將藍寶石基底42重新放入磊晶機器中升 溫至約82(TC,然後於P型鎂摻雜氮化鎵層50表 面上成長一氮化銦鎵/氮化鎵多層量子井結構48。 最後,將發光二極體磊晶片4 0加熱至11 3 0°C,接 著於氮化銦鎵/氮化鎵多層量子井結構48表面上 成長一 N型矽摻雜氮化鎵層46,便製作完成發光 二極體4 0。 除此之外,進行過微波處理之發光二極體磊晶 片4 0會依據下列步驟,被製作成晶粒。 步驟一:將部分N型氮化鎵層46蝕刻去除,直至P 型氮化鎵層50之表面暴露出來。 經濟部智慧財產局員工消費合作社印*'取 步驟二:將一鎳/金歐姆接觸金屬52蒸鍍於P型氮 化鎵層50表面上,並將一鈦/鋁歐姆接觸 金屬54沉積於N型氮化鎵層46表面上。 步驟三:將蒸鍍完金屬之發光二極體磊晶片4C硏 磨並切割成350/zmx350ym正方形大小之 晶粒。 4EPITAXY/200001TW 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 4 49 9 3 1 五、發明說明(丨4) (請先開讀背面之注意事項寫本頁) 上述製成之發光二極體4G晶粒的順向電壓約 爲3 . 5伏特,且此順向電壓値與經過高溫爐退火之 發光二極體晶粒之順向電壓相近。 第四實施例 經濟部智慧財產局員工消費合作社印製 本發明提供另外一種於藍寶石基底42上製作 發光二極體40磊晶片的方法。首先於藍寶石基底 42上成長氮化鎵緩衝層44,然後將藍寶石基底42 加熱至約112Qt,接著於緩衝層44表面上成長厚 度爲4#m之P型鎂摻雜氮化鎵層50。跟著,將藍 寶石基底4 2冷卻至約8 2 0 °C,然後於P型鎂摻雑 氮化鎵層50表面上成長氮化銦鎵/氮化鎵多層量 子井結構48。接著,將藍寶石基底42加熱至1130 °C,最後於氮化銦鎵/氮化鎵多層量子井結構4 8表 面上成長N型矽摻雜氮化鎵層46。跟著,將成長 完之發光二極體磊晶片40放入具有電阻加熱功能 之微波裝置(未顯示)中,對發光二極體磊晶片40 預熱至60 °C左右。跟著,以560瓦之輸出功率與 2 .45GHz之微波對發光二極體磊晶片4◦處理五分 鐘,以活化P型鎂摻雜氮化鎵層50。 除此之外,進行過微波處理之發光二極體磊晶 4EPITAXY/200001TW 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 449931 A7 B7 五、發明說明(丨5 ) 經濟部智慧財產局員工消費合作社印製 片4 0會依據下列步驟,被製作成晶粒。 步驟一:將部分N型氮化鎵層4 6蝕刻去除,直至P 型氮化鎵層50之表面暴露出來》 步驟二:將一鎳/金歐姆接觸金屬52蒸鍍於P型氮 化鎵層50表面上,並將一鈦/鋁歐姆接觸 金屬54沉積於N型氮化鎵層46表面上》 步驟三:將金屬化之發光二極體40硏磨並切割成 350#mx350jum正方形大小之晶粒。 上述製成之發光二極體40晶粒的順向電壓約 爲3 S伏特,且此順向電壓値與經過高溫爐退火之 發光二極體晶粒之順向電壓相近。 相較於習知方法,本發明利用氫化物氣相磊晶成 長、有機金屬氣相磊晶成長或是分子束磊晶成長的方式來 成長P型摻雜III-V族化合物半導體材料或是P型摻 雜II-VI族化合物半導體材料,然後進行一段時間的微 波處理,便能夠將高電阻係數P型材料轉變成低電阻係 數P型材料。 以上所述僅爲本發明之較佳實施例,凡依本發 明申請專利範圍所做之均等變化與修飾,皆應屬本 發明專利之涵蓋範圍。
4EPITAXY/200001TW 15 私紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 請 先 閱 讀 背 S 之 注 項 I致 訂 ▲

Claims (1)

  1. 44993 1 A8 BS C8 D8 經濟部智慧財產局員工消f合作杜印t 六、申請專利範圍 1. 一種於一基底上製作一低電阻係數p型化合物 之半導體材料的方法,該方法包含有: 於該基底上形成一 P型摻雜化合物半導體 層;以及 對該p型摻雑化合物半導體層進行一微波處 理{microwave treatment) 0 2 .如專利申請範圍第1項之方法,其中該方法另 包含有進行一預熱處理’係於形成該p型摻雜 化合物半導體層與進行該微波處理之過程中 間,對該基底加熱至一預定溫度範圍。 3 .如專利申請範圍第2項之方法,其中該預定溫 度範圍係低於4 0 0 °C。 4·如專利申請範圍第3項之方法,其中該預熱處 理係爲一電阻加熱製程(resistance heating process)。 5 .如專利申請範圍第3項之方法’其中該預熱處 理係爲一紅外線加熱製程(1 n f r a r e d 1 s mP heating process) ° 4EPITAXY/200001TW 16 本纸張弋度適用中國Ρϋ家標準(CNS)A4規格(210 X 297公釐) --------------裝--------訂---------線 {請先閱讀背面之注意事項H{^~v本頁) Α8 Β8 C8 D8 449 9 3 六、申請專利範圍 6.如專利申請範圍第1項之方法,其中該P型摻 雜化合物半導體層係由進行一氳化物氣相磊晶 成長製程(hydride vapor phase epitaxy process)所形成。 7 ·如專利申請範圍第1項之方法,其中該P型摻 雜化合物半導體層係由進行一有機金屬氣相磊 晶成長製程{organometallic vapor phase epitaxy process)戶斤开多成 ° 8_如專利申請範圍第1項之方法,其中該P型摻 雜化合物半導體層係由進行一分子束磊晶成長 製程(molecular beam epitaxy process) 所形成。 9 .如專利申請範圍第1項之方法,其中該P型摻 雜化合物半導體層係由磷化鋁鎵銦 (^xGayIn\^x-yP , 0 ^ X ^ 1 , 0 客 y 忘 1-幻所構 成。 經濟部智慧財產局員工消费合作社印製 1 〇 .如專利申請範圍第1項之方法,其中該P型摻 雜化合物半導體層係由氮化鋁鎵銦 { AlxGciyIn^_x_yN, 0 ^ X ^ 1 , 〇 客 y 客 1-·Χ")所構 成。 4EPITAXY/200001TW 17 本紙張又度適用中园固家標準(CNS)A_1規格(210 X 297公釐) A8 B8 C8 D8 449 9 3 六、申請專利範圍 11. 如專利申請範圍第1項之方法,其中該P型摻 雜化合物半導體層係由硒硫化鋅(ZnSSe)所構 成。 12. 如專利申請範圍第9項之方法,其中該P型雜 質係至少爲鋅(Zn)、鎘(Cd)、鈹(Be)、鎂 (Mg)、鈣(Ca)、鋇(Ba)之其中一個所構成。 1 3 .如專利申請範圍第1 〇項之方法,其中該P型 雜質係至少爲鋅(Zn)、鎘(Cd)、鈹(Be)、鎂 (Mg)、鈣(Ca)、鋇(Ba)之其中一個所構成。 1 4 .如專利申請範圍第1 1項之方法,其中該P型 雜質係至少爲鋰(Li)、鈉(Na)、鉀(K)、氮 (則、磷(P)、氧(0〉之其中一個所構成° 1 5 ·如專利申請範圍第1項之方法,其中該基底係 爲一磊晶成長之藍寶石(epitaxy-ready sapphire)基材。 IS.如專利申請範圍第1項之方法,其中該微波處 理是於2.45GHz之微波以及560W之輸出功率 的條件下進行。 4EPITAXY/200001TW 18 本紙張良度適用中國固家標準(CNS)A4規格(210 X 297公釐) ill —----------- (請先閱讀背面之注意事項再填寫本頁) · -線- 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 DS 449 9 3 六、申請專利範圍 17. —種製作一發光二極體磊晶片(light emitting diode epi-wafer)的方法,該發 光二極體磊晶片包含有一基底,一具有一第一 導電型式之下覆蓋層設於該基底上,以及一活 性層設於該下覆蓋層上’該方法包含有: 於該活性層之表面上形成一具有一第二導 電型式之上覆蓋層;以及 對該上覆蓋層進行一微波處理。 1 8 .如專利申請範圍第1 7項之方法,其中該第一導 電型式係爲一 N型導電型式,且該第二導電型 式係爲一 P型導電型式。 19.如專利申請範圍第18項之方法,其中該方法另 包含有進行一預熱處理,係於形成該上覆蓋層 與進行該微波處理之過程中間,對該基底加熱 至一預定溫度範圍。 2〇.如專利申請範圍第19項之方法,其中該預定溫 度範圍係低於4 0 0 °C。 2 1 .如專利申請範圍第2 0項之方法,其中該預熱處 理係爲一電阻加熱製程。 4EPITAXY/200001TW ]9 本紙張之度適用中因囡家標準(CNS) A.1規格(210 X 297公釐) (請先閱讀背面之注意事項再浪寫本頁) 訂: .線. 經濟部智慧財產局員工消費合作社印製 I ,449331 A8 B8 C8 D8 六、申請專利範圍 2 2 .如專利申請範圍第2 〇項之方法,其中該預熱處 理係爲一紅外線加熱製程。 2払如專利申請範圍第1 7項之方法,其中該上覆蓋 層係由進行一氫化物氣相磊晶成長製程所形 成。 2 4 .如專利申請範圍第1 7項之方法,其中該上覆蓋 層係由爲進行一有機金屬氣相磊晶成長製程所 形成。 2 5 .如專利申請範圍第1 7項之方法,其中該上覆蓋 層係由進行一分子束磊晶成長製程所形成。 2 6 .如專利申請範圍第1 7項之方法,其中該上覆蓋 層係由磷化鋁鎵銦(, 0 S 1 , 0 客y‘ 1 所構成。 2 7 ·如專利申請範圍第1 7項之方法,其中該上覆蓋 層係由氮化鋁鎵銦(,0 S 1 , 0 客y客l-x)所構成。 2 8 .如專利申請範圍第1 7項之方法,其中該上覆蓋 4EPITAXY/200001TW 20 本纸張反度通用申國因家標準(CNS)A4規格(210 X 297公釐) -------------ys--- (請先閣讀背面之注意事項|寫本頁) 訂.· -線_ 經濟部智慧財產局員工消費合作钍印製 A8B8C8D8 449931 六、申請專利範圍 層係由硒硫化鋅(ZnSSe)所構成。 2 9 .如專利申請範圍第2 6項之方法,其中該上覆蓋 層所摻雜之雜質係至少爲鋅(Zn)、鎘(Cd)、鈹 (Be)、鎂(Mg)、鈣(Ca) '鋇(Ba)之其中一個 所構成。 30. 如專利申請範圍第27項之方法,其中該上覆蓋 層所摻雜之雜質係至少爲鋅(Zn)、鎘(Cd)、鈹 (Be)、鎂(Mg)、|§(Ca)、鋇(Ba)之其中一個 所構成。 31. 如專利申請範圍第28項之方法,其中該P型 之雜質係至少爲鋰(Li)、鈉(Na)、鉀(K)、氮 (N)、磷(P)、氧(0)之其中一個所構成。 3 2.如專利申請範圍第17項之方法,其中該基底係 爲一可直接嘉晶成長之藍寶石(epitaxy-ready sapphire)基材0 經濟部智慧財產局員工消f合作社印t 3 3 .如專利申請範圍第1 7項之方法,其中該微波處 理係於2 . 4 5 G Η z之微波以及5 6 0 W之輸出功 率的條件下進行。 4ΕΡΙΤΑΧΥ/200001TW 21 本紙ίΛ义度適用令國國家標準(CNS)A.l規格m〇 X 297公釐) 經濟部智慧財產局員工消費合作社印製 A8 449 9 3 1 B8 D8 六、申請專利範圍 3 4 .如專利申請範圍第1 7項之方法’其中該活性層 係爲一多層量子井結構quantum well structure) 0 35. —種製作一發光二極體磊晶片的方法,該發光 二極體磊晶片包含有一基底’該方法包含有: 於該基底上形成一具有一第一導電型式之下覆 蓋層; 對該下覆蓋層進行一微波處理; 形成一活性層於該下覆蓋層上;以及 於該活性層上形成一具有一第二導電型式之上 覆蓋層。 36. 如專利申請範圍第35項之方法,其中該第一導 電型式係爲一 P型,且該第二導電型式係爲一 N 型。 3 7 .如專利申請範圍第3 6項之方法,其中該方法另 包含有進行一預熱處理,係於形成該下覆蓋餍 與進行該微波處理之過程中間,對該基底加熱 至一預定溫度範圍。 3 8 .如專利申請範圍第3 7項之方法,其中該預定溫 度範圍係低於4 0 〇 °C。 4EPITAXY/200001TW 22 本纸張&度適用中囚國家標準(CNSM4規格(210 X 297公釐) <請先閱讀背面之注音?事項再填寫本頁) 訂: -線_ 449 9 3 A8 B8 C8 D8 六、申請專利範圍 39.如專利申請範圍第;38項之方法,其中該預熱 理係爲一電阻加熱製程。 處 如專利申請範圍第38項之方法,其中該預熱處 理係爲一紅外線加熱製程。 41 .如專利申請範圍第3 5項之方法,其中該下覆蓋 層係爲進行一氫化物氣相磊晶成長製程所形 成。 42·如專利申請範圍第35項之方法,其中該下覆蓋 層係爲進行一有機金屬氣相磊晶成長製程所形 成。 4 3 .如專利申請範圍第3 5項之方法,其中該下覆蓋 層係爲進行一分子束磊晶成長製程所形成。 請 先 閱 讀 背 fir 之 注 意 事 項再, fv 本 j 訂 線 經濟部智慧財產局員工消費合作杜印製 4 4 .如專利申請範圍第3 5項之方法,其中該下覆蓋 層係由磷化鋁鎵銦(, 〇 S 1 , 0 SySl-X)所構成。 45·如專利申請範圍第35項之方法,其中該下覆蓋 層係由氮化鋁鎵銦(4g 1,0 4EPITAXY/200001TW 23 本纸張K度滷用中因囤家標準(CNS)A4規格(21ϋ X 297公釐) 449931 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 Sy‘l-X)所構成。 46.如專利申請範圍第35項之方法,其中該下覆蓋 層係由硒硫化鋅(Z n S S e )所構成。 4 7 .如專利申請範圍第4 4項之方法,其中該下覆蓋 層所摻雜之雜質係至少爲鋅(Zn)、鎘(Cd:(、鈹 (Be)、鎂(Mg)、銘(Ca)、鋇(Ba)之其中一個 所構成。 48.如專利申請範圍第45項之方法,其中該下覆蓋 層所摻雜之雜質係至少爲鋅(Zn)、鎘(Cd)、鈹 (Be)、鎂(Mg)、弼(Ca)、鋇(Ba)之其中一個 所構成。 49·如專利申請範圍第46項之方法,其中該P型 之雜質係至少爲鋰(Li)、鈉(Na)、鉀(K)、氮 (N) '磷(P)、氧(〇)之其中一個所構成。 5 0 ·如專利申請範圍第3 5項之方法,其中該基底係 爲一磊晶成長之藍寶石基材》 51.如專利申請範圍第35項之方法,其中該微波處 理係於2.45GHz之微波以及560 W之輸出功 4EPITAXY/200001TW 24 卜纸張(度迖用中囤囤家標準(CNS)/U規格(2i〇 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) --線- 449931 儲 C8 D8 _ 六、申請專利範圍 率的條件下進行。 5 2 .如專利申請範圍第3 5項之方法’其中該活性層 係爲一多層量子井結構。 53.—種製作一發光二極體磊晶片的方法’該發光 二極體磊晶片包含有一基底,該方法包含有: 於該基底上形成一具有一第一導電型式之下覆 蓋層: 於該下覆蓋層上形成一活性層; 於該活性層上形成一具有一第二導電型式之上 覆蓋層;以及 對該下覆蓋層進行一微波處理。 5 4 .如專利申請範圍第5 3項之方法,其中該第一導 電型式係爲一P型,且該第二導電型式係爲一N 型。 經濟部智慧財產局員工消費合作社印奴 5 5 .如專利申請範圍第5 4項之方法,其中該方法另 包含有進行一預熱處理,係於進行該微波處理 之前,對該基底加熱至一預定溫度範圍。 5 6 .如專利申請範圍第5 5項之方法,其中該預定溫 度範圍係低於4 0 0 °C。 4EPITAXY/200001TW 25 本纸張义度適用中固國家標準(CNSM.1規格mo X 297公釐) A8 BS C8 D8 449931 六、申請專利範圍 57.如專利申請範圍第56項之方法,其中該該預熱 處理係爲一電阻加熱製程。 5?·如專利申請範圍第56項之方法,其中該預熱處 理係爲一紅外線加熱製程。 5 9 ·如專利申請範圍第5 3項之方法,其中該下覆蓋 層係爲進行一氫化物氣相磊晶成長製程所形 成。 60.如專利申請範圍第53項之方法,其中該下覆蓋 層係爲進行一有機金屬氣相磊晶成長製程所形 成。 6 1 ·如專利申請範圍第5 3項之方法,其中該下覆蓋 層係爲進行一分子束磊晶成長製程所形成。 62_如專利申請範圍第53項之方法,其中該下覆蓋 層係由磷化鋁鎵銦(1, 〇 所構成。 6 3 .如專利申請範圍第5 3項之方法,其中該下覆蓋 層係由氮化鋁鎵銦(0 S 1 , 〇 4EPITAXY/200001TW 26 本纸張叉度滷用中因國家標準(CNSM.)規格(210 X 297公发) (請先閲讀背面之注意事項再填寫本頁) _ 線· 經濟部智慧財產局員工消費合作社印製 A8 449931 § D8 六、申請專利範圍 所構成。 64·如專利申請範圍第53項之方法,其中該下覆蓋 層係由硒硫化鋅(ZnSSe)所構成。 6 5.如專利申請範圍第62項之方法,其中該下覆蓋 層所摻雜之雜質係至少爲鋅(Zn)、鎘(Cd)、鈹 (Be)、鎂(Mg)、鈣(ca)、鋇(Ba)之其中一個 所構成。 66·如專利申請範圍第63項之方法,其中該下覆蓋 層所摻雜之雜質係至少爲鋅(Ζη)、鎘(Cd)、鈹 (Be)、鎂(Mg)、釣(ca)、鋇(Ba)之其中一個 所構成。 67·如專利申請範圍第64項之方法,其中該p型 之雜質係至少爲鋰(Li)、鈉(Na)、紳(K)、氮 (N)、磷(P)、氧(〇>之其中一個所構成。 6 8 .如專利申請範圍第5 3項之方法,其中該基底係 爲一磊晶成長之藍寶石基材。 6 9 .如專利申請範圍第5 3項之方法,其中該微波處 理係於2.45GHz之微波以及560 W之輸出功 4EPITAXY/200001TW 27 本.紙張&度適用中因國家標準(CIWSMl規格 (2】0 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂· 線. 經濟部智慧財產局員工消費合作杜印製 449 9 3 1 B3 C8 D8 六、申請專利範圍 率的條件下進行。 7 0 .如專利申請範圍第5 3項之方法,其中該活化層 係爲一多層量子井結構。 (請先閱讀背面之注意事項再填寫本頁) 訂· -線 經濟部智慧財產局員工消費合作社印製 4EPITAXY/200001TW 28 本纸張K度適用中固國家標準(CNS)A丨規格X 297公釐)
TW089101337A 2000-01-27 2000-01-27 Manufacturing method of P-type semiconductor with a low resistance coefficient TW449931B (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW089101337A TW449931B (en) 2000-01-27 2000-01-27 Manufacturing method of P-type semiconductor with a low resistance coefficient
US09/497,316 US6429102B1 (en) 2000-01-27 2000-02-03 Method of manufacturing low resistivity p-type compound semiconductor material
JP2000074822A JP2001217199A (ja) 2000-01-27 2000-03-16 低抵抗型化合物半導体材料を形成する方法
US10/131,136 US6544868B2 (en) 2000-01-27 2002-04-25 Method of manufacturing light emitting diode with low-receptivity p-type impurity layers formed by microwave treatment
JP2004113510A JP2004260198A (ja) 2000-01-27 2004-04-07 低抵抗型化合物半導体材料を形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089101337A TW449931B (en) 2000-01-27 2000-01-27 Manufacturing method of P-type semiconductor with a low resistance coefficient

Publications (1)

Publication Number Publication Date
TW449931B true TW449931B (en) 2001-08-11

Family

ID=21658618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089101337A TW449931B (en) 2000-01-27 2000-01-27 Manufacturing method of P-type semiconductor with a low resistance coefficient

Country Status (3)

Country Link
US (2) US6429102B1 (zh)
JP (2) JP2001217199A (zh)
TW (1) TW449931B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4618465B2 (ja) * 2000-04-04 2011-01-26 ソニー株式会社 p型窒化物系III−V族化合物半導体の製造方法および半導体素子の製造方法
JP3285341B2 (ja) 2000-06-01 2002-05-27 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP3466144B2 (ja) * 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法
TW478182B (en) * 2000-11-09 2002-03-01 United Epitaxy Co Ltd Fabrication of light-emitting device
JP2002208541A (ja) * 2001-01-11 2002-07-26 Shiro Sakai 窒化物系半導体装置及びその製造方法
JP3548735B2 (ja) 2001-06-29 2004-07-28 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
DE10223361C1 (de) * 2002-05-25 2003-12-24 Bosch Gmbh Robert Kommutator für Elektromotoren
JP4901115B2 (ja) * 2004-03-04 2012-03-21 昭和電工株式会社 窒化ガリウム系半導体素子
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP2008306176A (ja) * 2007-05-08 2008-12-18 Tokyo Electron Ltd 化合物半導体の熱処理方法及びその装置
KR101362890B1 (ko) * 2007-08-28 2014-02-17 주성엔지니어링(주) 마이크로 웨이브를 이용하는 박막태양전지의 제조방법 및이를 위한 박막 증착 장치
US8058134B2 (en) * 2009-02-19 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Junction profile engineering using staged thermal annealing
JP2011077065A (ja) * 2009-09-29 2011-04-14 Tokyo Electron Ltd 熱処理装置
JP6051901B2 (ja) * 2013-02-05 2016-12-27 豊田合成株式会社 p型III 族窒化物半導体の製造方法
JP6319111B2 (ja) * 2015-01-15 2018-05-09 豊田合成株式会社 半導体素子の製造方法
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303455A (en) 1980-03-14 1981-12-01 Rockwell International Corporation Low temperature microwave annealing of semiconductor devices
GB2164796B (en) 1981-09-17 1986-11-12 Itt Ind Ltd Semiconductor processing
JPH0669027B2 (ja) * 1983-02-21 1994-08-31 株式会社日立製作所 半導体ウエハの薄膜形成方法
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
US5395794A (en) * 1993-04-22 1995-03-07 Sklyarevich; Vladislav E. Method of treating semiconductor materials
JPH111399A (ja) * 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード

Also Published As

Publication number Publication date
US6429102B1 (en) 2002-08-06
US20020068468A1 (en) 2002-06-06
US20020119587A1 (en) 2002-08-29
JP2004260198A (ja) 2004-09-16
US6544868B2 (en) 2003-04-08
JP2001217199A (ja) 2001-08-10

Similar Documents

Publication Publication Date Title
TW449931B (en) Manufacturing method of P-type semiconductor with a low resistance coefficient
Sarwar et al. Semiconductor nanowire light‐emitting diodes grown on metal: a direction toward large‐scale fabrication of nanowire devices
US20090189154A1 (en) ZnO NANOSTRUCTURE-BASED LIGHT EMITTING DEVICE
WO2003107442A2 (en) Electrode for p-type gallium nitride-based semiconductors
US6734091B2 (en) Electrode for p-type gallium nitride-based semiconductors
Meyers et al. p-type conductivity and damage recovery in implanted GaN annealed by rapid gyrotron microwave annealing
US20040000670A1 (en) Bonding pad for gallium nitride-based light-emitting device
CN100470857C (zh) 氮化镓基半导体器件
US6911079B2 (en) Method for reducing the resistivity of p-type II-VI and III-V semiconductors
TW200541070A (en) Semiconductor material and semiconductor element using the same
Sheu et al. Characterization of Si implants in p-type GaN
Cao et al. Influence of defects on electrical and optical characteristics of GaN/InGaN-based light-emitting diodes
US20050179046A1 (en) P-type electrodes in gallium nitride-based light-emitting devices
Brubaker et al. Core-shell pin GaN nanowire LEDs by N-polar selective area growth
JPH11186600A (ja) 化合物半導体発光素子
Kikawa et al. Electroluminescence studies under forward and reverse bias conditions of a nitride-rich GaN1− xPx SQW structure LED grown by laser-assisted metal-organic chemical vapor deposition
CN1170304C (zh) 制作发光二极管外延晶片的方法
EP1130659A1 (en) Method of manufacturing low resistivity p-type compound semiconductor material
JP3646706B2 (ja) リン化硼素系半導体発光ダイオードおよびその製造方法
Norton et al. ZnO PN Junctions for Highly-Efficient, Low-Cost Light Emitting Diodes
Akyol Nanoscale Electron Transport Engineering for GaN Optoelectronic Devices
Feng et al. Investigation of molecular co-doping for low ionization energy p-type centers in (Ga, Al) N
Pearton et al. Doping and isolation of GaN, InGaN and InAlN using ion implantation
Kittler et al. Silicon nanostructures for IR light emitters
CN117712249A (zh) 一种发光二极管外延片及制备方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent