JP2004260198A - 低抵抗型化合物半導体材料を形成する方法 - Google Patents

低抵抗型化合物半導体材料を形成する方法 Download PDF

Info

Publication number
JP2004260198A
JP2004260198A JP2004113510A JP2004113510A JP2004260198A JP 2004260198 A JP2004260198 A JP 2004260198A JP 2004113510 A JP2004113510 A JP 2004113510A JP 2004113510 A JP2004113510 A JP 2004113510A JP 2004260198 A JP2004260198 A JP 2004260198A
Authority
JP
Japan
Prior art keywords
layer
type
cladding layer
emitting diode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004113510A
Other languages
English (en)
Inventor
Soryo Sai
宗良 蔡
Chuei Cho
中英 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOKUREN KODEN KAGI KOFUN YUGEN
KOKUREN KODEN KAGI KOFUN YUGENKOSHI
Original Assignee
KOKUREN KODEN KAGI KOFUN YUGEN
KOKUREN KODEN KAGI KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOKUREN KODEN KAGI KOFUN YUGEN, KOKUREN KODEN KAGI KOFUN YUGENKOSHI filed Critical KOKUREN KODEN KAGI KOFUN YUGEN
Publication of JP2004260198A publication Critical patent/JP2004260198A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

【課題】 低抵抗のｐ型化合物半導体材料の製造方法を提供することである。
【解決手段】 基板上に低抵抗ｐ型化合物半導体材料を形成する方法であって、（ａ）基板上にｐ型不純物ドープIII-V族化合物半導体材料を形成する段階と、（ｂ）ｐ型不純物ドープIII-V族化合物半導体材料上に対してマイクロ波処理を施す段階と、を備えたことをを特徴とする。
【選択図】 図１

Description

本発明は、化合物半導体材料の製造方法、特に低抵抗のｐ型化合物半導体材料の製造方法に関するものである。
発光ダイオード、レーザーダイオード、フォトダイオード、さらにはトランジスタのような半導体装置のほとんどは、通常、ｎ型ドーパントでドープした層とｐ型ドーパントでドープした層とを必要とする。しかしながら、III-V族化合物半導体材料及びII-VI族化合物半導体材料は、高キャリヤ濃度のｐ型不純物をドープするのは困難であり、あるいは、ｐ型導電性を得ることはできない。例えば、ｐ型InP、AlGaInP及びAlGaInNのIII-V族化合物半導体材料、及びZeSSeのII-VI族化合物半導体材料は、高ｐ型導電性を得るのが困難か、あるいはｐ型導電性を得ることはできない典型的な例である。これらｐ型ドーピング材料について高キャリヤ濃度を得ることが困難な主な理由の一つは、意図的ではない水素の取込みに起因しており、これはエピタキシャル成長中あるいは成長の冷却工程後のアクセプター不活性化（passivation）の原因になるものである。
大気圧ＯＭＶＰＥによって成長させたInPにおけるZnアクセプターの不活性化における冷却雰囲気の影響は、最初にAntellら［Appl.Phys.Lett.,53,(1988), 748］、及びColeら［Electron.Lett.,24,(1988), 929］によって研究された。彼らは、ｐ型InGaAsでキャップしかつAsH3雰囲気で冷却したｐ型InP層において、正孔濃度がｎ型キャップ層を有するZnドープInP層に比較して、約80％も激減していることを見つけた。正孔濃度は、窒素雰囲気中でのアニールによって簡単に期待の値に回復させることができる。
水素不活性化は、ｐ型AlGaInP材料、特に高アルミニウム含有AlGaInP材料においてはさらに深刻である。Hamadaら［IEEE J.Quantum Electron. 27,(1991), 1483］は、不活性化の程度がアルミニウム組成によって増加することを見つけた。500℃でのアニール後の正孔濃度の増加がＳＩＭＳ分析を利用した水素含有量の減少として観察されて証明された。
水素不活性化効果は、AlGaInN材料において最も深刻な問題である。これが、AlGaInN材料のｐ型導電性が達成できない原因である。Arakiら［Japanese J.Appl.Phys. 28, (1989），L2112］は、低エネルギー電子ビーム照射（ＬＥＥＢＩ）を使って、補償型MgドープGaNを導電性ｐ型材料にした。しかしながら、5kVから15keVの加速電圧を使ったので、電子ビームは約0.5μｍの深さまでしか到達しなかった。装置の構成においては、通常、0.5μｍ以上の層厚のｐ型GaN材料が必要となる。従って、ＬＥＥＢＩは、層が厚い高抵抗MgドープGaN材料をｐ型導電性材料に変換するには有効な方法ではない。それに、ｐ型GaNの変換は全ウェハにわたって電子ビームを走査することによって行われる。この電子ビーム走査法は、極めて時間のかかる方法である。従って、電子ビーム走査法を使って、大量生産工程を行うことは非常に困難である。
米国特許第5,306,662号明細書において、Nakamuraらは約400℃を越えた窒素雰囲気におけるアニール工程によってｐ型GaNの抵抗を低減する方法を開示した。しかし、さらに効果的にするためには、アニール工程は600℃から1200℃までの温度範囲で行うべきである。従って、この方法は、保護キャップ層を有せず、低温でも高い解離蒸気圧を有するIII-V族化合物半導体材料に対しては適切ではない。
従って、本発明の第一の目的は、上記問題を解決する低抵抗ｐ型化合物半導体材料を製造する方法を提供することである。
本発明の第一の態様は、基板上に低抵抗ｐ型化合物半導体材料を形成する方法を提供する。この発明の方法は：基板上にｐ型不純物ドープIII-V族化合物半導体材料を形成する段階と、ｐ型不純物ドープIII-V族化合物半導体材料上に対してマイクロ波処理を施す段階と、を備えている。
本発明の第二の態様は、基板上に低抵抗ｐ型化合物半導体材料を形成する方法を提供する。この発明の方法は：基板上にｐ型不純物ドープII-VI族化合物半導体材料を形成する段階と、ｐ型不純物ドープII-VI族化合物半導体材料上に対してマイクロ波処理を施す段階と、を備えている。
本発明の第三の態様は、発光ダイオードを製造する方法を提供する。発光ダイオードは、基板と、この基板上に形成されたｎ型下部クラッディングと、このｎ型下部クラッディング上に形成された活性層とを備えている。この発明の方法は：活性層上にｐ型不純物ドープ上部クラッディング層を形成する段階と、このｐ型不純物ドープ上部クラッディング層上に対してマイクロ波処理を施す段階と、を備えている。
本発明の第四の態様は、発光ダイオードを製造する方法を提供する。発光ダイオードは基板を備えている。この発明の方法は：基板上にｐ型不純物ドープ下部クラッディング層を形成する段階と、このｐ型不純物ドープ下部クラッディング層上に対してマイクロ波処理を施す段階と、このｐ型不純物ドープ下部クラッディング層上に活性層を形成する段階と、この活性層上にｎ型上部層を形成する段階と、を備えている。
本発明は、高抵抗ｐ型不純物ドープIII-V族あるいはII-VI族化合物半導体材料を導電性ｐ型材料に変換する単純でかつ有効な方法を提供することである。本発明によれば、水素化物気相エピタキシー（ＨＶＰＥ）、有機化合物気相エピタキシー（ＯＭＶＰＥ）、あるいは分子線ビームエピタキシー（ＭＢＥ）のいずれかによって、ｐ型不純物ドープIII-V族あるいはII-VI族化合物半導体材料を成長させる。ｐ型不純物ドープIII-V族あるいはII-VI族化合物半導体材料は、通常水素不活性化効果により高い抵抗を有する。高抵抗ｐ型不純物ドープIII-V族あるいはII-VI族化合物半導体材料を、マイクロ波装置において適当な時間、処理して高導電性ｐ型材料に変換する。
本発明のこれらの目的及び他の目的は、様々な図面に示した好適な実施形態についての以下の詳細な説明を読めば、当業者には明らかであろう。
本発明は、低抵抗ｐ型化合物半導体材料の製造の容易でかつ効果的な方法を提供するものである。本発明の方法によると、第一に、ｐ型不純物ドープ化合物半導体層は、ＨＶＰＥ、ＯＭＶＰＥ、あるいはＭＢＥのいずれかによって基板上に直接的あるいは間接的に成長させる。III-V族化合物半導体材料に対しては、ｐ型不純物ドープ化合物半導体層は、AlxGayIn1-x-yP（ここで、0≦x≦1，0≦y≦1-x）層あるいはAlGaInN層であってよい。ｐ型ドーパントは、Zn,Cd,Be,Mg,Ca及びBaから成るグループから選択してよい。II-VI族化合物半導体材料に対しては、ｐ型不純物ドープ化合物半導体層はZnSSe層であってよい。ｐ型ドーパントは、Li,Na,K,N,P及びOから成るグループの中から選択された元素であってよい。水素不活性化のために、ｐ型不純物ドープ化合物半導体層は、低めの正孔濃度あるいは非常に高い抵抗を有する。第二には、基板は400℃以下の温度まで予備加熱してｐ型不純物ドープ化合物半導体層にクラックが入ることを防止する。基板を室温以上で400℃以下の温度に維持する目的は、基板を予備加熱して、マイクロ波処理の間に基板にクラックが入るのを防止するためである。マイクロ波処理は非常に低温の工程なので、AlxGayIn1-x-yN（ここで、0≦x≦1，0≦y≦1-x）材料に対してだけでなく、低温で高い解離蒸気圧を有するInP,AlGaInP,及びZnSeに対しても適用可能である。基板の予備加熱は、抵抗加熱工程あるいは赤外線ランプ加熱工程によって実施することができる。また、本発明では、ｐ型不純物ドープ化合物半導体材料も、400℃以上の温度で予備加熱する。最後に、ｐ型不純物ドープ化合物半導体層に対して、抵抗加熱機能も有するマイクロ波装置においてマイクロ波処理を行う。そして、ｐ型不純物ドープ化合物半導体層はマイクロ波装置で適当な時間だけ処理されて、低抵抗ｐ型化合物半導体材料に変換する。
ここでは、本発明を以下の実施形態及び添付の図面を参照して詳細に説明する。
実施形態１
図１は、本発明による成長直後（as-grown）試料１０を示す概略図である。エピタキシー準備済みサファイア基板１２をＯＭＶＰＥ反応炉（図示せず）に導入する。サファイア基板１２を1150℃で10分間予備加熱する。次にサファイア基板１２の温度を約500℃-600℃まで冷却する。520℃では、サファイア基板１２上に25ｎｍの厚さのGaNバッファ層１４が成長する。再度、温度を1100℃まで上げ、成長速度約2μｍ/hrでバッファ層１４上に4μｍ厚のMgドープGaN層１６を成長させる。
図２は、図１に示したMgドープGaN層１６の活性化時間と抵抗との関係を示す図である。次に、成長直後試料１０を、抵抗加熱機能も有するマイクロ波装置（図示せず）に入れる。まず、成長直後試料１０を約60℃で予備加熱して，ウェーハ１０全体の温度分布を均一にする。その後、560Ｗの出力電力の2.45GHzマイクロ波を5分間MgドープGaN層１６層に当てて、ｐ型ドーパントを活性化する。マイクロ波処理済みMgドープGaN層１６の対応する抵抗は、図２の点Ａとして示している。比較として、同じ成長条件によるMgドープGaN試料（図示せず）は、730℃で20分間アニールした。炉でアニールしたMgドープGaN試料の対応する抵抗を図２において点Ｂとして示した。マイクロ波処理をしたMgドープGaN層１６のキャリア濃度は、ホール測定によって1×1017/cm3である以上であることがわかった。炉でアニールしたMgドープGaN試料のキャリア濃度は約1×1017/cm3であり、図３における点Ａと点Ｂとの比較によって、マイクロ波処理をしたMgドープGaN層１６のキャリア濃度よりやや小さい。さらに、図２と図３とで示したように、MgドープGaN層に30秒程度マイクロ波処理を行ったものも、低抵抗でかつ高キャリア濃度というよい結果を示している。
図４は、MgドープしたGaN１６のフォトルミネセンススペクトルを示す図であり、そのGaNに対して（ａ）何も処理をしていない場合、（ｂ）抵抗炉内アニールをした場合、（ｃ）マイクロ波処理をした場合、である。マイクロ波処理をしたMgドープGaN層１６と抵抗炉内アニールをしたMgドープGaN層１６とは共に、何も処理をしていない成長直後試料と比較して強い4375Å青色ピークを示している。ホール測定及びフォトルミネセンススペクトルから、マイクロ波処理は、高抵抗材料を高導電性ｐ型材料へ変換する際に、抵抗炉内アニールと同様に有効であることを証明している。
実施形態２
図５は、本発明による発光ダイオード２０の概略図である。本発明は、サファイア基板２２を有する発光ダイオード２０の製造方法を提供するものである。GaNバッファ層２４をサファイア基板２２上に成長させる。次に、サファイア基板２２を約1130℃まで加熱する。4μｍのｎ型SiドープGaN層２６をバッファ層２４上に成長させる。次いで、サファイア基板２２を約820℃まで冷却する。ｎ型SiドープGaN層２６上にInGaN/GaN多重量子井戸構造２８を形成する。最後に、ｐ型MgドープGaN層３０をそのInGaN/GaN多重量子井戸構造２８上に成長させて、発光ダイオード２０を作り上げる。そして、発光ダイオード２０を抵抗加熱機能を有するマイクロ波装置（図示せず）に入れる。発光ダイオード２０を約60℃で予備加熱する。その後、560Ｗの出力電力の2.45GHzマイクロ波を3分間発光ダイオード２０に当てて、ｐ型ドーパントを活性化する。
さらに、マイクロ波処理を行った発光ダイオード２０を以下のステップに従って、ＬＥＤチップの中に組み込む。
（１）ｐ型GaN層３０の表面をｎ型GaN層２６が露出するまで部分的にエッチングする。
（２）Ni/Auオーミック接触金属３２をｐ型GaN層３０上に形成し、また、Ti/Alオーミック接触金属３４をｎ型GaN層２６上に形成する。
（３）金属被覆した（metallize）発光ダイオード２０に線を刻み、350μｍ×350μｍのサイズの正方形状チップに切断する。最後に、上述のように製造したＬＥＤチップは、順電圧で約3.5Ｖを有し、かつこの順電圧値は炉内アニールによって製造したＬＥＤチップの場合に近い値である。
実施形態３
図６は、本発明による他の発光ダイオード４０の概略図である。この発明も、サファイア基板４２を有する発光ダイオード４０を製造する方法を提供するものである。GaNバッファ層４４はサファイア基板４２上に成長させる。サファイア基板４２を約1120℃まで加熱する。4μｍのｐ型MgドープGaN層５０をバッファ層４４上に成長させる。ｐ型MgドープGaN層５０を抵抗加熱機能を有するマイクロ波装置（図示せず）に入れる。サファイア基板４２を約60℃で予備加熱する。その後、560Ｗの出力電力の2.45GHzマイクロ波を3分間MgドープGaN層５０に当てて、ｐ型ドーパントを活性化する。次に、サファイア基板４２は約820℃まで冷却する。ｐ型MgドープGaN層５０上にInGaN/GaN多重量子井戸構造４８を形成する。次に、サファイア基板４２を約1130℃まで加熱する。ｎ型SiドープGaN層４６をInGaN/GaN多重量子井戸構造４８上に形成して発光ダイオード４０が製造される。
さらに、マイクロ波処理を行った発光ダイオード４０を以下のステップに従って、ＬＥＤチップの中に組み込む。
（１）ｎ型GaN層４６の表面をｐ型GaN層５０が露出するまで部分的にエッチングする。
（２）Ni/Auオーミック接触金属５２をｐ型GaN層５０上に形成し、また、Ti/Alオーミック接触金属５４をｎ型GaN層４６上に形成する。
（３）金属被覆した発光ダイオード４０に線を刻み、350μｍ×350μｍのサイズの正方形状チップに切断する。
最後に、上述のように製造したＬＥＤチップは順電圧で約3.5Ｖを有し、かつこの順電圧値は炉内アニールによって製造したＬＥＤチップの場合に近い値である。
実施形態４
本発明は、サファイア基板４２を有する発光ダイオード４０を製造する方法を提供するものである。GaNバッファ層４４はサファイア基板４２上に成長させる。サファイア基板４２を約1120℃まで加熱する。層厚4μｍのｐ型MgドープGaN層５０をバッファ層４４上に成長させる。次いで、サファイア基板４２を約820℃まで冷却する。ｐ型MgドープGaN層５０上にInGaN/GaN多重量子井戸構造４８を形成する。次に、サファイア基板４２を約1130℃まで加熱する。ｎ型SiドープGaN層４６をInGaN/GaN多重量子井戸構造４８上に成長させて、発光ダイオード４０を製造する。そして、発光ダイオード４０を抵抗加熱機能を有するマイクロ波装置（図示せず）に入れる。サファイア基板４２を約60℃で予備加熱する。その後、560Ｗの出力電力の2.45GHzマイクロ波を3分間MgドープGaN層５０に当てて、ｐ型ドーパントを活性化する。
さらに、マイクロ波処理を行った発光ダイオード４０を以下のステップに従って、ＬＥＤチップの中に組み込む。
（１）ｎ型GaN層４６の表面をｐ型GaN層５０が露出するまで部分的にエッチングする。
（２）Ni/Auオーミック接触金属５２をｐ型GaN層５０上に形成し、また、Ti/Alオーミック接触金属５４をｎ型GaN層４６上に形成する。
（３）金属被覆した発光ダイオード４０に線を刻み、350μｍ×350μｍのサイズの正方形状チップに切断する。
最後に、上述のように製造したＬＥＤチップは順電圧で約3.5Ｖを有し、かつこの順電圧値は炉内アニールによって製造したＬＥＤチップの場合に近い値である。
上記の例と説明によって、本発明の特徴と精神とが十分に説明された。当業者は多くの変形例をすぐに観察するだろうし、また、本発明が示すことことを維持しつつ、装置の代替も行われるだろう。従って、上記の開示は、添付のクレームの境界によってのみ制限されるように構成されるべきである。
本発明によるテスト構造の概略図である。 図１に示したMgドープGaN層の活性化時間と抵抗との関係を示す図である。 図１に示したMgドープGaN層の活性化時間とキャリア濃度との関係を示す図である。 MgドープしたGaNのフォトルミネセンススペクトルを示す図であり、そのGaNに対して（ａ）何も処理をしていない場合、（ｂ）抵抗炉内アニールをした場合、（ｃ）マイクロ波処理をした場合、である。 本発明による発光ダイオードの概略図である。 本発明による他の発光ダイオードの概略図である。
符号の説明
１０ 試料
１２，２２，４２ サファイア基板
１４，２４，４４ GaNバッファ層
１６ MgドープGaN層
２０ 発光ダイオード
２６ ｎ型SiドープGaN層
２８ InGaN/GaN多重量子井戸構造
３０，５０ ｐ型MgドープGaN層
３２，５２ Ni/Auオーミック接触金属
３４，５４ Ti/Alオーミック接触金属

Claims (70)

  1. 基板上に低抵抗ｐ型化合物半導体材料を形成する方法であって、
    （ａ）基板上にｐ型不純物ドープIII-V族又はII-VI族化合物半導体層を形成する段階であって、ｐ型不純物ドープ化合物半導体層はｐ型ドーパントと水素とから成る複合物を有するところの段階と、
    （ｂ）水素が前記複合物のマイクロ波エネルギーの吸収によって前記複合物から離脱し、かつ、ｐ型ドーパントがアクセプター能力を回復するように、ｐ型不純物ドープ化合物半導体材料層に対してマイクロ波処理を施す段階と、を備えた低抵抗ｐ型化合物半導体材料を形成する方法。
  2. 前記段階（ａ）と段階（ｂ）との間に、所定の温度範囲で基板を予備加熱する段階（ｃ）をさらに備えた請求項１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  3. 前記所定の温度範囲が400℃以下である請求項２に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  4. 前記段階（ｃ）が抵抗加熱工程によって実施される請求項３に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  5. 前記段階（ｃ）が赤外線ランプ加熱工程によって実施される請求項３に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  6. 前記段階（ａ）が水素化物気相エピタキシー工程によって実施される請求項１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  7. 前記段階（ａ）が有機化合物気相エピタキシー工程によって実施される請求項１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  8. 前記段階（ａ）が分子線ビームエピタキシー工程によって実施される請求項１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  9. 前記ｐ型不純物ドープ化合物半導体層がAlxGayIn1-x-yP層であり、ここで、0≦x≦1，0≦y≦1-xである請求項１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  10. 前記ｐ型不純物ドープ化合物半導体層がAlxGayIn1-x-yN層であり、かつ、0≦x≦1，0≦y≦1-xである請求項１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  11. 前記ｐ型不純物ドープ化合物半導体層がZnSSe層である請求項１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  12. 前記ｐ型不純物が少なくともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択された一つである請求項９に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  13. 前記ｐ型不純物が少なくともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択された一つである請求項１０に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  14. 前記ｐ型不純物が少なくともLi,Na,K,N,P及びOから成るグループから選択された一つである請求項１１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  15. 前記基板がエピタキシー準備済みサファイア基板である請求項１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  16. 前記段階（ｂ）が出力電力560Wの2.45GHzによって実施される請求項１に記載の低抵抗ｐ型化合物半導体材料を形成する方法。
  17. 基板と、該基板上に形成された第一の導電型の下部クラッディング層と、該下部クラッディング層上に形成された活性層とを備えた発光ダイオードを製造する方法であって、
    （ａ）前記活性層上に第二の導電型の上部クラッディング層を形成する段階であって、上部クラッディング層は第二の導電型ドーパントと水素とから成る複合物を有するところの段階と、
    （ｂ）水素が前記複合物のマイクロ波エネルギーの吸収によって前記複合物から離脱し、かつ、第二の導電型ドーパントがアクセプター能力を回復するように、該上部クラッディング層に対してマイクロ波処理を施す段階と、を備えた発光ダイオードを製造する方法。
  18. 前記第一の導電型がｎ型であり、かつ第二の導電型がｐ型である請求項１７に記載の発光ダイオードを製造する方法。
  19. 前記段階（ａ）と段階（ｂ）との間に、所定の温度範囲で基板を予備加熱する段階（ｃ）をさらに備えた請求項１８に記載の発光ダイオードを製造する方法。
  20. 前記所定の温度範囲が400℃以下である請求項１９に記載の発光ダイオードを製造する方法。
  21. 前記段階（ｃ）が抵抗加熱工程によって実施される請求項２０に記載の発光ダイオードを製造する方法。
  22. 前記段階（ｃ）が赤外線ランプ加熱工程によって実施される請求項２０に記載の発光ダイオードを製造する方法。
  23. 前記段階（ａ）が水素化物気相エピタキシー工程によって実施される請求項１７に記載の発光ダイオードを製造する方法。
  24. 前記段階（ａ）が有機化合物気相エピタキシー工程によって実施される請求項１７に記載の発光ダイオードを製造する方法。
  25. 前記段階（ａ）が分子線ビームエピタキシー工程によって実施される請求項１７に記載の発光ダイオードを製造する方法。
  26. 前記上部クラッディング層がAlxGayIn1-x-yP層であり、ここで、0≦x≦1，0≦y≦1-xである請求項１７に記載の発光ダイオードを製造する方法。
  27. 前記上部クラッディング層がAlxGayIn1-x-yN層であり、かつ、0≦x≦1，0≦y≦1-xである請求項１７に記載の発光ダイオードを製造する方法。
  28. 前記上部クラッディング層がZnSSe層である請求項１７に記載の発光ダイオードを製造する方法。
  29. 前記上部クラッディング層が少なくともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択された一つによってドープされている請求項２６に記載の発光ダイオードを製造する方法。
  30. 前記上部クラッディング層が少なくともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択された一つによってドープされている請求項２７に記載の発光ダイオードを製造する方法。
  31. 前記ｐ型不純物が少なくともLi,Na,K,N,P及びOから成るグループから選択された一つである請求項２８に記載の発光ダイオードを製造する方法。
  32. 前記基板がエピタキシー準備済みサファイア基板である請求項１７に記載の発光ダイオードを製造する方法。
  33. 前記段階（ｂ）が出力電力560Wの2.45GHzによって実施される請求項１７に記載の発光ダイオードを製造する方法。
  34. 前記活性層が多重量子井戸構造である請求項１７に記載の発光ダイオードを製造する方法。
  35. 基板を備えた発光ダイオードを製造する方法において、
    （ａ）基板上に第一の導電型の下部クラッディング層を形成する段階であって、下部クラッディング層は第一の導電型ドーパントと水素とから成る複合物を有するところの段階と、
    （ｂ）水素が前記複合物のマイクロ波エネルギーの吸収によって前記複合物から離脱し、かつ、第一の導電型ドーパントがアクセプター能力を回復するように、該下部クラッディング層に対してマイクロ波処理を施す段階と、
    （ｃ）前記第一の導電型の下部クラッディング層上に活性層を形成する段階と、
    （ｄ）前記活性層上に第二の導電型の上部層を形成する段階と、を備えた発光ダイオードを製造する方法。
  36. 前記第一の導電型がｐ型であり、かつ第二の導電型がｎ型である請求項３５に記載の発光ダイオードを製造する方法。
  37. 前記段階（ａ）と段階（ｂ）との間に、所定の温度範囲で基板を予備加熱する段階（ｅ）をさらに備えた請求項３６に記載の発光ダイオードを製造する方法。
  38. 前記所定の温度範囲が400℃以下である請求項３７に記載の発光ダイオードを製造する方法。
  39. 前記段階（ｅ）が抵抗加熱工程によって実施される請求項３８に記載の発光ダイオードを製造する方法。
  40. 前記段階（ｅ）が赤外線ランプ加熱工程によって実施される請求項３８に記載の発光ダイオードを製造する方法。
  41. 前記段階（ａ）が水素化物気相エピタキシー工程によって実施される請求項３５に記載の発光ダイオードを製造する方法。
  42. 前記段階（ａ）が有機化合物気相エピタキシー工程によって実施される請求項３５に記載の発光ダイオードを製造する方法。
  43. 前記段階（ａ）が分子線ビームエピタキシー工程によって実施される請求項３５に記載の発光ダイオードを製造する方法。
  44. 前記下部クラッディング層がAlxGayIn1-x-yP層であり、ここで、0≦x≦1，0≦y≦1-xである請求項３５に記載の発光ダイオードを製造する方法。
  45. 前記下部クラッディング層がAlxGayIn1-x-yN層であり、かつ、0≦x≦1，0≦y≦1-xである請求項３５に記載の発光ダイオードを製造する方法。
  46. 前記下部クラッディング層がZnSSe層である請求項３５に記載の発光ダイオードを製造する方法。
  47. 前記下部クラッディング層が少なくともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択された一つによってドープされている請求項４４に記載の発光ダイオードを製造する方法。
  48. 前記下部クラッディング層が少なくともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択された一つによってドープされている請求項４５に記載の発光ダイオードを製造する方法。
  49. 前記ｐ型不純物が少なくともLi,Na,K,N,P及びOから成るグループから選択された一つである請求項４６に記載の発光ダイオードを製造する方法。
  50. 前記基板がエピタキシー準備済みサファイア基板である請求項３５に記載の発光ダイオードを製造する方法。
  51. 前記段階（ｂ）が出力電力560Wの2.45GHzによって実施される請求項３５に記載の発光ダイオードを製造する方法。
  52. 前記活性層が多重量子井戸構造である請求項３５に記載の発光ダイオードを製造する方法。
  53. 基板を備えた発光ダイオードを製造する方法であって、
    （ａ）基板上に第一の導電型の下部クラッディング層を形成する段階であって、下部クラッディング層は第一の導電型ドーパントと水素とから成る複合物を有するところの段階と、
    （ｂ）該第一の導電型の下部クラッディング層上に活性層を形成する段階と、
    （ｃ）該活性層上に第二の導電型の上部層を形成する段階と、
    （ｄ）水素が前記複合物のマイクロ波エネルギーの吸収によって前記複合物から離脱し、かつ、第一の導電型ドーパントがアクセプター能力を回復するように、前記下部クラッディング層に対してマイクロ波処理を施す段階と、を備えた発光ダイオードを製造する方法。
  54. 前記第一の導電型がｐ型であり、かつ第二の導電型がｎ型である請求項５３に記載の発光ダイオードを製造する方法。
  55. 前記段階（ｃ）と段階（ｄ）との間に、所定の温度範囲で基板を予備加熱する段階（ｅ）をさらに備えた請求項５４に記載の発光ダイオードを製造する方法。
  56. 前記所定の温度範囲が400℃以下である請求項５５に記載の発光ダイオードを製造する方法。
  57. 前記段階（ｅ）が抵抗加熱工程によって実施される請求項５６に記載の発光ダイオードを製造する方法。
  58. 前記段階（ｅ）が赤外線ランプ加熱工程によって実施される請求項５６に記載の発光ダイオードを製造する方法。
  59. 前記段階（ａ）が水素化物気相エピタキシー工程によって実施される請求項５３に記載の発光ダイオードを製造する方法。
  60. 前記段階（ａ）が有機化合物気相エピタキシー工程によって実施される請求項５３に記載の発光ダイオードを製造する方法。
  61. 前記段階（ａ）が分子線ビームエピタキシー工程によって実施される請求項５３に記載の発光ダイオードを製造する方法。
  62. 前記下部クラッディング層がAlxGayIn1-x-yP層であり、ここで、0≦x≦1，0≦y≦1-xである請求項５３に記載の発光ダイオードを製造する方法。
  63. 前記下部クラッディング層がAlxGayIn1-x-yN層であり、かつ、0≦x≦1，0≦y≦1-xである請求項５３に記載の発光ダイオードを製造する方法。
  64. 前記下部クラッディング層がZnSSe層である請求項５３に記載の発光ダイオードを製造する方法。
  65. 前記下部クラッディング層が少なくともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択された一つによってドープされている請求項６２に記載の発光ダイオードを製造する方法。
  66. 前記下部クラッディング層が少なくともZn,Cd,Be,Mg,Ca及びBaから成るグループから選択された一つによってドープされている請求項６３に記載の発光ダイオードを製造する方法。
  67. 前記ｐ型不純物が少なくともLi,Na,K,N,P及びOから成るグループから選択された一つである請求項６４に記載の発光ダイオードを製造する方法。
  68. 前記基板がエピタキシー準備済みサファイア基板である請求項５３に記載の発光ダイオードを製造する方法。
  69. 前記段階（ｂ）が出力電力560Wの2.45GHzによって実施される請求項５３に記載の発光ダイオードを製造する方法。
  70. 前記活性層が多重量子井戸構造である請求項５３に記載の発光ダイオードを製造する方法。
JP2004113510A 2000-01-27 2004-04-07 低抵抗型化合物半導体材料を形成する方法 Withdrawn JP2004260198A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089101337A TW449931B (en) 2000-01-27 2000-01-27 Manufacturing method of P-type semiconductor with a low resistance coefficient

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000074822A Division JP2001217199A (ja) 2000-01-27 2000-03-16 低抵抗型化合物半導体材料を形成する方法

Publications (1)

Publication Number Publication Date
JP2004260198A true JP2004260198A (ja) 2004-09-16

Family

ID=21658618

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000074822A Pending JP2001217199A (ja) 2000-01-27 2000-03-16 低抵抗型化合物半導体材料を形成する方法
JP2004113510A Withdrawn JP2004260198A (ja) 2000-01-27 2004-04-07 低抵抗型化合物半導体材料を形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000074822A Pending JP2001217199A (ja) 2000-01-27 2000-03-16 低抵抗型化合物半導体材料を形成する方法

Country Status (3)

Country Link
US (2) US6429102B1 (ja)
JP (2) JP2001217199A (ja)
TW (1) TW449931B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4618465B2 (ja) * 2000-04-04 2011-01-26 ソニー株式会社 ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法
JP3285341B2 (ja) 2000-06-01 2002-05-27 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP3466144B2 (ja) * 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法
TW478182B (en) * 2000-11-09 2002-03-01 United Epitaxy Co Ltd Fabrication of light-emitting device
JP2002208541A (ja) * 2001-01-11 2002-07-26 Shiro Sakai 窒化物系半導体装置及びその製造方法
JP3548735B2 (ja) 2001-06-29 2004-07-28 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
DE10223361C1 (de) * 2002-05-25 2003-12-24 Bosch Gmbh Robert Kommutator für Elektromotoren
JP4901115B2 (ja) * 2004-03-04 2012-03-21 昭和電工株式会社 窒化ガリウム系半導体素子
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
WO2008140022A1 (ja) * 2007-05-08 2008-11-20 Tokyo Electron Limited 化合物半導体の熱処理方法及びその装置
KR101362890B1 (ko) * 2007-08-28 2014-02-17 주성엔지니어링(주) 마이크로 웨이브를 이용하는 박막태양전지의 제조방법 및이를 위한 박막 증착 장치
US8058134B2 (en) * 2009-02-19 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Junction profile engineering using staged thermal annealing
JP2011077065A (ja) * 2009-09-29 2011-04-14 Tokyo Electron Ltd 熱処理装置
JP6051901B2 (ja) * 2013-02-05 2016-12-27 豊田合成株式会社 ｐ型ＩＩＩ 族窒化物半導体の製造方法
JP6319111B2 (ja) * 2015-01-15 2018-05-09 豊田合成株式会社 半導体素子の製造方法
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303455A (en) 1980-03-14 1981-12-01 Rockwell International Corporation Low temperature microwave annealing of semiconductor devices
GB2164796B (en) 1981-09-17 1986-11-12 Itt Ind Ltd Semiconductor processing
JPH0669027B2 (ja) * 1983-02-21 1994-08-31 株式会社日立製作所 半導体ウエハの薄膜形成方法
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
US5395794A (en) * 1993-04-22 1995-03-07 Sklyarevich; Vladislav E. Method of treating semiconductor materials
US6177292B1 (en) * 1996-12-05 2001-01-23 Lg Electronics Inc. Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate

Also Published As

Publication number Publication date
TW449931B (en) 2001-08-11
JP2001217199A (ja) 2001-08-10
US20020119587A1 (en) 2002-08-29
US6544868B2 (en) 2003-04-08
US6429102B1 (en) 2002-08-06
US20020068468A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
US7501666B2 (en) Method for forming p-type semiconductor region, and semiconductor element
US5432808A (en) Compound semicondutor light-emitting device
KR100504161B1 (ko) Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
JP2872096B2 (ja) 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法
TW554550B (en) Forming low resistivity p-type gallium nitride
US6429102B1 (en) Method of manufacturing low resistivity p-type compound semiconductor material
Zolper Ion implantation in group III-nitride semiconductors: a tool for doping and defect studies
US4743569A (en) Two step rapid thermal anneal of implanted compound semiconductor
US10685835B2 (en) III-nitride tunnel junction with modified P-N interface
US7041519B2 (en) Method for producing p-type group III nitride compound semiconductor
WO2015190406A1 (ja) 半導体積層構造およびその製造方法
US6911079B2 (en) Method for reducing the resistivity of p-type II-VI and III-V semiconductors
JP3447940B2 (ja) 半導体装置の製造方法
Li et al. Effect of e‐beam irradiation on ap‐n junction GaN light emitting diode
JP3398031B2 (ja) ｐ型ＧａＮ系化合物半導体の製造方法
US20230008120A1 (en) BERYLLIUM DOPED GaN-BASED LIGHT EMITTING DIODE AND METHOD
JP2002544668A (ja) Ｒｔｐ系による化合物半導体中のドーピング剤のｕｖにより支持された活性化
EP1130659A1 (en) Method of manufacturing low resistivity p-type compound semiconductor material
JP2018154553A (ja) ＧａＮ基板
Rostworowski et al. Improving the radiative yield of GaAs by laser annealing
US20020068374A1 (en) Method for manufacturing gallium nitride compound semiconductor element and gallium nitride compound semiconductor element
Postigo et al. Low temperature solid-source molecular-beam epitaxy growth of Al-free quantum well laser diodes using a GaP-decomposition source
KR100595177B1 (ko) 질화물 발광소자 제조방법
CN117013361A (zh) 基于p型氮化镓的欧姆接触生成方法及半导体器件
Northrop et al. Radiative recombination in MBE-prepared epitaxial Si and Si1-xGex layers

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040803

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060131

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20070619