JP2001196383A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来はベース領域及びエミッタ領域をイオン
注入により形成する際のレジストの境界が、露光技術上
酸化膜２８上に存在せねばならない制約があり、合わせ
ずれ等を考慮すると酸化膜の幅を一定限度までしか微細
化できず、従ってベース引出し電極２５も一定限度まで
しか微細化できなかった。本発明はこのような課題を解
決する。 【解決手段】 ＳＯＩ基板上に形成されたバイポーラト
ランジスタにおいて、ベース領域７上に、窒化膜６をマ
スクとしてベース領域７上の酸化膜５をエッチングし
て、エッチングされた領域のみに単結晶層を残して、ベ
ース領域７とほぼ同じ接続面積のベース引き出し電極１
０を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳＯＩ基板上に形
成された横形バイポーラトランジスタに関するものであ
る。

【０００２】

【従来の技術】近年、移動体通信等を目的としたアナロ
グＢｉＣＭＯＳ ＬＳＩの開発が進められているが、な
かでも、低消費電力を目的として、ＳＯＩ基板上にバイ
ポーラトランジスタを形成する技術が注目を浴びてい
る。以下、図面に示すように、従来技術を用いて形成さ
れたＳＯＩ基板上のバイポーラトランジスタの製造方法
を説明する。まず、図９に示すように、シリコン基板２
１、酸化膜２２及びシリコン層２３からなるＳＯＩ基板
上に、シリコン層２３全面にＮ型不純物のイオン注入に
よりＮ型不純物領域２４を形成した後、ポリシリコン２
５を堆積させ、Ｐ型の不純物をイオン注入する。次に、
図１０に示すように、酸化膜２６、及び窒化膜２７を堆
積させた後、リソグラフィによるパターニングとＲＩＥ
を用いて、酸化膜２６、及び窒化膜２７を素子部形成予
定領域に対応した所定の形状に加工する。次に、図１１
に示すように、０．２ｕｍ程度の厚さの酸化膜２８をＣ
ＶＤ法で堆積させた後、リソグラフィによるパターニン
グとＲＩＥを用いて、酸化膜２８を所定の形状に加工す
る。この時、ＲＩＥ条件としては、窒化膜に対して、表
面の窒化膜２７がエッチング除去されないよう注意す
る。

【０００３】次に、図１２に示すように、基板表面に存
在する酸化膜２６、酸化膜２８、及び窒化膜２７をエッ
チングマスクとして、露出されたポリシリコン２５及
び、その下のＮ型不純物領域２４をＲＩＥ法により、エ
ッチング除去する。これにより、エミッタ部、ベース
部、コレクタ部から成るバイポーラ素子形成予定領域を
除く部分のポリシリコン２５がエッチングされる。次
に、図１３に示すように、酸化膜２８をマスクとして、
露出された窒化膜２７及びその下の酸化膜２６をＲＩＥ
法を用いてエッチング除去した後、さらにポリシリコン
２５及びＮ型不純物領域２４の途中までをエッチングす
る。このエッチング除去により、ポリシリコン２５はベ
ース引出し電極２８として最終的に形成される。次に、
図１４に示すように、酸化膜２８上に境界を持つレジス
トパターンをマスクとして、Ｐ型不純物をイオン注入に
より、Ｎ型不純物領域２４中に添加し、ベース領域２９
を形成する。この時、レジストパターンの境界は必ず酸
化膜２８上に存在することが重要であり、レジスト加工
バラツキや合わせずれを考慮して、酸化膜２８の幅を十
分広く取る必要がある。この酸化膜２８の幅がそのまま
ベース引き出し電極２５の幅となる為、ベース引出し電
極２８の幅は酸化膜２８の合わせずれ等を考慮した幅に
ほぼ等しくならざるを得ない。

【０００４】次に、図１５に示されるように、全面に窒
化膜を堆積した後、ＲＩＥを行うことにより、酸化膜２
８の側面に窒化膜から成る側壁３０を形成する。再び、
酸化膜２８上に境界を持つレジストパターンをマスクと
して、Ｎ型不純物をイオン注入により、Ｎ型不純物領域
２４中に添加し、エミッタ領域３１を形成する。次に、
図１６に示すように、リソグラフィによるパターニング
とＮ型不純物のイオン注入を用いて、コレクタ引き出し
領域３２を形成する。次に、図１７に示すように、層間
絶縁膜３３を堆積した後、エミッタ領域３１、Ｐ型ポリ
シリコン２６、コレクタ引き出し領域３２にそれぞれ接
続するコンタクト孔３４を層間絶縁膜３３中に開口し、
さらにコンタクト孔３４にアルミニウムＡｌ、タングス
テンＷ等の金属を埋め込んで、配線３５を形成する。

【０００５】

【発明が解決しようとする課題】以上のような方法で形
成されたＳＯＩ基板上のバイポーラトランジスタは、高
性能、低消費電力なＬＳＩの能動素子として用いること
が可能であるが、次のような問題点があった。すなわ
ち、図１４及び図１５で示しているように、ベース領域
及びエミッタ領域をイオン注入により形成する際のレジ
ストマスクの境界が、必ず本従来例中の酸化膜２８上に
存在せねばならないため、加工バラツキや合わせずれを
考慮すると酸化膜２８の幅を狭くすることには限界があ
った。その為、ベース引き出し電極２５の幅が酸化膜２
８の幅とほぼ等しくなる従来の方法では、ベース部（ベ
ース領域、ベース引き出し領域）とコレクタ部との接触
面積が増大し、ベースコレクタ容量の増大や、コレクタ
抵抗の増大による高周波特性の劣化を引き起こしてい
た。さらに、露光技術が限界を超え、レジストマスクを
確実に酸化膜２８上に形成できなくなる可能性もある。
本発明の目的は、上記課題を解決する半導体装置および
その製造方法により、良好な高周波特性を持つ半導体装
置およびその製造方法を提供することである。

【０００６】

【課題を解決するための手段】本発明の半導体装置の構
造は、半導体基板上に設けられた絶縁層と、前記絶縁層
上に設けられたエミッタ部と、前記エミッタ部に隣接し
て、前記絶縁層上に設けられたベース部と、前記ベース
部に隣接して、前記絶縁層上に設けられたコレクタ部
と、前記ベース部の上面からのエピタキシャル成長層か
ら成るベース引き出し電極と、前記ベース引出し電極上
面の一部に接続された配線とを具備することを特徴とす
る。本発明の半導体装置の製造方法は、半導体基板を形
成する工程と、前記半導体基板上に絶縁膜を形成する工
程と、前記絶縁膜上にシリコン層を形成する工程と、前
記シリコン層に第一導電型の不純物のイオンを注入し、
第一導電型領域を形成する工程と、前記第一導電型領域
上に酸化膜を形成する工程と、前記酸化膜上に窒化膜を
形成する工程と、前記第一導電型領域内のエミッタ部形
成予定領域上の前記酸化膜、前記窒化膜を除去する工程
と、第二導電型の不純物のイオン注入により前記第一導
電型領域内で、かつ前記エミッタ部形成予定領域に隣接
してベース領域を形成する工程と、第一導電型の不純物
のイオン注入により前記エミッタ部形成予定領域にエミ
ッタ領域を形成する工程と、前記ベース領域上の前記酸
化膜を除去する工程と、露出された前記ベース領域上、
エミッタ領域上に第二導電型の単結晶層を形成する工程
と、前記第二導電型の単結晶層をベース領域上方部分を
残して前記エミッタ領域表面が露出するまで除去し、前
記第二導電型の単結晶層をベース引出し電極を形成する
工程と、前記酸化膜、前記窒化膜を除去する工程と、前
記第一導電型領域内に、第一導電型不純物を注入して、
コレクタ引き出し領域を形成する工程とを具備すること
を特徴とする。

【０００７】

【発明の実施の形態】以下、図面を参照しながら本実施
例の半導体装置の製造方法を説明する。まず、図２に示
すように、シリコン基板１、酸化膜２、シリコン層３か
ら成るＳＯＩ基板において、シリコン層３全面にＮ型不
純物のイオン注入によりＮ型不純物領域４を形成した
後、ＣＶＤ法により、酸化膜５、及び窒化膜６を堆積さ
せる。次に、図３に示すように、フォトリソグラフィに
よるパターニングとＲＩＥを用いて、窒化膜６及び酸化
膜５を所定の形状に加工し、その後、エミッタ部形成予
定領域のＮ型不純物領域４の一部を表面に露出させる。
次に、図４に示すように、レジストを剥離した後、酸化
膜５及び窒化膜６をマスクとして、Ｐ型不純物のイオン
注入によりＮ型不純物領域４にベース領域７を形成す
る。ここで、横方向のＰ型不純物の拡散に従って酸化膜
５及び窒化膜６下部にベース領域７は形成する。この
後、酸化膜５及び窒化膜６をマスクとして、Ｎ型不純物
のイオン注入によりエミッタ領域８を形成する。次に、
図５に示すように、ＨＦ系の溶液を用いて選択的に酸化
膜５をベース領域７の上部が露出する位置まで窒化膜６
を残してエッチングする。この為、ベース領域７表面が
露出する。

【０００８】ここで、酸化膜５はベース領域７を超えて
エッチングがされるという条件でエッチングされる。な
お、ベース領域７を超えてコレクタ領域となるＮ不純物
型領域４までエッチングされても構わないが、ベース領
域７上部のエッチングを完全に行うことが目的であり、
従ってベース領域７上部が完全にエッチングされる程度
のオーバーエッチングが条件である。次に、図６に示す
ように、選択エピタキシャル成長技術を用いて、露出さ
れたベース領域７、及びエミッタ領域８上にボロンＢを
約１Ｅ１８程度含むＰ型単結晶層９を成長させる。次
に、図７に示すように、窒化膜６をマスクとしたＲＩＥ
により、エミッタ領域８上のＰ型単結晶層９をエッチン
グ除去する。この時、窒化膜６に上表面が保護されて、
ベース領域７上に残存したＰ型単結晶層９が残る。この
Ｐ型単結晶層９は、ベース引き出し電極１０として用い
られる。次に、図８に示すように、酸化膜５、窒化膜６
を除去した後、リソグラフィによるパターニングとＮ型
不純物のイオン注入を用いて、Ｎ型不純物領域４中にコ
レクタ引き出し領域１１を形成する。なお、図２乃至図
８までのいずれの工程においても、Ｎ型不純物領域４を
バイポーラトランジスタの形成予定領域となるように不
要な部分を除去する。

【０００９】次に、図１に示されるように、層間絶縁膜
１２を堆積させる。その後、エミッタ領域８、ベース引
き出し電極１０、およびコレクタ引き出し領域１１の各
部分上方の層間絶縁膜１２上のコンタクトホール形成予
定領域以外にレジストを形成する。この後、ＲＩＥ等の
除去手段により、コンタクト孔１３を開口し、コンタク
ト孔１３内にアルミニウムＡｌ、タングステンＷ等の金
属を堆積して、配線１４を形成する。ここで、ベース引
出し電極１０の上部面積については、ベース引出し電極
１０上にコンタクトホール孔１３が充分に開口できるだ
けの面積を持つことが条件である。なお、露光技術の限
界等で、ベース引出し電極１０上面より大きな開口部を
形成しなければならない場合は、ベース引き出し電極１
０上面が露出する程度の深さまで、エミッタ領域８、ベ
ース引き出し電極１０、およびコレクタ引き出し領域１
１上方に、エッチングによりベース引出し電極１０上面
より大きな開口部を形成し、ベース引出し電極１０の上
面が露出した状態で、一度エッチングを止める。この
後、露出したベース引出し電極１０の上面部のみマスク
をして、エミッタ領域８、およびコレクタ引き出し領域
１１上方の層間絶縁膜１２を更にエッチング除去し、エ
ミッタ領域８、およびコレクタ引き出し領域１１を露出
させる。

【００１０】こうして、露光技術が限界に達し、合わせ
ずれの影響が無視できなくなった場合でも、充分な開口
部が形成できる。次に、図１に示されるように、シリコ
ン基板１上の酸化膜２が形成される。この酸化膜２上に
ベース領域７が存在し、また、ベース領域７の一方側に
隣接してエミッタ領域８が存在する。また、ベース領域
７他方側にはコレクタ部（Ｎ型不純物領域４およびコレ
クタ引き出し領域１１）が存在する。さらにベース領域
７上に配置されたベース領域７の上部面積とほぼ同等の
接続面積を持つベース引き出し電極１０が配置される。
ここで、ベース領域７の上部面積以下のベース引き出し
電極１０はベース領域７に接続している。更に、ベース
引出し電極１０とコレクタ部４が接続することはなく、
或は接触面積が少ない為、バイポーラトランジスタのベ
ース・コレクタ容量及びコレクタ抵抗が低減し、高周波
特性が改善される。以上詳述したように本実施例の製造
方法によれば、ベース領域7を形成してベース上部面積
を決定した後、ベース領域7上部の酸化膜５のみをエッ
チング除去して、ベース引出し電極形成予定領域を形成
しているので、単一物質のエッチングであり、従ってエ
ッチングの制御性に優れる。

【００１１】また、工程上ベース引き出し電極１０の幅
を決定していた絶縁膜が不用になることで、工程数の削
減が可能になる。更に、露光技術にベース引き出し電極
１０の幅が依存しないので、より一層の微細化が可能に
なる。また、ベース引き出し電極１０の形成に際して、
ベース領域７の上部面積と、ベース引出し電極１０の接
続面積の接触部分を、従来よりも大幅に増やすことが可
能である。また、ベース引き出し電極１０の接続面積を
従来技術に比べて狭くすることが可能となる。

【００１２】

【発明の効果】本発明によれば、ＳＯＩ基板上の横形バ
イポーラトランジスタにおいて、ベース領域上部にほぼ
一致する接続面積をもつベース引出し電極を形成するこ
とができ、従来技術で形成されたトランジスタに比べ
て、ベース引出し電極の微細化が可能となる。また、本
発明の製造方法によれば、ベース引出し領域の形成工程
は、ベース領域を形成して上部面積を決定した後、ベー
ス領域上部の酸化膜のみをエッチング除去するので、単
一物質のエッチングであり、従ってエッチングの制御性
に優れる。また、工程上ベース引き出し電極の面積を決
定していた絶縁膜が不用になることで、工程数の削減が
可能になる。

【図面の簡単な説明】

【図１】本発明における実施例の半導体装置の製造方法
の一工程を示す断面図である。

【図２】本発明における実施例の半導体装置の製造方法
の一工程を示す断面図である。

【図３】本発明における実施例の半導体装置の製造方法
の一工程を示す断面図である。

【図４】本発明における実施例の半導体装置の製造方法
の一工程を示す断面図である。

【図５】本発明における実施例の半導体装置の製造方法
の一工程を示す断面図である。

【図６】本発明における実施例の半導体装置の製造方法
の一工程を示す断面図である。

【図７】本発明における実施例の半導体装置の製造方法
の一工程を示す断面図である。

【図８】本発明における実施例の半導体装置の製造方法
の一工程を示す断面図である。

【図９】従来技術における半導体装置の製造方法の一工
程を示す断面図である。

【図１０】従来技術における半導体装置の製造方法の一
工程を示す断面図である。

【図１１】従来技術における半導体装置の製造方法の一
工程を示す断面図である。

【図１２】従来技術における半導体装置の製造方法の一
工程を示す断面図である。

【図１３】従来技術における半導体装置の製造方法の一
工程を示す断面図である。

【図１４】従来技術における半導体装置の製造方法の一
工程を示す断面図である。

【図１５】従来技術における半導体装置の製造方法の一
工程を示す断面図である。

【図１６】従来技術における半導体装置の製造方法の一
工程を示す断面図である。

【図１７】従来技術における半導体装置の製造方法の一
工程を示す断面図である。

【符号の説明】

１シリコン基板 ２酸化膜 ３シリコン層 ４Ｎ型不純物領域 ５酸化膜 ６窒化膜 ７ベース領域 ８エミッタ領域 ９Ｐ型単結晶層 １０ベース引き出し電極 １１コレクタ引き出し領域 １２層間絶縁膜 １３コンタクト孔 １４配線

Claims (2)

【特許請求の範囲】
1. 【請求項１】半導体基板上に設けられた絶縁層と、 前記絶縁層上に設けられたエミッタ部と、 前記エミッタ部に隣接して、前記絶縁層上に設けられた
   ベース部と、 前記ベース部に隣接して、前記絶縁層上に設けられたコ
   レクタ部と、 前記ベース部の上面からのエピタキシャル成長層から成
   るベース引き出し電極と、 前記ベース引出し電極上面の一部に接続された配線とを
   具備することを特徴とする半導体装置。
2. 【請求項２】半導体基板を形成する工程と、 前記半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上にシリコン層を形成する工程と、 前記シリコン層に第一導電型の不純物のイオンを注入
   し、第一導電型領域を形成する工程と、 前記第一導電型領域上に酸化膜を形成する工程と、 前記酸化膜上に窒化膜を形成する工程と、 前記第一導電型領域内のエミッタ部形成予定領域上の前
   記酸化膜、前記窒化膜を除去する工程と、 第二導電型の不純物のイオン注入により前記第一導電型
   領域内で、かつ前記エミッタ部形成予定領域に隣接して
   ベース領域を形成する工程と、 第一導電型の不純物のイオン注入により前記エミッタ部
   形成予定領域にエミッタ領域を形成する工程と、 前記ベース領域上の前記酸化膜を除去する工程と露出さ
   れた前記ベース領域上、エミッタ領域上に第二導電型の
   単結晶層を形成する工程と、 前記第二導電型の単結晶層をベース領域上方部分を残し
   て前記エミッタ領域表面が露出するまで除去し、前記第
   二導電型の単結晶層をベース引出し電極を形成する工程
   と、 前記酸化膜、前記窒化膜を除去する工程と、 前記第一導電型領域内に、第一導電型不純物を注入し
   て、コレクタ引き出し領域を形成する工程とを具備する
   半導体装置の製造方法。