JP2001126474A5 - - Google Patents

Download PDF

Info

Publication number
JP2001126474A5
JP2001126474A5 JP1999300322A JP30032299A JP2001126474A5 JP 2001126474 A5 JP2001126474 A5 JP 2001126474A5 JP 1999300322 A JP1999300322 A JP 1999300322A JP 30032299 A JP30032299 A JP 30032299A JP 2001126474 A5 JP2001126474 A5 JP 2001126474A5
Authority
JP
Japan
Prior art keywords
clock signal
output
internal clock
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1999300322A
Other languages
English (en)
Japanese (ja)
Other versions
JP2001126474A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP30032299A priority Critical patent/JP2001126474A/ja
Priority claimed from JP30032299A external-priority patent/JP2001126474A/ja
Publication of JP2001126474A publication Critical patent/JP2001126474A/ja
Publication of JP2001126474A5 publication Critical patent/JP2001126474A5/ja
Pending legal-status Critical Current

Links

JP30032299A 1999-10-22 1999-10-22 半導体集積回路装置 Pending JP2001126474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30032299A JP2001126474A (ja) 1999-10-22 1999-10-22 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30032299A JP2001126474A (ja) 1999-10-22 1999-10-22 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2001126474A JP2001126474A (ja) 2001-05-11
JP2001126474A5 true JP2001126474A5 (https=) 2005-06-09

Family

ID=17883392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30032299A Pending JP2001126474A (ja) 1999-10-22 1999-10-22 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2001126474A (https=)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507875B1 (ko) 2002-06-28 2005-08-18 주식회사 하이닉스반도체 지연고정루프에서의 클럭분주기 및 클럭분주방법
JP2004110906A (ja) 2002-09-17 2004-04-08 Renesas Technology Corp 半導体記憶装置
JP3942537B2 (ja) 2002-12-06 2007-07-11 エルピーダメモリ株式会社 半導体集積回路装置
US7969816B2 (en) 2009-08-26 2011-06-28 Spansion Llc Memory device

Similar Documents

Publication Publication Date Title
JP3993717B2 (ja) 半導体集積回路装置
JP4504581B2 (ja) リング遅延とカウンタを利用したレジスタ制御遅延固定ループ
CN101106370B (zh) 时钟控制方法及其控制电路
JP4376081B2 (ja) クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法
US7446586B2 (en) Pulse generator
TWI363496B (en) Delayed locked loop circuit
JP2002290214A (ja) デューティーサイクル補正回路
JP2001068650A5 (https=)
JP2001339280A (ja) タイミング差分割回路と信号制御方法及び装置
JP2010213308A (ja) 遅延固定ループ回路の遅延ライン部及び遅延固定ループ回路におけるクロック信号の遅延固定方法
TW202333456A (zh) 自適應時鐘工作週期控制器
TW200400696A (en) Clock divider and method for dividing clock signal in DLL circuit
CN103795375B (zh) 占空比调整电路及其方法
CN117897911A (zh) 自适应时钟占空比控制器
JP3851113B2 (ja) デスキュー回路を有するクロック生成器
JPH08148982A (ja) 半導体集積回路
JP2001126474A5 (https=)
CN102420593B (zh) 多相位时钟信号发生电路
JP4902903B2 (ja) 高速の半導体メモリ装置のデータ入力バッファリング方法及び装置
JP2003163592A (ja) 位相比較器およびそれを用いたクロック発生回路
JP3945894B2 (ja) 半導体装置及び信号入力状態検出回路
KR100321732B1 (ko) 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프
Sung et al. Low power clock generator based on an area-reduced interleaved synchronous mirror delay scheme
JPH11110062A (ja) クロック制御回路
TW202207625A (zh) 基於使用上升邊緣延遲的相位頻率檢測器的倍頻器