JP2001077710A - 無線送信装置 - Google Patents

無線送信装置

Info

Publication number
JP2001077710A
JP2001077710A JP2000220083A JP2000220083A JP2001077710A JP 2001077710 A JP2001077710 A JP 2001077710A JP 2000220083 A JP2000220083 A JP 2000220083A JP 2000220083 A JP2000220083 A JP 2000220083A JP 2001077710 A JP2001077710 A JP 2001077710A
Authority
JP
Japan
Prior art keywords
frequency
signal
divider
oscillator
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000220083A
Other languages
English (en)
Inventor
Patrick Savelli
パトリツク・サベツリ
Vassiliki Nikolopoulou
バシリキ・ニコロプル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2001077710A publication Critical patent/JP2001077710A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/408—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency the transmitter oscillator frequency being identical to the receiver local oscillator frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
    • H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Details Of Aerials (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】 【課題】 必要な局部発振器の数を減らし、雑音の問題
を解決できる無線送信装置を提供する。 【解決手段】 送信装置において、電圧制御発振器３の
調整ループ２内に、変調器４とフラクショナル周波数デ
ィバイダ１６とが組み入れられる。このようにして、分
割係数がより低いディバイダを使用することによって生
じる雑音低減に関連する雑音低減の利点を得ることがで
きる。フラクショナルディバイダは、例においては、実
施されるフラクショナル分割に対応する時間的割合ｋ、
ｍ−ｋに応じて、順番に、異なるディバイダ１７−１９
を選択することによって得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、主に携帯電話機の
分野で使用可能な無線送信装置に関するものである。た
だし、他の使用も考えられる。本発明の目的は、それら
の構成を簡略化することによって装置の価格を下げるこ
とにある。
【０００２】
【従来の技術】特に携帯電話機を製作するために、共通
の一組の局部発振器から無線送受信回路を構成する方法
が知られている。このようにして、通常、２つまたは３
つの局部発振器を有する装置が知られている。たとえ
ば、第一の中間局部発振器によって発生される、たとえ
ばおよそ１００ＭＨｚの中間周波数信号は、遷移局部発
振器によって発生する信号と比較される。この比較は位
相比較であり、いずれかの信号、あるいは両方の信号
が、位相比較の前にそれらの周波数を分割される。
【０００３】位相比較器からの信号は、送信発振器とし
て使用される第３の発振器を電圧制御するのに使用され
る。中間周波数のための局部発振器及び遷移周波数のた
めの局部発振器の好ましくは一方は、固定周波数信号を
生じ、他方は可変周波数信号を発生するのに対して、電
圧制御される局部発振器は、周波数が比較信号に応じて
変化する信号を発生する。この変化は、周波数アジリテ
ィ（ａｇｉｌｉｔｅ）をつくりだし、１つの送信または
受信フレームから次のフレームまで、伝送チャネルの周
波数ホッピングを行なうために、携帯電話機の分野で活
用される。具体的な考えを与えると、９００ＭＨｚのＧ
ＳＭの分野及び１８００ＭＨｚのＤＣＳの分野におい
て、選択されるチャネルは２００ＫＨｚの幅を有する。
中間周波数信号及びループ信号の周波数の分割によっ
て、装置の周波数アジリティを得ることができる。
【０００４】このような従来の装置には複数の特徴があ
る。まず第一に双帯域と呼ばれる携帯電話機、すなわち
ＧＳＭ９００ＭＨｚ帯域と同時にＤＣＳ１８００ＭＨｚ
帯域において作動することができる携帯電話機を製作す
る必要から、局部発振器の数を倍にせざるを得ないとい
うことが起きる。そのため、特別な配慮をしない限り、
６つの局部発振器を有する装置になることもあり得る。
したがってこのような装置のコストは、非常に高いもの
となるであろう。さらに、位相比較器からの信号によっ
て第３の局部発振器を調整するという原理は、調整が安
定し発散することがないようにするために、ループフィ
ルタの存在を必要とする。ループは、必然的に位相比較
器と電圧制御発振器との間に配置されたこのようなフィ
ルタを有するが、このループはさらに、ほぼ同じ大きさ
であったとしても、フィルタのカットオフ周波数とは少
し異なるカットオフ周波数をともなう低域通過伝達関数
をもたらす、分配されたフィルタリング特性を有する。
【０００５】ループのこのカットオフ周波数の選択は、
重要なパラメータである。というのも、その周波数が低
くなればなるほどループは安定するが、反対に、周波数
アジリティのため必要となる周波数ポッピングの際の急
速な状態変化がよりできなくなる。さらに、ループ内に
入力される前に信号を変調したい場合には、フィルタが
ＧＭＳＫ変調を通すのに狭すぎないという条件において
のみ、そうした変調が可能である。したがって、妥協が
必要となる。さらに、ループ内に、第３の局部発振器の
信号と、第２の局部発振器の信号とを組み合わせる混合
器が存在することによって、混合雑音が発生し、その雑
音はループ内を伝わり、雑音を発生する第３の局部発振
器からの信号の送信時に影響を与える。搬送波に近い周
波数の雑音は、ループによってフィルタリングされる
が、高調波はフィルタリングされない。その上、フィル
タは、位相比較器の比較周波数の高調波成分を減衰させ
る。したがって、フィルタにとっての妥協が必要であ
る。この妥協は、より早く切替を行なうためのループ帯
域の増加と、雑音のそれら成分を取り除くためのループ
帯域の減少とに相当するものである。
【０００６】当然のことながら、こうした送信器は、搬
送波信号しか送信しない。送信器は、変調信号によって
変調された搬送波信号を送信するためのものである。送
信された搬送波信号の形で変調に変調信号を導入するた
めに、いくつかの解決策が考えられる。
【０００７】第１の解決策は、位相比較器に供給する前
に、変調信号によって、中間周波数信号を変調するとい
うものである。この方法の欠点は、多くの数の局部発振
器が必要となるという点である。局部発振器は、送信装
置を備えた集積回路上に組み入れることができないの
で、構造は複雑になり必要な場所も大きくなる。さらに
局部発振器は、かなり費用のかかる回路である。
【０００８】他の解決策では、搬送波の変調が、調整ル
ープ内で行われる。その方法では、送信周波数を作り出
す第３の局部発振器と、遷移周波数を作り出す第２の発
振器との間に変調器が配置される。このような変調器
は、原則的に、非線形回路に基づいて製作される混合器
を有する。それら非線形回路は、変調を生じることに加
えて、かなりの雑音を生じるという欠点をもつ。さら
に、変調を通すためのループの帯域を増加する必要性
が、雑音をあまりフィルタリングできなくし、送信器の
位相誤差を増大させてしまう。この雑音は、周波数アジ
リティのために必要なディバイダの存在によって一層大
きくなる。発生した雑音は、ループの分割係数が大きく
なればなるほど強くなる。このようにして、中間周波数
信号に匹敵する、およそ２００ＫＨｚの周波数の信号を
発生するためには、９０００または４５００で分割する
ディバイダが知られている。
【０００９】
【発明が解決しようとする課題】本発明は、必要な局部
発振器の数を減らすと同時に、この雑音の問題を解決す
ることを目的とする。
【００１０】
【課題を解決するための手段】これら２つの目的は、周
波数を下げることを可能にする係数の大きなループのデ
ィバイダまたは混合器の代わりに、比較器において、周
波数がこのように分割された第１の信号と、好ましくは
従来の技術におけるよりも高い周波数である中間周波数
をもつ第２の信号とを比較することを可能にするフラク
ショナルディバイダ（ｄｉｖｉｓｅｕｒｓ ｆｒａｃｔ
ｉｏｎｎａｉｒｅｓ）を取付けることによって、同時に
また簡単に得られる。その結果、とりわけ適切な場合に
おいては、唯一つの局部発振器のみを使用すればよく、
中間周波数発振器は、特に送信装置を有するより一般的
な集積回路ですでに入手可能な、とりわけ１３ＭＨｚの
非常に安定なクロックによって、まったく単純に構成さ
れる。
【００１１】第二に、本発明の解決策は、周波数を分割
する前に調整ループ内で送信信号を直接的に変調するこ
とによって、変調指数の分割を必要としない。このよう
な分割は、変調信号の前置増幅を必要とするかもしれな
い。その結果、システムのデジタル部分の分解能が自動
的に低下し、したがって処理回路及び制御用の論理回路
が簡略化される。
【００１２】さらに、このようなフラクショナルディバ
イダは、分割係数の整数部分に関連する雑音のみを発生
する。したがって、この雑音は、大きな係数をともなう
ディバイダによって生じる雑音よりもはるかに小さくな
る。その割合はおよそ１／３０である。そのことから、
ループ内に存在するおよそ２００ＫＨｚのカットオフ周
波数を有する低域通過フィルタの存在は、残留雑音を除
去するのに十分となり、規格の制約条件を満たすことが
可能になる。そのため、ループ帯域の増加は、雑音性能
を犠牲にして行なわれるわけではない（位相誤差が増大
しない）。本発明の合成装置によって、ループ帯域のよ
り大きな幅を保つことができ、そのことは、周波数アジ
リティのために必要になる周波数ホッピングの際に、よ
り大きな切替またはホッピング速度を得ることができる
ので有利である。
【００１３】したがって、本発明は、位相調整ループ内
に、送信信号を発生する電圧制御された発振器と、この
送信信号を変調信号によって変調し、変調された信号を
発生するための変調器と、第１の入力において変調され
た信号を表す信号を受けとり、第２の入力では中間周波
数の基準信号を受けとる位相比較器とを有する無線送信
装置であって、調整ループが、変調器と比較器との間に
配置されたフラクショナル周波数ディバイダを備えるこ
とを特徴とする装置を対象とする。
【００１４】添付の図面を参照して、以下に説明するこ
とで本発明がより明らかになるだろう。図面はあくまで
例示的なものにすぎず、本発明を限定するものではな
い。
【００１５】
【発明の実施の形態】図１は、無線送信装置１を示して
いる。この装置は、調整ループ２を備える。ループ２
は、主に、電圧制御される発振器３を有する。例とし
て、発振器３は、たとえばＤＣＳ規格による送信に適す
るために、およそ１８００ＭＨｚの信号を発生すること
ができる発振器である。ただし、周波数範囲が、好まし
くは、９００ＭＨｚ（ＧＳＭ規格に対応）、１９００Ｍ
Ｈｚ（ＰＣＳ規格に対応）、さらにそれ以上の周波数、
すなわちＵＭＴＳ規格に対応する２２００ＭＨｚという
帯域において送信できるような発振器を対象とすること
もできる。ループ２はまた、変調器４を備える。変調器
４は、送信時に、発振器３によって発生される信号を変
調するのに役立つ。
【００１６】このために、従来通り、変調器４は第１の
移相器５を有し、この第１の移相器５は、発振器の信号
に加えて、π／２位相がずれた信号を供給できるように
移相を与える。このようにして入手可能な２つの信号
は、それぞれ２つの混合器６及び７の第１の入力に印加
され、それら混合器は各々、その第２の入力で、従来の
技術において知られているＩ及びＱと呼ばれる変調信号
を受け取る。混合器６及び７の出力は、信号Ｉ及びＱに
よって変調された発振器３からの信号を発生する加算器
８の２つの入力に接続される。加算器８の出力は、位相
比較器９に接続される。
【００１７】比較器９は、第１の入力１０において加算
器８からの信号を受けとり、第２の入力１１において発
生器１２によって発生される中間周波数基準信号を受け
とる。好ましくは、以下に説明するように、発生器１２
は、本発明による送信装置が実施される集積回路の例に
おいては、非常に安定した１３ＭＨｚのクロックであ
り、このクロックはまた、一般的な処理回路の作動時間
を調整するのに使用される。そのため、発生器１２のた
めのこのような局部発振器は、特別に製作する必要はな
い。
【００１８】回路１が送信回路であるために、さらに、
この回路は従来通り、発振器３の出力において、パワー
増幅器１３に接続され、この増幅器は出力においてデュ
プレクサ１４を介して、すなわち単純な送受信切替器を
介して、送信アンテナ１５に接続される。
【００１９】本発明の本質的な特徴によれば、変調器４
と比較器９との間に、フラクショナル周波数ディバイダ
１６が配置される。概略的に見ると、このフラクショナ
ルディバイダ１６は、例においては、それぞれ係数Ｎの
整数部分によって、または異なる係数Ｎ＋１さらにはＮ
＋２または他の係数の他の整数部分によって、加算器８
からの信号を倍増させることができる１組の基本ディバ
イダ１７、１８、さらには１９を有する。一定期間中
に、係数Ｎによって、さらに他の期間中に、係数Ｎ＋１
によって変調器４からの信号の分割が行なわれたなら
ば、平均周波数がこれら２つの整数分割の結果生じる周
波数の中間であるような信号が得られることがわかるだ
ろう。したがって、フラクショナル分割（ｄｉｖｉｓｉ
ｏｎ ｆｒａｃｔｉｏｎｎａｉｒｅ）が行なわれたこと
になる。平均周波数に等しくなるように作られる瞬間的
な周波数のために、切替の周期がかなり短くされる。実
際に、これら切替周波数は、比較器９と発振器３との間
に配置された低域通過フィルタ２０の低域カットオフ周
波数と同じ大きさである、ループ２の低域カットオフ周
波数より高くなる。これらの切替は、一方では、アンテ
ナ１５によって送信される無線信号２２の周波数Ｆ０に
関するデータ情報ＤＦ０と、他方ではクロック信号ｈと
を受け取る制御回路２１によってつくりだされる。クロ
ック信号ｈは、たとえば５または１０であるＭで分割す
るディバイダ２３を介して、発生器１２から得ることが
できる。信号ｈの周波数は、クロック１２の信号の周波
数と、ループ２すなわちフィルタ２０のカットオフ周波
数との間に位置する。
【００２０】以下に、説明を簡単にするために、フラク
ショナルディバイダ１６の作動の数字化した例を示す。
【００２１】フラクショナルディバイダ１６は、発振器
３によって発生される１８００ＭＨｚ信号から、クロッ
ク１２によって発生される信号に匹敵する１３ＭＨｚ信
号を発生させなければならない。必要な分割係数は、１
３８の整数部分と小数部分とを有する。さらに、規格の
必要条件にしたがって、発振器３の周波数アジリティを
可能にするために、２００ＫＨｚの周波数ホッピングを
つくりださなければならない。１３ＭＨｚの比較信号か
ら始めて、１３ＭＨｚを６５で分割することによって、
２００ＫＨｚの帯域が得られる。これらの条件におい
て、フラクショナルディバイダは、１３８＋ｋ／６５の
値の係数で分割を行なうことが可能である。この係数は
以下のように記すことができる。
【００２２】
【数１】 つまり、
【００２３】
【数２】 この式において、ｎは、周波数ホッピングの増分用に、
すなわちこの場合には、１３ＭＨｚから始めて２００Ｋ
Ｈｚで、望ましいチャネルの幅を得るために、クロック
発生器１２によって生じる中間周波数Ｆｉの値を分割し
なければならない係数を示している。この式において、
Ｎは、発生される周波数Ｆ０と中間周波数Ｆｉとの比の
整数部分を示す。実際に、制御回路２１は、基本ディバ
イダを使用し、たとえばｋ期間中にループ内でＮで分割
する基本ディバイダ１７を使用し、ｍ−ｋ期間中には他
の基本ディバイダを使用する。事実、Ｎ、Ｎ＋１、Ｎ＋
２の値を有する分割係数を備える同一ディバイダを使用
することができる。周期ｍは、信号ｈの周波数の逆数で
ある。場合によっては、周波数ホッピングはクロック信
号１２の周波数の整数部分を越えて拡張し、１３９すな
わちＮ＋１で分割する基本ディバイダを、１４０すなわ
ちＮ＋２で分割する基本ディバイダ、さらにはＩを整数
とするとＮ＋Ｉで分割する基本ディバイダで置き換える
こともできる。
【００２４】回路２１の作動の説明を簡単にするため
に、信号ｈの発振レートで、ディバイダ１７の各ｍ−ｋ
回作動ごとにディバイダ１８をｋ回作動させ、以下同様
に続くと想像することができる。ｍ回の作動において、
ディバイダ１８のｋ回の作動が、ディバイダ１７のｍ−
ｋ回の作動と組み合わされた、他の実施形態も可能であ
る。ループフィルタの存在によって、特にフィルタ２０
の存在によって、フラクショナル周波数Ｆ０は、その周
波数で安定する発振器３によって得られる。このフラク
ショナル分割の利点は、発生される雑音が、ディバイダ
１７に関連する雑音であれ、ディバイダ１８に関連する
雑音であれ、いずれの場合にも小さいことである。他の
利点は、高い周波数Ｆｉによって、周波数の獲得がより
迅速に行なわれるという点である。そのことから、フィ
ルタ２０は、より高いカットオフ周波数、たとえば２０
０ＫＨｚより高い周波数をもつことができる。
【００２５】さらに、本発明において与えられる回路に
よって、受信回路の単一発振器として、電圧制御された
単一発振器３を使用することも可能である。その結果、
このような受信回路は、復調器２５を有し、その復調器
の混合器２６及び２７は、第１の入力において、アンテ
ナ１５によって受信され、デュプレクサ１４によって選
択され、さらに低雑音前置増幅器２８によって前置増幅
された無線信号を受けとる。混合器２６及び２７の第２
の入力においては、局部発振器３によって発生された信
号、または移相器２９においてπ／２位相がずれた信号
を受けとる。
【００２６】その場合、切替え装置３０が、発振器３の
調整ループの中で、これまで見てきたように、変調器
４、もしくは短絡結線３１を選択させるようにすること
もできる。他の方法はまた、変調器４を使用するが、信
号Ｉ及びＱが一定の値、たとえばＱ＝０及びＩ＝０を有
することからなる。このようにして、ループ２は、変調
していない純周波数Ｆ０で安定信号を送信する。その場
合、切替器３０を省略することができる。
【００２７】変調器４及び２５は、それぞれ、デジタル
・アナログ及びアナログ・デジタル変換回路３２に接続
される。これらの変換回路は、従来の方法で、受信機信
号処理回路３３、または従来タイプの送信機位相累積回
路３４に接続される。これらの回路はすべて、さらにプ
ログラムメモリを有する、ここでは符号で表されている
マイクロプロセッサ３５によって制御される。マイクロ
プロセッサ３５は、制御バスにおいて回路２１の制御命
令ＤＦ０と、送信から受信への使用切替命令Ｃ、あるい
は逆のそういった命令を発生することができる。命令Ｃ
は、切替器３０に与えられるものである。マイクロプロ
セッサ３５はまた、特に携帯電話機の範囲内で、周波数
ホッピング及び同期化の必要条件を満たすための送信装
置の調整に対応する処理命令Ｔを発生する。
【図面の簡単な説明】
【図１】本発明に合致した無線送信装置を示す図であ
る。
【符号の説明】
１ 無線送信装置 ２ 調整ループ ３ 電圧制御発振器 ４ 変調器 ５、２９ 移相器 ６、７、２６、２７ 混合器 ８ 加算器 ９ 比較器 １０ 比較器の第１の入力 １１ 比較器の第２の入力 １２ 発生器 １３ パワー増幅器 １４ デュプレクサ １５ 送信アンテナ １６ フラクショナルディバイダ １７、１８、１９ 基本ディバイダ ２０ 低域通過フィルタ ２１ 制御回路 ２５ 復調器 ２８ 前置増幅器 ３０ 切替器 ３１ 短絡結線 ３２ 変換回路 ３３ 信号処理回路 ３４ 累積回路 ３５ マイクロプロセッサ Ｉ、Ｑ 変調信号

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 位相調整ループ（２）において、送信信
    号（２２）を発生する電圧制御された発振器（３）と、
    変調信号（Ｉ、Ｑ）によって送信信号を変調し、変調さ
    れた信号を発生するための変調器（４）と、第１の入力
    （１０）において変調された信号を表す信号を受け取
    り、第２の入力（１１）において中間周波数（Ｆｉ）の
    基準信号を受け取る位相比較器（９）とを有する無線送
    信装置（１）であって、調整ループが、変調器と比較器
    との間に置かれたフラクショナル周波数ディバイダ（１
    ６）を有することを特徴とする装置。
  2. 【請求項２】 調整ループが、変調器とフラクショナル
    周波数ディバイダとの間、及び発振器とフラクショナル
    周波数ディバイダとの間に接続された切替器（３０）を
    有することを特徴とする請求項１に記載の装置。
  3. 【請求項３】 フラクショナル周波数ディバイダが、整
    数（Ｎ、Ｎ＋１）で分割をする一式の周波数基本ディバ
    イダ（１７−１９）と、これらの基本ディバイダを順番
    に（ｋ、ｍ−ｋ）選択させるための回路（２１）とを有
    することを特徴とする請求項１または２に記載の装置。
  4. 【請求項４】 基本ディバイダが、ユニットごとに異な
    る分割係数を有することを特徴とする請求項３に記載の
    装置。
  5. 【請求項５】 選択回路が、中間周波数（Ｆｉ）と、比
    較器と発振器との間に配置された低域通過フィルタ（２
    ０）のカットオフ周波数との間の中間クロック（ｈ）
    で、基本ディバイダを順番に選択することを特徴とする
    請求項３または４に記載の装置。
  6. 【請求項６】 低域通過フィルタが、２００ＫＨｚより
    高いカットオフ周波数を有することを特徴とする請求項
    ５に記載の装置。
  7. 【請求項７】 基準信号の周波数が１３ＭＨｚであるこ
    とを特徴とする請求項１から６のいずれか一項に記載の
    装置。
  8. 【請求項８】 受信器と、送信及び受信において交互に
    使用される電圧制御された単一発振器とを有することを
    特徴とする請求項１から７のいずれか一項に記載の装
    置。
JP2000220083A 1999-07-22 2000-07-21 無線送信装置 Withdrawn JP2001077710A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9909536 1999-07-22
FR9909536A FR2796792B1 (fr) 1999-07-22 1999-07-22 Dispositif d'emission radioelectrique

Publications (1)

Publication Number Publication Date
JP2001077710A true JP2001077710A (ja) 2001-03-23

Family

ID=9548414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000220083A Withdrawn JP2001077710A (ja) 1999-07-22 2000-07-21 無線送信装置

Country Status (9)

Country Link
US (1) US6754474B1 (ja)
EP (1) EP1071250B1 (ja)
JP (1) JP2001077710A (ja)
CN (1) CN1282189A (ja)
AT (1) ATE300140T1 (ja)
AU (1) AU4871600A (ja)
CA (1) CA2314823A1 (ja)
DE (1) DE60021315T2 (ja)
FR (1) FR2796792B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3828076B2 (ja) * 2001-02-21 2006-09-27 旭化成マイクロシステム株式会社 通信装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449250A (en) * 1981-12-21 1984-05-15 Motorola, Inc. Radio-frequency synthesizer for duplex radios
GB8313616D0 (en) * 1983-05-17 1983-06-22 Marconi Instruments Ltd Signal generators
US4816774A (en) * 1988-06-03 1989-03-28 Motorola, Inc. Frequency synthesizer with spur compensation
DE69026151T2 (de) * 1989-07-08 1996-08-22 Plessey Semiconductors Ltd Frequenzsynthesizer
US5038117A (en) * 1990-01-23 1991-08-06 Hewlett-Packard Company Multiple-modulator fractional-N divider
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
US5111162A (en) * 1991-05-03 1992-05-05 Motorola, Inc. Digital frequency synthesizer having AFC and modulation applied to frequency divider
US5128633A (en) * 1991-07-08 1992-07-07 Motorola, Inc. Multi-loop synthesizer
US5533056A (en) * 1993-05-05 1996-07-02 National Semiconductor Corporation Data encoder/decoder for data transceiver
US5337024A (en) * 1993-06-22 1994-08-09 Rockwell International Corporation Phase locked loop frequency modulator using fractional division
FI105247B (fi) * 1994-11-14 2000-06-30 Nokia Mobile Phones Ltd Menetelmä ja kytkentä radiopuhelimen taajuuksien muodostamiseksi
US5790601A (en) * 1995-02-21 1998-08-04 Hughes Electronics Low cost very small aperture satellite terminal
JP3388527B2 (ja) * 1995-03-06 2003-03-24 日本電信電話株式会社 分数ｎ分周器およびこれを用いた分数ｎ周波数シンセサイザ
US5995812A (en) * 1995-09-01 1999-11-30 Hughes Electronics Corporation VSAT frequency source using direct digital synthesizer
US5900785A (en) * 1996-11-13 1999-05-04 Ericsson Inc. System and method for offsetting load switching transients in a frequency synthesizer
US5903194A (en) * 1997-08-05 1999-05-11 Rockwell Science Center, Inc. Digital phase modulation of frequency synthesizer using modulated fractional division
SE510523C2 (sv) * 1997-09-11 1999-05-31 Ericsson Telefon Ab L M Radiokommunikationsenhet och radiotelefon innefattande radiokommunikationsenhet
US6141394A (en) * 1997-12-22 2000-10-31 Philips Electronics North America Corporation Fractional-N frequency synthesizer with jitter compensation
US6452909B1 (en) * 1998-07-24 2002-09-17 Texas Instruments Israel Ltd. Time division duplex transceiver utilizing a single oscillator
FR2798019B1 (fr) * 1999-08-26 2002-08-16 Cit Alcatel Synthetiseur de frequences a boucle de phase

Also Published As

Publication number Publication date
AU4871600A (en) 2001-01-25
EP1071250B1 (fr) 2005-07-20
CN1282189A (zh) 2001-01-31
EP1071250A1 (fr) 2001-01-24
US6754474B1 (en) 2004-06-22
FR2796792B1 (fr) 2001-10-12
DE60021315D1 (de) 2005-08-25
DE60021315T2 (de) 2006-04-20
FR2796792A1 (fr) 2001-01-26
ATE300140T1 (de) 2005-08-15
CA2314823A1 (fr) 2001-01-22

Similar Documents

Publication Publication Date Title
JP3200184B2 (ja) 無線装置用のシンセサイザ
JP2526847B2 (ja) ディジタル方式無線電話機
US9692443B2 (en) Circuit and method
US7920835B2 (en) FM transmitter
US20090268916A1 (en) Fm transmitter
JP2806059B2 (ja) 位相同期ループシンセサイザ
JP3369480B2 (ja) 無線回路装置
US6973136B2 (en) Radio communications apparatus
JPH1093475A (ja) 複合システム共用端末
US7269228B2 (en) Non-coherent frequency shift keying transmitter using a digital interpolation synthesizer
JP2001077710A (ja) 無線送信装置
JP2004538709A (ja) デジタル送信用の低減された周波数源を有するマルチバンドトランシーバ
WO2004002098A1 (ja) 無線通信装置
KR20020000895A (ko) 통신 시스템
JP3825317B2 (ja) フェーズロックループおよび直交位相変調器の両方を用いたｆｍ変調器
JP3556917B2 (ja) 周波数シンセサイザ
JP3390379B2 (ja) 送信機及びプログラムを記憶した記憶媒体
JPH05259934A (ja) 送受信装置
JP2003018231A (ja) デジタル変調送信機
JP3286889B2 (ja) 無線電話機
JP2000013256A (ja) 送信回路
JPH11355138A (ja) Ｐｌｌ回路及びそれを用いた無線通信端末装置
JP3287959B2 (ja) 送受信装置
JPH1141134A (ja) 可変レート無線機
JP2006180165A (ja) Ｐｌｌシンセサイザ及びこれを用いたマルチバンド無線機

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002