JP3825317B2 - フェーズロックループおよび直交位相変調器の両方を用いたfm変調器 - Google Patents

フェーズロックループおよび直交位相変調器の両方を用いたfm変調器 Download PDF

Info

Publication number
JP3825317B2
JP3825317B2 JP2001502224A JP2001502224A JP3825317B2 JP 3825317 B2 JP3825317 B2 JP 3825317B2 JP 2001502224 A JP2001502224 A JP 2001502224A JP 2001502224 A JP2001502224 A JP 2001502224A JP 3825317 B2 JP3825317 B2 JP 3825317B2
Authority
JP
Japan
Prior art keywords
signal
frequency
loop modulator
generating
conversion loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001502224A
Other languages
English (en)
Other versions
JP2003501928A (ja
Inventor
シュバルツ アレクサンダー
Original Assignee
アナログ デバイスズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ デバイスズ インコーポレイテッド filed Critical アナログ デバイスズ インコーポレイテッド
Publication of JP2003501928A publication Critical patent/JP2003501928A/ja
Application granted granted Critical
Publication of JP3825317B2 publication Critical patent/JP3825317B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0983Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock

Landscapes

  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、無線周波数通信システム用の送信器の分野に関し、特に定常包絡線変調システムを含む送信器に関する。
【0002】
【従来の技術】
無線通信システムがますます普及するにつれて、より安価でしかもスペクトル的に明瞭な、定常(コンスタント:constant)包絡線(エンベロープ:envelope)変調システムを備えた無線周波数(RF)送信器に対する要求が高まっている。高品質RF送信器は通常、比較的高価なコンポーネントを含んでいる。例えば、表面弾性波(SAW)フィルタ等の帯域通過フィルタは優れた性能を示すが、比較的高価である。また多くの用途において、より電力消費の小さい送信器が求められている。送信器はまた、移動通信用グローバルシステム(GSM)やデジタルセルラーシステム(DCS)等、複数の変調方式のいずれにも対応できることが望ましい。
【0003】
変換(トランスレーション:translation)ループ変調器を含む定常包絡線変調システムは、比較的安価にフィルタリングが行なえる回路を提供することで知られる。変換ループ変調器は一般に、送信アンテナに接続された出力発振器と通信するフィードバックループを含む。与えられた中心周波数に出力信号がロックされる可能性があるため、フィードバックループは回路自身が帯域通過フィルタリングを行なうことを許す。
【0004】
従来方式の変換ループ変調システムを図1に示す。システム10は直交位相変調回路12、位相比較器回路14、出力アンテナ(図示せず)に接続された電圧制御発振器(VCO)16、フィードバックカプラ17、およびフィードバック経路18を含む。変調および伝送される情報を表わす入力信号を直交位相変調器のIおよびQチャネルに印加することができる。基準信号の位相や角度を調整するために入力信号を変調することができる。この位相情報は位相比較器回路14により電圧信号に変換され、その電圧信号は続いてVCO16により周波数信号に変換される。フィードバック経路18はVCO16を与えられた中心周波数に同期(ロック)させるためのフェーズロックループを提供する。
【0005】
従来より送信回路は、システムに入り込むスプリアス信号(例:雑信号だけでなく調波(高調波:harmonics)も)の発生を抑えるように設計すべきであることが知られている。特定の状況下で、あるスプリアス信号の発生源を予測することは極端に難しく、またそれをシミュレーションするのはほとんど不可能である。この問題に対処するために、図1に示す送信器回路は、対象とする帯域からあらゆるノイズを除去するように周波数プランが調整できるように柔軟に設計すべきであると従来考えられてきた。
【0006】
例えば、特定の状況下で、回路を修正する最も簡単な方法は、位相比較器回路内の電圧制御発振器20またはフィードバック経路内の電圧制御発振器22のどちらかの周波数を調整することであろう。2個の別々の発振器を利用することにより、それぞれ互いに独立に調整できるため、ノイズを削減するための調整が容易になる。さらに、調和振動関係にならないよう周波数を選択できるため、発振器が調波スプリアス信号を生成する可能性が最小限に抑えられる。
【0007】
【発明が解決しようとする課題】
しかし残念なことに、ある種の発信器はかなり高価である。例えば、シンセサイザで構成されるある種の発振器回路は非常に安定した出力信号を生成するが、比較的高価である。比較的高価なフィルタの使用を避けることも求められている。
【0008】
従って、安価でしかも効率的な定常包絡線変調システムが求められている。さらに、スペクトル的に効率が良く、しかも製造コストが小さい変換ループ変調器が求められている。
【0009】
【課題を解決するための手段】
本発明は、比較的安価でしかもスペクトル的に明瞭な性能を発揮する変換ループ変調器を提供する。一実施の形態において、1個のVCOのみを用いて、フィードバック経路用および位相比較器回路用の両方の基準信号を生成する、本発明の変換ループ変調器は、変調した情報を表わす少なくとも1個の入力信号を受信する入力変調装置を含む。入力変調装置はまた、フィードバック信号を受信し、入力信号およびフィードバック信号に応答する中間変調信号を生成する。変調器はまた、中間変調信号および基準信号を受信し、中間変調信号および基準信号に応答する出力送信信号を生成する比較装置を含む。変調器はまた、出力送信信号および基準信号に接続されたフィードバック回路を含む。フィードバック回路はまた、入力変調装置に接続されていて、出力送信信号および基準信号に応答するフィードバック信号を生成する。
【0010】
上記の詳細説明は添付図面を参照することにより、さらによく理解されよう。
【0011】
【発明の実施の形態】
図2に示すように、本発明の実施の形態のシステム30は、2個のミキサ32、34を含む直交ミキサ回路、位相シフト(移相)装置36、加算装置38、および帯域通過フィルタ40を含む。第一のミキサ32への一つの入力信号はIチャネル(または同相(インフェーズ:In-Phase)チャネル)入力変調信号であり、もう一方は位相シフトを伴なわないフィードバック信号64である。ミキサ32の出力信号は加算装置38に接続されている。第二のミキサ34への一つの入力信号はQチャネル(または直交チャネル)入力変調信号であり、もう一方は位相シフト装置36が生成した位相シフトフィードバック信号である。他の実施の形態において、位相シフトのさまざまな組合わせを用いて入力信号の直交変調を実現することができる。ミキサ34の出力とミキサ32の出力を加算装置38で組み合わせて合成信号を生成することができる。この合成信号は帯域通過フィルタ40によりフィルタリングされて直交変調信号が生成される。直交変調信号は位相比較器回路に接続される。
【0012】
図2に示す実施の形態の位相比較器回路は、周波数m分周器42、位相比較装置44、周波数n分周器46、および低域通過フィルタ48を含む。直交変調信号は周波数m分周器42に入力される。位相比較装置は周波数m分周器42の出力から1個の入力を受信し、周波数n分周器46の出力からもう1個の入力を受信する。位相比較装置44の出力は低域通過フィルタ48に接続されていて、低域通過フィルタ48の出力は出力VCO50に接続されている。VCO50は送信器出力信号を生成し、また電力増幅器(図示せず)およびアンテナ(図示せず)に接続されている。
【0013】
図に示すように、VCO50の出力信号経路内に配置されたカプラ51によりフィードバック信号がフィードバック回路に送られる。フィードバック回路は逓減(ダウンコンバータ)ミキサ52および帯域通過フィルタ54を含む。逓減ミキサ52の一つの入力は出力VCO50の出力信号であり、もう一方の入力信号は局部発振器信号56である。逓減ミキサ52の出力は帯域通過フィルタ54に接続されていて、帯域通過フィルタ54の出力はフィードバック信号64を与える。逓減ミキサ52の機能は、ループ内でさらに処理するために、出力信号の周波数を中間周波数に変換することである。
【0014】
逓減ミキサ52に入力された局部発振器信号56はまた、周波数n分周器46に入力される。一実施の形態において、この信号56は、分数n周波数シンセサイザ58、ループフィルタ60、およびVCO62により生成され、これらすべてはフィードバックループ構成の中で接続されている。特に、分数n周波数シンセサイザの出力は帯域通過フィルタ経由でVCO62に接続されている。VCO62の出力は局部発振器信号56を生成し、この出力信号は分数n周波数シンセサイザへフィードバックされる。従って本発明は、1個のVCOのみがフィードバック回路内の位相比較器回路と逓減ミキサの両方に発振器信号を送るようにする。これは構成要素を慎重に選択することで実現される。
【0015】
上記回路により、送信器出力信号(RFOUT)は局部発振器の周波数に関係するようにできる。特に、発明者らはミキサの高側と低側の出力(積)に関心があり、それが逓減器(ダウンコンバータ)である故に、差分出力(ミキサのプロダクトとしての差)IF=|RF−LO|に注目する。従ってGSMの場合、RFLO/n=(RFLO−RFOUT /mであり、ここにRFLO−RFOUTは高側差分出力である。RFOUTについて解いたRFOUT=RFLO(1−m/n)からRFLO=RFOUT /(1−m/n)を得る。DCSの場合、RFLO/n=(RFOUT−RFLO)/mであり、ここにRFOUT−RFLOは低側差分出力である。RFOUTについて解いたRFOUT=RFLO 1+m/n)からRFLO=RFOUT (1+m/n)を得る。mとnの値は、送信器出力信号がGSMの場合900MHz、DCSの場合1800MHz付近となるように選ばれてよい。これはDCSの場合RFOUT=RFLO+RFIF、GSMの場合RFOUT=RFLO−RFIFであることにより成り立つ。ここに、RFIFは、直交変調器へのフィードバック信号である中間周波数信号の周波数である。
【0016】
動作過程において、位相比較器44の出力は、同一周波数の2個の入力信号間の位相差に応答する直流電圧を与える。例えば、位相比較器44への入力信号のそれぞれの周波数は225MHzであってよい。m=2かつn=6であるならば、周波数m分周器42への入力信号の周波数は450MHz、周波数n分周器46への入力信号の周波数は1350MHzでなければならない。GSMの場合、送信発振器が生成した出力信号の周波数は900MHzとなる。この信号は送信器アンテナ(図示せず)へ出力される。これらの値m、nについて、GSMの場合RFLO=3/2RFOUT、DCSの場合RFLO=3/4RFOUTである。
【0017】
出力信号はまた、R入力として逓減ミキサ52に接続されている。局部発振器入力信号の周波数は1350MHzとなる。ミキサは2個の入力信号の周波数の差および和の周波数を有する信号を生成するため、ミキサ52の出力は2個の信号を生成し、そのうち1個の周波数は2250MHz、もう1個の周波数は450MHZである。例えば、2個の正弦関数の積sin(α)×sin(β)は1/2cos(α−β)−1/2cos(α+β)に等しい。従って出力側で生成された2個の周波数はF1+F2およびF1−F2となる。2250MHzの信号はフィルタ54でフィルタリングされ、直交変調器回路は周波数450MHzのフィードバック信号を受信する。
【0018】
IおよびQを制御することにより、m分周器42に入力された450MHz信号の位相(または角度)を正確に制御することができる。例えば、Q入力に0ボルト、I入力に1ボルトを印加すると、分周器回路に送られる信号は角度が0度の450MHz信号となる。Q入力に0ボルト、I入力に−1ボルトを印加すると、直交出力信号は角度が180度の450MHz信号となる。Q入力に1ボルト、I入力に0ボルトを印加すると、出力信号は角度が90度の450MHz信号となる。Q入力に−1ボルト、I入力に0ボルトを印加すると、出力信号は角度が−90度の450MHz信号となる。IおよびQ入力を構成することにより、450MHz信号の角度を完全に調整することができる。
【0019】
従って直交変調器はRF出力信号の変調を行なう。位相比較器の出力は入力信号同士の差の周波数を有する信号だけでなく、入力信号の和の周波数を有する信号を生成する。和周波数(450MHz)の信号はフィルタ48でフィルタリングされ、直流信号(0MHz)が電圧制御発振器へ入力され、同発振器は次いでアンテナ向けに出力信号を生成する。フィルタ48はまた、システム内で発生する可能性がある他のあらゆるノイズをフィルタリングすることが特に重要な機能である。
【0020】
VCO62を適当に選択することにより、フィルタ40、48、54、および周波数分周器42、46の値、ならびに変換ループ変調器回路が本発明の目的を達成すべく提供される。他の実施の形態において、mとnの値は異なっていてもよい。本発明により、性能特性を特段劣化させることなく、変換ループ変調器回路内で発振器を1個取り除くことができる。
【0021】
図3に示すように、本発明の変換ループ変調器を含む送信器/受信器システムは分数n周波数シンセサイザ70、低域通過ループフィルタ72、および出力が局部発振器信号76であるVCO74を含む。図に示すように、局部発振器信号76は分数n周波数シンセサイザへフィードバックされ、発振器回路のフィードバック経路内のダウンコンバータミキサ80へ入力され、位相比較器の周波数n分周器82へ入力される。位相比較器部はまた、周波数m分周器84、位相比較器兼チャージポンプ装置86、および帯域通過フィルタ88を含む。
【0022】
フィルタ88の出力は一対のVCO90、92に接続され、それぞれ次に増幅器94、96に接続され、最終的には出力アンテナに接続されている。発振器出力を各出力経路間で交換することにより2種類の送信標準で動作することができる。選択される2種の送信標準は、例えばGSMとDCS等、各種の標準のどれでもよい。
【0023】
フィードバック経路はVCO対90、92のいずれか一方の出力からの入力信号を交互に受信するマッチングまたはスイッチング装置を含む。装置100の出力は逓減ミキサ80への入力として送られる。ミキサ80の出力は帯域通過フィルタ102経由で直交変調器要素へフィードバック信号として接続されている。図に示すように、直交変調器要素はIおよびQチャネルミキサ104、106、位相シフト装置108、加算装置110、および帯域通過フィルタ112を含む。
【0024】
図3の変換ループ変調器の動作は、図2に示す実施の形態を参照しながら述べた動作と同様である。しかし、図3のシステムの局部発振器出力信号76はまた、図3のシステム受信器回路にも送られる。特に、局部発振器信号76は周波数分周器114(例:3分割)経由で、ミキサ116、別の周波数分周器118(例;4分割)、VCO120、および低域通過ループフィルタ122を含む発振器ループに接続されている。VCO120の出力はまた、2個の信号受信経路のそれぞれに、例えば1個がGSM、もう1個がDCSシステムという具合に接続されている。
【0025】
アンテナ98からの第一の信号受信経路は、帯域通過フィルタ124(例:SAW)および増幅器126経由で、一対のミキサ128、130を含む直交復調回路と、例えばVCO120発振器信号の0度および90度位相シフトを行なう位相シフト装置132に接続されている。アンテナ98からのその他の信号経路も同様に一対のミキサ138、140に接続される帯域通過フィルタ134(例:SAW)および増幅器136を含む。第二の信号経路の直交要素は、VCO120の発振器信号を2分周した周波数を有する信号を各ミキサ138、140に提供する周波数分周器142(例:2分割)を含む。
【0026】
ミキサ128、138の出力は、位相比較器144へ送られ、同比較器は低域通過フィルタ146経由で増幅器148に接続されてIチャネル受信器出力を提供する。ミキサ130、140の出力は位相比較器150へ送られ、同比較器は低域通過フィルタ152経由で増幅器154に接続されてQチャネル受信器出力を提供する。
【0027】
動作過程において、発振器74が生成した基準信号は送信器の位相比較器回路、送信器のダウンコンバータミキサ、および受信器回路の周波数分周器114へ送られる。ループ発振器回路は基準信号を用いて、受信器回路の直交復調器向けの受信器基準信号を生成する。図に示すように、受信器基準信号は、Iチャネル信号を生成するために0度および90度の位相シフトを受けて用いられ、Qチャネル信号を生成するために周波数分周器142と合わせて用いられる。
【0028】
本発明の概念と範囲から逸脱すること無く、上記の実施の形態にさまざまな変更や改良を加えることが可能であることを当業者は理解されよう。
【図面の簡単な説明】
【図1】 従来方式の変換ループ変調器の機能ブロック図である。
【図2】 本発明による変換ループ変調器の一実施の形態の機能ブロック図である。
【図3】 本発明の別の実施の形態による変換ループ変調器を組み込んだ送受信システムの機能ブロック図である。

Claims (18)

  1. 第一周波数における第一動作モードと第二周波数における第二動作モードとを有する通信システムにおける送信回路用の変換ループ変調器であって、
    変調される情報を表わす少なくとも1個の入力信号を受信し、フィードバック信号を受信し、前記入力信号および前記フィードバック信号に応答する中間変調信号を生成するための入力変調手段と、
    前記中間変調信号および LO の周波数の基準信号を受信し、前記中間変調信号に応答する OUT の周波数の出力送信信号を生成するための比較器手段であって、mにより除算する関数を有する第一周波数分周装置と、nにより除算する関数を有する第二周波数分周装置と、を備え、前記第一動作モードにおいてはF LO =F OUT /(1+m/n)であり前記第二動作モードにおいてはF LO =F OUT /(1−m/n)である比較器手段と、
    前記出力送信信号と、前記基準信号と、さらに前記入力変調手段に接続されていて、前記出力送信信号および前記基準信号に応答する前記フィードバック信号を生成するためのフィードバック回路を含むことを特徴とする変換ループ変調器。
  2. 前記変換ループ変調器はさらに、前記基準信号を生成するための基準ループ変調器を含むことを特徴とする、請求項1に記載の変換ループ変調器。
  3. 前記変換ループ変調器において、前記基準ループ変調器は分数n周波数シンセサイザを含むことを特徴とする、請求項2に記載の変換ループ変調器。
  4. 前記変換ループ変調器において、前記第二周波数分周装置の入力ポートは前記基準信号に接続され、前記第二周波数分周装置の出力ポートは位相比較装置に接続されていることを特徴とする、請求項に記載の変換ループ変調器。
  5. 前記変換ループ変調器において、前記第一周波数分周装置の入力ポートは前記中間変調信号に接続され、前記第一周波数分周装置の出力ポートは位相比較装置に接続されていることを特徴とする、請求項に記載の変換ループ変調器。
  6. 前記変換ループ変調器において、前記フィードバック回路は、前記出力送信信号に接続された第一入力ポートと、前記基準信号に接続された第二入力ポートと、前記フィードバック信号に接続された出力ポートを含むミキサ装置を含むことを特徴とする、請求項1に記載の変換ループ変調器。
  7. 前記変換ループ変調器において、前記基準信号は前記ミキサ装置に直接接続されていることを特徴とする、請求項に記載の変換ループ変調器。
  8. 第一周波数における第一動作モードと第二周波数における第二動作モードとを有する通信システムにおける送信回路用の変換ループ変調器であって、
    変調される情報を表わす少なくとも1個の入力信号を受信し、フィードバック信号を受信し、前記入力信号および前記フィードバック信号に応答する直交変調信号を生成するための直交変調手段と、
    前記直交変調信号および LO の周波数を有する基準信号を受信し、前記直交変調信号および前記基準信号に応答する位相比較器信号を生成するための位相比較器手段であって、mにより除算する関数を有する第一周波数分周装置と、nにより除算する関数を有する第二周波数分周装置と、を備える位相比較器手段と、
    前記位相比較器信号を受信し、前記位相比較器信号に応答する出力送信信号を生成するための発振器手段であって、前記出力送信信号が、前記第一動作モードにおいてはF LO =F OUT /(1+m/n)であり前記第二動作モードにおいてはF LO =F OUT /(1−m/n )である周波数F OUT をもつ、発振器手段と、
    前記出力送信信号と、前記基準信号と、さらに前記直交変調手段に接続されていて、前記出力送信信号および前記基準信号に応答する前記フィードバック信号を生成するためのフィードバック回路を含むことを特徴とする変換ループ変調器。
  9. 前記変換ループ変調器はさらに、前記基準信号を生成するための基準ループ変調器を含むことを特徴とする、請求項に記載の変換ループ変調器。
  10. 前記変換ループ変調器において、前記基準ループ変調器は分数n周波数シンセサイザを含むことを特徴とする、請求項に記載の変換ループ変調器。
  11. 前記変換ループ変調器において、前記第二周波数分周装置の入力ポートは前記基準信号に接続され、前記第二周波数分周装置の出力ポートは位相比較装置に接続されていることを特徴とする、請求項に記載の変換ループ変調器。
  12. 前記変換ループ変調器において、前記第一周波数分周装置の入力ポートは前記中間変調信号に接続され、前記第一周波数分周装置の出力ポートは位相比較装置に接続されていることを特徴とする、請求項に記載の変換ループ変調器。
  13. 前記変換ループ変調器において、前記フィードバック回路は、前記出力送信信号に接続された第一入力ポートと、前記基準信号に接続された第二入力ポートと、前記フィードバック信号に接続された出力ポートを含むミキサ装置を含むことを特徴とする、請求項に記載の変換ループ変調器。
  14. 前記変換ループ変調器において、前記基準信号は前記ミキサ装置に直接接続されていることを特徴とする、請求項13に記載の変換ループ変調器。
  15. 第一周波数における第一動作モードと第二周波数における第二動作モードとを有する通信システムにおける送信回路用の変換ループ変調器であって、
    変調される情報を表わす少なくとも1個の入力信号を受信し、フィードバック信号を受信し、前記入力信号および前記フィードバック信号に応答する直交変調信号を生成するための直交変調手段と、
    前記直交変調信号を受信し、前記直交変調信号に応答する第一周波数分周信号を生成するための第一周波数分周手段であって、mにより除算する関数を可能にする第一周波数分周手段と、
    LO の周波数を有する基準信号を受信し、前記基準信号に応答する第二周波数分周信号を生成するための第二周波数分周手段であって、nにより除算する関数を可能にする第二周波数分周手段と、
    前記第一周波数分周信号および前記第二周波数分周信号を受信し、前記第一および第二周波数分周信号に応答する位相比較器信号を生成するための位相比較器手段と、
    前記位相比較器信号を受信し、前記位相比較器信号に応答する、前記第一動作モードにおいてはF LO =F OUT /(1+m/n)であり、前記第二動作モードにおいてはF LO =F OUT /(1−m/n)であるF OUT の周波数をもつ出力送信信号を生成するための発振器手段と、
    前記出力送信信号と、前記基準信号と、さらに前記直交変調手段に接続されていて、前記出力送信信号および前記基準信号に応答する前記フィードバック信号を生成するためのフィードバック回路を含むことを特徴とする変換ループ変調器。
  16. 前記変換ループ変調器はさらに、前記基準信号を生成するための基準ループ変調器を含むことを特徴とする、請求項15に記載の変換ループ変調器。
  17. 前記変換ループ変調器において、前記第一動作モードにおける出力送信信号の周波数は約1800MHzであることを特徴とする、請求項15に記載の変換ループ変調器。
  18. 前記変換ループ変調器において、前記第二動作モードにおける出力送信信号の周波数は約900MHzであることを特徴とする、請求項15に記載の変換ループ変調器。
JP2001502224A 1999-06-03 2000-06-02 フェーズロックループおよび直交位相変調器の両方を用いたfm変調器 Expired - Fee Related JP3825317B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/325,099 US7236541B1 (en) 1999-06-03 1999-06-03 Translation loop modulator
US09/325,099 1999-06-03
PCT/US2000/015280 WO2000076058A1 (en) 1999-06-03 2000-06-02 Fm modulator using both a pll and a quadrature phase modulator

Publications (2)

Publication Number Publication Date
JP2003501928A JP2003501928A (ja) 2003-01-14
JP3825317B2 true JP3825317B2 (ja) 2006-09-27

Family

ID=23266434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001502224A Expired - Fee Related JP3825317B2 (ja) 1999-06-03 2000-06-02 フェーズロックループおよび直交位相変調器の両方を用いたfm変調器

Country Status (4)

Country Link
US (1) US7236541B1 (ja)
EP (1) EP1103097A1 (ja)
JP (1) JP3825317B2 (ja)
WO (1) WO2000076058A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290255C (zh) * 2001-02-16 2006-12-13 模拟设备股份有限公司 射频发射机和接收机电路
TW578387B (en) 2002-10-31 2004-03-01 Mediatek Inc Phase-lock loop applying in wireless communication system and method thereof
US7817977B1 (en) * 2005-05-26 2010-10-19 Qualcomm Incorporated Configurable signal generator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958186A (en) * 1975-03-10 1976-05-18 Motorola, Inc. Wideband phase locked loop transmitter system
US4021757A (en) 1976-04-08 1977-05-03 Rca Corporation Phase lock-loop modulator using an arithmetic synthesizer
US5130670A (en) * 1991-08-01 1992-07-14 Hewlett-Packard Company Phase-locking circuit for swept synthesized source preferably having stability enhancement circuit
US5130676A (en) 1991-09-06 1992-07-14 Motorola, Inc. Phase locked loop frequency synthesizer with DC data modulation capability
US5313173A (en) * 1993-04-26 1994-05-17 Ericsson Ge Mobile Communications Inc. Quadrature modulated phase-locked loop
US5511236A (en) 1993-12-07 1996-04-23 National Semiconductor Corporation Half duplex RF transceiver
US5966055A (en) * 1997-02-14 1999-10-12 Lucent Technologies, Inc. Phase-shift modulation of a direct antenna-driving VCO
DE19743275A1 (de) 1997-09-30 1999-04-08 Siemens Ag Sender zum Erzeugen eines hochfrequenten Sendesignals
DE19743207C1 (de) * 1997-09-30 1999-03-25 Siemens Ag Sender zum Erzeugen eines hochfrequenten Sendesignals
US6208875B1 (en) * 1998-04-08 2001-03-27 Conexant Systems, Inc. RF architecture for cellular dual-band telephones
US6157271A (en) * 1998-11-23 2000-12-05 Motorola, Inc. Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor

Also Published As

Publication number Publication date
US7236541B1 (en) 2007-06-26
WO2000076058A1 (en) 2000-12-14
EP1103097A1 (en) 2001-05-30
JP2003501928A (ja) 2003-01-14

Similar Documents

Publication Publication Date Title
US6766178B1 (en) RF architecture for cellular multi-band telephones
US6118984A (en) Dual conversion radio frequency transceiver
US20050164733A1 (en) Multi-band radio signal transmitter/receiver
US6560297B1 (en) Image rejection downconverter for a translation loop modulator
US6785518B2 (en) Transmitter and receiver circuit for radio frequency signals
GB2312107A (en) Multiband receiver and quadrature demodulator with selectable local oscillator
EP1219019A1 (en) Local oscillator apparatus for radio frequency communication systems
US20070149143A1 (en) Local oscillation frequency generation apparatus and wireless transceiver having the same
US7978789B2 (en) Frequency shift keying modulator and applications thereof
US6137995A (en) Circuit and method of generating a phase locked loop signal having an offset reference
US6973136B2 (en) Radio communications apparatus
US6912376B1 (en) Mobile phone transceiver
CA2771958C (en) Unified frequency synthesizer for direct conversion receiver or transmitter
JP3825317B2 (ja) フェーズロックループおよび直交位相変調器の両方を用いたfm変調器
US7398074B2 (en) Integrated transceiver circuit with low interference production and sensitivity
JP3828077B2 (ja) 周波数変換回路および通信装置
JP3993573B2 (ja) 複数の無線システムに対応可能な無線通信装置
EP1183785A1 (en) Communication system with frequency modulation and with a single local oscillator
GB2325362A (en) Transceiver which uses transmission signal as local oscillator for reception
JP2919328B2 (ja) 変調回路
US6754474B1 (en) Radio transmission system
JPH11355138A (ja) Pll回路及びそれを用いた無線通信端末装置
JP3801493B2 (ja) 局部発振器を用いた送受信装置
JPH08167918A (ja) 通信装置
JPH0884092A (ja) 送受信装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040614

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060629

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees