JP2001053819A - 位相回転エラーを補償するための位相検出装置 - Google Patents
位相回転エラーを補償するための位相検出装置Info
- Publication number
- JP2001053819A JP2001053819A JP2000186452A JP2000186452A JP2001053819A JP 2001053819 A JP2001053819 A JP 2001053819A JP 2000186452 A JP2000186452 A JP 2000186452A JP 2000186452 A JP2000186452 A JP 2000186452A JP 2001053819 A JP2001053819 A JP 2001053819A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- outputs
- multiplexer
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Measuring Phase Differences (AREA)
Abstract
(57)【要約】
【課題】 位相雑音の強さに応じて決定領域を調節する
ことにより位相回転エラーを軽減した位相検出器を提供
する。 【解決手段】 直交位相変調信号の位相回転エラーを補
償する位相検出装置であって、Ｉチャネル信号及びＱチ
ャネル信号からエラー信号を出力する位相検出手段と、
上記Ｉチャネル信号を所定ビットだけシフトして出力す
るシフト手段と、外部からの選択信号に応じて上記所定
ビットだけシフトされた多数のＩチャネル信号のいずれ
か一つを出力する第１マルチプレックシング手段と、上
記第１マルチプレックシング手段からの出力信号と上記
Ｑチャネル信号を減算した値を出力する減算手段と、上
記減算手段の減算値と基準値とを比較する比較手段と、
上記比較手段の出力信号を論理和演算する論理和ゲート
と、上記論理和ゲート出力信号に応じて上記位相検出手
段からのエラー信号又は基準値を出力する第２マルチプ
レックシング手段とを含む。
ことにより位相回転エラーを軽減した位相検出器を提供
する。 【解決手段】 直交位相変調信号の位相回転エラーを補
償する位相検出装置であって、Ｉチャネル信号及びＱチ
ャネル信号からエラー信号を出力する位相検出手段と、
上記Ｉチャネル信号を所定ビットだけシフトして出力す
るシフト手段と、外部からの選択信号に応じて上記所定
ビットだけシフトされた多数のＩチャネル信号のいずれ
か一つを出力する第１マルチプレックシング手段と、上
記第１マルチプレックシング手段からの出力信号と上記
Ｑチャネル信号を減算した値を出力する減算手段と、上
記減算手段の減算値と基準値とを比較する比較手段と、
上記比較手段の出力信号を論理和演算する論理和ゲート
と、上記論理和ゲート出力信号に応じて上記位相検出手
段からのエラー信号又は基準値を出力する第２マルチプ
レックシング手段とを含む。
Description
【０００１】
【発明が属する技術分野】本発明は、直交位相変調にお
ける搬送波再生回路内の位相検出器に関するものであ
り、特に雑音による位相回転エラーを補償する位相検出
器に関するものである。
ける搬送波再生回路内の位相検出器に関するものであ
り、特に雑音による位相回転エラーを補償する位相検出
器に関するものである。
【０００２】
【従来の技術】図１は、一般的な直交位相変調（quadra
ture phase-shift keying）信号空間を示すフェーズ図
（phase diagram）である。
ture phase-shift keying）信号空間を示すフェーズ図
（phase diagram）である。
【０００３】図１は、復調器（demodulator）で受信さ
れたデータを２次元信号空間に表現したフェーズ図であ
り、復調器で受信されたデータに局部発振器で生成され
た搬送周波数と同じ周波数を有するコサイン波を乗算器
により乗じて得られた値である同位相成分信号（in-pha
se component signal、以下Ｉチャネル信号という）、
及び復調器で受信されたデータに上記コサイン波から位
相遷移器により生成されたサイン波を乗算器により乗じ
て得られた値である直交位相成分信号（quadrature com
ponent signal、以下Ｑチャネル信号という）を座標平
面上に表示し、上記Ｉチャネル信号及びＱチャネル信号
の相対的な誤差の程度によって直線でＩ−Ｑ座標上に表
示される。
れたデータを２次元信号空間に表現したフェーズ図であ
り、復調器で受信されたデータに局部発振器で生成され
た搬送周波数と同じ周波数を有するコサイン波を乗算器
により乗じて得られた値である同位相成分信号（in-pha
se component signal、以下Ｉチャネル信号という）、
及び復調器で受信されたデータに上記コサイン波から位
相遷移器により生成されたサイン波を乗算器により乗じ
て得られた値である直交位相成分信号（quadrature com
ponent signal、以下Ｑチャネル信号という）を座標平
面上に表示し、上記Ｉチャネル信号及びＱチャネル信号
の相対的な誤差の程度によって直線でＩ−Ｑ座標上に表
示される。
【０００４】上記伝送された直交位相変調信号の決定過
程を説明すると、上記同位相成分信号及び直交位相成分
信号が'０'より大きいか、又は小さいかの如何で信号決
定をする。
程を説明すると、上記同位相成分信号及び直交位相成分
信号が'０'より大きいか、又は小さいかの如何で信号決
定をする。
【０００５】しかし、上記直交位相変調信号の決定で、
位相がφである元の信号（Ｉ+ｊＱ=ｅｘｐ（ｊφ））が
位相がθである雑音信号（Ｉ＋ｊＱ=ｅｘｐ（−ｊ
θ））の影響を受けた場合、原点を中心に位相がθだけ
回転した信号（Ｉ＋ｊＱ=ｅｘｐ（ｊ（φ−θ））を受
信することになって位相回転による信号決定にエラーが
発生し得るし、一度信号決定が誤った場合には、復旧す
る方法がなく、ビットエラー確率（bit error rate、Ｂ
ＥＲ）が大きくなり復調器の性能低下を誘発する。
位相がφである元の信号（Ｉ+ｊＱ=ｅｘｐ（ｊφ））が
位相がθである雑音信号（Ｉ＋ｊＱ=ｅｘｐ（−ｊ
θ））の影響を受けた場合、原点を中心に位相がθだけ
回転した信号（Ｉ＋ｊＱ=ｅｘｐ（ｊ（φ−θ））を受
信することになって位相回転による信号決定にエラーが
発生し得るし、一度信号決定が誤った場合には、復旧す
る方法がなく、ビットエラー確率（bit error rate、Ｂ
ＥＲ）が大きくなり復調器の性能低下を誘発する。
【０００６】上記の説明から分かるように、受信された
信号は、元の信号と雑音信号とが混在しているため、従
来の復調器の再生回路では、上記位相雑音によりデータ
の位相が元来の値から若干変動することになり、これに
よって決定境界線附近の値は他の値に決定され得る。
信号は、元の信号と雑音信号とが混在しているため、従
来の復調器の再生回路では、上記位相雑音によりデータ
の位相が元来の値から若干変動することになり、これに
よって決定境界線附近の値は他の値に決定され得る。
【０００７】上記図１で、斜線部分は、位相誤差により
影響されやすい部分を表し、この部分のデータが全体位
相に影響を与え得る。
影響されやすい部分を表し、この部分のデータが全体位
相に影響を与え得る。
【０００８】
【発明が解決しようとする課題】本発明は、前述した従
来技術の問題点を解決するために案出されたものであ
り、既存の方式では解決出来なかった位相雑音による位
相回転エラーを少ない回路を加えて、雑音の強さに応じ
て決定領域を調節し、具現の便宜のために決定境界線の
傾きが２Ｎ（Ｎは整数）を有するようにすることで、ビ
ットエラー確率を改善した復調器の搬送周波数再生回路
内の位相検出器を提供することにその目的がある。
来技術の問題点を解決するために案出されたものであ
り、既存の方式では解決出来なかった位相雑音による位
相回転エラーを少ない回路を加えて、雑音の強さに応じ
て決定領域を調節し、具現の便宜のために決定境界線の
傾きが２Ｎ（Ｎは整数）を有するようにすることで、ビ
ットエラー確率を改善した復調器の搬送周波数再生回路
内の位相検出器を提供することにその目的がある。
【０００９】
【課題を解決するための手段】上記した目的を達成する
ため、本発明は、受信された直交位相変調信号のＩチャ
ネル信号とＱチャネル信号とを利用して位相回転エラー
を補償する位相検出装置において、伝送された上記Ｉチ
ャネル信号及び上記Ｑチャネル信号を入力されてエラー
信号を出力する位相検出手段と、上記Ｉチャネル信号を
所定のビットだけシフトされた信号として出力するシフ
ト手段と、外部からの選択信号に応答して上記所定のビ
ットだけシフトされた多数のＩチャネル信号のいずれか
一つの信号を出力する第１マルチプレックシング手段
と、上記第１マルチプレックシング手段からの出力信号
と上記Ｑチャネル信号とを減算した値を出力するための
減算手段と、上記減算手段からの減算値と基準値とを入
力されて比較する比較手段と、上記比較手段からの出力
信号を論理和演算する論理和ゲートと、上記論理和ゲー
トからの出力信号に応答して上記位相検出手段からのエ
ラー信号又は基準値を外部に出力する第２マルチプレッ
クシング手段とを含んでなる。
ため、本発明は、受信された直交位相変調信号のＩチャ
ネル信号とＱチャネル信号とを利用して位相回転エラー
を補償する位相検出装置において、伝送された上記Ｉチ
ャネル信号及び上記Ｑチャネル信号を入力されてエラー
信号を出力する位相検出手段と、上記Ｉチャネル信号を
所定のビットだけシフトされた信号として出力するシフ
ト手段と、外部からの選択信号に応答して上記所定のビ
ットだけシフトされた多数のＩチャネル信号のいずれか
一つの信号を出力する第１マルチプレックシング手段
と、上記第１マルチプレックシング手段からの出力信号
と上記Ｑチャネル信号とを減算した値を出力するための
減算手段と、上記減算手段からの減算値と基準値とを入
力されて比較する比較手段と、上記比較手段からの出力
信号を論理和演算する論理和ゲートと、上記論理和ゲー
トからの出力信号に応答して上記位相検出手段からのエ
ラー信号又は基準値を外部に出力する第２マルチプレッ
クシング手段とを含んでなる。
【００１０】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい一実施例を詳細に説明する。
発明の望ましい一実施例を詳細に説明する。
【００１１】図２は、本発明の一実施例である位相検出
器を表した図面である。
器を表した図面である。
【００１２】また、上記図２は、ディジタルのＩチャネ
ル信号を６ビットまでシフトが可能な例を表す図面であ
る。
ル信号を６ビットまでシフトが可能な例を表す図面であ
る。
【００１３】上記図２を参照すれば、位相検出器１０
は、Ｉチャネル信号及びＱチャネル信号を入力されてエ
ラー信号ｅｋ１を出力し、シフト部２０は、Ｉチャネル
信号を所定のビットだけシフトして出力する。第１マル
チプレクサ部３０は、外部からの選択信号Ｓに応答して
上記所定のビットだけシフトされた多数のＩチャネル信
号のいずれか一つの信号を出力し、減算部４０は、第１
マルチプレクサ部３０からの出力信号とＱチャネル信号
とを減算して減算値を出力する。比較部５０は、入力さ
れた上記減算部４０からの減算値と基準値とを比較し、
上記比較部５０からの出力信号は、論理和ゲート６０に
より論理和演算される。第２マルチプレクサ部７０は、
上記論理和ゲート６０の出力信号に応答して上記位相検
出器１０から入力されたエラー信号ｅｋ１と基準値とを
ループフィルタ（図示せず）に選択出力する。
は、Ｉチャネル信号及びＱチャネル信号を入力されてエ
ラー信号ｅｋ１を出力し、シフト部２０は、Ｉチャネル
信号を所定のビットだけシフトして出力する。第１マル
チプレクサ部３０は、外部からの選択信号Ｓに応答して
上記所定のビットだけシフトされた多数のＩチャネル信
号のいずれか一つの信号を出力し、減算部４０は、第１
マルチプレクサ部３０からの出力信号とＱチャネル信号
とを減算して減算値を出力する。比較部５０は、入力さ
れた上記減算部４０からの減算値と基準値とを比較し、
上記比較部５０からの出力信号は、論理和ゲート６０に
より論理和演算される。第２マルチプレクサ部７０は、
上記論理和ゲート６０の出力信号に応答して上記位相検
出器１０から入力されたエラー信号ｅｋ１と基準値とを
ループフィルタ（図示せず）に選択出力する。
【００１４】上記シフト部２０は、ディジタルのＩチャ
ネル信号を所定のビットだけ左シフト（即ち上位ビット
側にシフト）された信号を第１マルチプレクサ部３０に
出力する第１シフト部２０Ａと、Ｉチャネル信号を所定
のビットだけ右シフト（即ち下位ビット側にシフト）さ
れた信号を上記第１マルチプレクサ部３０に出力する第
２シフト部２０Ｂとから構成される。例えば、第１シフ
ト部２０Ａで、ＳＬ３は、３ビットだけ左シフトされた
もので８Ｉを出力し、第２シフト部２０Ｂで、ＳＲ３
は、３ビットだけ右シフトしたもので（１/８）Ｉを示
す。上記シフト部２０は、２Ｎ（Ｎは整数）の値を有す
るＩチャネル信号を出力する。
ネル信号を所定のビットだけ左シフト（即ち上位ビット
側にシフト）された信号を第１マルチプレクサ部３０に
出力する第１シフト部２０Ａと、Ｉチャネル信号を所定
のビットだけ右シフト（即ち下位ビット側にシフト）さ
れた信号を上記第１マルチプレクサ部３０に出力する第
２シフト部２０Ｂとから構成される。例えば、第１シフ
ト部２０Ａで、ＳＬ３は、３ビットだけ左シフトされた
もので８Ｉを出力し、第２シフト部２０Ｂで、ＳＲ３
は、３ビットだけ右シフトしたもので（１/８）Ｉを示
す。上記シフト部２０は、２Ｎ（Ｎは整数）の値を有す
るＩチャネル信号を出力する。
【００１５】ここで、上記シフト部２０は、回路を付加
することなく、設計時のビットベクトル（各ビットに対
応する回路のパターン配線）をシフトさせてマッピング
（mapping）させることによって具現が可能である。
することなく、設計時のビットベクトル（各ビットに対
応する回路のパターン配線）をシフトさせてマッピング
（mapping）させることによって具現が可能である。
【００１６】上記第１マルチプレクサ部３０は、雑音信
号の多少によって決定された選択信号Ｓにより上記第１
シフト部２０Ａから伝達された多数の左シフトされた信
号のいずれか１つの信号を減算部４０に出力するマルチ
プレクサＡ３０Ａ、及び雑音信号の多少によって決定さ
れた上記選択信号Ｓにより上記第２シフト部２０Ｂから
伝達された多数の右シフトされた信号のいずれか１つの
信号を上記減算部４０に出力するマルチプレクサＢ３０
Ｂとにより構成され、上記選択信号Ｓは、マルチプレク
サＡ３０Ａ、及びマルチプレクサＢ３０Ｂを同時に制御
する。例えば、マルチプレクサＡ３０Ａで、ＳＬ３が選
択されれば、マルチプレクサＢ３０Ｂでは、ＳＲ３が同
時に選択される。また、上記選択信号Ｓは、プログラム
により決定されてシフトの大きさを決定する。即ち、雑
音の影響が大きければ、ビットシフトを小さくして決定
領域を狭く選択し、雑音の影響が小さければ、ビットシ
フトを大きくして決定領域を広く選択できる。
号の多少によって決定された選択信号Ｓにより上記第１
シフト部２０Ａから伝達された多数の左シフトされた信
号のいずれか１つの信号を減算部４０に出力するマルチ
プレクサＡ３０Ａ、及び雑音信号の多少によって決定さ
れた上記選択信号Ｓにより上記第２シフト部２０Ｂから
伝達された多数の右シフトされた信号のいずれか１つの
信号を上記減算部４０に出力するマルチプレクサＢ３０
Ｂとにより構成され、上記選択信号Ｓは、マルチプレク
サＡ３０Ａ、及びマルチプレクサＢ３０Ｂを同時に制御
する。例えば、マルチプレクサＡ３０Ａで、ＳＬ３が選
択されれば、マルチプレクサＢ３０Ｂでは、ＳＲ３が同
時に選択される。また、上記選択信号Ｓは、プログラム
により決定されてシフトの大きさを決定する。即ち、雑
音の影響が大きければ、ビットシフトを小さくして決定
領域を狭く選択し、雑音の影響が小さければ、ビットシ
フトを大きくして決定領域を広く選択できる。
【００１７】減算部４０は、上記マルチプレクサＡ３０
Ａからの出力信号を負入力され、Ｑチャネル信号を正入
力されて減算値を上記比較部５０に出力する第１減算器
４０Ａ、及びマルチプレクサＢ３０Ｂからの出力信号を
正入力され、Ｑチャネル信号を負入力されて減算値を比
較部５０に出力する第２減算器４０Ｂにより構成され
る。
Ａからの出力信号を負入力され、Ｑチャネル信号を正入
力されて減算値を上記比較部５０に出力する第１減算器
４０Ａ、及びマルチプレクサＢ３０Ｂからの出力信号を
正入力され、Ｑチャネル信号を負入力されて減算値を比
較部５０に出力する第２減算器４０Ｂにより構成され
る。
【００１８】比較部５０は、上記第１減算器４０Ａから
の出力値を'０'と比較して、'０'より大きければ、ロジ
ック１を論理和ゲート６０に出力する第１比較器５０
Ａ、及び上記第２減算器４０Ｂからの出力値を'０'と比
較して'０'より大きければ、ロジック１を論理和ゲート
６０に出力する第２比較器５０Ｂにより構成される。
の出力値を'０'と比較して、'０'より大きければ、ロジ
ック１を論理和ゲート６０に出力する第１比較器５０
Ａ、及び上記第２減算器４０Ｂからの出力値を'０'と比
較して'０'より大きければ、ロジック１を論理和ゲート
６０に出力する第２比較器５０Ｂにより構成される。
【００１９】論理和ゲート６０は、第１及び第２比較器
５０Ａ、５０Ｂの出力信号を入力されて論理和演算した
後、上記第２マルチプレクサ７０の選択信号で出力す
る。
５０Ａ、５０Ｂの出力信号を入力されて論理和演算した
後、上記第２マルチプレクサ７０の選択信号で出力す
る。
【００２０】上記第２マルチプレクサ７０は、論理和ゲ
ート６０の出力信号に応答して上記位相検出器１０の出
力信号ｅｋ１及び基準値を入力されて出力信号ｅｋ２を
外部のループフィルタ（図示せず）に出力する。
ート６０の出力信号に応答して上記位相検出器１０の出
力信号ｅｋ１及び基準値を入力されて出力信号ｅｋ２を
外部のループフィルタ（図示せず）に出力する。
【００２１】図３は、本発明による直交位相変調（ＱＰ
ＳＫ） 信号空間を表すフェーズ図で、斜線部分は、位
相雑音の影響を受けやすい部分を示す。
ＳＫ） 信号空間を表すフェーズ図で、斜線部分は、位
相雑音の影響を受けやすい部分を示す。
【００２２】以下、上記図２及び図３を参照して動作を
説明する。
説明する。
【００２３】例えば、上記選択信号Ｓに応答して上記マ
ルチプレクサＡ３０Ａ及び上記マルチプレクサＢ３０Ｂ
がそれぞれＳＬ３、ＳＲ３を選択すれば、第１減算器４
０Ａの出力信号は、Ｑ−８Ｉになり、第２減算器４０Ｂ
の出力信号は（１／８）Ｉ−Ｑとなる。そして第１比較
器５０Ａ及び第２比較器５０Ｂは、第１減算器４０Ａ及
び第２減算器４０Ｂの出力信号を基準値'０'と比較して
基準値'０'より大きければ、即ちＱ−８Ｉ>０、又は
（１/８）Ｉ−Ｑ>０（図３の斜線部分に該当する）であ
るならば、ロジック１を出力し、比較値が基準値'０'よ
り小さいか同じであれば、即ちＱ−８Ｉ≦０、（１／
８）Ｉ−Ｑ≦０であれば、ロジック０を出力し、第２マ
ルチプレクサ６０は、基準値'０'及び上記位相検出器１
０からの出力信号ｅｋ１を入力され、第１比較器５０Ａ
及び第２比較器５０Ｂの出力信号を論理和ゲート６０に
より論理和演算した信号に応答して、上記論理和ゲート
６０の出力信号がロジック１であるならば、上記基準
値'０'を外部のループフィルタ（図示せず）に送ってそ
の以前の値を維持させ、上記論理和ゲート１０の出力信
号がロジック０であるならば、上記位相検出器１０のエ
ラー信号ｅｋ１をそのまま上記ループフィルタに送る。
ルチプレクサＡ３０Ａ及び上記マルチプレクサＢ３０Ｂ
がそれぞれＳＬ３、ＳＲ３を選択すれば、第１減算器４
０Ａの出力信号は、Ｑ−８Ｉになり、第２減算器４０Ｂ
の出力信号は（１／８）Ｉ−Ｑとなる。そして第１比較
器５０Ａ及び第２比較器５０Ｂは、第１減算器４０Ａ及
び第２減算器４０Ｂの出力信号を基準値'０'と比較して
基準値'０'より大きければ、即ちＱ−８Ｉ>０、又は
（１/８）Ｉ−Ｑ>０（図３の斜線部分に該当する）であ
るならば、ロジック１を出力し、比較値が基準値'０'よ
り小さいか同じであれば、即ちＱ−８Ｉ≦０、（１／
８）Ｉ−Ｑ≦０であれば、ロジック０を出力し、第２マ
ルチプレクサ６０は、基準値'０'及び上記位相検出器１
０からの出力信号ｅｋ１を入力され、第１比較器５０Ａ
及び第２比較器５０Ｂの出力信号を論理和ゲート６０に
より論理和演算した信号に応答して、上記論理和ゲート
６０の出力信号がロジック１であるならば、上記基準
値'０'を外部のループフィルタ（図示せず）に送ってそ
の以前の値を維持させ、上記論理和ゲート１０の出力信
号がロジック０であるならば、上記位相検出器１０のエ
ラー信号ｅｋ１をそのまま上記ループフィルタに送る。
【００２４】上記説明から分かるように、上記図３の受
信されたＩチャネル信号及びＱチャネル信号を利用した
信号決定のためのフェーズ図で、決定境界線は、原点を
通り、傾きが２Ｎ（Ｎは整数）である直線で具現され、
位相雑音の影響をどの程度までなくすかを決定する上記
選択信号Ｓにより雑音の程度に応じて決定領域を狭く又
は広く選択することができる。例えば、上記選択信号Ｓ
により１ビットシフト２Ｉ、（１／２）Ｉを選択する場
合、決定領域は最大全体フェーズ図の５０％の範囲で選
択可能である。
信されたＩチャネル信号及びＱチャネル信号を利用した
信号決定のためのフェーズ図で、決定境界線は、原点を
通り、傾きが２Ｎ（Ｎは整数）である直線で具現され、
位相雑音の影響をどの程度までなくすかを決定する上記
選択信号Ｓにより雑音の程度に応じて決定領域を狭く又
は広く選択することができる。例えば、上記選択信号Ｓ
により１ビットシフト２Ｉ、（１／２）Ｉを選択する場
合、決定領域は最大全体フェーズ図の５０％の範囲で選
択可能である。
【００２５】また、上記図３で、斜線部分は、Ｉチャネ
ル信号を３ビットずつシフトした値が選択された場合の
決定境界線と決定領域を表したもので、受信された信号
が上記斜線部分で決定されれば、'０'をループフィルタ
に出力してその以前の値を維持するようにすることで、
雑音信号による位相回転エラーを克服する。
ル信号を３ビットずつシフトした値が選択された場合の
決定境界線と決定領域を表したもので、受信された信号
が上記斜線部分で決定されれば、'０'をループフィルタ
に出力してその以前の値を維持するようにすることで、
雑音信号による位相回転エラーを克服する。
【００２６】本発明の技術思想は、上記好ましい実施例
によって具体的に記述されたが、上記した実施例はその
説明のためのものであって、制限するためのものではな
い。また、本発明の技術分野における通常の専門家であ
るならば、本発明の技術思想の範囲内で多様な変更が可
能であることを理解することができる。
によって具体的に記述されたが、上記した実施例はその
説明のためのものであって、制限するためのものではな
い。また、本発明の技術分野における通常の専門家であ
るならば、本発明の技術思想の範囲内で多様な変更が可
能であることを理解することができる。
【００２７】
【発明の効果】上記で説明したように、本発明は簡単な
回路を付加することで位相雑音による位相回転エラーを
差動符号器を使用せずに補償することができ、比較的大
きい誤差値を有する決定境界線附近のデータがどの決定
領域内にあるとしても補償することができるので、ビッ
トエラー確率も改善される。
回路を付加することで位相雑音による位相回転エラーを
差動符号器を使用せずに補償することができ、比較的大
きい誤差値を有する決定境界線附近のデータがどの決定
領域内にあるとしても補償することができるので、ビッ
トエラー確率も改善される。
【図１】 一般的な直交位相変調（ＱＰＳＫ）の信号空
間を表すフェーズ図である。
間を表すフェーズ図である。
【図２】 本発明の一実施例を表す位相検出器を表すブ
ロック図である。
ロック図である。
【図３】 本発明にかかる直交位相変調（ＱＰＳＫ）信
号空間を表すフェーズ図である。
号空間を表すフェーズ図である。
１０ 位相検出器 ２０ シフト部 ３０ 第１マルチプレクサ部 ４０ 減算部 ５０ 比較部 ６０ 論理和ゲート ７０ 第２マルチプレクサ部
Claims (7)
- 【請求項１】 受信された直交位相変調信号のＩチャネ
ル信号とＱチャネル信号とを利用して位相回転エラーを
補償するための位相検出装置であって、 伝送された上記Ｉチャネル信号及び上記Ｑチャネル信号
を入力されてエラー信号を出力する位相検出手段と、 上記Ｉチャネル信号を所定のビットだけシフトされた信
号として出力するシフト手段と、 外部からの選択信号に応答して上記所定のビットだけシ
フトされた複数のＩチャネル信号のいずれか一つの信号
を出力する第１マルチプレックシング手段と、 上記第１マルチプレックシング手段からの出力信号と上
記Ｑチャネル信号を減算した値を出力する減算手段と、 上記減算手段からの減算値と基準値とを入力されて比較
する比較手段と、 上記比較手段からの出力信号を論理和演算する論理和ゲ
ートと、 上記論理和ゲート出力信号に応答して上記位相検出手段
からのエラー信号又は基準値を外部に出力する第２マル
チプレックシング手段とを含んでなる位相検出装置。 - 【請求項２】 上記シフト手段は、 上記Ｉチャネル信号を所定のビットだけ左シフトした信
号を上記第１マルチプレックシング手段に出力する第１
シフト部と、 上記Ｉチャネル信号を所定のビットだけ右シフトした信
号を上記第１マルチプレックシング手段に出力する第２
シフト部とからなる請求項１に記載の位相検出装置。 - 【請求項３】 上記シフト手段は、設計時ビットベクト
ルをシフトさせてマッピング(mapping)された請求項２
に記載の位相検出装置。 - 【請求項４】 上記第１マルチプレックシング手段は、 上記選択信号により上記第１シフト手段から伝達された
複数の左シフトされた信号のいずれか１つの信号を上記
減算手段に出力する第１マルチプレクサと、 上記選択信号により上記第２シフト手段から伝達された
複数の右シフトされた信号のいずれか１つの信号を上記
減算手段に出力する第２マルチプレクサとからなる請求
項２に記載の位相検出装置。 - 【請求項５】 上記選択信号は、雑音の程度に応じてユ
ーザにより決定され、 上記第１マルチプレクサ及び第２マルチプレクサは、上
記選択信号に応答して各々同じビットだけ左シフト、及
び右シフトされた値を選択出力する請求項４に記載の位
相検出装置。 - 【請求項６】 上記減算手段は、 上記第１マルチプレクサからの出力信号を負入力され、
上記Ｑチャネル信号を正入力されて減算値を上記比較手
段に出力する第１減算器と、 上記第２マルチプレクサからの出力信号を正入力され、
上記Ｑチャネル信号を負入力されて減算値を上記比較手
段に出力する第２減算器とからなる請求項４に記載の位
相検出装置。 - 【請求項７】 上記比較手段は、 上記第１減算器からの出力値を'０'と比較して'０'より
大きければ、ロジック１を上記論理和ゲートに出力する
第１比較器と、 上記第２減算器からの出力値を'０'と比較して'０'より
大きければ、ロジック１を上記論理和ゲートに出力する
第２比較器とからなる請求項６に記載の位相検出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999-23302 | 1999-06-21 | ||
| KR1019990023302A KR100333704B1 (ko) | 1999-06-21 | 1999-06-21 | 위상잡음에 따른 위상회전오류 극복을 위한 결정영역 수정회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053819A true JP2001053819A (ja) | 2001-02-23 |
Family
ID=19593930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000186452A Pending JP2001053819A (ja) | 1999-06-21 | 2000-06-21 | 位相回転エラーを補償するための位相検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6636570B1 (ja) |
| JP (1) | JP2001053819A (ja) |
| KR (1) | KR100333704B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2369190B (en) * | 2000-11-21 | 2004-07-14 | Ubinetics Ltd | Method and apparatus for estimating the phase of a signal |
| KR100497351B1 (ko) * | 2001-02-08 | 2005-06-23 | 삼성전자주식회사 | 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법 |
| US7154966B2 (en) * | 2003-06-30 | 2006-12-26 | Telefonaktiebolaget L M Ericsson (Publ) | Method and system for M-QAM detection in communication systems |
| US7315584B1 (en) * | 2003-12-17 | 2008-01-01 | Nortel Networks Limited | Coherent receiver |
| EP2381596B1 (en) * | 2010-04-21 | 2016-11-09 | Alcatel Lucent | Parallel digital filter |
| US8552783B2 (en) | 2011-06-10 | 2013-10-08 | International Business Machines Corporation | Programmable delay generator and cascaded interpolator |
| CN103105534B (zh) * | 2013-01-31 | 2015-05-20 | 西安电子科技大学 | 基于fpga相同周期信号的相位差测量方法 |
| US9559731B2 (en) * | 2015-03-11 | 2017-01-31 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Amplifier module |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4281412A (en) | 1979-07-05 | 1981-07-28 | Cincinnati Electronics Corporation | Method of and apparatus for transmitting and recovering offset QPSK modulated data |
| JPS6478054A (en) | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | System for starting up monitoring system |
| US4866395A (en) * | 1988-11-14 | 1989-09-12 | Gte Government Systems Corporation | Universal carrier recovery and data detection for digital communication systems |
| JPH0748750B2 (ja) | 1988-11-15 | 1995-05-24 | 日本電気株式会社 | 同期復調装置 |
| JPH04220043A (ja) | 1990-12-19 | 1992-08-11 | Fujitsu Ltd | π／４シフトＱＰＳＫ復調方式 |
| JPH06132996A (ja) * | 1992-10-19 | 1994-05-13 | Fujitsu Ltd | π／４シフトＱＰＳＫ復調回路 |
| KR970000661B1 (ko) * | 1993-12-29 | 1997-01-16 | 현대전자산업 주식회사 | 위상오차 검출기를 사용한 판정의거 반송파 복원회로 |
| JP3391015B2 (ja) * | 1994-07-20 | 2003-03-31 | 日本電信電話株式会社 | ディジタル処理直交変調器 |
| JP3390272B2 (ja) * | 1994-11-10 | 2003-03-24 | 沖電気工業株式会社 | 同期検波回路 |
| JP3414052B2 (ja) * | 1995-05-18 | 2003-06-09 | 三菱電機株式会社 | 位相変調信号復調方式 |
| JP3324906B2 (ja) * | 1995-06-06 | 2002-09-17 | 松下電器産業株式会社 | 位相比較方法 |
| KR0166877B1 (ko) * | 1995-08-28 | 1999-02-01 | 구자홍 | 큐피에스케이 위상복조장치 |
| JP3185867B2 (ja) * | 1997-11-28 | 2001-07-11 | 日本電気株式会社 | 誤差検出方法および装置、信号復調方法および装置 |
-
1999
- 1999-06-21 KR KR1019990023302A patent/KR100333704B1/ko not_active IP Right Cessation
-
2000
- 2000-06-21 US US09/598,707 patent/US6636570B1/en not_active Expired - Lifetime
- 2000-06-21 JP JP2000186452A patent/JP2001053819A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003137A (ko) | 2001-01-15 |
| US6636570B1 (en) | 2003-10-21 |
| KR100333704B1 (ko) | 2002-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07212421A (ja) | Ａｆｃ回路 | |
| JPH0832640A (ja) | 復調器 | |
| JPH0846661A (ja) | Ｑａｍ搬送波を再生する方法および装置 | |
| JP2001053819A (ja) | 位相回転エラーを補償するための位相検出装置 | |
| CA1145401A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition- modulated signal transmission system | |
| JP3276282B2 (ja) | 絶対位相検出器およびディジタル変調波復調装置 | |
| JP3185867B2 (ja) | 誤差検出方法および装置、信号復調方法および装置 | |
| KR19980071589A (ko) | 에러보정기능을 지닌 차동검파기 | |
| EP0252500A2 (en) | 8-Phase phase-shift keying demodulator | |
| JPH11331291A (ja) | 自動利得制御方法および自動利得制御を備えた復調装置 | |
| US6603820B1 (en) | Demodulator having rotation means for frequency offset correction | |
| JP3532908B2 (ja) | 周波数制御装置 | |
| JPH059978B2 (ja) | ||
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| JP3558811B2 (ja) | 変調器及び変調方法、復調器及び復調方法 | |
| JP4698331B2 (ja) | 送信装置 | |
| JP2001007875A (ja) | 直交検波受信機における復調方法及び復調回路 | |
| JP3394788B2 (ja) | 周波数弁別器 | |
| JP4411745B2 (ja) | 位相雑音除去装置 | |
| JPH07297874A (ja) | ディジタル復調回路 | |
| JP4394599B2 (ja) | Ｑｐｓｋ変調波信号搬送波同期判定回路 | |
| KR19980015798A (ko) | 직각 위상 편이 복조기의 반송파 복원 장치 | |
| JP2655453B2 (ja) | 自動干渉除去装置 | |
| JPH05110616A (ja) | 自動干渉除去装置 | |
| JP2000069104A (ja) | 搬送波再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |