JP4411745B2 - 位相雑音除去装置 - Google Patents
位相雑音除去装置 Download PDFInfo
- Publication number
- JP4411745B2 JP4411745B2 JP2000176412A JP2000176412A JP4411745B2 JP 4411745 B2 JP4411745 B2 JP 4411745B2 JP 2000176412 A JP2000176412 A JP 2000176412A JP 2000176412 A JP2000176412 A JP 2000176412A JP 4411745 B2 JP4411745 B2 JP 4411745B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase error
- phase
- discriminator
- phase noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Noise Elimination (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
本発明はテレビジョン放送の特にデジタル放送受信機の受信装置に関するものである。
【0002】
【従来の技術】
従来の地上波デジタル放送受信機の位相雑音除去装置の構成を図6に示す。1は変調信号を復調した復調復調データ、3は図13に示すようにI軸のみのデータy'からI軸、Q軸の直交関係にあるデータx'を作成するヒルベルトフィルタ、2はヒルベルトフィルタ3の遅延量と同じ遅延量をもつ遅延器、4はI軸のデータy'とQ軸のデータx'の位相誤差を補正する複素乗算器、5は位相雑音除去装置出力、6は複素乗算器4の出力y"、xから位相誤差を検出する位相誤差検出器、8は位相誤差検出器6の位相誤差を積分する積分器、9は積分器の出力φからsinφ、cosφを出力し、sinφ、cosφを複素乗算器4に入力する正弦波余弦波発生器である。
図6の複素乗算器4の構成を図2に示し、図6の位相誤差検出器6の構成を図3に示し、図6の積分器8の構成を図5に示す。
複素乗算器4は乗算器10、11、12、13と減算器14、加算器15で構成し、式(1)、式(2)に示すように入力x'、y'に対して出力y"、xが出力される。
位相誤差検出器6は図14に示すような入力y"に対して出力y"'となるスライサ16と、y"からスライサの出力y"'を減算する減算器17と、x、yからtan-1(y/x)で位相誤差を求めるθ= tan-1(y/x)18で構成する。図15に示すように位相雑音がある場合、θだけ位相が回転した直線上にデータが存在し、位相誤差がない場合には図13(b)に示すようにθ=0の直線状にデータが存在する。
積分器8は遅延器22と加算器23で構成する。
【0003】
【発明が解決しようとする課題】
従来の位相雑音除去装置ではθ=tan-1(y/x)で位相誤差θを求めているため、図16に示すようにキャリア対ノイズ比(C/N)が低い場合にはC/Nが高い状態の場合に比べ、I軸の値が分散してしまい、図17の●に示すようにQ軸の値xが小さく、I軸の値yが大きい場合において、図17の黒四角に示すようにQ軸の値xが大きい場合と比べると、誤差検出器で検出される位相誤差が誤って大きく検出されてしまう場合がある。
図18に示すように位相雑音(70dBc/Hz(10kHz離調時)、90dBc/Hz(100kHz離調時))を加えた場合に位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時に比べ受信性能がC/N=0.5dB劣化し、位相雑音がない場合に位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時に比べ受信性能がC/N=0.6dB劣化し、C/Nが悪いときに受信性能が劣化してしまう問題があった。
【0004】
【課題を解決するための手段】
(1)第1の発明
第1の発明に係わる位相雑音除去装置は、直交関係にあるデータを入力する複素乗算器があり、上記複素乗算器の出力から位相誤差を検出するためのデータx、yを作成し、位相誤差θ=tan-1(y/x)を出力する位相誤差検出器があり、上記位相誤差検出器で出力された上記位相誤差θの位相誤差を有効にするか無効にするか判別しかつ判別後の位相誤差θ'を出力する判別器があり、上記判別器は上記複素乗算器の出力であるI軸のデータx>X1のときに位相誤差θ=tan-1(y/x)を上記判別器の出力θ'として出力し、上記判別器は上記複素乗算器の出力であるI軸のデータx<X1のときに位相誤差0を上記判別器の出力θ'として出力し、上記判別器の出力を積分する積分器があり、上記積分器の出力φからsinφ、cosφを出力する正弦波余弦波発生器があり、上記正弦波余弦波発生器からのsinφ、cosφを上記複素乗算器に入力し、位相雑音による位相誤差を補正することを特徴とする位相雑音除去装置である。
【0005】
第1の発明に係わる位相雑音除去装置においては、C/Nが悪い場合においても受信性能が劣化しない受信装置を提供することができる。
【0006】
(2)第2の発明
第1の発明に係わる位相雑音除去装置は、直交関係にあるデータを入力する複素乗算器があり、上記複素乗算器の出力から位相誤差を検出するためのデータx、yを作成し、位相誤差θ=yを出力する位相誤差検出器があり、上記位相誤差検出器の出力を積分する積分器があり、上記積分器の出力φからsinφ、cosφを出力する正弦波余弦波発生器があり、上記正弦波余弦波発生器からのsinφ、cosφを上記複素乗算器に入力し、位相雑音による位相誤差を補正することを特徴とする位相雑音除去装置である。
第2の発明に係わる位相雑音除去装置においては、C/Nが悪い場合においても受信性能が劣化しなく、尚且つ回路規模の小さい受信装置を提供することができる。
【0007】
(3)第3の発明
第3の発明に係わる位相雑音除去装置は、直交関係にあるデータを入力する複素乗算器があり、上記複素乗算器の出力から位相誤差を検出するためのデータx、yを作成し、位相誤差θ=yを出力する位相誤差検出器があり、上記位相誤差検出器で検出された上記位相誤差θの位相誤差を有効にするか無効にするか判別しかつ判別後の位相誤差θ'を出力する判別器があり、上記判別器は上記複素乗算器の出力であるI軸のデータx>X1のときに位相誤差θ=yを上記判別器の出力θ'として出力し、上記判別器は上記複素乗算器の出力であるI軸のデータx<X1のときに位相誤差0を上記判別器の出力θ'として出力し、上記判別器の出力を積分する積分器があり、上記積分器の出力φからsinφ、cosφを出力する正弦波余弦波発生器があり、上記正弦波余弦波発生器からのsinφ、cosφを上記複素乗算器に入力し、位相雑音による位相誤差を補正することを特徴とする位相雑音除去装置である。第3の発明に係わる位相雑音除去装置においては、C/Nが悪い場合においても受信性能が劣化しなく、尚且つ回路規模の小さい受信装置を提供することができる。
【0008】
(4)第4の発明
第4の発明に係わる位相雑音除去装置は、第1の発明と第3の発明に係わる位相雑音除去装置の構成において、RF入力信号のキャリア対ノイズ比(C/N)を出力するC/N検出器があり、上記C/N検出器から出力されるcnの大きさをもとに、上記判別器に使用するX1の値を変化させることを特徴とする位相雑音除去装置であり、
第4の発明に係わる位相雑音除去装置においては、C/Nが悪い場合においても受信性能が劣化しなく、C/Nが良い状態においては位相雑音除去能力を上げる位相雑音除去装置を提供することができる。
【0009】
(5)第5の発明
第5の発明に係わる位相雑音除去装置は、第1の発明と第3の発明に係わる位相雑音除去装置の構成において、上記積分器からの出力φの値をもとに、上記判別器に使用するX1の値を変化させることを特徴とする位相雑音除去装置である。
第5の発明に係わる位相雑音除去装置においては、位相雑音の状況に応じて位相雑音除去能力を変化させ、C/Nに対する性能劣化を最小限に抑える位相雑音除去装置を提供することができる。
【0010】
【発明の実施の形態】
以下、本発明による受信装置について図面を参照しながら説明する。
【0011】
(実施の形態1)
本発明の実施の形態1の位相雑音除去装置の構成を図1に示す。1は変調信号を復調した復調復調データ、3は図13に示すようにI軸のみのデータy'からI軸、Q軸の直交関係にあるデータx'を作成するヒルベルトフィルタ、2はヒルベルトフィルタ3の遅延量と同じ遅延量をもつ遅延器、4はI軸のデータy'とQ軸のデータx'の位相誤差を補正する複素乗算器、5は位相雑音除去装置出力、6は複素乗算器4の出力y"、xから位相誤差を検出する位相誤差検出器、7は位相誤差検出器6で検出された位相誤差を有効にするか無効にするか判断する判別器7、8は判別器7からの誤差信号を積分する積分器、9は積分器の出力φからsinφ、cosφを出力する正弦波余弦波発生器である。複素乗算器4、位相誤差検出器6、積分器8のの構成は従来例と同じであるため、ここでの説明は省略する。以下図1の判別器の構成を図4を用いて説明する。判別器7において、誤差検出器6で検出された位相誤差θは絶対値回路36の出力|x|>X1のときに切り換え器19を通してθを出力し、|x|<X1のときに切り換え器19を通して0を出力する。つまり、|x|>X1のときに誤差検出器6で検出された位相誤差θを有効にし、|x|<X1のときに誤差検出器6で検出された位相誤差θを無効にしている。その理由は入力信号のC/Nが悪い状態においては図15(b)に示すようにデータが分散し、図17に示すようにxの値が小さくかつyの値が大きいとき(図17の●)には位相誤差検出器6で誤差検出器6で検出された位相誤差θが誤って大きく検出され、受信性能が劣化する問題が発生するためである。受信性能はX1=6.5に設定して、図17に示すような位相雑音(70dBc/Hz(10kHz離調時)、90dBc/Hz(100kHz離調時))を加え、位相雑音がある場合とない場合で位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時のC/Nに対する性能劣化を比較した。
【0012】
位相雑音がある場合において位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時に比べ受信性能がC/N=0.1dB良くなり、従来例と比較するとC/N=0.6dB良くなる。位相雑音がない場合において位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時に比べ受信性能は同じで、従来例と比較するとC/N=0.6dB良くなる。
【0013】
(実施の形態2)
本発明の実施の形態2の受信装置は従来例と同じで図6に示す通りである。
複素乗算器4、位相誤差検出器6、積分器8の構成は従来例と同じであるため、ここでの説明は省略する。以下図7の位相雑音検出器6の構成を図7を用いて説明する。
位相誤差検出器6は図14に示すような入力y"に対して出力y"'となるスライサ16と、y"からスライサの出力y"'を減算する減算器17と、yの絶対値をとる絶対値回路24と、絶対値回路24の出力|y|に-1を掛ける乗算器25と定数-1(26)と、y"とxの符号(+または−)によって|y|または-|y|を出力する切り換え器30と、yの符号ビットを取り出す符号ビット抽出器27と、xの符号ビットを取り出す符号ビット抽出器28と、XOR(排他的的論理和)29で構成する。図8に示すようにxとy"の符号が同じであれば、切り換え器40からは-|y|を出力し、xとy"の符号が異なれば、|y|を出力する。
位相誤差を求めるためには従来例及び実施の形態1のようにθ=tan-1(y/x)で位相誤差を求める必要があるが、位相誤差θ=tan-1(y/x)のROM(Read Only Memory)が必要になり、回路規模が大きくなるが、位相誤差θ=±|y|で近似することで回路規模を小さくできる利点をもつ。
受信性能はX1=6.5に設定して、図18に示すような位相雑音(70dBc/Hz(10kHz離調時)、90dBc/Hz(100kHz離調時))を加え、位相雑音がある場合とない場合で位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時のC/Nに対する性能劣化を比較した。
位相雑音がある場合において位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時に比べ受信性能は同じで、従来例と比較するとC/N=0.5dB良くなる。位相雑音がない場合において位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時に比べ受信性能は0.1dB劣化し、従来例と比較するとC/N=0.5dB良くなる。
【0014】
(実施の形態3)
本発明の実施の形態1の受信装置は実施の形態1と同じで図1に示す通りである。実施の形態1と異なるのは位相雑音検出器6で、位相雑音検出器6の構成は実施の形態2の図7の構成と同じである。図1の各ブロックの説明は実施の形態1、2で説明した通りなので、ここでは省略する。
【0015】
実施の形態3では回路規模を小さくし、尚且つC/Nによる性能劣化をなくすために、位相誤差θ=±|y|で近似し、x>X1のときに誤差検出器6で検出された位相誤差θを有効にし、x<X1のときに誤差検出器6で検出された位相誤差θを無効にしている。受信性能はX1=6.5に設定して、図17に示すような位相雑音(70dBc/Hz(10kHz離調時)、90dBc/Hz(100kHz離調時))を加え、位相雑音がある場合とない場合で位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時のC/Nに対する性能劣化を比較した。位相雑音がある場合において位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時に比べ受信性能がC/N=0.1dB良くなり、従来例と比較するとC/N=0.6dB良くなる。位相雑音がない場合において位相雑音除去装置を通したとき位相雑音除去装置を通さなかった時に比べ受信性能は同じで、従来例と比較するとC/N=0.6dB良くなる。
【0016】
(実施の形態4)
本発明の実施の形態4の構成は図9に示すように、実施の形態1、3の図1においてC/N検出器31が付加されたものである。図9の判別器7を除き、複素乗算器4、位相誤差検出器6、積分器8の構成は実施の形態1、3と同じであるため、ここでは図9の判別器7の構成のみを図10を用いて説明する。32はC/N検出器で検出されたC/Nの値がcn(CN1のときに1の値を出力する比較器、33は比較器(cn(CN1)32の出力が1のときX2を出力し、比較器(cn(CN1)32の出力が0のときX3を出力する切り換え器、36はxの絶対値を出力する絶対値回路、21は|x|>X1のとき1を出力する比較器、19は比較器(|x|>X1)21の出力が1のときθを出力し、19は比較器(|x|>X1)21の出力が0のとき0を出力する切り換え器、20は定数0である。実施の形態1、3のX1はX1の値を小さくすればするほど、有効にする誤差検出の数を増やすことができ、位相雑音が悪いときに位相誤差に追従することができるが、C/Nに対する性能劣化が生じる。逆にX1の値を大きくするとC/Nに対する劣化は減るが、有効にする誤差検出の数が減るため位相雑音が悪いときに位相誤差に追従することができなくなる場合がある。従って、位相雑音除去装置においてC/N劣化があっても受信可能となるような高いC/Nの場合には、位相雑音が悪い条件の信号が位相雑音除去装置に入力された場合を優先して、X1の値を小さくし、有効にする誤差検出の数を増やすことで、悪い位相雑音に追従できるようにする。C/Nに対する性能劣化があると受信できなくなるような低いC/Nの場合には、位相雑音が悪い場合を考慮し、X1の値を小さくして有効にする誤差検出の数を増やすと、C/Nに対する性能劣化により受信できなくなるため、C/Nに対する性能劣化を優先して、C/N検出の数を減らし、C/Nに対する性能劣化がないようにする。具体的に図10を用いて説明すると、C/N検出器で検出されたcnの値がCN1より大きい場合(高いC/Nの場合)には小さい値のX2をX1として切り換え器33から出力する。C/N検出器で検出されたcnの値がCN1より小さい場合(低いC/Nの場合)には大きい値のX3をX1として切り換え器33から出力する。X2とX3はX2<X3の関係にある。そして、|x|>X1のときに位相誤差検出器6で検出された位相誤差θを切り換え器19から出力し、|x|<X1のときに位相誤差0を切り換え器19から出力する。これにより、C/Nが高い場合には悪い位相雑音による性能劣化を防ぐことができ、かつC/Nが良い場合にはC/Nに対する性能劣化を防ぐことができる。
【0017】
(実施の形態5)
本発明の実施の形態4の構成は図11に示すように、実施の形態1、3の図1において積分器8からの出力φを判別器7にフィードバックしている点を除けば、実施の形態1、3と同じであるため、ここでは図11の判別器7の構成を図12を用いて説明する。35は積分器の出力φがφ(φ1のときに1の値を出力する比較器35、33は比較器(φ(φ1)35の出力が1のときX2を出力し、比較器(φ(φ1)35の出力が0のときX3を出力する切り換え器33、34は|x|>x1のとき1を出力する比較器34、19は比較器(|x|>x1)34の出力が1のときθを出力し、比較器(|x|>x1)34の出力が0のとき0を出力する切り換え器、20は定数0である。実施の形態1、3のX1はX1の値を小さくすればするほど、有効にする誤差検出の数を増やすことができ、位相雑音が悪いときに位相誤差に追従することができるが、C/Nに対する性能劣化が生じる。逆にX1の値を大きくするとC/Nに対する劣化は減るが、有効にする誤差検出の数が減るため位相雑音が悪いときに位相誤差に追従することができなくなる場合がある。C/Nに対する性能劣化があると受信できなくなるような低いC/Nの場合には、位相雑音が悪い場合を考慮し、X1の値を小さくして有効にする誤差検出の数を増やすと、C/Nに対する性能劣化により受信できなくなるため、C/Nに対する性能劣化を優先して、C/N検出の数を減らし、C/Nに対する性能劣化がないようにする。具体的に図12を用いて説明すると、積分器8の出力φがφ(φ1(位相雑音が悪い場合)には小さい値のX2をX1として切り換え器33から出力する。積分器8の出力φがφ<φ1(位相雑音が良い場合)には大きい値のX3をX1として切り換え器33から出力する。X2とX3はX2<X3の関係にある。そして、|x|>X1のときに位相誤差検出器6で検出された位相誤差θを切り換え器19から出力し、|x|<X1のときに位相誤差0を切り換え器19から出力する。これにより、位相雑音が悪い場合には、悪い位相雑音による性能劣化を防ぐことができ、かつ位相雑音が良い場合には、C/Nに対する性能劣化を防ぐことができる。
【0018】
【発明の効果】
以上のように、本発明の受信装置によれば、位相誤差θ=tan-1(y/x)を求める際、x>X1のときに位相誤差θを有効にすることにより、位相雑音がある場合とない場合の両方においてC/Nに対する性能劣化のない位相雑音除去装置を提供することができる。また位相誤差をθ=±|y|で近似することにより、回路規模が小さく、位相雑音がある場合とない場合の両方においてC/Nに対するほとんど性能劣化のない位相雑音除去装置を提供することができる。また位相誤差をθ=±|y|で近似し、かつx>X1のときに位相誤差θを有効にすることにより、回路規模が小さく、位相雑音がある場合とない場合の両方においてC/Nに対する性能劣化のない位相雑音除去装置を提供することができる。また、C/N検出器によって検出されたC/Nによってx>X1のときに位相誤差θを有効にするX1の値を変化させることにより、位相雑音が悪い場合の受信性能劣化とC/Nに対する受信性能劣化を防ぐとこができる。また、位相誤差の値の大きさにより、x>X1のときに位相誤差θを有効にするX1の値を変化させることにより、位相雑音が悪い場合の受信性能劣化とC/Nに対する受信性能劣化を防ぐとこができる。
【図面の簡単な説明】
【図1】本発明の第1、第3の実施の形態による位相雑音除去装置の構成を示すブロック図
【図2】図1、図6、図9、図11に示す複素乗算器の構成を示すブロック図
【図3】図1に示す位相誤差検出器の構成を示すブロック図
【図4】図1に示す判別器の構成を示すブロック図
【図5】図1、図6、図9、図11に示す積分器の構成を示すブロック図
【図6】本発明の第2の実施の形態及び従来例による位相雑音除去装置の構成を示すブロック図
【図7】図1、図7の位相誤差検出器を示す図
【図8】図7に示す位相誤差検出器の入出力関係を示す図
【図9】本発明の第4の実施の形態による位相雑音除去装置の構成を示すブロック図
【図10】図9の判別器の構成を示すブロック図
【図11】本発明の第5の実施の形態による位相雑音除去装置の構成を示すブロック図
【図12】図1、図6、図9、図11のヒルベルトフィルタの入力データをI軸、Q軸座標上に示した図
【図13】図1、図6、図9、図11のヒルベルトフィルタの出力データをI軸、Q軸座標上に示した図
【図14】図3、図7に示すスライサの入出力関係を示す図
【図15】位相雑音がある場合のヒルベルトフィルタ出力データをI軸、Q軸座標上に示した図
【図16】(a)C/Nが高いときに、位相雑音がある場合のヒルベルトフィルタ出力データの分布をI軸、Q軸座標上に示した図
(b)C/Nが低いときに、位相雑音がある場合のヒルベルトフィルタ出力データの分布をI軸、Q軸座標上に示した図
【図17】 C/Nにより、|x|の値が小さく、|y|の値が大きい場合の位相誤差θと、|x|の値が大きいとき場合位相誤差θの差を示した図
【図18】位相雑音の指標を示すスペクトラムの受信性能に対する影響を示す図
【符号の説明】
1 復調データ
2,22 遅延器
3 ヒルベルトフィルタ
4 複素乗算器
5 位相雑音除去装置出力
6 位相誤差検出器
7 判別器
8 積分器
9 正弦波余弦波発生器
10,11,12,13 乗算器
14,17 減算器
15,23 加算器
16 スライサ
18 θ=tan-1(y/x)
19,30,33 切り換え器
20 0
21 |x|>X1(比較器)
24,36 絶対値回路
25 乗算器
26 −1
27,28 符号ビット抽出器
29 XOR(排他的論理和回路)
31 C/N検出器
32 cn(CN1(比較器)
35 φ(φ1(比較器)
Claims (4)
- 直交関係にあるデータを入力する複素乗算器があり、上記複素乗算器の出力から位相誤差を検出するためのデータx、yを作成し、位相誤差θ=tan-1(y/x)を出力する位相誤差検出器があり、上記位相誤差検出器で出力された上記位相誤差θの位相誤差を有効にするか無効にするか判別しかつ判別後の位相誤差θ'を出力する判別器があり、上記判別器は上記複素乗算器の出力であるI軸のデータx>X1のときに位相誤差θ=tan-1(y/x)を上記判別器の出力θ'として出力し、上記判別器は上記複素乗算器の出力であるI軸のデータx<X1のときに位相誤差0を上記判別器の出力θ'として出力し、上記判別器の出力を積分する積分器があり、上記積分器の出力φからsinφ、cosφを出力する正弦波余弦波発生器があり、上記正弦波余弦波発生器からのsinφ、cosφを上記複素乗算器に入力し、位相雑音による位相誤差を補正することを特徴とする位相雑音除去装置。
- 直交関係にあるデータを入力する複素乗算器があり、上記複素乗算器の出力から位相誤差を検出するためのデータx、yを作成し、位相誤差θ=yを出力する位相誤差検出器があり、上記位相誤差検出器で検出された上記位相誤差θの位相誤差を有効にするか無効にするか判別しかつ判別後の位相誤差θ'を出力する判別器があり、上記判別器は上記複素乗算器の出力であるI軸のデータx>X1のときに位相誤差θ=yを上記判別器の出力θ'として出力し、上記判別器は上記複素乗算器の出力であるI軸のデータx<X1のときに位相誤差0を上記判別器の出力θ'として出力し、上記判別器の出力を積分する積分器があり、上記積分器の出力φからsinφ、cosφを出力する正弦波余弦波発生器があり、上記正弦波余弦波発生器からのsinφ、cosφを上記複素乗算器に入力し、位相雑音による位相誤差を補正することを特徴とする位相雑音除去装置。
- RF入力信号のキャリア対ノイズ比(C/N)を出力するC/N検出器があり、上記C/N検出器から出力されるcnの大きさをもとに、上記判別器に使用するX1の値を変化させることを特徴とする請求項1、2の位相雑音除去装置。
- 上記積分器からの出力φの値をもとに、上記判別器に使用するX1の値を変化させることを特徴とする請求項1、2の位相雑音除去装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000176412A JP4411745B2 (ja) | 2000-06-13 | 2000-06-13 | 位相雑音除去装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000176412A JP4411745B2 (ja) | 2000-06-13 | 2000-06-13 | 位相雑音除去装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358785A JP2001358785A (ja) | 2001-12-26 |
JP4411745B2 true JP4411745B2 (ja) | 2010-02-10 |
Family
ID=18678141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000176412A Expired - Fee Related JP4411745B2 (ja) | 2000-06-13 | 2000-06-13 | 位相雑音除去装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4411745B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006027916A1 (ja) * | 2004-09-09 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 位相誤差補正回路 |
JP4623182B2 (ja) | 2008-09-24 | 2011-02-02 | ソニー株式会社 | 受信装置、受信方法、およびプログラム |
-
2000
- 2000-06-13 JP JP2000176412A patent/JP4411745B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001358785A (ja) | 2001-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0574273B1 (en) | A receiver compriser a combined AM-FM demodulator | |
US6826238B2 (en) | Quadrature amplitude modulation receiver and carrier recovery method | |
JPH10336262A (ja) | ディジタル信号の伝送品質測定回路 | |
US6765623B1 (en) | Method and apparatus for correcting phase imbalance in received in-phase and quadrature signals | |
US20070127599A1 (en) | Apparatus and method for phase recovery and I/Q imbalance compensation in quadrature demodulating receiver | |
JP2006229374A (ja) | 周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数合成装置及び方法 | |
JP3087459B2 (ja) | Fskデータ復調器 | |
US5748682A (en) | Oscillator frequency offset error estimator for communications systems | |
JP4411745B2 (ja) | 位相雑音除去装置 | |
US6993096B1 (en) | BS digital broadcasting receiver | |
JP4392839B2 (ja) | 搬送波トラッキング・ループ・ロック検出器 | |
JP2006507760A (ja) | Ntsc同一チャネル干渉を検出する装置および方法 | |
KR100769337B1 (ko) | 캐리어 주파수를 갖는 각변조 신호 복조기와, 그를 포함한 수신기, 송수신기, 및 통신 장치 | |
JP2001053819A (ja) | 位相回転エラーを補償するための位相検出装置 | |
JP2009512380A (ja) | デジタル信号受信機のためにドップラ効果を補償する方法及び装置 | |
JP3979261B2 (ja) | 受信装置 | |
EP0822689B1 (en) | Carrier recovery in a PSK receiver | |
EP0987862A1 (en) | Absolute phasing circuit | |
US6697437B1 (en) | Receiving apparatus | |
JP4039824B2 (ja) | 位相検出装置 | |
JP2001007875A (ja) | 直交検波受信機における復調方法及び復調回路 | |
JP3948907B2 (ja) | 位相検出装置 | |
JP3446684B2 (ja) | マルチキャリア受信方式、受信装置及び受信装置用周波数オフセット検出回路 | |
US6570936B1 (en) | Frequency error estimation method and system for a QPSK demodulator | |
JPH0220154A (ja) | 多相位相検波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |