JP2001053216A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法

Info

Publication number
JP2001053216A
JP2001053216A JP11229359A JP22935999A JP2001053216A JP 2001053216 A JP2001053216 A JP 2001053216A JP 11229359 A JP11229359 A JP 11229359A JP 22935999 A JP22935999 A JP 22935999A JP 2001053216 A JP2001053216 A JP 2001053216A
Authority
JP
Japan
Prior art keywords
semiconductor module
antenna coil
chip
capacitance
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11229359A
Other languages
English (en)
Other versions
JP3779504B2 (ja
Inventor
Yoshiharu Hino
吉晴 日野
Kazunari Nakagawa
和成 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP22935999A priority Critical patent/JP3779504B2/ja
Publication of JP2001053216A publication Critical patent/JP2001053216A/ja
Application granted granted Critical
Publication of JP3779504B2 publication Critical patent/JP3779504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 安定な通信特性を有する半導体モジュールと
その製造方法とを提供する。 【解決手段】 絶縁基板２の表裏面に、アンテナコイル
４と、ＩＣチップ３を接続するためのパッド部５と、互
いに面積が異なる１対の容量パッド７，１３と、各容量
パッドをアンテナコイル４に接続するためのリード６，
１６を形成する。アンテナコイル４にＩＣチップ３を接
続した後、当該半導体モジュール１のインピーダンスを
測定して、当該測定値が予め定められた許容範囲内にあ
るか否か判定する。前記測定値が前記許容範囲内にない
と判定された場合には、前記測定値より当該半導体モジ
ュールにおける適正な静電容量の値と容量パッドの過剰
な面積分とを算出し、当該過剰な面積分に相当する容量
パッド７，１３の一部をトリミングにより除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップと無線
通信用のアンテナコイルとからなる半導体モジュールと
その製造方法とに係り、特に、半導体モジュールの通信
特性の安定化を図るための手段に関する。
【０００２】
【従来の技術】従来より、ＩＣチップの入出力端子に無
線通信用のアンテナコイルを接続してなる半導体モジュ
ールを搭載した非接触式の半導体装置が知られている。
この種の半導体装置は、前記半導体モジュールを樹脂材
料などでケーシングすることによってカード形、タグ形
又はコイン形などの所望の形状に形成され、薄形にして
豊富な情報量と高いセキュリティ性能を有することか
ら、交通、流通及び情報通信等の広い分野で普及が進ん
でいる。
【０００３】従来より、前記半導体モジュールの製造方
法としては、その製造効率を高めるため、製造された個
々のＩＣチップの周波数特性を測定することなく、使用
するＩＣチップ群の平均的な周波数特性（定格値）に基
づいて、ケーシング後に所定の通信特性を発揮可能なア
ンテナコイルを設計し、この設計に基づいて製造された
同一仕様のアンテナコイルを同一定格のＩＣチップの入
出力端子に接続するという方法がとられている。
【０００４】
【発明が解決しようとする課題】しかるに、定格値が同
じであっても、ＩＣチップの周波数特性にはある程度の
バラツキがあるので、従来のように同一仕様のアンテナ
コイルを接続する構成であると、できあがった半導体モ
ジュールの通信特性、ひいては半導体装置の通信特性に
も必然的にバラツキが生じ、それによって通信エラーが
発生し易くなるため、信頼性の高い通信システムを構築
することが困難である。
【０００５】また、半導体装置の通信特性は、ＩＣチッ
プの周波数特性のほか、アンテナコイルの仕様やケーシ
ング材料又はケーシングのサイズなどによって変化する
が、従来のようにＩＣチップの定格に合わせて所定仕様
のアンテナコイルを設計し、当該設計に基づいてアンテ
ナコイルを形成するという構成であると、ＩＣチップの
定格、アンテナコイルの仕様、ケーシング材料又はケー
シングのサイズが変更される毎に新たなアンテナコイル
を設計・製造せざるを得ず、仕様が異なる多種類の半導
体装置を安価に製造することが困難になる。
【０００６】本発明は、かかる事情に鑑みてなされたも
のであって、その課題とするところは、安定な通信特性
を有する半導体モジュールを提供すること、及びかかる
半導体モジュールを容易に製造する方法を提供すること
にある。
【０００７】
【課題を解決するための手段】前記の課題を解決するた
め、本発明は、半導体モジュールに関しては、アンテナ
コイルを含む所要の回路パターンが形成された絶縁基板
と、前記アンテナコイルの両端部に接続されたＩＣチッ
プとからなる半導体モジュールにおいて、前記絶縁基板
として、その表裏面の相対向する部位に、１個のコンデ
ンサを構成するための１対の容量パッドが形成されたも
のを用いるという構成にした。
【０００８】かように、アンテナコイルが形成される絶
縁基板に１個のコンデンサを構成するための１対の容量
パッドを形成しておくと、ＩＣチップの周波数特性のバ
ラツキに応じてアンテナコイルに接続される容量パッド
の面積を適宜減少することにより、半導体モジュールの
インピーダンスを適宜調整することができるので、半導
体モジュールの通信特性、ひいてはこれを用いた半導体
装置の通信特性を安定化することができ、信頼性の高い
通信システムを構築することができる。
【０００９】また、半導体モジュール又は半導体装置の
設計変更に伴い、ＩＣチップやアンテナコイルの仕様そ
れにケーシングの材料やサイズなどが変更された場合に
も、絶縁基板の設計を変更する必要がなく、アンテナコ
イルに接続される容量パッドを変更するだけでそのまま
適用できるので、仕様が異なる多種類の半導体装置を安
価に製造することができる。
【００１０】さらに、絶縁基板の表裏面に容量パッドを
形成すると、部品点数が増加しないことから安価に実施
できると共に、半導体モジュール及び半導体装置の厚型
化を防止できる。
【００１１】一方、半導体モジュールの製造方法につい
ては、ＩＣチップの入出力端子を絶縁基板上に形成され
たアンテナコイルの両端部に接続して半導体モジュール
を作製する方法において、前記絶縁基板として、表裏面
の相対向する部位に１個のコンデンサを構成するための
１対の容量パッドが形成され、かつ当該容量パッドと前
記アンテナコイルとが予めリードパターンを介して接続
されたものを用い、前記アンテナコイルに接続される前
記ＩＣチップの周波数特性に応じて、前記アンテナコイ
ルに接続される容量パッドの面積を減少し、半導体モジ
ュールのインピーダンスを許容範囲内に調整するという
構成にした。
【００１２】具体的には、前記アンテナコイルに前記Ｉ
Ｃチップを接続した後、当該半導体モジュールのインピ
ーダンスを測定して当該測定値が予め定められた許容範
囲内にあるか否か判定し、前記測定値が前記許容範囲内
にないと判定された場合には、前記測定値より当該半導
体モジュールにおける適正な静電容量の値と前記容量パ
ッドの過剰な面積分とを算出し、当該算出値から前記ア
ンテナコイルに接続される容量パッドの面積を適正化し
て、当該半導体モジュールのインピーダンスを前記許容
範囲内に調整するという方法をとることができる。
【００１３】また、他の方法として、前記アンテナコイ
ルに前記ＩＣチップを接続するに先立ち、前記ＩＣチッ
プの周波数特性を測定して、当該ＩＣチップが接続され
た半導体モジュールについて所要のインピーダンスを得
るに必要なアンテナコイルの静電容量を算出し、前記ア
ンテナコイルに前記ＩＣチップを接続した後、前記算出
値より所要の静電容量を有する容量パッドの面積を求め
て、当該容量パッドの過剰分を除去をするという方法を
とることもできる。
【００１４】さらに、他の方法として、前記アンテナコ
イルに前記ＩＣチップを接続するに先立ち、前記ＩＣチ
ップの周波数特性を測定して、当該ＩＣチップが接続さ
れた半導体モジュールについて所要のインピーダンスを
得るに必要なアンテナコイルの静電容量を算出し、当該
算出値より所要の静電容量を有する容量パッドの面積を
求めて、当該容量パッドの過剰分を除去し、しかる後
に、前記アンテナコイルに前記ＩＣチップを接続すると
いう方法をとることもできる。
【００１５】これらの方法によると、ＩＣチップの周波
数特性にバラツキがあっても、絶縁基板に形成された容
量パッドの面積を適宜調整することによって、半導体モ
ジュールのインピーダンスを所要の許容値内に調整する
ことができるので、ＩＣチップの周波数特性のバラツキ
の有無及びその大小に関わりなく製品である半導体モジ
ュールひいてはこれを搭載した半導体装置の通信特性を
安定化することができる。
【００１６】
【発明の実施の形態】まず、本発明に係る半導体モジュ
ールの一例を、図１乃至図５に基づいて説明する。図１
は第１実施形態例に係る半導体モジュールの表面図、図
２は第１実施形態例に係る半導体モジュールに適用され
る絶縁基板の表面図及び裏面図、図３はＩＣチップが搭
載された絶縁基板の表面図、図４は絶縁基板の表面パタ
ーンと裏面パターンとの接続状態を示す要部断面図、図
５は図３に示す半導体モジュールの等価回路を示す回路
図である。
【００１７】図１から明らかなように、本例の半導体モ
ジュール１は、表面及び裏面に図２に示す所要の回路パ
ターンが形成された絶縁基板２と、当該絶縁基板２上に
搭載されたＩＣチップ３とから構成されている。
【００１８】絶縁基板２の表面には、図２（ａ）に示す
ように、アンテナコイル４の渦巻き部４ａと、後に説明
する裏面パターンを介して当該渦巻き部４ａの外周端と
接続されるアンテナコイル４の延出部４ｂと、前記渦巻
き部４ａの内周端及び前記延出部４ｂの一端より延出さ
れたＩＣチップ接続用のパッド部５と、前記渦巻き部４
ａの内周端近傍より分岐された容量パッド接続用のリー
ド６と、１つの容量パッド７とが形成されている。ま
た、ＩＣチップ接続用のパッド部５が延出される前記渦
巻き部４ａの内周端及び前記延出部４ｂの一端には、そ
れぞれ前記渦巻き部４ａ及び延出部４ｂの線幅よりも幅
の広い測定用端子９，１０が形成されると共に、前記延
出部４ｂの他端及び前記渦巻き部４ａの外周端には、そ
れぞれ前記渦巻き部４ａ及び延出部４ｂの線幅よりも幅
の広い接合用端子１１，１２が形成されている。
【００１９】一方、絶縁基板２の裏面には、図２（ｂ）
に示すように、前記容量パッド７と対向する部位にこれ
と同形同大の容量パッド１３が形成されている。また、
前記接合用端子１１，１２と対向する部位には、これと
ほぼ同形同大の接合用端子１４，１５が形成され、接合
用端子１４と容量パッド１３との間には、前記リード６
に対応するリード１６が形成され、さらに接合用端子１
５とリード１６との間には、これらを接続する接続リー
ド１８が形成されている。
【００２０】したがって、絶縁基板２を介してその表裏
両面の相対向する部位に形成された容量パッド７と容量
パッド１３とによってコンデンサＣが形成される。この
コンデンサＣの静電容量は、必要に応じて適宜の値に設
定することができるが、広範な仕様の変化に対応できる
ようにするため、なるべく大きい方が好ましい。
【００２１】また、接合用端子１１と１４、並びに接合
用端子１２と１５とは、図４に示すようにスルーホール
１９を介して互いに接続されており、これによって、渦
巻き部３ａの外周端がメインリード１６を介して延出部
３ｂに接続され、絶縁基板２の表面側の隣接した位置に
両端部が配置されたアンテナコイル４が形成されると共
に、当該アンテナコイル４の両端部に、容量パッド７と
容量パッド１３とによって構成されるコンデンサＣが接
続される。当該コンデンサＣの静電容量は、使用される
ＩＣチップ３の周波数特性のバラツキの大きさを考慮
し、定格値が同一の全てのＩＣチップ３を利用できる値
に設定される。
【００２２】なお、前記スルーホール１９は、常法に従
って形成できるほか、透孔を有しない絶縁基板２の表裏
両面に接合用端子１１，１２，１４，１５を形成した
後、これら各接合用端子１１，１２，１４，１５のいず
れかに針状の工具を突き刺し、絶縁基板２を突き破るこ
とによっても形成できる。例えば、図４に示すように、
接合用端子１１に針状の工具Ｔを突き刺すと、絶縁基板
２が突き破られて絶縁基板２にスルーホール１９が形成
されると共に、接合用端子１１の一部が当該スルーホー
ル１９に沿って変形し、これと対向に配置された接合用
端子１４と電気的に接続される。これと同様に、接合用
端子１２に針状の工具Ｔを突き刺すと、絶縁基板２が突
き破られて絶縁基板２にスルーホール１９が形成される
と共に、接合用端子１２の一部が当該スルーホール１９
に沿って変形し、これと対向に配置された接合用端子１
５と電気的に接続される。接合用端子１４，１５側から
工具Ｔを突き刺した場合も同様である。
【００２３】ＩＣチップ３は、図３に示すように、絶縁
基板２の表面に形成されたパッド部５に接続される。Ｉ
Ｃチップ３としては、公知に属する任意のＩＣチップを
用いることができるが、半導体モジュール及びこれを用
いた半導体装置の薄形化を図るためには、パッケージ化
されていないベアＩＣチップを用いることが特に好まし
い。また、半導体モジュール及びこれを用いた半導体装
置のより一層の薄形化を図るためには、パターンの非形
成面が化学的手段又は機械的手段若しくはそれらの両手
段によって研磨され薄形化されたベアＩＣチップを用い
ることが特に好ましい。このＩＣチップ３は、はんだや
導電ペーストそれに導電接着剤（ＡＣＦ）などを用いた
フェースダウン方式によって、絶縁基板２の表面に形成
されたパッド部５に接続することができる。
【００２４】前記のように構成された絶縁基板２にＩＣ
チップ３を搭載した段階において、本実施形態例に係る
半導体モジュール１は、図３に示すように、アンテナコ
イル４の一端に、容量パッド７がリード６を介して接続
されると共に、アンテナコイル４の他端に、容量パッド
１３がリード１６を介して接続されており、その等価回
路は、図５に示すような構成になる。
【００２５】半導体モジュール１が有すべき静電容量
は、搭載されるＩＣチップ３の周波数特性によって異な
るのであって、アンテナコイル４の両端に接続される容
量パッド７，１３の面積は、搭載されるＩＣチップ３の
周波数特性に応じて適宜調整される。図１の例では、ア
ンテナコイル４の両端に接続される容量パッド７，１３
の面積が図２及び図３に示す容量パッド７，１３の面積
の約１／２程度に減少されている。容量パッド７，１３
の面積の調整は、トリミング等を施すことによって行う
ことができる。
【００２６】前記実施形態例に係る半導体モジュール１
の静電容量の調整は、図６乃至図８のフローチャートに
示す手順にて行うことができる。
【００２７】図６の方法では、絶縁基板２にＩＣチップ
３を搭載した後、測定用端子９，１０にテスターの電極
を当てて、当該半導体モジュール１のインピーダンスを
測定し（手順Ｓ１）、当該測定値が予め定められた許容
範囲内にあるか否か判定する（手順Ｓ２）。前記測定値
が前記許容範囲内にあると判定された場合には、適正な
通信特性を有することが確認されたので、半導体モジュ
ールの容量調整は行わず、そのまま半導体モジュールの
製造工程を終了する。手順Ｓ２において、インピーダン
スの測定値が許容範囲内にないと判定された場合には、
その測定値より当該半導体モジュールにおける適正な静
電容量の値と前記容量パッドの過剰な面積分とを算出し
（手順Ｓ３）、当該過剰な面積に相当する容量パッド
７，１３の一部をトリミングにより除去して（手順Ｓ
４）、半導体モジュールの製造工程を終了する。
【００２８】また、図７の方法では、ＩＣチップの周波
数特性を測定して（手順Ｓ１１）、当該ＩＣチップが接
続された半導体モジュールについて所要のインピーダン
スを得るに必要なアンテナコイルの静電容量を算出した
後（手順Ｓ１２）、アンテナコイルとＩＣチップとの接
続を行う（手順Ｓ１３）。そして、前記算出値から当該
半導体モジュールにおける適正な静電容量の値と前記容
量パッドの過剰な面積分とを算出して、当該過剰な面積
に相当する容量パッド７，１３の一部をトリミングによ
り除去し（手順Ｓ１４）、得られた半導体モジュールの
インピーダンスを測定して（手順Ｓ１５）、その測定値
が許容範囲内にあるか否かを判定する（手順Ｓ１６）。
手順Ｓ１６で測定値が許容範囲内にあると判定された場
合には、半導体モジュールの製造を完了し、手順Ｓ１６
で測定値が許容範囲内にないと判定された場合には、不
良品として廃棄される。
【００２９】また、図８の方法では、ＩＣチップの周波
数特性を測定して（手順Ｓ２１）、当該ＩＣチップが接
続された半導体モジュールについて所要のインピーダン
スを得るに必要なアンテナコイルの静電容量を算出した
後（手順Ｓ２２）、当該算出値から当該半導体モジュー
ルにおける適正な静電容量の値と前記容量パッドの過剰
な面積分とを算出して、当該過剰な面積に相当する容量
パッド７，１３の一部をトリミングにより除去する（手
順Ｓ２３）。次いで、アンテナコイルとＩＣチップとを
接続し（手順Ｓ２４）、得られた半導体モジュールのイ
ンピーダンスを測定して（手順Ｓ２５）、その測定値が
許容範囲内にあるか否かを判定する（手順Ｓ２６）。手
順Ｓ２６で測定値が許容範囲内にあると判定された場合
には、半導体モジュールの製造を完了し、手順Ｓ２６で
測定値が許容範囲内にないと判定された場合には、不良
品として廃棄される。
【００３０】
【発明の効果】本発明の半導体モジュールは、アンテナ
コイルを含む所要の回路パターンが形成されかつＩＣチ
ップが搭載される絶縁基板として、その表裏面の相対向
する部位に、１個のコンデンサを構成するための１対の
容量パッドが形成されたものを用いるので、ＩＣチップ
の周波数特性のバラツキに応じてアンテナコイルに接続
される容量パッドの面積を適宜調整することにより半導
体モジュールのインピーダンスを適宜調整することがで
き、半導体モジュール、ひいてはこれを用いた半導体装
置の通信特性を安定化することができる。また、本発明
の半導体モジュールは、ＩＣチップやアンテナコイルの
仕様それにケーシングの材料やサイズなどが変更された
場合にも、絶縁基板の設計を変更する必要がなく、アン
テナコイルに接続される容量パッドの面積を変更するだ
けでそのまま適用できるので、仕様が異なる多種類の半
導体装置を安価に製造することができる。さらに、本発
明の半導体モジュールは、絶縁基板の表裏面に容量パッ
ドを形成するので、部品点数が増加せず、安価に実施で
きると共に、半導体モジュール及び半導体装置の厚型化
を防止できる。
【００３１】一方、本発明の半導体モジュール製造方法
は、アンテナコイルを含む所要の回路パターンが形成さ
れかつＩＣチップが搭載される絶縁基板に、１対の容量
パッドを予め形成しておき、ＩＣチップの周波数特性の
バラツキに応じてアンテナコイルに接続される容量パッ
ドの面積を調整することによって、半導体モジュールの
インピーダンスを許容範囲内に調整するようにしたの
で、ＩＣチップの周波数特性のバラツキの有無及びその
大小に関わりなく製品である半導体モジュールひいては
これを搭載した半導体装置の通信特性を安定化すること
ができる。
【図面の簡単な説明】
【図１】実施形態例に係る半導体モジュールの表面図で
ある。
【図２】実施形態例に係る半導体モジュールに適用され
る絶縁基板の表面図及び裏面図である。
【図３】ＩＣチップが搭載された絶縁基板の表面図であ
る。
【図４】絶縁基板の表面パターンと裏面パターンとの接
続状態を示す要部断面図である。
【図５】図３に示す半導体モジュールの等価回路を示す
回路図である。
【図６】半導体モジュール製造方法の第１例を示すフロ
ーチャートである。
【図７】半導体モジュール製造方法の第２例を示すフロ
ーチャートである。
【図８】半導体モジュール製造方法の第３例を示すフロ
ーチャートである。
【符号の説明】
１ 半導体モジュール ２ 絶縁基板 ３ ＩＣチップ ４ アンテナコイル ４ａ 渦巻き部 ４ｂ 延出部 ５ パッド部 ６ リード ７ 容量パッド ９，１０ 測定用端子 １１，１２ 接合用端子 １３ 容量パッド １４，１５ 接合用端子 １６ リード １８ 接続リード １９ スルーホール

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 アンテナコイルを含む所要の回路パター
    ンが形成された絶縁基板と、前記アンテナコイルの両端
    部に接続されたＩＣチップとからなる半導体モジュール
    において、前記絶縁基板として、その表裏面の相対向す
    る部位に、１個のコンデンサを構成するための１対の容
    量パッドが形成されたものを用いることを特徴とする半
    導体モジュール。
  2. 【請求項２】 ＩＣチップの入出力端子を絶縁基板上に
    形成されたアンテナコイルの両端部に接続して半導体モ
    ジュールを作製する方法において、 前記絶縁基板として、表裏面の相対向する部位に１個の
    コンデンサを構成するための１対の容量パッドが形成さ
    れ、かつ当該容量パッドと前記アンテナコイルとが予め
    リードパターンを介して接続されたものを用い、 前記アンテナコイルに接続される前記ＩＣチップの周波
    数特性に応じて、前記アンテナコイルに接続される容量
    パッドの面積を減少し、半導体モジュールのインピーダ
    ンスを許容範囲内に調整することを特徴とする半導体モ
    ジュールの製造方法。
  3. 【請求項３】 請求項２に記載の半導体モジュールの製
    造方法において、 前記アンテナコイルに前記ＩＣチップを接続した後、当
    該半導体モジュールのインピーダンスを測定して当該測
    定値が予め定められた許容範囲内にあるか否か判定し、
    前記測定値が前記許容範囲内にないと判定された場合に
    は、前記測定値より当該半導体モジュールにおける適正
    な静電容量の値と前記容量パッドの過剰な面積分とを算
    出し、当該算出値から前記アンテナコイルに接続される
    容量パッドの面積を適正化して、当該半導体モジュール
    のインピーダンスを前記許容範囲内に調整することを特
    徴とする半導体モジュールの製造方法。
  4. 【請求項４】 請求項２に記載の半導体モジュールの製
    造方法において、 前記アンテナコイルに前記ＩＣチップを接続するに先立
    ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣ
    チップが接続された半導体モジュールについて所要のイ
    ンピーダンスを得るに必要なアンテナコイルの静電容量
    を算出し、 前記アンテナコイルに前記ＩＣチップを接続した後、 前記算出値より所要の静電容量を有する容量パッドの面
    積を求めて、当該容量パッドの過剰分を除去をする半導
    体モジュールの製造方法。
  5. 【請求項５】 請求項２に記載の半導体モジュールの製
    造方法において、 前記アンテナコイルに前記ＩＣチップを接続するに先立
    ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣ
    チップが接続された半導体モジュールについて所要のイ
    ンピーダンスを得るに必要なアンテナコイルの静電容量
    を算出し、 当該算出値より所要の静電容量を有する容量パッドの面
    積を求めて、当該容量パッドの過剰分を除去し、 しかる後に、前記アンテナコイルに前記ＩＣチップを接
    続することを特徴とする半導体モジュールの製造方法。
JP22935999A 1999-08-13 1999-08-13 半導体モジュールの製造方法 Expired - Fee Related JP3779504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22935999A JP3779504B2 (ja) 1999-08-13 1999-08-13 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22935999A JP3779504B2 (ja) 1999-08-13 1999-08-13 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2001053216A true JP2001053216A (ja) 2001-02-23
JP3779504B2 JP3779504B2 (ja) 2006-05-31

Family

ID=16890941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22935999A Expired - Fee Related JP3779504B2 (ja) 1999-08-13 1999-08-13 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP3779504B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116647A (ja) * 2007-11-07 2009-05-28 Toppan Printing Co Ltd 複合型ｉｃカードおよびその製造方法
JP2011109553A (ja) * 2009-11-20 2011-06-02 Omron Automotive Electronics Co Ltd 送信用アンテナ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116647A (ja) * 2007-11-07 2009-05-28 Toppan Printing Co Ltd 複合型ｉｃカードおよびその製造方法
JP2011109553A (ja) * 2009-11-20 2011-06-02 Omron Automotive Electronics Co Ltd 送信用アンテナ

Also Published As

Publication number Publication date
JP3779504B2 (ja) 2006-05-31

Similar Documents

Publication Publication Date Title
JP2000508475A (ja) 極広帯域で低インピーダンスのフローティングプレートキャパシタ
US6806106B2 (en) Bond wire tuning of RF power transistors and amplifiers
JP2002271142A (ja) 表面実装型の水晶発振器及びその製造方法
US7046100B2 (en) Direct current cut structure
US6661101B2 (en) Semiconductor device
JP2001053216A (ja) 半導体モジュール及びその製造方法
JP3779503B2 (ja) 半導体モジュールの製造方法
US20070035323A1 (en) Method for fabricating electronic circuit module and integrated circuit device
US20020167083A1 (en) RF circuit chip, RF circuit device having the same, and manufacturing method therefor
JP2004241924A (ja) 交流結合回路
JP2005101097A (ja) 半導体装置及びその製造方法
JPH06237122A (ja) マイクロ波半導体装置
JP2000260661A (ja) チップ部品およびチップ部品実装基板
JP2000259805A (ja) Ｉｃカード
JP3002137U (ja) チップコンデンサ容量抜け判定工具
JP2998742B1 (ja) バイアホールインダクタンスの測定方法
JPH11346101A (ja) 半導体スイッチ及びその製造方法
JP2533277Y2 (ja) チップキャパシタの接地構造
JPH10190355A (ja) 圧電デバイス用パッケージ
JP3083451B2 (ja) 調整コンデンサ
JP2003021663A (ja) Ｍｍｉｃのテスト方法
JPH01316003A (ja) 混成集積回路の製造方法
JPH11211790A (ja) 高周波用半導体デバイスの評価装置
JPS63318795A (ja) 混成集積回路装置の製造方法
KR20030048691A (ko) 작은 값의 적은 변화를 가지는 고주파 인덕터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060302

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3779504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees