JP3779503B2 - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP3779503B2 JP3779503B2 JP22935399A JP22935399A JP3779503B2 JP 3779503 B2 JP3779503 B2 JP 3779503B2 JP 22935399 A JP22935399 A JP 22935399A JP 22935399 A JP22935399 A JP 22935399A JP 3779503 B2 JP3779503 B2 JP 3779503B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- antenna coil
- chip
- pads
- pairs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Support Of Aerials (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップと無線通信用のアンテナコイルとからなる半導体モジュールの製造方法に係り、特に、半導体モジュールの通信特性の安定化を図るための手段に関する。
【０００２】
【従来の技術】
従来より、ＩＣチップの入出力端子に無線通信用のアンテナコイルを接続してなる半導体モジュールを搭載した非接触式の半導体装置が知られている。この種の半導体装置は、前記半導体モジュールを樹脂材料などでケーシングすることによってカード形、タグ形又はコイン形などの所望の形状に形成され、薄形にして豊富な情報量と高いセキュリティ性能を有することから、交通、流通及び情報通信等の広い分野で普及が進んでいる。
【０００３】
従来より、前記半導体モジュールの製造方法としては、その製造効率を高めるため、製造された個々のＩＣチップの周波数特性を測定することなく、使用するＩＣチップ群の平均的な周波数特性（定格値）に基づいて、ケーシング後に所定の通信特性を発揮可能なアンテナコイルを設計し、この設計に基づいて製造された同一仕様のアンテナコイルを同一定格のＩＣチップの入出力端子に接続するという方法がとられている。
【０００４】
【発明が解決しようとする課題】
しかるに、定格値が同じであっても、ＩＣチップの周波数特性にはある程度のバラツキがあるので、従来のように同一仕様のアンテナコイルを接続する構成であると、できあがった半導体モジュールの通信特性、ひいては半導体装置の通信特性にも必然的にバラツキが生じ、それによって通信エラーが発生し易くなるため、信頼性の高い通信システムを構築することが困難である。
【０００５】
また、半導体装置の通信特性は、ＩＣチップの周波数特性のほか、アンテナコイルの仕様やケーシング材料又はケーシングのサイズなどによって変化するが、従来のようにＩＣチップの定格に合わせて所定仕様のアンテナコイルを設計し、当該設計に基づいてアンテナコイルを形成するという構成であると、ＩＣチップの定格、アンテナコイルの仕様、ケーシング材料又はケーシングのサイズが変更される毎に新たなアンテナコイルを設計・製造せざるを得ず、仕様が異なる多種類の半導体装置を安価に製造することが困難になる。
【０００６】
本発明は、かかる事情に鑑みてなされたものであって、その課題とするところは、安定な通信特性を有する半導体モジュールを容易に製造する方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記の課題を解決するため、本発明は、第１に、ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ全ての前記容量パッドと前記アンテナコイルとが予めリードパターンを介して接続されたものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断して、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、当該算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断した後、前記アンテナコイルに前記ＩＣチップを接続するという構成にした。
【０００８】
また、本発明は、第２に、ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ全ての前記容量パッドと前記アンテナコイルとが予めリードパターンを介して接続されたものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断して、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、前記アンテナコイルに前記ＩＣチップを接続した後、前記算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断するという構成にした。
【０００９】
また、本発明は、第３に、ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ前記各容量パッドと前記アンテナコイルとを接続するリードパターンの一部に断線部を有するものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた前記切断部を選択的に導通させ、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、当該算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、当該選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を選択的に導通した後、前記アンテナコイルに前記ＩＣチップを接続するという構成にした。
【００１０】
また、本発明は、第４に、ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ前記各容量パッドと前記アンテナコイルとを接続するリードパターンの一部に断線部を有するものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた前記切断部を選択的に導通させ、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、前記アンテナコイルに前記ＩＣチップを接続した後、前記算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、当該選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を選択的に導通するという構成にした。
【００１６】
これらの方法によると、ＩＣチップの周波数特性にバラツキがあっても、絶縁基板に形成された複数対の容量パッドのいずれかを選択的にアンテナコイルに接続することによって、半導体モジュールのインピーダンスを所要の許容値内に調整することができるので、ＩＣチップの周波数特性のバラツキの有無及びその大小に関わりなく製品である半導体モジュールひいてはこれを搭載した半導体装置の通信特性を安定化することができる。
【００１７】
【発明の実施の形態】
まず、本発明に係る半導体モジュールの第１例を、図１乃至図５に基づいて説明する。図１は第１実施形態例に係る半導体モジュールの表面図、図２は第１実施形態例に係る半導体モジュールに適用される絶縁基板の表面図及び裏面図、図３はＩＣチップが搭載された絶縁基板の表面図、図４は絶縁基板の表面パターンと裏面パターンとの接続状態を示す要部断面図、図５は図３に示す半導体モジュールの等価回路を示す回路図である。
【００１８】
図１から明らかなように、本例の半導体モジュール１は、表面及び裏面に図２に示す所要の回路パターンが形成された絶縁基板２と、当該絶縁基板２上に搭載されたＩＣチップ３とから構成されている。
【００１９】
絶縁基板２の表面には、図２（ａ）に示すように、アンテナコイル４の渦巻き部４ａと、後に説明する裏面パターンを介して当該渦巻き部４ａの外周端と接続されるアンテナコイル４の延出部４ｂと、前記渦巻き部４ａの内周端及び前記延出部４ｂの一端より延出されたＩＣチップ接続用のパッド部５と、前記渦巻き部４ａの内周端近傍より分岐された容量パッド接続用のメインリード６と、互いに面積が異なる合計５つの容量パッド７ａ，７ｂ，７ｃ，７ｄ，７ｅと、前記メインリード６より分岐され前記各容量パッド７ａ〜７ｅと個々に接続された分岐リード８ａ，８ｂ，８ｃ，８ｄ，８ｅとが形成されている。また、ＩＣチップ接続用のパッド部５が延出される前記渦巻き部４ａの内周端及び前記延出部４ｂの一端には、それぞれ前記渦巻き部４ａ及び延出部４ｂの線幅よりも幅の広い測定用端子９，１０が形成されると共に、前記延出部４ｂの他端及び前記渦巻き部４ａの外周端には、それぞれ前記渦巻き部４ａ及び延出部４ｂの線幅よりも幅の広い接合用端子１１，１２が形成されている。
【００２０】
一方、絶縁基板２の裏面には、図２（ｂ）に示すように、前記容量パッド７ａと対向する部位にこれと同形同大の容量パッド１３ａが形成され、前記容量パッド７ｂと対向する部位にこれと同形同大の容量パッド１３ｂが形成され、前記容量パッド７ｃと対向する部位にこれと同形同大の容量パッド１３ｃが形成され、前記容量パッド７ｄと対向する部位にこれと同形同大の容量パッド１３ｄが形成され、前記容量パッド７ｅと対向する部位にこれと同形同大の容量パッド１３ｅが形成されている。また、前記接合用端子１１，１２と対向する部位には、これとほぼ同形同大の接合用端子１４，１５が形成され、接合用端子１４と各容量パッド１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅとの間には、前記メインリード６に対応するメインリード１６と、前記分岐リード８ａ，８ｂ，８ｃ，８ｄ，８ｅに対応する分岐リード１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅとが形成されると共に、接合用端子１５とメインリード１６との間には、これらを接続する接続リード１８が形成されている。
【００２１】
したがって、絶縁基板２を介してその表裏両面の相対向する部位に形成された容量パッド７ａと１３ａとによって第１のコンデンサＣ１が形成され、容量パッド７ｂと１３ｂとによって第２のコンデンサＣ２が形成され、容量パッド７ｃと１３ｃとによって第３のコンデンサＣ３が形成され、容量パッド７ｄと１３ｄとによって第４のコンデンサＣ４が形成され、容量パッド７ｅと１３ｅとによって第５のコンデンサＣ５が形成される。これら第１乃至第５のコンデンサＣ１〜Ｃ５の静電容量は、必要に応じて適宜の値に設定することができるが、半導体モジュールの静電容量の調整を等差級数的に行えるようにするため、最小の容量パッド７ａ，１３ａによって構成される第１のコンデンサＣ１の静電容量をＣ1 としたとき、第２乃至第５のコンデンサの静電容量をそれぞれ２(n-1)・Ｃ1（但し、ｎはコンデンサの順位を表す正の整数であって、本実施形態例の場合には、１，２，３，４，５）に設定することが特に好ましい。各コンデンサＣ１〜Ｃ５の静電容量をこのように設定すると、半導体モジュールの静電容量を３２（２5 ）段階に等差級数的に調整することができる。なお、これら各コンデンサＣ１〜Ｃ５の静電容量は、使用するＩＣチップ３の周波数特性のバラツキの大きさを考慮して設定される。
【００２２】
また、接合用端子１１と１４、並びに接合用端子１２と１５とは、図４に示すようにスルーホール１９を介して互いに接続されており、これによって、渦巻き部３ａの外周端がメインリード１６を介して延出部３ｂに接続され、絶縁基板２の表面側の隣接した位置に両端部が配置されたアンテナコイル４が形成されると共に、当該アンテナコイル４の両端部に、容量パッド７ａと１３ａとによって構成される第１のコンデンサＣ１と、容量パッド７ｂと１３ｂとによって構成される第２のコンデンサＣ２と、容量パッド７ｃと１３ｃとによって構成される第３のコンデンサＣ３と、容量パッド７ｄと１３ｄとによって構成される第４のコンデンサＣ４と、容量パッド７ｅと１３ｅとによって構成される第５のコンデンサＣ５とがそれぞれ並列に接続される。
【００２３】
なお、前記スルーホール１９は、常法に従って形成できるほか、透孔を有しない絶縁基板２の表裏両面に接合用端子１１，１２，１４，１５を形成した後、これら各接合用端子１１，１２，１４，１５のいずれかに針状の工具を突き刺し、絶縁基板２を突き破ることによっても形成できる。例えば、図４に示すように、接合用端子１１に針状の工具Ｔを突き刺すと、絶縁基板２が突き破られて絶縁基板２にスルーホール１９が形成されると共に、接合用端子１１の一部が当該スルーホール１９に沿って変形し、これと対向に配置された接合用端子１４と電気的に接続される。これと同様に、接合用端子１２に針状の工具Ｔを突き刺すと、絶縁基板２が突き破られて絶縁基板２にスルーホール１９が形成されると共に、接合用端子１２の一部が当該スルーホール１９に沿って変形し、これと対向に配置された接合用端子１５と電気的に接続される。接合用端子１４，１５側から工具Ｔを突き刺した場合も同様である。
【００２４】
ＩＣチップ３は、図３に示すように、絶縁基板２の表面に形成されたパッド部５に接続される。ＩＣチップ３としては、公知に属する任意のＩＣチップを用いることができるが、半導体モジュール及びこれを用いた半導体装置の薄形化を図るためには、パッケージ化されていないベアＩＣチップを用いることが特に好ましい。また、半導体モジュール及びこれを用いた半導体装置のより一層の薄形化を図るためには、パターンの非形成面が化学的手段又は機械的手段若しくはそれらの両手段によって研磨され薄形化されたベアＩＣチップを用いることが特に好ましい。このＩＣチップ３は、はんだや導電ペーストそれに導電接着剤（ＡＣＦ）などを用いたフェースダウン方式によって、絶縁基板２の表面に形成されたパッド部５に接続することができる。
【００２５】
前記のように構成された絶縁基板２にＩＣチップ３を搭載した段階において、本実施形態例に係る半導体モジュール１は、図３に示すように、アンテナコイル４の一端に、容量パッド７ａ，７ｂ，７ｃ，７ｄ，７ｅが分岐リード８ａ，８ｂ，８ｃ，８ｄ，８ｅ及びメインリード６を介して接続されると共に、アンテナコイル４の他端に、容量パッド１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅが分岐リード１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ及びメインリード１６を介して接続されており、その等価回路は、図５に示すような構成になる。
【００２６】
半導体モジュール１が有すべき静電容量は、搭載されるＩＣチップ３の周波数特性によって異なるのであって、アンテナコイル４の両端に接続される容量パッドは、搭載されるＩＣチップ３の周波数特性に応じて適宜増減される。図１の例では、容量パッド７ａ及び７ｂとこれらの各容量パッドと対向に配置された容量パッド１３ａ及び１３ｂのみがアンテナコイル４の両端に接続され、他の容量バッド７ｃ，７ｄ，７ｅ及び１３ｃ，１３ｄ，１３ｅについては、分岐リード８ｃ，８ｄ，８ｅ及び１７ｃ，１７ｄ，１７ｅを切断することによって、アンテナコイル４への接続が断たれている。分岐リードの切断は、図１に示すように、絶縁基板２における不要の分岐リードの形成部分にパンチ等で孔２０を開設することによって行うことができる。
【００２７】
前記第１実施形態例に係る半導体モジュール１の静電容量の調整は、図６のフローチャートに示す手順にて行うことができる。
【００２８】
即ち、絶縁基板２にＩＣチップ３を搭載した後（手順Ｓ１）、測定用端子９，１０にテスターの電極を当てて、当該半導体モジュール１のインピーダンスを測定し（手順Ｓ２）、当該測定値が予め定められた許容範囲内にあるか否か判定する（手順Ｓ３）。前記測定値が前記許容範囲内にあると判定された場合には、適正な通信特性を有することが確認されたので、半導体モジュールの容量調整は行わず、そのまま半導体モジュールの製造工程を終了する。手順Ｓ３において、インピーダンスの測定値が許容範囲内にないと判定された場合には、その測定値より当該半導体モジュールにおける静電容量の過剰量を算出し（手順Ｓ４）、当該過剰量に相当若しくは最も近似する静電容量を有する一対乃至複数対の容量パッドを選択して、当該選択された容量パッドに接続された分岐リードを選択的に切断し（手順Ｓ５）、半導体モジュールの製造工程を終了する。
【００２９】
次に、本発明に係る半導体モジュールの第２実施形態例を、図７及び図８に基づいて説明する。図７は第２実施形態例に係る半導体モジュールの要部平面図、図８は図７のＡ−Ａ断面図である。
【００３０】
第２実施形態例に係る半導体モジュールは、第１実施形態例に係る半導体モジュールとは異なり、分岐リードを切断することによってアンテナコイル４の両端部に接続すべき容量パッドを増減するのではなく、あらかじめ切断部が設けられた分岐リードを適宜接続することによってアンテナコイル４の両端部に接続すべき容量パッドを増減することを特徴とする。
【００３１】
即ち、図７に示すように、絶縁基板２の表面には、容量パッド７ａと、当該容量パッド７ａより延出された分岐リード２１ａと、メインリード６と、当該メインリード６より延出された分岐リード２１ｂとが形成され、絶縁基板２の裏面には、容量パッド１３ａと、当該容量パッド１３ａより延出された分岐リード２１ｃと、メインリード１６と、当該メインリード１６より延出された分岐リード２１ｄとが形成されている。容量パッド７ａと容量パッド１３ａとは同形同大であって、絶縁基板２を介して対向に配置される。また、分岐リード２１ａの先端部と分岐リード２１ｄの先端部とは絶縁基板２を介して対向に配置され、分岐リード２１ｂの先端部と分岐リード２１ｃの先端部とは絶縁基板２を介して対向に配置される。
【００３２】
かかる構成において、容量パッド７ａ及び１３ａをアンテナコイル４の両端部に接続すべき必要性が生じた場合には、図８に示すように、分岐リード２１ａの先端部及び分岐リード２１ｂの先端部に針状の工具Ｔを突き刺し、絶縁基板２を突き破って、分岐リード２１ａの先端部と分岐リード２１ｄの先端部、及び分岐リード２１ｂの先端部と分岐リード２１ｃの先端部とを電気的に接続することにより行うことができる。このようにすると、絶縁基板２の表面に形成された容量パッド７ａが、分岐リード２１ａ、分岐リード２１ｄ、絶縁基板２の裏面に形成されたメインリード１６を介してアンテナコイル４の一端に接続され、絶縁基板２の裏面に形成された容量パッド１３ａが、分岐リード２１ｃ、分岐リード２１ｂ、絶縁基板２の表面に形成されたメインリード６を介してアンテナコイル４の他端に接続される。
【００３３】
なお、図７及び図８においては、１対の容量パッド７ａ及び１３ａしか図示されていないが、所要数の同一構成の容量パッドが備えられることはもちろんである。
【００３４】
前記第２実施形態例に係る半導体モジュール１の静電容量の調整は、図９のフローチャートに示す手順にて行うことができる。
【００３５】
即ち、絶縁基板２にＩＣチップ３を搭載した後（手順Ｓ１１）、測定用端子９，１０にテスターの電極を当てて、当該半導体モジュール１のインピーダンスを測定し（手順Ｓ１２）、当該測定値が予め定められた許容範囲内にあるか否か判定する（手順Ｓ１３）。前記測定値が前記許容範囲内にあると判定された場合には、適正な通信特性を有することが確認されたので、半導体モジュールの容量調整は行わず、そのまま半導体モジュールの製造工程を終了する。手順Ｓ１３において、インピーダンスの測定値が許容範囲内にないと判定された場合には、その測定値より当該半導体モジュールにおける静電容量の不足量を算出し（手順Ｓ１４）、当該不足量に相当若しくは最も近似する静電容量を有する一対乃至複数対の容量パッドを選択して、当該選択された容量パッドをアンテナコイル２に接続する分岐リードを選択的に接続し（手順Ｓ１５）、半導体モジュールの製造工程を終了する。
【００３６】
なお、図６及び図９の半導体モジュール製造方法においては、最初にアンテナコイル４とＩＣチップ３との接続を行い、しかる後にアンテナコイル４の静電容量の調整を行ったが、図１０及び図１１に示すように、まずＩＣチップ３の周波数特性を測定し、しかる後にアンテナコイル４とＩＣチップ３との接続を行うこともできる。
【００３７】
図１０の例では、ＩＣチップの周波数特性を測定して（手順Ｓ２１）、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出した後（手順Ｓ２２）、当該算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断（第１実施形態例に係半導体モジュールの場合）するか、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を接続（第２実施形態例に係半導体モジュールの場合）し（手順Ｓ２３）、しかる後にアンテナコイルとＩＣチップとの接続を行う（手順Ｓ２４）。次いで、製造された半導体モジュールのインピーダンスを測定し（手順Ｓ２５）、その測定値が許容範囲内にあるか否かを判定する（手順Ｓ２６）。そして、手順Ｓ２６で測定値が許容範囲内にあると判定された場合には、半導体モジュールの製造を完了し、手順Ｓ２６で測定値が許容範囲内にないと判定された場合には、不良品として廃棄される。
【００３８】
また、図１１の例では、ＩＣチップの周波数特性を測定して（手順Ｓ３１）、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出した後（手順Ｓ３２）、アンテナコイルとＩＣチップとの接続を行う（手順Ｓ３３）。次いで、前記算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択し、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断（第１実施形態例に係半導体モジュールの場合）するか、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を接続（第２実施形態例に係半導体モジュールの場合）する（手順Ｓ３４）。しかる後に、製造された半導体モジュールのインピーダンスを測定し（手順Ｓ３５）、その測定値が許容範囲内にあるか否かを判定する（手順Ｓ３６）。そして、手順Ｓ３６で測定値が許容範囲内にあると判定された場合には、半導体モジュールの製造を完了し、手順Ｓ３６で測定値が許容範囲内にないと判定された場合には、不良品として廃棄される。
【００３９】
【発明の効果】
本発明の半導体モジュール製造方法は、アンテナコイルを含む所要の回路パターンが形成されかつＩＣチップが搭載される絶縁基板に、静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドを予め形成しておき、ＩＣチップの周波数特性のバラツキに応じてアンテナコイルに接続される容量パッドを選択的に増減することによって、半導体モジュールのインピーダンスを許容範囲内に調整するようにしたので、ＩＣチップの周波数特性のバラツキの有無及びその大小に関わりなく製品である半導体モジュールひいてはこれを搭載した半導体装置の通信特性を安定化することができる。
【図面の簡単な説明】
【図１】第１実施形態例に係る半導体モジュールの表面図である。
【図２】第１実施形態例に係る半導体モジュールに適用される絶縁基板の表面図及び裏面図である。
【図３】ＩＣチップが搭載された絶縁基板の表面図である。
【図４】絶縁基板の表面パターンと裏面パターンとの接続状態を示す要部断面図である。
【図５】図３に示す半導体モジュールの等価回路を示す回路図である。
【図６】半導体モジュール製造方法の第１例を示すフローチャートである。
【図７】第２実施形態例に係る半導体モジュールの要部平面図である。
【図８】図７のＡ−Ａ断面図である。
【図９】半導体モジュール製造方法の第２例を示すフローチャートである。
【図１０】半導体モジュール製造方法の他の例を示すフローチャートである。
【図１１】半導体モジュール製造方法のさらに他の例を示すフローチャートである。
【符号の説明】
１ 半導体モジュール
２ 絶縁基板
３ ＩＣチップ
４ アンテナコイル
４ａ 渦巻き部
４ｂ 延出部
５ パッド部
６ メインリード
７ａ〜７ｅ 容量パッド
８ａ〜８ｅ 分岐リード
９，１０ 測定用端子
１１，１２ 接合用端子
１３ａ〜１３ｅ 容量パッド
１４，１５ 接合用端子
１６ メインリード
１７ａ〜１７ｅ 分岐リード
１８ 接続リード
１９ スルーホール
【発明の属する技術分野】
本発明は、ＩＣチップと無線通信用のアンテナコイルとからなる半導体モジュールの製造方法に係り、特に、半導体モジュールの通信特性の安定化を図るための手段に関する。
【０００２】
【従来の技術】
従来より、ＩＣチップの入出力端子に無線通信用のアンテナコイルを接続してなる半導体モジュールを搭載した非接触式の半導体装置が知られている。この種の半導体装置は、前記半導体モジュールを樹脂材料などでケーシングすることによってカード形、タグ形又はコイン形などの所望の形状に形成され、薄形にして豊富な情報量と高いセキュリティ性能を有することから、交通、流通及び情報通信等の広い分野で普及が進んでいる。
【０００３】
従来より、前記半導体モジュールの製造方法としては、その製造効率を高めるため、製造された個々のＩＣチップの周波数特性を測定することなく、使用するＩＣチップ群の平均的な周波数特性（定格値）に基づいて、ケーシング後に所定の通信特性を発揮可能なアンテナコイルを設計し、この設計に基づいて製造された同一仕様のアンテナコイルを同一定格のＩＣチップの入出力端子に接続するという方法がとられている。
【０００４】
【発明が解決しようとする課題】
しかるに、定格値が同じであっても、ＩＣチップの周波数特性にはある程度のバラツキがあるので、従来のように同一仕様のアンテナコイルを接続する構成であると、できあがった半導体モジュールの通信特性、ひいては半導体装置の通信特性にも必然的にバラツキが生じ、それによって通信エラーが発生し易くなるため、信頼性の高い通信システムを構築することが困難である。
【０００５】
また、半導体装置の通信特性は、ＩＣチップの周波数特性のほか、アンテナコイルの仕様やケーシング材料又はケーシングのサイズなどによって変化するが、従来のようにＩＣチップの定格に合わせて所定仕様のアンテナコイルを設計し、当該設計に基づいてアンテナコイルを形成するという構成であると、ＩＣチップの定格、アンテナコイルの仕様、ケーシング材料又はケーシングのサイズが変更される毎に新たなアンテナコイルを設計・製造せざるを得ず、仕様が異なる多種類の半導体装置を安価に製造することが困難になる。
【０００６】
本発明は、かかる事情に鑑みてなされたものであって、その課題とするところは、安定な通信特性を有する半導体モジュールを容易に製造する方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記の課題を解決するため、本発明は、第１に、ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ全ての前記容量パッドと前記アンテナコイルとが予めリードパターンを介して接続されたものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断して、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、当該算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断した後、前記アンテナコイルに前記ＩＣチップを接続するという構成にした。
【０００８】
また、本発明は、第２に、ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ全ての前記容量パッドと前記アンテナコイルとが予めリードパターンを介して接続されたものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断して、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、前記アンテナコイルに前記ＩＣチップを接続した後、前記算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断するという構成にした。
【０００９】
また、本発明は、第３に、ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ前記各容量パッドと前記アンテナコイルとを接続するリードパターンの一部に断線部を有するものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた前記切断部を選択的に導通させ、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、当該算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、当該選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を選択的に導通した後、前記アンテナコイルに前記ＩＣチップを接続するという構成にした。
【００１０】
また、本発明は、第４に、ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ前記各容量パッドと前記アンテナコイルとを接続するリードパターンの一部に断線部を有するものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた前記切断部を選択的に導通させ、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、前記アンテナコイルに前記ＩＣチップを接続した後、前記算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、当該選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を選択的に導通するという構成にした。
【００１６】
これらの方法によると、ＩＣチップの周波数特性にバラツキがあっても、絶縁基板に形成された複数対の容量パッドのいずれかを選択的にアンテナコイルに接続することによって、半導体モジュールのインピーダンスを所要の許容値内に調整することができるので、ＩＣチップの周波数特性のバラツキの有無及びその大小に関わりなく製品である半導体モジュールひいてはこれを搭載した半導体装置の通信特性を安定化することができる。
【００１７】
【発明の実施の形態】
まず、本発明に係る半導体モジュールの第１例を、図１乃至図５に基づいて説明する。図１は第１実施形態例に係る半導体モジュールの表面図、図２は第１実施形態例に係る半導体モジュールに適用される絶縁基板の表面図及び裏面図、図３はＩＣチップが搭載された絶縁基板の表面図、図４は絶縁基板の表面パターンと裏面パターンとの接続状態を示す要部断面図、図５は図３に示す半導体モジュールの等価回路を示す回路図である。
【００１８】
図１から明らかなように、本例の半導体モジュール１は、表面及び裏面に図２に示す所要の回路パターンが形成された絶縁基板２と、当該絶縁基板２上に搭載されたＩＣチップ３とから構成されている。
【００１９】
絶縁基板２の表面には、図２（ａ）に示すように、アンテナコイル４の渦巻き部４ａと、後に説明する裏面パターンを介して当該渦巻き部４ａの外周端と接続されるアンテナコイル４の延出部４ｂと、前記渦巻き部４ａの内周端及び前記延出部４ｂの一端より延出されたＩＣチップ接続用のパッド部５と、前記渦巻き部４ａの内周端近傍より分岐された容量パッド接続用のメインリード６と、互いに面積が異なる合計５つの容量パッド７ａ，７ｂ，７ｃ，７ｄ，７ｅと、前記メインリード６より分岐され前記各容量パッド７ａ〜７ｅと個々に接続された分岐リード８ａ，８ｂ，８ｃ，８ｄ，８ｅとが形成されている。また、ＩＣチップ接続用のパッド部５が延出される前記渦巻き部４ａの内周端及び前記延出部４ｂの一端には、それぞれ前記渦巻き部４ａ及び延出部４ｂの線幅よりも幅の広い測定用端子９，１０が形成されると共に、前記延出部４ｂの他端及び前記渦巻き部４ａの外周端には、それぞれ前記渦巻き部４ａ及び延出部４ｂの線幅よりも幅の広い接合用端子１１，１２が形成されている。
【００２０】
一方、絶縁基板２の裏面には、図２（ｂ）に示すように、前記容量パッド７ａと対向する部位にこれと同形同大の容量パッド１３ａが形成され、前記容量パッド７ｂと対向する部位にこれと同形同大の容量パッド１３ｂが形成され、前記容量パッド７ｃと対向する部位にこれと同形同大の容量パッド１３ｃが形成され、前記容量パッド７ｄと対向する部位にこれと同形同大の容量パッド１３ｄが形成され、前記容量パッド７ｅと対向する部位にこれと同形同大の容量パッド１３ｅが形成されている。また、前記接合用端子１１，１２と対向する部位には、これとほぼ同形同大の接合用端子１４，１５が形成され、接合用端子１４と各容量パッド１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅとの間には、前記メインリード６に対応するメインリード１６と、前記分岐リード８ａ，８ｂ，８ｃ，８ｄ，８ｅに対応する分岐リード１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅとが形成されると共に、接合用端子１５とメインリード１６との間には、これらを接続する接続リード１８が形成されている。
【００２１】
したがって、絶縁基板２を介してその表裏両面の相対向する部位に形成された容量パッド７ａと１３ａとによって第１のコンデンサＣ１が形成され、容量パッド７ｂと１３ｂとによって第２のコンデンサＣ２が形成され、容量パッド７ｃと１３ｃとによって第３のコンデンサＣ３が形成され、容量パッド７ｄと１３ｄとによって第４のコンデンサＣ４が形成され、容量パッド７ｅと１３ｅとによって第５のコンデンサＣ５が形成される。これら第１乃至第５のコンデンサＣ１〜Ｃ５の静電容量は、必要に応じて適宜の値に設定することができるが、半導体モジュールの静電容量の調整を等差級数的に行えるようにするため、最小の容量パッド７ａ，１３ａによって構成される第１のコンデンサＣ１の静電容量をＣ1 としたとき、第２乃至第５のコンデンサの静電容量をそれぞれ２(n-1)・Ｃ1（但し、ｎはコンデンサの順位を表す正の整数であって、本実施形態例の場合には、１，２，３，４，５）に設定することが特に好ましい。各コンデンサＣ１〜Ｃ５の静電容量をこのように設定すると、半導体モジュールの静電容量を３２（２5 ）段階に等差級数的に調整することができる。なお、これら各コンデンサＣ１〜Ｃ５の静電容量は、使用するＩＣチップ３の周波数特性のバラツキの大きさを考慮して設定される。
【００２２】
また、接合用端子１１と１４、並びに接合用端子１２と１５とは、図４に示すようにスルーホール１９を介して互いに接続されており、これによって、渦巻き部３ａの外周端がメインリード１６を介して延出部３ｂに接続され、絶縁基板２の表面側の隣接した位置に両端部が配置されたアンテナコイル４が形成されると共に、当該アンテナコイル４の両端部に、容量パッド７ａと１３ａとによって構成される第１のコンデンサＣ１と、容量パッド７ｂと１３ｂとによって構成される第２のコンデンサＣ２と、容量パッド７ｃと１３ｃとによって構成される第３のコンデンサＣ３と、容量パッド７ｄと１３ｄとによって構成される第４のコンデンサＣ４と、容量パッド７ｅと１３ｅとによって構成される第５のコンデンサＣ５とがそれぞれ並列に接続される。
【００２３】
なお、前記スルーホール１９は、常法に従って形成できるほか、透孔を有しない絶縁基板２の表裏両面に接合用端子１１，１２，１４，１５を形成した後、これら各接合用端子１１，１２，１４，１５のいずれかに針状の工具を突き刺し、絶縁基板２を突き破ることによっても形成できる。例えば、図４に示すように、接合用端子１１に針状の工具Ｔを突き刺すと、絶縁基板２が突き破られて絶縁基板２にスルーホール１９が形成されると共に、接合用端子１１の一部が当該スルーホール１９に沿って変形し、これと対向に配置された接合用端子１４と電気的に接続される。これと同様に、接合用端子１２に針状の工具Ｔを突き刺すと、絶縁基板２が突き破られて絶縁基板２にスルーホール１９が形成されると共に、接合用端子１２の一部が当該スルーホール１９に沿って変形し、これと対向に配置された接合用端子１５と電気的に接続される。接合用端子１４，１５側から工具Ｔを突き刺した場合も同様である。
【００２４】
ＩＣチップ３は、図３に示すように、絶縁基板２の表面に形成されたパッド部５に接続される。ＩＣチップ３としては、公知に属する任意のＩＣチップを用いることができるが、半導体モジュール及びこれを用いた半導体装置の薄形化を図るためには、パッケージ化されていないベアＩＣチップを用いることが特に好ましい。また、半導体モジュール及びこれを用いた半導体装置のより一層の薄形化を図るためには、パターンの非形成面が化学的手段又は機械的手段若しくはそれらの両手段によって研磨され薄形化されたベアＩＣチップを用いることが特に好ましい。このＩＣチップ３は、はんだや導電ペーストそれに導電接着剤（ＡＣＦ）などを用いたフェースダウン方式によって、絶縁基板２の表面に形成されたパッド部５に接続することができる。
【００２５】
前記のように構成された絶縁基板２にＩＣチップ３を搭載した段階において、本実施形態例に係る半導体モジュール１は、図３に示すように、アンテナコイル４の一端に、容量パッド７ａ，７ｂ，７ｃ，７ｄ，７ｅが分岐リード８ａ，８ｂ，８ｃ，８ｄ，８ｅ及びメインリード６を介して接続されると共に、アンテナコイル４の他端に、容量パッド１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅが分岐リード１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ及びメインリード１６を介して接続されており、その等価回路は、図５に示すような構成になる。
【００２６】
半導体モジュール１が有すべき静電容量は、搭載されるＩＣチップ３の周波数特性によって異なるのであって、アンテナコイル４の両端に接続される容量パッドは、搭載されるＩＣチップ３の周波数特性に応じて適宜増減される。図１の例では、容量パッド７ａ及び７ｂとこれらの各容量パッドと対向に配置された容量パッド１３ａ及び１３ｂのみがアンテナコイル４の両端に接続され、他の容量バッド７ｃ，７ｄ，７ｅ及び１３ｃ，１３ｄ，１３ｅについては、分岐リード８ｃ，８ｄ，８ｅ及び１７ｃ，１７ｄ，１７ｅを切断することによって、アンテナコイル４への接続が断たれている。分岐リードの切断は、図１に示すように、絶縁基板２における不要の分岐リードの形成部分にパンチ等で孔２０を開設することによって行うことができる。
【００２７】
前記第１実施形態例に係る半導体モジュール１の静電容量の調整は、図６のフローチャートに示す手順にて行うことができる。
【００２８】
即ち、絶縁基板２にＩＣチップ３を搭載した後（手順Ｓ１）、測定用端子９，１０にテスターの電極を当てて、当該半導体モジュール１のインピーダンスを測定し（手順Ｓ２）、当該測定値が予め定められた許容範囲内にあるか否か判定する（手順Ｓ３）。前記測定値が前記許容範囲内にあると判定された場合には、適正な通信特性を有することが確認されたので、半導体モジュールの容量調整は行わず、そのまま半導体モジュールの製造工程を終了する。手順Ｓ３において、インピーダンスの測定値が許容範囲内にないと判定された場合には、その測定値より当該半導体モジュールにおける静電容量の過剰量を算出し（手順Ｓ４）、当該過剰量に相当若しくは最も近似する静電容量を有する一対乃至複数対の容量パッドを選択して、当該選択された容量パッドに接続された分岐リードを選択的に切断し（手順Ｓ５）、半導体モジュールの製造工程を終了する。
【００２９】
次に、本発明に係る半導体モジュールの第２実施形態例を、図７及び図８に基づいて説明する。図７は第２実施形態例に係る半導体モジュールの要部平面図、図８は図７のＡ−Ａ断面図である。
【００３０】
第２実施形態例に係る半導体モジュールは、第１実施形態例に係る半導体モジュールとは異なり、分岐リードを切断することによってアンテナコイル４の両端部に接続すべき容量パッドを増減するのではなく、あらかじめ切断部が設けられた分岐リードを適宜接続することによってアンテナコイル４の両端部に接続すべき容量パッドを増減することを特徴とする。
【００３１】
即ち、図７に示すように、絶縁基板２の表面には、容量パッド７ａと、当該容量パッド７ａより延出された分岐リード２１ａと、メインリード６と、当該メインリード６より延出された分岐リード２１ｂとが形成され、絶縁基板２の裏面には、容量パッド１３ａと、当該容量パッド１３ａより延出された分岐リード２１ｃと、メインリード１６と、当該メインリード１６より延出された分岐リード２１ｄとが形成されている。容量パッド７ａと容量パッド１３ａとは同形同大であって、絶縁基板２を介して対向に配置される。また、分岐リード２１ａの先端部と分岐リード２１ｄの先端部とは絶縁基板２を介して対向に配置され、分岐リード２１ｂの先端部と分岐リード２１ｃの先端部とは絶縁基板２を介して対向に配置される。
【００３２】
かかる構成において、容量パッド７ａ及び１３ａをアンテナコイル４の両端部に接続すべき必要性が生じた場合には、図８に示すように、分岐リード２１ａの先端部及び分岐リード２１ｂの先端部に針状の工具Ｔを突き刺し、絶縁基板２を突き破って、分岐リード２１ａの先端部と分岐リード２１ｄの先端部、及び分岐リード２１ｂの先端部と分岐リード２１ｃの先端部とを電気的に接続することにより行うことができる。このようにすると、絶縁基板２の表面に形成された容量パッド７ａが、分岐リード２１ａ、分岐リード２１ｄ、絶縁基板２の裏面に形成されたメインリード１６を介してアンテナコイル４の一端に接続され、絶縁基板２の裏面に形成された容量パッド１３ａが、分岐リード２１ｃ、分岐リード２１ｂ、絶縁基板２の表面に形成されたメインリード６を介してアンテナコイル４の他端に接続される。
【００３３】
なお、図７及び図８においては、１対の容量パッド７ａ及び１３ａしか図示されていないが、所要数の同一構成の容量パッドが備えられることはもちろんである。
【００３４】
前記第２実施形態例に係る半導体モジュール１の静電容量の調整は、図９のフローチャートに示す手順にて行うことができる。
【００３５】
即ち、絶縁基板２にＩＣチップ３を搭載した後（手順Ｓ１１）、測定用端子９，１０にテスターの電極を当てて、当該半導体モジュール１のインピーダンスを測定し（手順Ｓ１２）、当該測定値が予め定められた許容範囲内にあるか否か判定する（手順Ｓ１３）。前記測定値が前記許容範囲内にあると判定された場合には、適正な通信特性を有することが確認されたので、半導体モジュールの容量調整は行わず、そのまま半導体モジュールの製造工程を終了する。手順Ｓ１３において、インピーダンスの測定値が許容範囲内にないと判定された場合には、その測定値より当該半導体モジュールにおける静電容量の不足量を算出し（手順Ｓ１４）、当該不足量に相当若しくは最も近似する静電容量を有する一対乃至複数対の容量パッドを選択して、当該選択された容量パッドをアンテナコイル２に接続する分岐リードを選択的に接続し（手順Ｓ１５）、半導体モジュールの製造工程を終了する。
【００３６】
なお、図６及び図９の半導体モジュール製造方法においては、最初にアンテナコイル４とＩＣチップ３との接続を行い、しかる後にアンテナコイル４の静電容量の調整を行ったが、図１０及び図１１に示すように、まずＩＣチップ３の周波数特性を測定し、しかる後にアンテナコイル４とＩＣチップ３との接続を行うこともできる。
【００３７】
図１０の例では、ＩＣチップの周波数特性を測定して（手順Ｓ２１）、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出した後（手順Ｓ２２）、当該算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断（第１実施形態例に係半導体モジュールの場合）するか、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を接続（第２実施形態例に係半導体モジュールの場合）し（手順Ｓ２３）、しかる後にアンテナコイルとＩＣチップとの接続を行う（手順Ｓ２４）。次いで、製造された半導体モジュールのインピーダンスを測定し（手順Ｓ２５）、その測定値が許容範囲内にあるか否かを判定する（手順Ｓ２６）。そして、手順Ｓ２６で測定値が許容範囲内にあると判定された場合には、半導体モジュールの製造を完了し、手順Ｓ２６で測定値が許容範囲内にないと判定された場合には、不良品として廃棄される。
【００３８】
また、図１１の例では、ＩＣチップの周波数特性を測定して（手順Ｓ３１）、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出した後（手順Ｓ３２）、アンテナコイルとＩＣチップとの接続を行う（手順Ｓ３３）。次いで、前記算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択し、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断（第１実施形態例に係半導体モジュールの場合）するか、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を接続（第２実施形態例に係半導体モジュールの場合）する（手順Ｓ３４）。しかる後に、製造された半導体モジュールのインピーダンスを測定し（手順Ｓ３５）、その測定値が許容範囲内にあるか否かを判定する（手順Ｓ３６）。そして、手順Ｓ３６で測定値が許容範囲内にあると判定された場合には、半導体モジュールの製造を完了し、手順Ｓ３６で測定値が許容範囲内にないと判定された場合には、不良品として廃棄される。
【００３９】
【発明の効果】
本発明の半導体モジュール製造方法は、アンテナコイルを含む所要の回路パターンが形成されかつＩＣチップが搭載される絶縁基板に、静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドを予め形成しておき、ＩＣチップの周波数特性のバラツキに応じてアンテナコイルに接続される容量パッドを選択的に増減することによって、半導体モジュールのインピーダンスを許容範囲内に調整するようにしたので、ＩＣチップの周波数特性のバラツキの有無及びその大小に関わりなく製品である半導体モジュールひいてはこれを搭載した半導体装置の通信特性を安定化することができる。
【図面の簡単な説明】
【図１】第１実施形態例に係る半導体モジュールの表面図である。
【図２】第１実施形態例に係る半導体モジュールに適用される絶縁基板の表面図及び裏面図である。
【図３】ＩＣチップが搭載された絶縁基板の表面図である。
【図４】絶縁基板の表面パターンと裏面パターンとの接続状態を示す要部断面図である。
【図５】図３に示す半導体モジュールの等価回路を示す回路図である。
【図６】半導体モジュール製造方法の第１例を示すフローチャートである。
【図７】第２実施形態例に係る半導体モジュールの要部平面図である。
【図８】図７のＡ−Ａ断面図である。
【図９】半導体モジュール製造方法の第２例を示すフローチャートである。
【図１０】半導体モジュール製造方法の他の例を示すフローチャートである。
【図１１】半導体モジュール製造方法のさらに他の例を示すフローチャートである。
【符号の説明】
１ 半導体モジュール
２ 絶縁基板
３ ＩＣチップ
４ アンテナコイル
４ａ 渦巻き部
４ｂ 延出部
５ パッド部
６ メインリード
７ａ〜７ｅ 容量パッド
８ａ〜８ｅ 分岐リード
９，１０ 測定用端子
１１，１２ 接合用端子
１３ａ〜１３ｅ 容量パッド
１４，１５ 接合用端子
１６ メインリード
１７ａ〜１７ｅ 分岐リード
１８ 接続リード
１９ スルーホール
Claims (4)
- ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ全ての前記容量パッドと前記アンテナコイルとが予めリードパターンを介して接続されたものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断して、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、
前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、
当該算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断した後、
前記アンテナコイルに前記ＩＣチップを接続することを特徴とする半導体モジュールの製造方法。 - ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ全ての前記容量パッドと前記アンテナコイルとが予めリードパターンを介して接続されたものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断して、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、
前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、
前記アンテナコイルに前記ＩＣチップを接続した後、
前記算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、選択されなかった他の一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンを切断することを特徴とする半導体モジュールの製造方法。 - ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ前記各容量パッドと前記アンテナコイルとを接続するリードパターンの一部に断線部を有するものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた前記切断部を選択的に導通させ、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、
前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、
当該算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、当該選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を選択的に導通した後、
前記アンテナコイルに前記ＩＣチップを接続することを特徴とする半導体モジュールの製造方法。 - ＩＣチップの入出力端子を絶縁基板上に形成されたアンテナコイルの両端部に接続して半導体モジュールを作製する方法であって、前記絶縁基板として、表裏面の相対向する部位に静電容量が異なる複数個のコンデンサを構成するための複数対の容量パッドが形成され、かつ前記各容量パッドと前記アンテナコイルとを接続するリードパターンの一部に断線部を有するものを用い、前記アンテナコイルに接続される前記ＩＣチップの周波数特性に応じて、所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択した後、選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた前記切断部を選択的に導通させ、当該半導体モジュールのインピーダンスを許容範囲内に調整する半導体モジュールの製造方法において、
前記アンテナコイルに前記ＩＣチップを接続するに先立ち、前記ＩＣチップの周波数特性を測定して、当該ＩＣチップが接続された半導体モジュールについて所要のインピーダンスを得るに必要なアンテナコイルの静電容量を算出し、
前記アンテナコイルに前記ＩＣチップを接続した後、
前記算出値より所要の静電容量を有する一対乃至複数対の容量パッド又は所要の静電容量に最も近似する一対乃至複数対の容量パッドを選択して、当該選択された一対乃至複数対の容量パッドと前記アンテナコイルとを接続するリードパターンに設けられた切断部を選択的に導通することを特徴とする半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22935399A JP3779503B2 (ja) | 1999-08-13 | 1999-08-13 | 半導体モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22935399A JP3779503B2 (ja) | 1999-08-13 | 1999-08-13 | 半導体モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053215A JP2001053215A (ja) | 2001-02-23 |
| JP3779503B2 true JP3779503B2 (ja) | 2006-05-31 |
Family
ID=16890842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22935399A Expired - Fee Related JP3779503B2 (ja) | 1999-08-13 | 1999-08-13 | 半導体モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3779503B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4566664B2 (ja) * | 2004-09-01 | 2010-10-20 | 大日本印刷株式会社 | 非接触データキャリア及びその製造方法 |
| JP4802630B2 (ja) * | 2005-09-22 | 2011-10-26 | 大日本印刷株式会社 | 非接触式データキャリアインレットの製造方法、非接触式データキャリアインレットロールの製造方法および非接触式データキャリアの製造方法 |
-
1999
- 1999-08-13 JP JP22935399A patent/JP3779503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053215A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1403816B1 (en) | Method of mounting a hybrid IC card and hybrid IC card | |
| CN206134667U (zh) | 可变电容器 | |
| JP2007150868A (ja) | 電子装置およびその製造方法 | |
| KR100935854B1 (ko) | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 | |
| TW200307886A (en) | IC card and manufacturing method thereof | |
| EP1117067A4 (en) | IC CARD | |
| JP2004265374A (ja) | 非接触通信媒体 | |
| JP2007189241A (ja) | 集積回路の相互接続システム | |
| JPH0465909A (ja) | 表面弾性波装置 | |
| US6806106B2 (en) | Bond wire tuning of RF power transistors and amplifiers | |
| JP2001168234A (ja) | 半導体チップ用の接地平面 | |
| US5917235A (en) | Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape | |
| US7523369B2 (en) | Substrate and testing method thereof | |
| JP3779503B2 (ja) | 半導体モジュールの製造方法 | |
| JP3779504B2 (ja) | 半導体モジュールの製造方法 | |
| US5844419A (en) | Method for testing semiconductor packages using decoupling capacitors to reduce noise | |
| US7196909B2 (en) | AC coupling circuit having a large capacitance and a good frequency response | |
| JP2012094948A (ja) | 非接触通信記録媒体用インレット及びその製造方法及び非接触通信記録媒体 | |
| JP4413305B2 (ja) | Ｉｃカード | |
| CN111626395A (zh) | 一种双界面安全芯片卡及制作方法 | |
| CN210670780U (zh) | 一种印刷电路板组件 | |
| CN215773063U (zh) | 一种改善tcxo带负载能力的晶体谐振器装置 | |
| US20070252607A1 (en) | Method of manufacturing circuit module, collective board for circuit module, and circuit module manufactured by the method | |
| JP2590686B2 (ja) | 混成集積回路 | |
| JP2004327946A (ja) | 低いインダクタンス、低いインダクタンス変化を有する高周波インダクタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060302 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3779503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |