JPS63318795A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JPS63318795A JPS63318795A JP62155757A JP15575787A JPS63318795A JP S63318795 A JPS63318795 A JP S63318795A JP 62155757 A JP62155757 A JP 62155757A JP 15575787 A JP15575787 A JP 15575787A JP S63318795 A JPS63318795 A JP S63318795A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- hybrid integrated
- capacitors
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000003985 ceramic capacitor Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 230000003068 static effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路の製造方法に関し、特に厚膜及び
薄膜混成集積回路に於いて複数のチップコンデンサを利
用し静電容量値を調節する方法に関する。
薄膜混成集積回路に於いて複数のチップコンデンサを利
用し静電容量値を調節する方法に関する。
従来、この種の静電容量値の調節技術としては、厚膜混
成集積回路装置に於いては、チップ型セラミックトリマ
コンデンサを搭載することが一般的であ〕、また薄膜混
成集積回路装置に於ては、タンタル薄膜コンデンサを並
列接続で複数設け、その電極部をレーザビームにより切
断し電極面積を小さくすることにより靜電容量を下げる
手段が一般的であった・ 〔発明が解決しようとする問題点〕 上述した従来の静電容量値の調節は、チヴプ型セラミッ
クトリマコンデンすを使用する場合に於いては、調節範
囲が数１００ｐＦ以下に制限されることや、調節作業自
体が手作業に負うことになシ量産性に乏しく、自動化す
る場合には大規模設備を要するものである。また価格及
び実装面積上も不利である。。また薄膜コンデンｖ′ｆ
：利用する場合に於いても基板価格が上昇することや容
量値範囲が数１０００ｐＦ以下に制限される等の難点を
有するものであった。
成集積回路装置に於いては、チップ型セラミックトリマ
コンデンサを搭載することが一般的であ〕、また薄膜混
成集積回路装置に於ては、タンタル薄膜コンデンサを並
列接続で複数設け、その電極部をレーザビームにより切
断し電極面積を小さくすることにより靜電容量を下げる
手段が一般的であった・ 〔発明が解決しようとする問題点〕 上述した従来の静電容量値の調節は、チヴプ型セラミッ
クトリマコンデンすを使用する場合に於いては、調節範
囲が数１００ｐＦ以下に制限されることや、調節作業自
体が手作業に負うことになシ量産性に乏しく、自動化す
る場合には大規模設備を要するものである。また価格及
び実装面積上も不利である。。また薄膜コンデンｖ′ｆ
：利用する場合に於いても基板価格が上昇することや容
量値範囲が数１０００ｐＦ以下に制限される等の難点を
有するものであった。
本発明によれば、混成集積回路基板上に複数のチップ型
コンデンサを導体により相互接続して実装する工程と、
この導体による相互接続の所定箇所を切断することによ
〕、これら複数のチップ型コンデンサにより得られる容
量値を最適化する工程とを有する混成集積回路の製造方
法が得られる。
コンデンサを導体により相互接続して実装する工程と、
この導体による相互接続の所定箇所を切断することによ
〕、これら複数のチップ型コンデンサにより得られる容
量値を最適化する工程とを有する混成集積回路の製造方
法が得られる。
本発明による静電容量を調節可能な厚膜あるいは薄膜混
成集積回路装置の製造方法は、複数のチップ屋セラミッ
クコンデンｔｔｈるーはチップ型タンタルコンデンを間
の相互配線をレーザビームにより切断することによ）静
電容量値を段階的に変化させるものであシ、よシ具体的
には、混成集積回路装置を動作させ出力される周波数、
振幅１位相差等を測定し所望特性を得るのに必要な静電
容量値を算出パターンカットにより得られる静電容量値
から最適な値を決めレーザビーム等によ〕導体パターン
を切断することによ〕静電容量値が調節されるものであ
る。
成集積回路装置の製造方法は、複数のチップ屋セラミッ
クコンデンｔｔｈるーはチップ型タンタルコンデンを間
の相互配線をレーザビームにより切断することによ）静
電容量値を段階的に変化させるものであシ、よシ具体的
には、混成集積回路装置を動作させ出力される周波数、
振幅１位相差等を測定し所望特性を得るのに必要な静電
容量値を算出パターンカットにより得られる静電容量値
から最適な値を決めレーザビーム等によ〕導体パターン
を切断することによ〕静電容量値が調節されるものであ
る。
次に、図面を参照して本発明をよル詳細に説明する。
第１図は本発明の一実施例を示すパターン図であシ、第
２図は第１図に示し九−実施例の電気的等価回路図であ
る。厚膜導体パターン１上にチップ型セラミックコンデ
ンサＣＩ、Ｃ２を半田リフロ法等により実装する。初期
状態に於いてＸ−Ｙ間の静電容量値はＣ１◆Ｃ２でめ〕
厚膜導体パターン１上のパターン切断位置Ａをレーザビ
ームによ多切断することによりＸ−Ｙ間の静電容量値は
Ｃ１，Ｂを同様に切断することによル、静電容量値はＣ
２に変えることが可能である。厚膜導体パターン１のカ
ット位置はＸ及びＹから電気的に接続される能動回路を
動作させその出力値を読み取ることにより所望とする出
力規格に最適な静電容量値をＣ１＋Ｃ２，Ｃ１またはＣ
２の中から選択しレーザビームにより厚膜導体パターン
１をカットするものである。本実施例に於てはチップ型
セラミックコンデンサを用いたが容量値の大きなチップ
型タンタルコンデンサで同様に応用できるもので６Ｊ）
本実施例にのみ限定されるものではな−。
２図は第１図に示し九−実施例の電気的等価回路図であ
る。厚膜導体パターン１上にチップ型セラミックコンデ
ンサＣＩ、Ｃ２を半田リフロ法等により実装する。初期
状態に於いてＸ−Ｙ間の静電容量値はＣ１◆Ｃ２でめ〕
厚膜導体パターン１上のパターン切断位置Ａをレーザビ
ームによ多切断することによりＸ−Ｙ間の静電容量値は
Ｃ１，Ｂを同様に切断することによル、静電容量値はＣ
２に変えることが可能である。厚膜導体パターン１のカ
ット位置はＸ及びＹから電気的に接続される能動回路を
動作させその出力値を読み取ることにより所望とする出
力規格に最適な静電容量値をＣ１＋Ｃ２，Ｃ１またはＣ
２の中から選択しレーザビームにより厚膜導体パターン
１をカットするものである。本実施例に於てはチップ型
セラミックコンデンサを用いたが容量値の大きなチップ
型タンタルコンデンサで同様に応用できるもので６Ｊ）
本実施例にのみ限定されるものではな−。
第２図は本発明の他の実施例を示す部品実装図であ〕、
厚膜導体３のパターン上にチップ型セラミックコンデン
サＣ１，Ｃ２，Ｃ３を実装し北ものである。初期状態に
於いてＸ−Ｙ間の静電容量値は０１＋０２でＴｏ！＞、
導体パターン上のＡ部をレーザビームにより切断するこ
とによＪ）Ｘ−Ｙ間の静電容量値はＣ２、同じ（Ｂ、０
部を切断することによりＣ１となる。パターン切断位置
とＸ−Ｙ間の静電容量値との関係を表にすると表１の通
）となＡ右表の通〕５通シの静電容量値が選択できるも
のである。
厚膜導体３のパターン上にチップ型セラミックコンデン
サＣ１，Ｃ２，Ｃ３を実装し北ものである。初期状態に
於いてＸ−Ｙ間の静電容量値は０１＋０２でＴｏ！＞、
導体パターン上のＡ部をレーザビームにより切断するこ
とによＪ）Ｘ−Ｙ間の静電容量値はＣ２、同じ（Ｂ、０
部を切断することによりＣ１となる。パターン切断位置
とＸ−Ｙ間の静電容量値との関係を表にすると表１の通
）となＡ右表の通〕５通シの静電容量値が選択できるも
のである。
（表 １）
〔発明の効果〕
以上説明し九ように、本発明は複数のチップ型コンデン
サを相互接続した導体パターンを切断することにより所
望の静電量値を選ぶことができるものであ〕、厚膜混成
集積回路基板及び薄膜混成集積回路基板いずれの場合で
も適用可能であると七、自動化が容易であることから量
産性に富むこと、セラミックコンデンブやタンタルコン
デンサを自由に選択でき静電容量値範囲が０．５９Ｆ〜
１０μＦまでと広い範囲に渡シ適用できることやチップ
型コンデンサが２ケないし、３ケで実現できる場合に於
ては実装面積上、価格上も有利となる効果があるもので
ある。
サを相互接続した導体パターンを切断することにより所
望の静電量値を選ぶことができるものであ〕、厚膜混成
集積回路基板及び薄膜混成集積回路基板いずれの場合で
も適用可能であると七、自動化が容易であることから量
産性に富むこと、セラミックコンデンブやタンタルコン
デンサを自由に選択でき静電容量値範囲が０．５９Ｆ〜
１０μＦまでと広い範囲に渡シ適用できることやチップ
型コンデンサが２ケないし、３ケで実現できる場合に於
ては実装面積上、価格上も有利となる効果があるもので
ある。
第１図は本発明の一実施例の部品実装状態を示す平面図
、第２図はその電気的等価回路図、第３図は本発明の他
の実施例の部品実装状態を示す平面図、第４図はその電
気的等価回路図である。 １．３・・・・・・厚膜導体、Ｃ１，Ｃ２，Ｃ３・・・
・・・チツブ型セラミックコンデンサ。 第３図 第４図
、第２図はその電気的等価回路図、第３図は本発明の他
の実施例の部品実装状態を示す平面図、第４図はその電
気的等価回路図である。 １．３・・・・・・厚膜導体、Ｃ１，Ｃ２，Ｃ３・・・
・・・チツブ型セラミックコンデンサ。 第３図 第４図
Claims (1)
- 混成集積回路基板上に複数のチツプ型コンデンサを導
体により相互接続し実装する工程と、前記導体による相
互接続の所定箇所を切断することにより前記複数のチツ
プ型コンデンサにより得られる容量値を最適化する工程
とを有することを特徴とする混成集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62155757A JPS63318795A (ja) | 1987-06-22 | 1987-06-22 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62155757A JPS63318795A (ja) | 1987-06-22 | 1987-06-22 | 混成集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63318795A true JPS63318795A (ja) | 1988-12-27 |
Family
ID=15612746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62155757A Pending JPS63318795A (ja) | 1987-06-22 | 1987-06-22 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63318795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194787B1 (en) | 1996-04-04 | 2001-02-27 | Nec Corporation | Multistage coupling semiconductor carrier, semiconductor device using the semiconductor carrier |
-
1987
- 1987-06-22 JP JP62155757A patent/JPS63318795A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194787B1 (en) | 1996-04-04 | 2001-02-27 | Nec Corporation | Multistage coupling semiconductor carrier, semiconductor device using the semiconductor carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003124595A (ja) | 電子回路ユニット | |
| JPS63318795A (ja) | 混成集積回路装置の製造方法 | |
| JPH02132876A (ja) | 混成集積回路装置の製造方法 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH03203212A (ja) | 複合チップ部品及びその製造方法 | |
| JP2000295036A (ja) | 電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板 | |
| JP3083451B2 (ja) | 調整コンデンサ | |
| JPH0562858A (ja) | 単板チツプコンデンサの製造方法 | |
| JPS6297416A (ja) | チツプ形遅延素子の構成方法 | |
| JPH0230913Y2 (ja) | ||
| JPH01319907A (ja) | 厚膜抵抗の抵抗値調整方法 | |
| JPH0510379Y2 (ja) | ||
| JPH0476981A (ja) | 混成集積回路用集合基板及び混成集積回路装置の製造方法 | |
| JPH06244056A (ja) | 半導体素子収納用パッケージ | |
| JP2557081Y2 (ja) | マイクロ・ストリップラインフィルタ | |
| JP3087296B2 (ja) | マイクロ波半導体装置 | |
| JPH0136992B2 (ja) | ||
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JPS62109418A (ja) | チツプ形遅延素子 | |
| JP2001053216A (ja) | 半導体モジュール及びその製造方法 | |
| JPS58182205A (ja) | 抵抗調整方法 | |
| JPH01151805A (ja) | 遅延素子 | |
| JPS62281394A (ja) | ハイブリツトｉｃ | |
| JPH08340215A (ja) | 圧電発振器及びその製造方法 | |
| JPS6378565A (ja) | 混成集積回路基板、混成集積回路装置および混成集積回路基板における電気抵抗の形成方法 |