JP2001044634A - 高電圧モジュール用の基板 - Google Patents

高電圧モジュール用の基板

Info

Publication number
JP2001044634A
JP2001044634A JP2000186692A JP2000186692A JP2001044634A JP 2001044634 A JP2001044634 A JP 2001044634A JP 2000186692 A JP2000186692 A JP 2000186692A JP 2000186692 A JP2000186692 A JP 2000186692A JP 2001044634 A JP2001044634 A JP 2001044634A
Authority
JP
Japan
Prior art keywords
metal layer
layer
main surface
substrate
upper metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000186692A
Other languages
English (en)
Other versions
JP4991043B2 (ja
Inventor
Michael Stoisiek
シュトイジーク ミヒャエル
Guy Lefranc
ルフラン ギュイ
Reinhold Bayerer
バイエラー ラインホルト
Rainer Leuschner
ロイシュナー ライナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2001044634A publication Critical patent/JP2001044634A/ja
Application granted granted Critical
Publication of JP4991043B2 publication Critical patent/JP4991043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 ３ｋＶよりも著しく高い作動電圧に対しても
適している高電圧モジュール用の基板を提供すること。 【解決手段】 セラミック層と両側金属層を有する金属
−セラミック基板は、セラミック層の上面に高抵抗層が
設けられており、この高抵抗層は、両金属層に当接して
いる。そうすることによって、電界強度が金属層の縁部
に制限され、セラミック層の上面に電位が均一に分布さ
れる。高抵抗層は、例えば、薄ＣｒＮｉ層、ドーピング
Ｓｉ層、ａ−Ｃ：Ｈ層又はＴｉインプランテーション部
である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高電圧モジュール
用の金属−セラミック基板の改善に関する。
【０００２】本発明は、高電圧モジュール用の基板であ
って、第１の主面と当該第１の主面に対向している第２
の主面とを有するセラミック層と、第１の主面上の上側
金属層と、第２の主面上の下側金属層とが設けられてい
る基板に関する。
【０００３】
【従来の技術】電力半導体構成素子、例えば、ＩＧＢＴ
は、金属−セラミック基板上に取り付けられている。典
型的な構造は、添付の図２の横断面に示されている。使
用されている基板は、通常のように、例えば、Ａｌ2Ｏ3
又はＡｌＮであるセラミック層１を有している。このセ
ラミック層の両主面上には、例えば、銅金属化部によっ
て形成されている金属層が設けられている。取付の際
に、下側金属層３は、はんだ接合部４を用いて、銅にす
ることができるベース板５上に取り付けられている。上
側の金属層２には、電力半導体構成素子１５、例えば、
ＩＧＢＴ又はダイオードが、別のはんだ接合部１２を用
いて取り付けられている。電力半導体構成素子の上側の
端子コンタクトは、例えば、ボンド線１６を用いて上側
の金属層２の別個の部分に接続されている。上側の金属
層２には、別のはんだ接合部１２を用いて電気リード部
１３が取り付けられており、この電気リード部は、外部
コンタクト１４に作動電圧の取り出しのために接続され
ている。装置構成は、有利には、プラスチックから製造
された、射出成型材６で充填されたケーシング７内に設
けられている。射出成型材は、周囲環境に対する電気絶
縁のために使用される。
【０００４】添付の図３には、基板の縁部の領域内の、
等電位線１１によって示された横断面を用いた等電位面
の典型的な経過特性が示されている。金属層２，３の側
縁部は、セラミック層１の側縁境界部２３と一致しな
い。上側金属層２の側縁部は、典型的な構成では、下側
金属層３の側縁部よりも広く、側縁境界部２３から離れ
ている。従って、基板は、ソケットと同様に構成されて
いる。等電位線１１は、上側金属層２が設けられたセラ
ミック層２の第１の主面２１から出ている（図３に示さ
れている）。電界強度、等電位面の勾配は、金属層２，
３の縁領域内で特に大きく、極端なピーク値となること
がある。このように、金属層の縁部で生起する高い電界
強度は、作動電圧の限界値を上回った際に突然生じ、経
験的に証明される、モジュールの高い部分放電の原因と
なる。その種の高い部分放電によって、モジュール、殊
に、射出成型材６が持続的に損傷されてしまう。従っ
て、モジュールの高電圧強度は制限される。
【０００５】ＩＧＢＴモジュールの現在の開発状況で
は、高い作動電圧用に構成されている（例えば、サイリ
スタが公知である）。アースとモジュールの活性部との
間の電圧は、１０ｋＶ以上の値をとり、その結果、モジ
ュールの絶縁強度及び当該モジュールの耐性には、高い
条件が課せられている。
【０００６】
【発明が解決しようとする課題】本発明の課題は、３ｋ
Ｖよりも著しく高い作動電圧に対しても適している高電
圧モジュール用の基板を提供することにある。
【０００７】
【課題を解決するための手段】この課題は、本発明によ
ると、請求項１乃至９又は１０記載のによって解決され
る。
【０００８】即ち、高抵抗層が設けられており、該高抵
抗層は、セラミック層上の第１の主面上で上側金属層に
当接されており、高抵抗層は、下側金属層又は当該下側
金属層と導電接続された導電体に当接されており、高抵
抗層は、上側金属層と下側金属層との間に３ｋＶ以上の
作動電圧を印加するのに十分に小さな導電率を有してい
ることにより解決される。
【０００９】第１の主面上の上側金属層の縁部に導電体
が設けられており、該導電体は、上側金属層からの間隔
が大きくなるとセラミック層からの間隔が大きくなるよ
うに成形されていることにより解決される。
【００１０】セラミック層の第１の主面上に、上側金属
層に対して間隔を置いて設けられた縁部金属化部が設け
られており、縁部金属化部は、フィールド出口領域を形
成するために上側金属層を環状に囲繞して、下側金属層
と低抵抗接続されていることにより解決される。
【００１１】
【発明の実施の形態】第２の金属層が設けられているセ
ラミック層を有している本発明の基板では、上側金属層
の縁部に続いてセラミック層の上面に、金属層の縁部で
の電界強度の値を制限する手段が設けられている。この
手段は、この位置で高い電界強度が生起（基板に形成さ
れた高電力モジュールを損なうことがある）するのを阻
止するために設けられている。従って、本発明による
と、セラミック層の上面の電位が均等に分布されるよう
にすることができる。その種の電位補償は、例えば、セ
ラミック層の上面での十分に高い抵抗で十分に薄い導電
層（この導電層により、上側金属層の縁部が下側金属層
と高抵抗により接続される）によって構成される。有利
には、この層は、高い電圧領域内での高速切り換え過程
（典型的には６ｋＶ／μｓ〜１０ｋＶ／μｓ）の場合で
も、十分な電位補償を行うことができるのに十分に導電
性である。他の実施例では、上側の金属層の縁部の各側
方に、当該縁部からの距離が増大するに連れて上方に向
かって次第に大きく湾曲した導電体が取り付けられてい
る。択一選択的に、セラミック層の上側面上に、上側金
属層に対して離隔していて、上側金属層を囲む縁部金属
化部が設けられており、その際、縁部金属化部は低抵抗
で下側の金属層と接続されている。
【００１２】
【実施例】以下、本発明の基板について、図示の実施例
を用いて更に詳細に説明する。
【００１３】図１には、本発明の基板を有する、図２の
高電力モジュールの構成の一部分の横断面が示されてい
る。基板は、例えば、Ａｌ2Ｏ3、又は、ＡｌＮであるセ
ラミック層１、例えば、銅製の上側金属層２、並びに、
例えば、同様に銅製の下側の金属層３から構成されてい
る金属−セラミック基板である。モジュール構造体のは
んだ接合部４及びベース板５は、図１には同様に図示さ
れている。図１には単に縁部しか図示していない基板
は、モジュールの製造のために有利には射出成型材６内
に射出成型されてケーシング７内に設けられている。
【００１４】図１に図示の実施例では、セラミック層１
の第１の主面２１上に、上側金属層２に当接して、導電
材製の高抵抗層１０が設けられている。この層１０は、
上側金属層２で全体が被覆されてはいないセラミック層
１の部分を覆っているようにするとよい。高抵抗層は、
下側金属層３と導電接続されて、この実施例では、セラ
ミック層の側方の縁部及び第２の主面とを、下側金属層
に当接する迄被覆している。しかし、基本的には、セラ
ミック層１の第１の主面２１上にのみ、上側金属層２の
縁部に続けて、そのような高抵抗層１０を設ければ十分
であり、この高抵抗層１０は、下側金属層３と導電接続
されており、その際、この導電接続は、上側金属層と下
側金属層との間に、高抵抗層を介して降下する電位差が
印加することができるように行われている。層１０は、
例えば、当該層１０の外側の縁部に設けた導電路を用い
て、下側の金属層３と導電接続、即ち、短絡することが
できる。
【００１５】高抵抗層１０は、有利には、上側金属層２
の縁部全体に当接しており、つまり、基板の縁部の外側
だけでなく、上側金属層の場合によっては複数部分間に
も当接するようにしてもよい（図２の実施例に図示され
ている）。高抵抗層は、有利な実施例では、上側金属層
２と下側金属層３との間での３ｋＶ〜１０ｋＶの範囲内
の電圧Ｕの印加時に、金属層の側方縁部の電界強度の値
が高々４Ｕ／ｍｍとなるように構成されている。
【００１６】高抵抗層１０は、有利には、弱導電材であ
る。これは、例えば、酸化過程によって特定の抵抗に調
整することができる薄金属層によって形成される。その
ために、殊にＣｒＮｉが特に適している。金属の代わり
に、導電ドーピングされたアモルファスシリコンを使用
してもよく、このアモルファスシリコンの導電率は、ド
ーピング濃度によって容易に適切に調整することができ
る（典型的には、１０ 5Ωｃｍの特殊な抵抗）。これ
は、殊に、十分な電気絶縁が必要であると同時に、切り
換え過程で高速に電位平衡を達成して、短時間で高い電
圧に上昇することが要求されている場合に行われる。ア
モルファス炭化物ａ−Ｃ：Ｈの析出も可能であり、この
導電率は、ホウ素、窒素、又は、錫のドーピングを用い
て所期のように調整することができる。個別の層１０を
堆積する代わりに、セラミック層１の層部分を少なくと
も当該セラミック層１の第１の主面２１に例えばＴｉイ
ンプランテーションを用いて導電ドーピングすると十分
である。
【００１７】図４には、別の実施例の横断面図が示され
ており、その内、セラミック層１及び上側金属層２が図
示されている。この際、縁部金属化部２０が設けられて
おり、この縁部金属化部２０は、上側金属層２を囲むよ
うに環状に、当該上側金属層２に対して間隔を置いてセ
ラミック層１の第１の主面２１上に堆積されている。縁
部金属化部２０は、下側金属層３と導電接続されてお
り、その結果、縁部金属化部２０は、下側金属層３の電
位となる。上側金属層２と、この縁部金属化部２０との
間には、セラミック層１の第１の主面２１上に、高抵抗
層が内部高抵抗層１７として設けられている。上側金属
層２が複数部分に分解されている場合、内部高抵抗層１
７は、有利には、当該部分の縁部全体に当接している。
内部高抵抗層１７は、図１を用いて既述した実施例の高
抵抗層に相応して構成するとよい。縁部金属化部２０と
セラミック層の側方縁部２３との間外側導電層１８は、
フィールドプレートの形式で付加的に設けるとよい。上
側金属層と下側金属層との間に作動電圧が印加された場
合の等電位面の典型的な経過特性は、図示の等電位線１
９によって図示されている。
【００１８】図５の実施例では、上側金属層２が設けら
れた、セラミック層１の第１の主面２１上の、上側金属
層２の縁部に、導電体８が設けられている。この導電体
８は、上側金属層２の縁部に導電接続されていて、上側
金属層２からの距離が増大するに連れて、セラミック層
１からの距離が増大する。この導電体は、例えば、図５
に図示されたように、上の方に向かって湾曲された形状
を有するようにするとよい。この導電体は、上側金属層
２の縁部の等電位面に影響する。と言うのは、電界は、
導電体の内部で弱められるからである。
【００１９】図６Ａ〜６Ｅには、本発明の基板の種々異
なる実施例の横断面が示されている。各図には、それぞ
れセラミック層１、下側金属化部３並びに上側金属化部
２が図示されている。上側金属層２の側縁部は、この実
施例では、セラミック層１の側方境界２３から、下側金
属層３の側縁部よりも広く離隔している。セラミック層
１の第１の主面２１上には、縁部金属化部２０が設けら
れており、縁部金属化部２０は、この図では、側方境界
部２３に対して、下側金属層３の側方縁部と全く同じ幅
だけ離隔している。下側金属層３は、セラミック基板の
側縁に至る迄幅広く堆積する必要はないが、下側金属層
を外側に至る迄幅広く形成すると製造技術上の利点があ
る。つまり、殊に、はんだ接合部４を用いて下側金属層
がベース板５上に正確に取り付けられているのを、一層
良好にチェックすることができるからである。縁部金属
化部２０は、上側金属層２の側縁部から離隔されてお
り、その結果、両者の間にフィールド出口領域３０が形
成される。フィールド出口領域３０は、下側金属層３乃
至導電ベース板５と導電接続された縁部金属化部２０を
用いてセラミック層１から（図示していない）射出成型
材への電界の移行部を所定のように構成する。従って、
簡単に、フィールド出口領域の縁部でのフィールド強度
のピーク値を低減することができる。フィールド強度の
ピーク値の低減のために、縁部金属化部２０乃至上側金
属層２の側方縁部の多数の構成手段が可能である。
【００２０】図６Ａには、フィールドプレート２５ａ〜
２５ｄが階段状にフィールド出口領域３０の方向に設け
られている。その際、フィールドプレート２５ａ〜２５
ｄは、縁部金属化部２０乃至上側金属層２と導電接続さ
れている。図６Ａには、縁部が２重に段階付けられてい
る。段階付けに他の数を選定してもよいことは当然であ
る。
【００２１】複数回段階付けられたフィールドプレート
の代わりに、図６Ｂのように、電位線が最小湾曲半径と
なるように直径が適切に選定された線リング２５を使用
することもできる。図６Ｃでは、セラミック層１からフ
ィールド出口領域３０内への電場を均一にするために、
フィールド出口領域３０内に設けられた、載置された固
定板を利用することができる。固定板３１ａ〜３１ｄ
は、縁部金属化部２０と上側金属層２との間の第１の主
面２１上に均等に相互に離隔して設けられている。固定
板３１ａ〜３１ｄの個数は、図示の４つの固定板とは異
なるようにしてもよい。図６ｄ及び６ｅは、載置された
固定板３１ａ〜３１ｄを有する択一選択的な構造体を示
し、この固定板３１ａ〜３１ｄは、その重なり領域によ
って強く容量性結合されている。従って、電位線を別の
ようにして均一にすることができる。図６ｅのフィール
ドプレート３２ａ〜３２ｅは、例えば、第１の主面２１
上に堆積された誘電層を介して設けてもよい。
【図面の簡単な説明】
【図１】本発明の金属−セラミック基板の有利な実施例
の縁部を示す図
【図２】高電力モジュールの、冒頭に説明した構成を示
す図
【図３】図２の一部分の等電位面の経過特性を示す図
【図４】等電位面の経過特性を含む、本発明の基板の別
の実施例の横断面図
【図５】別の実施例を示す図
【図６】Ａ〜Ｅは、種々異なる縁部金属化部を有する本
発明の基板の実施例の横断面図
【符号の説明】
１ セラミック層 ２ 上側金属層 ３ 下側の金属層 ４ はんだ接合部 ５ ベース板 ６ 射出成型材 ７ ケーシング １０ 高抵抗層 １７ 内部高抵抗層 １８ 外側導電層 １９ 等電位線 ２０ 縁部金属化部 ２３ セラミック層の側方縁部 ２５ａ〜２５ｄ フィールドプレート ３０ フィールド出口領域 ３１ａ〜３１ｄ 固定板 ３２ａ〜３２ｅ フィールドプレート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギュイ ルフラン ドイツ連邦共和国 ミュンヘン ニンフェ ンブルガー シュトラーセ 153 (72)発明者 ラインホルト バイエラー ドイツ連邦共和国 ヴァールシュタイン ヴィクトリアシュトラーセ 19 (72)発明者 ライナー ロイシュナー ドイツ連邦共和国 グローセンゼーバッハ リンデンヴェーク 17

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 高電圧モジュール用の基板であって、第
    １の主面（２１）と当該第１の主面に対向している第２
    の主面（２２）とを有するセラミック層（１）と、前記
    第１の主面上の上側金属層（２）と、前記第２の主面上
    の下側金属層（３）とが設けられている基板において、
    高抵抗層（１０，１７）が設けられており、該高抵抗層
    は、セラミック層（１）上の第１の主面（２１）上で上
    側金属層（２）に当接されており、前記高抵抗層（１
    ０，１７）は、前記下側金属層（３）又は当該下側金属
    層（３）と導電接続された導電体に当接されており、前
    記高抵抗層（１０，１７）は、前記上側金属層（２）と
    前記下側金属層（３）との間に３ｋＶ以上の作動電圧を
    印加するのに十分に小さな導電率を有していることを特
    徴とする基板。
  2. 【請求項２】 高抵抗層（１０，１７）は、上側金属層
    （２）と下側金属層（３）との間に３ｋＶ〜１０ｋＶの
    範囲内の電圧Ｕが印加された際、前記上側金属層（２）
    の側縁部での電界強度の値が、セラミック層（１）の内
    部に生起する電界強度の最大値の高々２倍であるように
    構成されている請求項１記載の基板。
  3. 【請求項３】 高抵抗層（１０，１７）は、上側金属層
    （２）と下側金属層（３）との間に３ｋＶ〜１０ｋＶの
    範囲内の電圧Ｕが印加された際、前記上側金属層（２）
    の側縁部での電界強度の値が、高々４Ｕ／ｍｍであるよ
    うに構成されている請求項１記載の基板。
  4. 【請求項４】 導電層（１０，１７）は金属である請求
    項１から３迄の何れか１記載の基板。
  5. 【請求項５】 導電層（１０，１７）はＣｒＮｉである
    請求項４記載の基板。
  6. 【請求項６】 導電層（１０，１７）は導電ドーピング
    されたアモルファスシリコンである請求項１から３迄の
    何れか１記載の基板。
  7. 【請求項７】 導電層（１０，１７）は導電ドーピング
    されたアモルファス炭素である請求項１から３迄の何れ
    か１記載の基板。
  8. 【請求項８】 導電層（１０，１７）はセラミック層
    （１）内に形成された導電ドーピングされた層である請
    求項１から３迄の何れか１記載の基板。
  9. 【請求項９】 高電圧モジュール用の基板であって、第
    １の主面（２１）と当該第１の主面に対向している第２
    の主面（２２）とを有するセラミック層（１）と、前記
    第１の主面上の上側金属層（２）と、前記第２の主面上
    の下側金属層（３）とが設けられている基板において、
    第１の主面（２１）上の上側金属層（２）の縁部に導電
    体（８）が設けられており、該導電体は、前記上側金属
    層（２）からの間隔が大きくなるとセラミック層（１）
    からの間隔が大きくなるように成形されていることを特
    徴とする基板。
  10. 【請求項１０】 高電圧モジュール用の基板であって、 −第１の主面（２１）と当該第１の主面に対向している
    第２の主面（２２）とを有するセラミック層（１）と、 −前記第１の主面上の上側金属層（２）と、前記第２の
    主面上の下側金属層（３）と、 −前記下側金属層（３）を介して前記セラミック層
    （１）と接続された導電ベース板（５）とが設けられて
    いる基板において、セラミック層（１）の第１の主面
    （２１）上に、上側金属層（２）に対して間隔を置いて
    設けられた縁部金属化部（２０）が設けられており、前
    記縁部金属化部（２０）は、フィールド出口領域（３
    ０）を形成するために前記上側金属層（２）を環状に囲
    繞して、下側金属層（３）と低抵抗接続されていること
    を特徴とする基板。
  11. 【請求項１１】 上側金属層（２）及び縁部金属化部
    （２０）のフィールド出口領域（３０）側の縁部は、横
    断面が円形又は少なくとも一回段階的に構成されている
    請求項１０記載の基板。
  12. 【請求項１２】 上側金属化層（２）と縁部金属化部
    （２０）との容量結合のために、フィールド出口領域
    （３０）内には、少なくとも１つの別の金属化部（３１
    ａ−３１ｄ）が設けられている請求項１０又は１１記載
    の基板。
  13. 【請求項１３】 フィールド出口領域（３０）内には、
    第１の主面（２１）上に、上側金属層（２）及び縁部金
    属化部（２０）に当接した高抵抗層（１７）が載置され
    ている請求項１０から１２迄の何れか１記載の基板。
JP2000186692A 1999-06-22 2000-06-21 高電圧モジュール用の基板 Expired - Fee Related JP4991043B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19928578.0 1999-06-22
DE19928578 1999-06-22

Publications (2)

Publication Number Publication Date
JP2001044634A true JP2001044634A (ja) 2001-02-16
JP4991043B2 JP4991043B2 (ja) 2012-08-01

Family

ID=7912152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000186692A Expired - Fee Related JP4991043B2 (ja) 1999-06-22 2000-06-21 高電圧モジュール用の基板

Country Status (3)

Country Link
US (1) US6310401B1 (ja)
EP (2) EP1063700B1 (ja)
JP (1) JP4991043B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022892A (ja) * 2016-08-02 2018-02-08 アーベーベー・シュバイツ・アーゲー パワー半導体モジュール

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10008572B4 (de) * 2000-02-24 2007-08-09 Infineon Technologies Ag Verbindungseinrichtung für Leistungshalbleitermodule
DE10135348A1 (de) * 2001-07-20 2003-01-30 Abb Research Ltd Halbleitermodule, Aufbauten für Halbleiterelemente bzw. Halbleitermodule mit erhöhter Spannungsfestigkeit sowie ein Verfahren zur Herstellung derselben
DE10139287A1 (de) * 2001-08-09 2003-03-13 Bombardier Transp Gmbh Halbleitermodul
DE102005037522A1 (de) * 2005-08-09 2007-02-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit wannenförmigem Grundkörper
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
DE102008026347B4 (de) * 2008-05-31 2010-08-19 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
EP2337070A1 (en) 2009-12-17 2011-06-22 ABB Technology AG Electronic device with non-linear resistive field grading and method for its manufacturing
FR2975528B1 (fr) 2011-05-17 2014-02-28 Alstom Transport Sa Dispositif d'isolation electrique d'un plan conducteur presentant un premier potentiel electrique par rapport a un deuxieme potentiel, comprenant des moyens de diminution de la valeur du champ electrostatique en un point du bord peripherique du plan conducteur
DE102012210306B4 (de) 2012-06-19 2017-10-05 Semikron Elektronik Gmbh & Co. Kg Substrat und Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement
DE102016214741B4 (de) * 2016-08-09 2022-05-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Aufbau für mindestens einen mit elektronischen und/oder elektrischen Bauelementen bestückten Träger
JP6965706B2 (ja) 2017-11-29 2021-11-10 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
KR102312085B1 (ko) * 2019-11-08 2021-10-13 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
DE102021115845A1 (de) 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758282A (ja) * 1993-08-11 1995-03-03 Hitachi Ltd パワー半導体モジュール及び車両用インバータ装置
JPH08186193A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 回路基板及びそれを用いた半導体装置
JPH09135057A (ja) * 1995-11-08 1997-05-20 Mitsubishi Electric Corp 回路基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4854871A (ja) * 1971-11-01 1973-08-01
US4580156A (en) * 1983-12-30 1986-04-01 At&T Bell Laboratories Structured resistive field shields for low-leakage high voltage devices
USH665H (en) * 1987-10-19 1989-08-01 Bell Telephone Laboratories, Incorporated Resistive field shields for high voltage devices
US5382825A (en) * 1993-01-07 1995-01-17 Harris Corporation Spiral edge passivation structure for semiconductor devices
DE4317215A1 (de) * 1993-05-24 1994-12-01 Abb Research Ltd Hochspannungsbauelement
JPH08125071A (ja) * 1994-10-25 1996-05-17 Fuji Electric Co Ltd 半導体装置
DE19531369A1 (de) * 1995-08-25 1997-02-27 Siemens Ag Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß
JP3512977B2 (ja) * 1996-08-27 2004-03-31 同和鉱業株式会社 高信頼性半導体用基板
DE19700963C2 (de) * 1997-01-14 2000-12-21 Telefunken Microelectron Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
US6124635A (en) * 1997-03-21 2000-09-26 Honda Giken Kogyo Kabushiki Kaisha Functionally gradient integrated metal-ceramic member and semiconductor circuit substrate application thereof
KR100248115B1 (ko) * 1997-05-20 2000-03-15 김덕중 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법
US6157076A (en) * 1997-06-30 2000-12-05 Intersil Corporation Hermetic thin pack semiconductor device
WO2000025362A1 (de) * 1998-10-23 2000-05-04 Infineon Technologies Ag Leistungshalbleiter und herstellungsverfahren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758282A (ja) * 1993-08-11 1995-03-03 Hitachi Ltd パワー半導体モジュール及び車両用インバータ装置
JPH08186193A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 回路基板及びそれを用いた半導体装置
JPH09135057A (ja) * 1995-11-08 1997-05-20 Mitsubishi Electric Corp 回路基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022892A (ja) * 2016-08-02 2018-02-08 アーベーベー・シュバイツ・アーゲー パワー半導体モジュール
JP7043196B2 (ja) 2016-08-02 2022-03-29 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール

Also Published As

Publication number Publication date
EP1063700A2 (de) 2000-12-27
US6310401B1 (en) 2001-10-30
JP4991043B2 (ja) 2012-08-01
EP1818980A3 (de) 2010-08-11
EP1818980A2 (de) 2007-08-15
EP1063700B1 (de) 2012-07-25
EP1063700A3 (de) 2006-04-19

Similar Documents

Publication Publication Date Title
JP2001044634A (ja) 高電圧モジュール用の基板
EP1833041A2 (en) Plasma display apparatus
US20050269683A1 (en) High-voltage module and method for producing same
JP2010263032A (ja) 半導体装置
US10854760B2 (en) Stacked III-V semiconductor diode
US4764802A (en) Semiconductor devices
US5888889A (en) Integrated structure pad assembly for lead bonding
US5635734A (en) Insulated gate type semiconductor device in which the reliability and characteristics thereof are not deteriorated due to pressing action and power inverter using the same
JPS63215074A (ja) 制御可能な電力用半導体素子
US11195643B2 (en) Multilayer varistor having a field-optimized microstructure
US5506425A (en) Semiconductor device and lead frame combination
EP0077930B1 (en) Gate turn-off thyristor
JPH06236990A (ja) Ｍｏｓ制御ダイオード
GB2133641A (en) AC solid state relay circuit and thyristor structure
US20030107049A1 (en) Semiconductor device and its manufacturing method
US20230207511A1 (en) Bus bar, power semiconductor module arrangement including a bus bar, and method for producing a bus bar
US20030227069A1 (en) Power semiconductor with variable parameters
KR20010107919A (ko) 수직 구조의 파워 반도체 소자
JP2001332660A (ja) 半導体装置及びその製造方法
EP0950265A1 (en) Uniform ballast resistance for a thermally balanced radio frequency power transistor
CN111554740A (zh) 功率半导体器件
CN110010685A (zh) 沟槽金氧半导体元件及其制造方法
JPS63246859A (ja) サ−ジ吸収素子
KR20000046791A (ko) 정전방전 보호회로
Flores et al. On the operation mode of bidirectional lightning surge protection devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100917

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110930

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

R150 Certificate of patent or registration of utility model

Ref document number: 4991043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees