JP2001044234A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001044234A
JP2001044234A JP11216123A JP21612399A JP2001044234A JP 2001044234 A JP2001044234 A JP 2001044234A JP 11216123 A JP11216123 A JP 11216123A JP 21612399 A JP21612399 A JP 21612399A JP 2001044234 A JP2001044234 A JP 2001044234A
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding
semiconductor element
substrate
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11216123A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Takashi Kurihara
孝 栗原
Shigeji Muramatsu
茂次 村松
Shigeru Mizuno
茂 水野
Takuya Kazama
拓也 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP11216123A priority Critical patent/JP2001044234A/ja
Publication of JP2001044234A publication Critical patent/JP2001044234A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置を実装した際に実装基板と半導体
装置との間で生じる熱応力を効果的に緩和し、信頼性の
高い半導体装置として提供する。 【解決手段】 基板１０の一方の面に半導体素子１２が
搭載され、該半導体素子１２が搭載された範囲外の前記
基板１０の一方の面に、一端側がボンディング部３２ａ
に形成され他端側がランド３２ｂに形成された配線パタ
ーン３２を有する配線層２０が設けられ、前記ランド３
２ｂに外部接続端子２２が接合されるとともに、前記半
導体素子１２と前記ボンディング部３２ａとがワイヤボ
ンディングにより電気的に接続され、前記半導体素子１
２の露出面、ボンディングワイヤ１６及びボンディング
部３２ａが樹脂１４により封止された半導体装置におい
て、前記配線層２０が弾性体層３６を介して前記基板１
０に支持され、前記ボンディングワイヤ１６とボンディ
ング部３２ａとの接続部が固定用樹脂３８によって被覆
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
より詳細には基板に搭載した半導体素子を樹脂によって
封止した半導体装置に関する。
【０００２】
【従来の技術】半導体装置には、図８に示すように、基
板１０に半導体素子１２を搭載し、半導体素子１２を樹
脂１４によって封止した製品がある。この半導体装置は
半導体素子１２と基板１０とをワイヤボンディングによ
って電気的に接続し、半導体素子１２、ボンディングワ
イヤ１６およびボンディング部１８を含む領域を樹脂１
４によって封止したものである。封止用の樹脂１４は実
装時の熱応力が半導体素子に作用することを緩和し、あ
るいは半導体素子と基板との密着性等を考慮して選択さ
れる。
【０００３】半導体装置を実装した際に生じる熱応力を
緩和する方法としては、半導体素子を封止する樹脂に低
弾性率の樹脂を使用して半導体素子に作用する熱応力を
緩和する方法がある。また、半導体素子と半導体装置の
基板に形成された配線パターンとをワイヤボンディング
して電気的に接続する場合は、熱応力が作用した場合で
もボンディングワイヤと配線パターンとの接続部が確実
に接続されるように接着強度の高い樹脂を用いて接続部
を固定するといった方法がある（特開平8-288426号公
報) 。
【０００４】
【発明が解決しようとする課題】しかしながら、図９に
示すような表面実装型の半導体装置の場合は、接合面が
実装基板にほとんど接して実装されるから、実装基板と
基板との間で生じる熱応力がじかに基板に作用するとい
う問題がある。図９に示す半導体装置は、基板１０の接
合面に配線層２０を形成し、配線層２０にはんだボール
等の外部接続端子２２を接続したものである。このよう
な表面実装型の半導体装置を実装した際には、実装基板
の接続端子と外部接続端子２２との接続部分に熱応力が
集中し、接続部が剥離するといった接続信頼性が問題と
なることがある。
【０００５】本発明は、このような表面実装型の半導体
装置を実装する際における問題点を解消すべくなされた
ものであり、その目的とするところは、半導体装置を実
装した際に実装基板と半導体装置との間で生じる熱応力
を緩和し、実装時における信頼性を向上させることがで
きる半導体装置を提供するにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、基板の一方
の面に半導体素子が搭載され、該半導体素子が搭載され
た範囲外の前記基板の一方の面に、一端側がボンディン
グ部に形成され他端側がランドに形成された配線パター
ンを有する配線層が設けられ、前記ランドに外部接続端
子が接合されるとともに、前記半導体素子と前記ボンデ
ィング部とがワイヤボンディングにより電気的に接続さ
れ、前記半導体素子の露出面、ボンディングワイヤ及び
ボンディング部が樹脂により封止された半導体装置にお
いて、前記配線層が弾性体層を介して前記基板に支持さ
れ、前記ボンディングワイヤとボンディング部との接続
部が固定用樹脂によって被覆されていることを特徴とす
る。また、半導体素子が基板に形成された収納凹部の底
面に搭載され、該収納凹部の周囲の基板面に配線層が形
成されていることを特徴とする。また、半導体素子が平
板状に形成された基板に搭載され、配線層が基材の一方
の面に形成され、該基材に半導体素子を収納する収納孔
が形成されていることを特徴とする。
【０００７】また、半導体素子の電極端子形成面に一端
側がボンディング部に形成され他端側がランドに形成さ
れた配線パターンを有する配線層が設けられ、前記ラン
ドに外部接続端子が接合されるとともに、半導体素子と
前記ボンディング部とがワイヤボンディングにより電気
的に接続され、前記電極端子形成面の露出面、ボンディ
ングワイヤ及びボンディング部が樹脂により封止された
半導体装置において、前記配線層が弾性体層を介して前
記半導体素子に支持され、前記ボンディングワイヤとボ
ンディング部との接続部が固定用樹脂によって被覆され
ていることを特徴とする。また、配線層が基材の一方の
面に形成され、該基材が半導体素子の電極端子形成面に
支持されて電極端子形成面の外周縁から延出されている
とともに、前記基材の他方の面に基材を補強する支持層
が形成され、該支持層が弾性体層を介して電極端子形成
面に支持されていることを特徴とする。また、前記弾性
体層が、室温におけるヤング率９００ＭＰａ以下の低弾
性率を有することは、実装時における熱応力を効果的に
緩和できる点で有効である。また、前記配線層が、室温
におけるヤング率４ＧＰａ以上の高弾性率を有する基材
の一方の面に形成されていることは、所要のボンディン
グ強度を得ることができる点で好ましい。
【０００８】
【発明の実施の形態】以下、本発明の好適な実施形態に
つき、添付図面に基づいて詳細に説明する。図１は本発
明に係る半導体装置の一実施形態の構成を示す断面図で
ある。同図で１０は樹脂基板によって形成した半導体装
置の基板、１１は基板１０に形成した半導体素子１２の
収納凹部である。半導体素子１２は収納凹部１１の底面
に接合して支持される。実装基板と電気的に接続する外
部接続端子２２は収納凹部１１の周囲に配置される。収
納凹部１１の周囲の基板面が実装基板に接合される接合
面１０ａである。本実施形態ではこの接合面に配線層２
０を形成し、配線層２０に形成した配線パターンに電気
的に接続して外部接続端子２２を配置している。
【０００９】図２に基板１０の接合面１０ａに形成する
配線層２０等の構成を拡大して示す。配線層２０は電気
的絶縁性を有するベースフィルム３０に支持され、所定
の配線パターン３２に形成される。配線パターン３２の
一端側には収納凹部１１の内周縁に面してボンディング
部３２ａが形成され、他端側には外部接続端子２２を接
合するランド３２ｂが形成される。３４は配線層２０を
被覆する保護膜である。保護膜３４は配線パターン３２
のボンディング部３２ａとランド３２ｂのみ露出させて
配線層２０を被覆する。保護膜３４としてはソルダーレ
ジスト等が使用される。
【００１０】本実施形態の半導体装置で特徴とする構成
は、配線層２０を支持するベースフィルム３０を低弾性
率の弾性体層３６を介して基板１０の接合面１０ａに接
着したことにある。この弾性体層３６は半導体装置を実
装した際に実装基板と半導体装置との間で生じる熱応力
を緩和する目的で設けるものであり、熱応力を緩和する
に十分な低弾性率の素材によって形成する。基板１０の
接合面１０ａに低弾性率の接着剤を塗布し、あるいは接
着性を有するフィルムを貼着してベースフィルム３０を
接着することにより弾性体層３６を介してベースフィル
ム３０を支持することができる。もちろん、ベースフィ
ルム３０に低弾性率の接着剤層を設けておき、接合面１
０ａに接着して弾性体層３６を形成することもできる。
弾性体層３６に使用する接着剤として、たとえば、室温
でのヤング率約１７０ＭＰａ、１２０℃でのヤング率約
３ＭＰａのエポキシ系接着剤が使用できる。
【００１１】一方、配線層２０を支持するベースフィル
ム３０には高弾性率のフィルム材、たとえばポリイミド
フィルム等を使用する。ベースフィルム３０に高弾性率
の素材を使用するのは、半導体素子１２と配線パターン
３２とをワイヤボンディングした際に所要のボンディン
グ強度が得られるようにするためである。ボンディング
部３２ａを高弾性率のベースフィルム３０によって支持
することにより、ベースフィルム３０を接着する弾性体
層３６に低弾性率の素材を使用した場合でも所要のボン
ディング強度を得ることが可能になる。ベースフィルム
３０の弾性率としては室温におけるヤング率として４Ｇ
Ｐａ以上のものを使用する。
【００１２】なお、弾性体層３６を介して接合面に接着
する配線パターンフィルムを形成するには、ベースフィ
ルム３０の片面に銅層を形成したフィルム材、あるいは
ベースフィルム３０の片面にスパッタリング等により銅
層を形成したフィルム材を使用し、銅層を所定のパター
ンにエッチングして配線層２０を形成し、保護膜３４に
より配線層２０を被覆すればよい。保護膜３４として感
光性のソルダーレジストを使用し、このソルダーレジス
トを露光・現像することにより、ボンディング部３２ａ
とランド３２ｂとを露出させることができる。
【００１３】基板１０の接合面１０ａに配線パターンフ
ィルムを接合した後、収納凹部１１の底面に半導体素子
１２を接合し、半導体素子１２の電極端子１２ａと配線
パターン３２のボンディング部３２ａとをワイヤボンデ
ィングによって接合する。本実施形態で特徴とする構成
は、ワイヤボンディングによって接続したボンディング
ワイヤ１６とボンディング部３２ａとの接続部分を固定
用樹脂３８によって固定する点にある。すなわち、半導
体素子１２の電極端子１２ａとボンディング部３２ａと
を各々ワイヤボンディングした後、収納凹部１１の開口
縁に沿って固定用の樹脂剤を塗布し、樹脂剤を硬化さ
せ、ボンディング部３２ａに接続されているボンディン
グワイヤ１６のボンディング部分を固定する。
【００１４】固定用樹脂３８はボンディングワイヤ１６
がボンディング部３２ａに確実に接続されるように補強
する作用を目的とするもので、高い接続強度が得られる
接着剤、たとえば、シリカフィラー入りのエポキシ系接
着剤等を使用するのがよい。なお、この固定用樹脂３８
は半導体素子１２とボンディングワイヤ１６とを封止す
る封止用の樹脂１４の流れ止めとしても作用する。収納
凹部１１の開口縁に沿って固定用樹脂３８を塗布した
後、収納凹部１１に封止用の樹脂１４をポッティング
し、半導体素子１２とボンディングワイヤ１６を樹脂１
４によって封止する。固定用樹脂３８を収納凹部１１の
開口縁に塗布することにより、固定用樹脂３８がダム状
に盛り上がって形成され、封止用の樹脂１４がボンディ
ング部３２ａを超えてその周囲に流れ出すことを防止す
ることができる。
【００１５】封止用の樹脂１４は実装時の熱応力を緩和
するため低弾性率の樹脂材を使用するのがよい。実施形
態では樹脂１４としてシリコーン系のエラストマー樹脂
を使用した。半導体素子１２を樹脂１４によって封止し
た後、はんだボール等の外部接続端子２２をランド３２
ｂに接合して図１、２に示す半導体装置が得られる。
【００１６】上記構成に係る半導体装置は配線層２０を
低弾性率の弾性体層３６を介して支持したことにより、
実装時に接合面に作用する熱応力を緩和することがで
き、実装基板に接合されている外部接続端子２２に過度
の応力が作用することを防止し、外部接続端子２２の接
続部が熱応力によって剥離するといった問題を防止する
ことができる。また、封止用の樹脂１４としてエラスト
マー樹脂等の低弾性率の樹脂材を使用したこととあわせ
て半導体素子１２に作用する応力を緩和することができ
る。
【００１７】なお、弾性体層３６を介して配線層２０を
支持したことにより、ボンディングワイヤ１６とボンデ
ィング部３２ａとの接続部が半導体装置を実装した際の
熱応力によってＸ−Ｙ方向（平面内）に変位することが
起こり得る。これに対して、本実施形態ではボンディン
グワイヤ１６とボンディング部３２ａとの接続部を固定
用樹脂３８によって固定したことにより、接続部が確実
に固定されるようにしている。また、熱応力の作用によ
って接続部が変位した場合でもボンディングワイヤ１６
が変位に追従でき、これによって半導体素子１２と配線
パターン３２との電気的接続の信頼性が得られる。ま
た、ボンディング部３２ａにおけるボンディングワイヤ
１６の接合強度についてみると、ボンディング部３２ａ
を高弾性率のベースフィルム３０によって支持したこと
により、低弾性率の弾性体層３６が下層に形成されてい
ても所要のボンディング強度を得ることができる。
【００１８】図３は本発明に係る半導体装置の他の実施
形態を示す。本実施形態の半導体装置は、半導体素子１
２を搭載する基板１０にセラミック基板を使用し、基板
１０に、弾性体層３６を介して樹脂を基材とする回路基
板４０を接着したことを特徴とする。基板１０に使用す
るセラミック基板としては、窒化アルミニウム等の熱放
散性の優れた材料、あるいは半導体素子１２と熱膨張係
数がマッチングする材料が好適に使用できる。
【００１９】基板１０に接着する回路基板４０は、図３
に示すように、半導体素子１２を収納する収納孔を設け
たものであり、ＢＴレジン等の樹脂材を積層したクラッ
ド材として半導体素子を収納可能に半導体素子と略同厚
に形成する。回路基板４０の一方の面には配線層２０と
して配線パターン３２を形成する。配線パターン３２は
前記クラッド材として銅箔付きのクラッド材を用意し、
銅箔を所定のパターンにエッチングして形成する。配線
パターン３２にボンディング部３２ａとランド３２ｂを
形成すること、配線層２０の表面をソルダーレジスト等
の保護膜３４によって被覆することは上記実施形態と同
様である。
【００２０】収納孔を形成した回路基板４０を弾性体層
３６を介して基板１０に接着することにより、半導体素
子１２を収納する収納凹部が形成される。弾性体層３６
は半導体装置を実装した際に生じる熱応力を緩和するた
めに設けるもので、上記実施形態と同様に低弾性率の接
着剤を用いて基板１０に回路基板４０を接着することに
よって形成される。弾性体層３６の弾性率としては室温
におけるヤング率が９００ＭＰａ程度以下のものがよ
い。
【００２１】半導体素子１２と配線パターン３２とはワ
イヤボンディングによって電気的に接続する。ボンディ
ングワイヤ１６と配線パターン３２のボンディング部３
２ａとの接続部に固定用樹脂３８を塗布して硬化させ、
ボンディングワイヤ１６とボンディング部３２ａとの接
続部を固定することも上記実施形態と同様である。固定
用樹脂３８を塗布した後、半導体素子１２およびボンデ
ィングワイヤ１６をエラストマー樹脂等の低弾性率の封
止用の樹脂１４によって封止する。
【００２２】本実施形態の半導体装置の場合も、低弾性
率の弾性体層３６を介して配線層２０を支持したことに
より、実装した際に生じる熱応力を弾性体層３６によっ
て効果的に緩和することができる。半導体素子１２とセ
ラミック製の基板１０との熱膨張係数をマッチングさせ
た場合は、基板１０と回路基板４０との間で熱膨張係数
の不整合が生じるが、その場合でも弾性体層３６によっ
て基板１０と回路基板４０との間の熱応力を緩和するこ
とができる。また、ボンディングワイヤ１６とボンディ
ング部３２ａとの接続部が半導体装置を実装した際の熱
応力によって変位する場合でも、固定用樹脂３８によっ
て接続部を固定することにより、電気的接続の信頼性を
向上させることができる。
【００２３】図４、５は半導体装置のさらに他の実施形
態を示す。本実施形態の半導体装置は半導体素子１２の
電極端子１２ａを形成した面に配線層２０を配置し、配
線層２０と電極端子１２ａとをワイヤボンディングして
電気的に接続したものである。図５に配線層２０と電極
端子１２ａとの接続構造を拡大して示す。図１、２に示
した実施形態と同様に、配線層２０は電気的絶縁性を有
するベースフィルム３０の一方の面に所定パターンの配
線パターン３２に形成され、ベースフィルム３０が低弾
性率の弾性体層３６を介して半導体素子１２の電極端子
形成面に接着されている。なお、本実施形態では電極端
子１２ａが電極端子形成面の中央部側に配置され、その
周囲に配線層２０が位置している。
【００２４】弾性体層３６は半導体装置を実装した際に
生じる熱応力を緩和するために設けるものであり、低弾
性率の素材によって形成する。たとえば、室温における
ヤング率約２５０ＭＰａ、１５０℃におけるヤング率約
９ＭＰａのニトロブタジエンゴム入りエポキシ系接着剤
を用いてベースフィルム３０を接着することによって形
成できる。配線パターン３２にボンディング部３２ａと
ランド３２ｂを形成する構成、ボンディング部３２ａと
ランド３２ｂを露出して保護膜３４により配線層２０を
被覆する構成は前述した実施形態と同様である。
【００２５】また、半導体素子１２の電極端子１２ａと
配線パターン３２のボンディング部３２ａとをワイヤボ
ンディングにより接続し、ボンディングワイヤ１６とボ
ンディング部３２ａとの接続部を固定用樹脂３８によっ
て固定する。ワイヤボンディングした後、半導体素子１
２の電極端子形成面の露出面に封止用の樹脂１４をポッ
ティングし、電極端子形成面を封止し、さらにボンディ
ングワイヤ１６を封止する。封止用の樹脂としてシリコ
ーン系エラストマー樹脂等の低弾性率の樹脂材を使用す
ることも前述した実施形態と同様である。樹脂封止後、
配線パターン３２のランド３２ｂに外部接続端子２２を
接合して図４に示す半導体装置が得られる。
【００２６】本実施形態の半導体装置は半導体素子１２
の電極端子形成面の領域内に配線層２０を配置したもの
であり、弾性体層３６を介して配線層２０を支持したこ
とにより、実装基板と半導体素子１２との熱膨張係数の
差異によって相互間に生じる熱応力を効果的に緩和する
ことが可能となる。また、ボンディングワイヤ１６とボ
ンディング部３２ａとの接続部を固定用樹脂３８によっ
て固定したことにより接続部での接続信頼性を高めるこ
とができる。また、封止用の樹脂１４として低弾性率の
樹脂材を使用することにより、ボンディングワイヤ１６
を応力に追従させて効果的に応力を緩和することが可能
になる。
【００２７】図６、７は半導体素子１２の電極端子形成
面に配線層２０を配置する半導体装置の他の実施形態を
示す。本実施形態の半導体装置は、半導体素子１２の電
極端子形成面の外周縁位置よりも外方にまで配線層２０
を張り出すように配置した例である。配線層２０をベー
スフィルム３０によって支持する構成、ボンディングワ
イヤ１６とボンディング部３２ａとの接続部を固定用樹
脂３８によって固定する構成、封止用の樹脂１４等の構
成は上記実施形態と同様である。本実施形態の半導体装
置で上記実施形態と異なる構成は、配線層２０の周縁部
を電極端子形成面よりも外方に張り出して支持するた
め、ベースフィルム３０を補強して配線層２０を支持す
る支持層４２をベースフィルム３０の下面に形成した点
である。
【００２８】本実施形態では、ベースフィルム３０に７
５μｍの厚さのポリイミドフィルムを使用し、このベー
スフィルム３０の一方の面に１８μｍの厚さの銅箔を接
着し、他方の面に３５μｍの厚さの銅箔を接着したフィ
ルム材を使用して半導体素子１２に接着する配線フィル
ムを形成した。配線パターン３２はベースフィルム３０
の一方の面の銅箔をエッチングして形成でき、他方の面
の銅箔はベースフィルム３０を補強する支持層４２とな
る。図６、７は低弾性率の弾性体層３６となる接着剤を
使用して半導体素子１２の電極端子形成面に支持層４２
を接着し、弾性体層３６を介して電極端子形成面に配線
層２０を支持した状態である。
【００２９】支持層４２を介して配線層２０を支持する
ことにより、配線層２０が確実に支持され、電極端子形
成面から配線層２０を張り出して配置することが可能に
なる。これによって、外部接続端子２２を配置する領域
が拡大し、多ピン化に対応できるようになる。また、前
述した各実施形態と同様に、弾性体層３６を介して配線
層２０を支持したことによって、実装時に実装基板と半
導体素子１２との間で生じる熱応力を緩和して半導体素
子１２に過大な応力が作用することを防止することがで
きる。また、ワイヤボンディングによる電気的接続の接
続信頼性も向上し、信頼性の高い半導体装置として提供
することが可能になる。
【００３０】
【発明の効果】本発明に係る半導体装置によれば、上述
したように、半導体装置を実装基板に実装した際に、実
装基板と半導体装置との間で生じる熱応力を有効に緩和
することができ、実装時における半導体装置の信頼性を
向上させることができる。とくに、ワイヤボンディング
によって接続したボンディングワイヤと配線パターンの
ボンディング部との接続部を固定用樹脂により固定した
ことによって、熱応力が作用してボンディングワイヤに
応力が作用したような場合でも確実に電気的接続を確保
することができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を
示す断面図である。
【図２】半導体装置の配線層等の構成を拡大して示す断
面図である。
【図３】半導体装置の他の実施形態の構成を示す断面図
である。
【図４】半導体素子の電極端子形成面に配線層を配置し
た半導体装置の構成を示す断面図である。
【図５】図４に示す半導体装置の配線層等の構成を拡大
して示す断面図である。
【図６】半導体素子の電極端子形成面に配線層を配置す
る他の半導体装置の構成を示す断面図である。
【図７】図６に示す半導体装置の配線層等の構成を拡大
して示す断面図である。
【図８】半導体装置の従来の構成を示す断面図である。
【図９】表面実装型の半導体装置の従来の構成を示す断
面図である。
【符号の説明】
１０ 基板 １０ａ 接合面 １１ 収納凹部 １２ 半導体素子 １２ａ 電極端子 １４ 樹脂 １６ ボンディングワイヤ １８ ボンディング部 ２０ 配線層 ２２ 外部接続端子 ３０ ベースフィルム ３２ 配線パターン ３２ａ ボンディング部 ３２ｂ ランド ３４ 保護膜 ３６ 弾性体層 ３８ 固定用樹脂 ４０ 回路基板 ４２ 支持層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村松 茂次 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 水野 茂 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 風間 拓也 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Ｆターム(参考） 5F044 AA02 CC02 CC07 JJ03

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板の一方の面に半導体素子が搭載さ
    れ、該半導体素子が搭載された範囲外の前記基板の一方
    の面に、一端側がボンディング部に形成され他端側がラ
    ンドに形成された配線パターンを有する配線層が設けら
    れ、 前記ランドに外部接続端子が接合されるとともに、前記
    半導体素子と前記ボンディング部とがワイヤボンディン
    グにより電気的に接続され、前記半導体素子の露出面、
    ボンディングワイヤ及びボンディング部が樹脂により封
    止された半導体装置において、 前記配線層が弾性体層を介して前記基板に支持され、 前記ボンディングワイヤとボンディング部との接続部が
    固定用樹脂によって被覆されていることを特徴とする半
    導体装置。
  2. 【請求項２】 半導体素子が基板に形成された収納凹部
    の底面に搭載され、該収納凹部の周囲の基板面に配線層
    が形成されていることを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】 半導体素子が平板状に形成された基板に
    搭載され、配線層が基材の一方の面に形成され、該基材
    に半導体素子を収納する収納孔が形成されていることを
    特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 半導体素子の電極端子形成面に一端側が
    ボンディング部に形成され他端側がランドに形成された
    配線パターンを有する配線層が設けられ、 前記ランドに外部接続端子が接合されるとともに、半導
    体素子と前記ボンディング部とがワイヤボンディングに
    より電気的に接続され、前記電極端子形成面の露出面、
    ボンディングワイヤ及びボンディング部が樹脂により封
    止された半導体装置において、 前記配線層が弾性体層を介して前記半導体素子に支持さ
    れ、 前記ボンディングワイヤとボンディング部との接続部が
    固定用樹脂によって被覆されていることを特徴とする半
    導体装置。
  5. 【請求項５】 配線層が基材の一方の面に形成され、該
    基材が半導体素子の電極端子形成面に支持されて電極端
    子形成面の外周縁から延出されているとともに、前記基
    材の他方の面に基材を補強する支持層が形成され、該支
    持層が弾性体層を介して電極端子形成面に支持されてい
    ることを特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 弾性体層が、室温におけるヤング率９０
    ０ＭＰａ以下の低弾性率を有することを特徴とする請求
    項１、２、３、４または５記載の半導体装置。
  7. 【請求項７】 配線層が、室温におけるヤング率４ＧＰ
    ａ以上の高弾性率を有する基材の一方の面に形成されて
    いることを特徴とする請求項１、２、３、４、５または
    ６記載の半導体装置。
JP11216123A 1999-07-30 1999-07-30 半導体装置 Pending JP2001044234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11216123A JP2001044234A (ja) 1999-07-30 1999-07-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11216123A JP2001044234A (ja) 1999-07-30 1999-07-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2001044234A true JP2001044234A (ja) 2001-02-16

Family

ID=16683627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11216123A Pending JP2001044234A (ja) 1999-07-30 1999-07-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2001044234A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120725A (ja) * 2004-10-19 2006-05-11 Hitachi Chem Co Ltd 接着シート及びそれを用いた半導体装置の製造方法、並びに半導体装置
JP2010016393A (ja) * 2009-08-27 2010-01-21 Hitachi Chem Co Ltd 半導体装置の製造方法
US9728690B2 (en) 2015-09-30 2017-08-08 Nichia Corporation Light emitting device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120725A (ja) * 2004-10-19 2006-05-11 Hitachi Chem Co Ltd 接着シート及びそれを用いた半導体装置の製造方法、並びに半導体装置
JP4599983B2 (ja) * 2004-10-19 2010-12-15 日立化成工業株式会社 接着シート
JP2010016393A (ja) * 2009-08-27 2010-01-21 Hitachi Chem Co Ltd 半導体装置の製造方法
US9728690B2 (en) 2015-09-30 2017-08-08 Nichia Corporation Light emitting device and method of manufacturing the same
US10103299B2 (en) 2015-09-30 2018-10-16 Nichia Corporation Light emitting device
US10361347B2 (en) 2015-09-30 2019-07-23 Nichia Corporation Light emitting device

Similar Documents

Publication Publication Date Title
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
JP3175673B2 (ja) 半導体素子を実装したフレキシブル回路基板ユニットの製造方法
JP3546131B2 (ja) 半導体チップパッケージ
JP4058642B2 (ja) 半導体装置
US7250355B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
JP3238004B2 (ja) 半導体装置の製造方法
WO2000055910A1 (en) Semiconductor device and semiconductor module
JP2825084B2 (ja) 半導体装置およびその製造方法
JP3065010B2 (ja) 半導体装置
JP2001044234A (ja) 半導体装置
JPH0864635A (ja) 半導体装置
JP3529507B2 (ja) 半導体装置
JPH01192125A (ja) 半導体装置の実装構造
JP2612468B2 (ja) 電子部品搭載用基板
JPH11176849A (ja) 半導体装置の製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JP2925814B2 (ja) 混成集積回路
JP3192087B2 (ja) 半導体装置およびその製造方法
JP2544272Y2 (ja) 混成集積回路
JP2917932B2 (ja) 半導体パッケージ
JP2513416B2 (ja) 半導体装置
JP2001085802A (ja) 配線基板及びそれを用いた電子装置及びその製造方法
JPH10303251A (ja) 半導体装置
JP2000208663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3285017B2 (ja) 半導体装置