JP2001007119A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】超高速動作用の微細な構造とするために、選択
酸化シリコン膜とエミッタ領域が接してもエミッタ−コ
レクタ間の耐圧や耐圧歩留りが劣化することがない半導
体装置の製造方法を提供する。 【解決手段】選択酸化領域の形成後、表面の清浄化を行
い、ウエハ表面全体を多結晶シリコン膜で覆い、エミッ
タ直上の多結晶シリコン膜を最後まで除去せずに素子を
形成する。この多結晶シリコン膜は成長時にベース用の
不純物を導入するか、無添加の場合はベース用の不純物
をイオン注入した後熱拡散で素子領域に導入してベース
領域を形成する。その後ベースより濃度が高くベースと
は逆導電型の不純物をイオン注入法等で導入し、不純物
が単結晶シリコン領域に入り込むような熱処理工程前に
エミッタ領域となる直上部分以外を除去し、熱処理で不
純物を単結晶シリコン中に拡散させエミッタ領域を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】 本発明は半導体装置及びそ
の製造方法に関し、さらに詳しくは、バイポーラ型トラ
ンジスタの製造方法の改良に関する。

【０００２】

【従来の技術】 バイポーラ型トランジスタの製造方法
における従来の技術を図４、図５、図６により説明す
る。これらの図において、１は第１の導電型を有するシ
リコンウエハ、２は高濃度に第２の導電型を有するコレ
クタ埋め込み層、３は第２の導電型を有するエピタキシ
ャルシリコン層、９は選択酸化シリコン膜、１０は第１
の導電型を有するベース領域、１１は高濃度に第２の導
電型の不純物が導入されたコレクタ補償領域、１２は多
結晶シリコン膜、１３は第１の導電型を有する内部ベー
ス領域、１５は高濃度に第１の導電型の不純物が導入さ
れた外部ベース領域、１６は高濃度に第２の導電型の不
純物が導入されたエミッタ領域、１８は配線電極、１９
はコンタクトホール、２０は第１の導電型を有する素子
間分離領域、２１ａ〜２１ｃはエミッタ拡散領域不純物
添加窓用マスクである。

【０００３】図４は、選択酸化シリコン膜をベース領域
の境界として用いたシリコンバイポーラ型トランジスタ
の一例を示している。このような従来のシリコンバイポ
ーラ型トランジスタを平面的に見ると（同図（ａ））、
内部ベース領域１３と外部ベース領域１５とを含むベー
ス領域１０を選択酸化シリコン膜で囲まれた領域（選択
酸化領域）で規定し、その内側にエミッタ領域１６をベ
ース領域で囲まれた形で形成していた。この場合断面図
を見ると（同図（ｂ））エミッタ領域１６とコレクタ領
域を隔てるベース領域１３の厚さはエミッタ領域１６の
直下でほぼ一定であった。

【０００４】しかしながら、この構造のバイポーラ素子
は、エミッタ領域１６をベース領域１０で囲まれた形で
形成するという構造上、ベース領域１３が必然的に大き
くなり、そのためトランジスタ全体の素子領域が大きく
なるという欠点があった。また、ベース領域が大きくな
ることにより、ベース−コレクタ間の静電容量が大きく
なるため、高周波領域で使用する場合に性能が劣るとい
う欠点があった。従ってこのような従来の方法を用いて
集積化した半導体装置においては全体の面積が大きくな
るという問題やそれに伴うコスト高という問題、更に性
能の面で不利であるという問題などがあった。

【０００５】上記したような問題を改善する方法として
は、エミッタが選択酸化領域に接する構造とすることに
より、ベース領域の面積を大幅に低減する方法があっ
た。図５はこのような構造の一例を示す平面図である。
この方法の場合、エミッタ領域に第１の導電型の不純物
を添加する工程におけるエミッタ拡散領域不純物添加窓
用マスク２１ａ〜２１ｃをベース領域１０ａ〜１０ｃの
マスクと重ねることによりエミッタ領域が選択酸化領域
に接する構造が実現される。同図の（ａ）、（ｂ）及び
（ｃ）ではエミッタ領域のそれぞれ１面、２面、３面が
選択酸化領域に接している。このため、同一のエミッタ
面積のトランジスタにおいては、エミッタ領域が選択酸
化領域に接する面が多いほどベース領域の面積が低減さ
れることになる。つまり、同図のエミッタ２１ａ、２１
ｂ、２１ｃは同一面積であるが、ベース領域１０ａ〜１
０ｃの面積は１０ｃ＜１０ｂ＜１０ａと、エミッタ領域
が選択酸化領域に接する面が多いほど減少している。従
ってこのようなエミッタ領域が選択酸化領域に接する面
が多い構造のトランジスタは、ベース−コレクタ間の静
電容量を低減でき、高周波特性上有利なものとすること
ができる。また、素子面積を小さくできるので集積化し
た時に半導体装置全体の面積が小さくでき、コストや性
能の面で有利であり、初期の選択酸化シリコン膜分離型
バイポーラ型トランジスタで用いられてきた。図６はこ
のような素子の断面図を示したものである。内部ベース
領域１３の深さが深い場合には、エミッタ領域１６が選
択酸化領域９に接する部分における内部ベース領域１３
の厚さは他の部分と比較して大きく変化することはな
い。

【０００６】

【発明が解決しようとする課題】 しかしながら、前述
したような従来の構造を近年の超高速動作用の微細な構
造のバイポーラ型トランジスタの製造に適用した場合に
は、エミッタ−コレクタ間の耐圧が十分に確保できない
という新たな問題を生じる。この理由は、トランジスタ
をより高速で動作させるためには、キャリアの移動時間
を短くするためにベース領域の深さをより浅くした構造
としなければならず、その結果、ベースと選択酸化シリ
コン膜が接する部分における選択酸化シリコン膜の側壁
の傾きが非常に小さくなってしまうためである。

【０００７】図７は、上記したような、ベースと選択酸
化シリコン膜が接する部分での選択酸化シリコン膜の側
壁の傾きが小さい素子の一例の断面図を示している。本
図における浅い内部ベース領域１３はイオン注入などで
形成される。このとき内部ベース領域１３が選択酸化シ
リコン膜９と接する部分では、徐々に厚くなる選択酸化
膜９を通してイオン注入がなされるため、内部ベース領
域１３の厚さは選択酸化シリコン膜９の下では急激に薄
くなる。そして、エミッタ電極として砒素添加多結晶シ
リコン膜１２を形成するが、単結晶シリコン面を清浄化
した後に自然酸化膜を除去するために、多結晶シリコン
膜の形成直前に薄い弗酸水溶液（希弗酸）や緩衝弗酸溶
液で処理する方法が一般的にとられている。この希弗酸
や緩衝弗酸溶液での処理により、選択酸化シリコン膜も
一部エッチングされる結果、選択酸化シリコン膜の縁部
分の膜厚は薄くなり、単結晶シリコンとの界面の傾斜角
が非常に小さいために、ウエハ表面に現れた選択酸化シ
リコン膜９と単結晶シリコンとの境界は横方向に後退す
る。このとき、ベース領域１３はエッチングされること
はなくその形は変わらないので、エミッタ不純物を拡散
し出来上がったバイポーラ型トランジスタの選択酸化シ
リコン膜９と接する部分においてはベース領域１３の深
さが浅くなり、エミッタ−コレクタ間の距離が異常に接
近してしまうことになる。この為に、エミッタ−コレク
タ間の耐圧を十分に確保できないという問題や、甚だし
い場合にはエミッタとコレクタが接触してしまいトラン
ジスタとしての正常な機能が得られない等の問題があっ
た。本発明は、上述した問題を解決するためになされた
もので、選択酸化シリコン膜とエミッタ領域が接しても
エミッタ−コレクタ間の耐圧や耐圧歩留りが劣化するこ
とのない半導体装置の製造方法を提供することを目的と
する。

【０００８】

【課題を解決するための手段】 この目的を達成するた
めに本発明においては、第１の導電型の半導体基板を準
備する工程と、該半導体基板の表面側主面に第２の導電
型のコレクタ領域を形成する工程と、該コレクタ領域の
表面側主面に第１の導電型のベース領域を形成する工程
と、該ベース領域の表面側主面に第２の導電型のエミッ
タ領域を形成する工程と、該ベース領域周囲の境界とな
りかつ該エミッタ領域境界の一部分または大部分が接す
る選択酸化シリコン膜を形成する工程とを含むバイポー
ラ型トランジスタの製造方法において、前記選択酸化シ
リコン膜を形成する工程後に、前記半導体基板表面全体
に第１導電型不純物を含んだ多結晶シリコンを堆積する
工程と、熱処理により前記選択酸化シリコン膜形成領域
以外の前記半導体基板表面に第１導電型不純物を拡散す
ることにより前記ベース領域を形成する工程と、前記多
結晶シリコン内に第２導電型不純物を導入する工程と、
該多結晶シリコンのうち該ベース領域の前記エミッタ領
域となるべき領域の直上部分以外を除去する工程と、熱
処理により前記ベース領域内に第２の導電型のエミッタ
領域を形成する工程とを含むバイポーラ型トランジスタ
の製造方法とした。

【０００９】

【作用】 本発明に係わる方法でベース領域とエミッタ
領域を形成することにより、多結晶シリコン膜を形成す
る工程以降はエミッタ領域と選択酸化シリコン膜領域が
接する部分での選択酸化シリコン膜の膜減りを生じない
ため、エミッタ拡散時にこの部分でのベース領域の幅が
異常に薄くなることが無く、他の部分と同様に膜厚が確
保され、エミッタ−コレクタ間の耐圧の減少や耐圧歩留
まりの低下を生じることがなくなる。

【００１０】

【発明の実施の形態】 本発明においては、選択酸化シ
リコン膜領域の形成後、表面の清浄化を行った後のウエ
ハ表面全体を多結晶シリコン膜で覆い、エミッタ直上で
のこの多結晶シリコン膜を最後まで除去せずに素子を形
成する。具体的には、この多結晶シリコン膜は成長時に
ベース用の不純物を導入するか、あるいは無添加の場合
にはベース用の不純物をイオン注入し、その後熱拡散で
素子領域に導入してベース領域を形成する。その後ベー
スより濃度が高く、ベースとは逆の導電型を持つ不純物
をイオン注入法などにより導入し、不純物が単結晶シリ
コン領域に入り込むような熱処理を加える前にエミッタ
領域となる面の直上部分のみを残して除去する。その後
の工程でエミッタ領域を形成するように熱処理で不純物
を単結晶シリコン中に拡散させる。

【００１１】以下、図面を参照して本発明を詳細に説明
する。図１は本実施例の半導体装置の構造を示す断面図
と平面図である。エミッタ領域が３面にわたり選択酸化
領域に接しているため、多結晶シリコン膜を単層用いた
バイポーラ型トランジスタとしては非常に小さいベース
面積で素子が実現できている。 第２図はこの半導体装
置の製造工程を詳細に説明するための半導体装置の主な
工程での断面図を示している。

【００１２】これらの図において、１は第１の導電型を
有するシリコンウエハ、２は高濃度に第２の導電型を有
するコレクタ埋め込み層、３は第２の導電型を有するエ
ピタキシャルシリコン層、４は素子分離のための溝、５
は第１の導電型のチャネルカット層、６は溝内酸化シリ
コン膜、７は無添加多結晶シリコン膜、８は窒化シリコ
ン膜、９は選択酸化シリコン膜、１０は第１の導電型を
有するベース領域，１１は高濃度に第２の導電型の不純
物が導入されたコレクタ補償領域、１２は多結晶シリコ
ン膜、１３は第１の導電型を有する内部ベース領域、１
４は無添加シリコンガラス（ＮＳＧ）、１５は高濃度に
第１の導電型の不純物が導入された外部ベース領域、１
６は高濃度に第２の導電型の不純物が導入されたエミッ
タ領域、１７はチタンシリサイド、１８は配線電極、１
９はコンタクトホール、２０は第１の導電型を有する素
子間分離領域、２１はエミッタ拡散領域不純物添加用マ
スクである。

【００１３】次に製造プロセスについて説明する。（例
として、第１の導電型をｐ型、第２の導電型をｎ型とし
た。）まずｐ型シリコンウエハ１全面に砒素をイオン注
入してｎ⁺ コレクタ埋め込み層２を形成し、その後ｎ
型のエピタキシャルシリコン層３を形成したウエハを用
意する。このときのエピタキシャル層の厚さはここでは
１μｍであり、比抵抗は１Ω・ｃｍであった。次に素子
分離のための溝４を形成し、素子分離のための溝４の底
面にボロンをイオン注入する（ｐ⁺ チャネルカット層
５）。さらに、素子分離のための溝４の内部を酸化して
酸化シリコン膜６を形成したのち無添加多結晶シリコン
膜７を形成した後、エッチングして素子分離のための溝
４の内部のみの多結晶シリコン膜を残す。次に、全体を
例えば２０ｎｍ酸化した後に窒化シリコン膜８を例えば
化学的気相成長（ＣＶＤ）法で２００ｎｍ形成し、その
後素子分離のための溝４で囲まれ分離されたバイポーラ
素子となるべき領域内当たり最低２領域を残してこれら
の膜を除去する。（図２（ａ））

【００１４】次に、この酸化シリコン膜と窒化シリコン
膜をマスクして熱酸化により選択酸化シリコン膜９を例
えば６００ｎｍ成長し、その後窒化シリコン膜を除去す
る。この窒化シリコン膜で覆われていた２領域部分がそ
れぞれバイポーラ素子のベース領域１０，コレクタ補償
領域１１となる。次にコレクタ領域以外の部分をレジス
トで覆い、コレクタ補償領域１１にリンをイオン注入す
る。レジスト除去後に熱処理により導入したリンを電気
的に活性化する。（図２（ｂ）） 次に、ベース領域を覆っている酸化シリコン膜を除去
し、表面の洗浄、希弗酸処理後直ちに全面に多結晶シリ
コン膜１２を堆積する。このときの多結晶シリコンは例
えばＣＶＤ法で形成し、厚さはここでは３００ｎｍとし
た。多結晶シリコン表面を薄く酸化した後、ボロンを導
入するためにＢＦ₂ ⁺を全面にイオン注入した。このとき
のドーズ量は一例として８×１０¹⁴ｃｍ^-2 であった。
この不純物の濃度は必要なベース領域の不純物濃度に応
じて調整する必要がある。また、イオン注入の代わりと
して、多結晶シリコン膜をＣＶＤ法で成長するときに同
時にボロンを３×１０¹⁹ｃｍ^-3程度添加するという方法
を用いる方法でも良好な結果が得られる。ここで、内部
ベース領域１３を形成するために例えば９００℃で６０
分間の熱拡散を行う。これでベース領域１０全体にわた
りボロンが拡散される。（図２（ｃ）） このときコレクタ補償領域１１にもボロンが拡散するが
コレクタ補償領域に事前にイオン注入したリンの濃度を
十分多くすることでコレクタ補償領域にｐ型層が出来る
のが防止される。

【００１５】次に、多結晶シリコン膜を砒素添加に変え
るためにＡｓ⁺をイオン注入する。このときのイオンの
ドーズ量は一例として１×１０¹⁶ｃｍ^-2であった。その
後表面の酸化シリコン膜を全部除去しＣＶＤ法で窒化シ
リコン膜を形成する。そして、エミッタ領域となる部分
の上部のみを残して、窒化シリコン膜と多結晶シリコン
膜をリアクティブイオンエッチング（ＲＩＥ）法でエッ
チングする。本実施例ではコレクタ補償領域１１上の多
結晶シリコン膜を残しているが、この部分をこの工程で
除去してもかまわない。さらに無添加シリコンガラス
（ＮＳＧ）膜を全面に堆積しＲＩＥ法で全面をエッチン
グして多結晶シリコン膜の側壁のみＮＳＧ膜１４を残
す。次に外部ベース領域１５となる部分にボロンをイオ
ン注入する。イオン注入の条件としては例えばイオンが
ＢＦ₂ ⁺で、加速電圧６０ｋｅＶ、密度２×１０¹⁵ｃｍ^-2
とした。このときコレクタ補償領域１１上の多結晶シリ
コンが除去されている場合は、イオンのコレクタ補償領
域１１への注入を防ぐためにマスクが必要となる。そし
て、この外部ベース領域の不純物の活性化とエミッタ不
純物の拡散を兼ねてラピッドサーマルアニーリング（Ｒ
ＴＡ）処理を行う。このＲＴＡ工程における処理温度は
例えば１０８０℃とした。この処理によりエミッタ領域
１６が形成される。

【００１６】次にエミッタ上の窒化シリコン膜を除去し
た後、全面にチタンと窒化チタンとの２層膜を形成し
た。ここでは直流スパッタ法を用いて形成した。その後
ＲＴＡ処理によりシリコン面に接したチタンをシリコン
と反応させてチタンシリサイドとし、アンモニアと過酸
化水素水の混液で窒化チタンと未反応のチタンを除去し
てシリコン上にのみ選択的にチタンシリサイド１７を残
す。（図２（ｄ）） さらに、ＮＳＧ膜、ボロン・リン添加シリコンガラス
（ＢＰＳＧ）膜を形成した後に、熱処理し、コンタクト
ホールを開けた後にチタン／窒化チタン／銅入りアルミ
ニウム／窒化チタンよりなる積層配線電極１８を堆積後
パタン形成することにより図１に示すような目的とする
バイポーラ型半導体装置を得る。

【００１７】本実施例では、図３に示す平面図（ａ）の
ようにエミッタ領域の３面が選択酸化領域に接していた
が、これは同図（ｂ）のように２面、あるいは同図
（ｃ）のように１面が接する構造でも良い。あるいは図
３（ｄ）に示す例のように、エミッタ電極を分割した構
造も可能である。これらの例で、分割された外部ベース
領域が生じた場合には、ベース電極のコンタクトホール
を複数の外部ベース領域から取り出すのがベース抵抗低
減のために有効である。また、本実施例では、第１の導
電型としてｐ型、第２の導電型としてｎ型のｎｐｎ型バ
イポーラ型トランジスタの製造について説明したが、同
様な工程を用い、不純物を変え、熱処理条件などの工程
を最適化することにより第１の導電型としてｎ型、第２
の導電型としてｐ型のｐｎｐ型バイポーラ型トランジス
タを製造できる。

【００１８】

【発明の効果】以上説明したように、本発明による製造
方法を選択酸化シリコン膜をベース領域の境界とするバ
イポーラ型トランジスタの製造に適用することにより、
エミッタ領域も最大３方向にわたり選択酸化膜と接する
構造を高い歩留まりで実現出来るので、素子領域の減少
により素子の高密度化が可能になるとともにベース−コ
レクタ間容量の低減により高周波特性が大幅に改善され
る。このことは、これらの製造方法を製造プロセスの一
部として使うＬＳＩや他の半導体装置の性能を向上で
き、高い性能と歩留まりを有する製造技術を本発明が提
供出来ることを意味している。

【図面の簡単な説明】

【図１】本発明の一実施例の構造を示す平面図（ａ）と
断面図（ｂ）である。

【図２】本発明の一実施例の主な工程を示す断面図であ
る。

【図３】本発明の実施例における各種変形例の平面図で
ある。

【図４】従来の選択酸化シリコン膜をベース領域の境界
として用いたバイポーラ型トランジスタの一例である。

【図５】エミッタが選択酸化領域に接する構造のバイポ
ーラ型トランジスタの平面図である。

【図６】エミッタが選択酸化領域に接する構造のバイポ
ーラ型トランジスタの断面図である。

【図７】従来のエミッタが選択酸化領域に接する構造で
ベース領域の深さが浅い場合のバイポーラ型トランジス
タの不具合の例を示す断面図である。

【符号の説明】

１．第１の導電型を有するシリコンウエハ ２．高濃度に第２の導電型を有するコレクタ埋め込み層 ３．第２の導電型を有するエピタキシャルシリコン層 ４．素子分離のための溝 ５．第１の導電型のチャネルカット層 ６．溝内酸化シリコン膜 ７．無添加多結晶シリコン膜 ８．窒化シリコン膜 ９．選択酸化シリコン膜 １０．第１の導電型を有するベース領域 １１．高濃度に第２の導電型の不純物が導入されたコレ
クタ補償領域 １２．多結晶シリコン膜 １３．第１の導電型を有する内部ベース領域 １４．無添加シリコンガラス（ＮＳＧ）膜 １５．高濃度に第１の導電型の不純物が導入された外部
ベース領域 １６．高濃度に第２の導電型の不純物が導入されたエミ
ッタ領域 １７．チタンシリサイド １８．配線電極 １９．コンタクトホール ２０．第１の導電型を有する素子間分離領域 ２１．エミッタ拡散領域不純物添加窓用マスク

フロントページの続き Ｆターム(参考） 4M108 AA09 AB04 AB14 AB36 AC34 AC38 AC50 AD07 AD14 5F003 AP00 BA22 BA27 BA93 BA97 BB06 BB07 BB08 BB90 BC02 BC07 BC08 BE07 BE08 BE90 BF01 BF05 BG03 BG10 BH01 BM01 BP02 BP06 BP21 BP31 BP41 BP48 BP94 BS05 BS06 BS08

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１の導電型の半導体基板を準備する工
   程と、該半導体基板の表面側主面に第２の導電型のコレ
   クタ領域を形成する工程と、該コレクタ領域の表面側主
   面に第１の導電型のベース領域を形成する工程と、該ベ
   ース領域の表面側主面に第２の導電型のエミッタ領域を
   形成する工程と、該ベース領域周囲の境界となりかつ該
   エミッタ領域境界の一部分または大部分が接する選択酸
   化シリコン膜を形成する工程とを含むバイポーラ型トラ
   ンジスタの製造方法において、前記選択酸化シリコン膜
   を形成する工程後に、前記半導体基板表面全体に第１導
   電型不純物を含んだ多結晶シリコンを堆積する工程と、
   熱処理により前記選択酸化シリコン膜形成領域以外の前
   記半導体基板表面に第１導電型不純物を拡散することに
   より前記ベース領域を形成する工程と、前記多結晶シリ
   コン内に第２導電型不純物を導入する工程と、該多結晶
   シリコンのうち該ベース領域の前記エミッタ領域となる
   べき領域の直上部分以外を除去する工程と、熱処理によ
   り前記ベース領域内に第２の導電型のエミッタ領域を形
   成する工程とを含むことを特徴とするバイポーラ型トラ
   ンジスタの製造方法。