JP2000324844A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】複雑な制御を必要としない簡単な回路で電源電
圧振幅に反比例する出力のリップルを低減可能なインバ
ータ装置を提供する。 【解決手段】交流電源Ｖｓを整流する整流器ＤＢの出力
にインバータの共振用コンデンサを並列接続して入力電
流を引き込むようにしたインバータ装置において、整流
器ＤＢの出力に並列接続されるコンデンサをＣ３とＣ２
に分割し、インバータ負荷回路への電源として作用する
コンデンサＣ２については、ピーク値を略一定となるよ
うに制限して負荷電流のリップル成分を抑制し、チョッ
パー作用を兼ねるインダクタＬ１と共に直列共振回路を
構成するコンデンサＣ３については、高周波の電圧振幅
が大きく発生するようにして、入力電流を引き込むよう
にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電源を整流平
滑した直流電圧を高周波電圧に変換して負荷に供給する
インバータ装置に関するものである。

【０００２】

【従来の技術】図７は従来例の回路図である。コンデン
サＣ１はインバータへ直流電圧Ｖｄｃを供給する比較的
大容量の電解コンデンサである。コンデンサＣ１の両端
にはスイッチング素子Ｑ１，Ｑ２の直列回路が接続され
ている。スイッチング素子Ｑ１，Ｑ２はＭＯＳＦＥＴで
あり、各々には逆並列に内蔵ダイオードが存在する。ス
イッチング素子Ｑ２の両端には、インバータ負荷回路と
コンデンサＣ３からなる直列共振回路が接続されてい
る。インバータ負荷回路はインダクタＬ２とコンデンサ
Ｃ４の直列共振回路と、コンデンサＣ４に並列接続され
た負荷１から成る。負荷１には直流成分カット用のコン
デンサＣ６が直列に接続されている。コンデンサＣ１、
スイッチング素子Ｑ１，Ｑ２、インバータ負荷回路、コ
ンデンサＣ３はハーフブリッジインバータを構成してい
る。さらに、インバータ負荷回路に並列にインダクタＬ
１を接続され、ローパスフィルタの作用をする。コンデ
ンサＣ３には交流電源Ｖｓを整流する全波整流器ＤＢの
直流出力端が接続される。

【０００３】この回路は、特開平１０−２８５９４６号
に開示された回路と類似しており、リーケージトランス
を等価的なインダクタＬ１，Ｌ２に置き換えたもので、
実質的に動作は同じものである。スイッチング素子Ｑ
１，Ｑ２は交互にオン・オフ駆動され、インバータ負荷
回路及びインダクタＬ１に高周波電圧を供給する。スイ
ッチング素子Ｑ１，Ｑ２のオン・オフ動作によって、コ
ンデンサＣ３には高周波電圧が発生し、コンデンサＣ３
の電圧Ｖｃ３が交流電源Ｖｓの電圧の瞬時値より低くな
った時点からインダクタＬ１を介して入力電流が流れ
る。具体的には、スイッチング素子Ｑ２がオンすると、
コンデンサＣ３→インダクタＬ１とインバータ負荷回路
→スイッチング素子Ｑ２→コンデンサＣ３の経路で電流
が流れる。このとき、コンデンサＣ３の電圧は次第に下
がり、交流電源Ｖｓの電圧以下になると、全波整流器Ｄ
Ｂ→インダクタＬ１とインバータ負荷回路→スイッチン
グ素子Ｑ２→全波整流器ＤＢの経路で電流が流れる。た
だし、インダクタＬ１とインバータ負荷回路のインピー
ダンスの関係で、低周波成分は優先的にインダクタＬ１
に流れ、高周波成分がインバータ負荷回路を流れる。こ
れはインダクタＬ１をエネルギー蓄積要素とする昇圧チ
ョッパとしても作用していることになる。即ち、ハーフ
ブリッジインバータの負荷回路と並列のインダクタＬ１
を昇圧チョッパのインダクタンス成分として兼用してい
る。これにより、小型で簡単な回路で高力率、低入力電
流高調波を実現している。

【０００４】

【発明が解決しようとする課題】上述の従来例におい
て、コンデンサＣ３はスイッチング周期の間に電荷が充
放電するように十分小さな容量が選ばれる。一方、コン
デンサＣ３は整流器ＤＢの直流出力端に並列に接続され
ており、その電圧波形の包絡線は電源電圧の影響を受
け、図８に示すように、電源電圧Ｖｉｎが低いとき、コ
ンデンサＣ３の電圧Ｖｃ３の高周波的な振幅は大きく、
電源電圧Ｖｉｎが高いとき、コンデンサＣ３の電圧Ｖｃ
３の高周波的な振幅は小さくなる。このコンデンサＣ３
は、ハーフブリッジインバータの共振系に直列に接続さ
れているので、負荷１への出力波形にも影響を与え、図
８に示すように、負荷電流ｉ１は、電源電圧Ｖｉｎに反
比例したような振幅を持った出力となる。このため、ク
レストファクタが大となり、定格出力を得るのに大きな
電流を流す必要があり、回路効率の悪化を招いたり、効
率改善のために回路部品として、電流容量の大きな大型
部品を使用する必要があるなどの問題がある。特に負荷
が放電灯の場合にはクレストファクタが大きいと、場合
によってはランプ寿命の悪化を招くことがある。このた
め、出力リップルを減少させるために、電源電圧の高い
期間に出力を増すようにインバータ周波数を変化させる
などの変調制御を行うことが考えられるが、制御回路が
複雑になるなどの問題がやはりある。

【０００５】本発明の解決しようとする課題は、このよ
うな従来例の欠点を解決することであり、具体的には、
複雑な制御を使用しない簡単な回路でありながら、電源
電圧振幅に反比例する出力のリップルを低減可能なイン
バータ装置を提供することを課題とする。

【０００６】

【課題を解決するための手段】本発明のインバータ装置
にあっては、上記の課題を解決するために、図１〜図６
に示すように、交流電源Ｖｓの交流出力を整流する整流
器ＤＢと、平滑用の第１のコンデンサＣ１と、第１のコ
ンデンサＣ１と並列に接続されるとともに高周波で交互
にオン・オフされる第１及び第２のスイッチング素子Ｑ
１，Ｑ２の直列回路と、第１及び第２のスイッチング素
子Ｑ１，Ｑ２とそれぞれ逆並列に接続される第１及び第
２のダイオードと、整流器ＤＢの両端に並列的に接続さ
れる第２、第３のコンデンサＣ２，Ｃ３から成る容量手
段と、前記容量手段のうち少なくとも一方のコンデンサ
Ｃ３と共に直列共振回路を構成するように、該コンデン
サＣ３を介して一方のスイッチング素子Ｑ２に並列接続
される第１のインダクタンス成分Ｌ１と、前記容量手段
のうちの一つのコンデンサＣ２を介して前記一方のスイ
ッチング素子Ｑ２の両端に並列接続されるインバータ負
荷回路とを備え、該インバータ負荷回路は第２のインダ
クタンス成分Ｌ２と第４のコンデンサＣ４の直列共振回
路と、第４のコンデンサＣ４に並列に接続される負荷１
からなることを特徴とするものである。

【０００７】ここで、図１又は図６の実施の形態によれ
ば、前記容量手段は、整流器ＤＢの直流出力端に並列に
接続された第２のコンデンサＣ２と、第２のコンデンサ
Ｃ２にダイオードＤを介して並列に接続された第３のコ
ンデンサＣ３とから成り、第２のコンデンサＣ２とイン
バータ負荷回路が一方のスイッチング素子Ｑ２に並列接
続され、第３のコンデンサＣ３と第１のインダクタンス
成分Ｌ１が前記一方のスイッチング素子Ｑ２に並列接続
されている。

【０００８】また、図３の実施の形態によれば、前記容
量手段は、整流器ＤＢの直流出力端に並列に接続された
第２、第３のコンデンサＣ２，Ｃ３の直列回路であり、
第２のコンデンサＣ２とインバータ負荷回路が前記一方
のスイッチング素子Ｑ２に並列接続され、第２、第３の
コンデンサＣ２，Ｃ３の直列回路と第１のインダクタン
ス成分Ｌ１が一方のスイッチング素子Ｑ２に並列接続さ
れ、第２のコンデンサＣ２の容量は交流電源Ｖｓの電源
周期内でほぼ一定値を保つ程度の容量としたことを特徴
とする。

【０００９】さらに、図５の実施の形態によれば、図３
の実施の形態において、第２のコンデンサＣ２と同程度
の容量の第５のコンデンサＣ５と第２のコンデンサＣ２
の直列回路を第１のコンデンサＣ１に並列接続したこと
を特徴とする。

【００１０】

【発明の実施の形態】（実施例１）図１は本発明の実施
例１の回路図である。以下、その回路構成について説明
する。交流電源Ｖｓには全波整流器ＤＢの交流入力端子
が接続されている。全波整流器ＤＢの直流出力端子に
は、コンデンサＣ２が並列接続されている。全波整流器
ＤＢの正極側の直流出力端子はダイオードＤのアノード
に接続されており、ダイオードＤのカソードはコンデン
サＣ３を介して全波整流器ＤＢの負極側の直流出力端子
に接続されている。全波整流器ＤＢの負極側の直流出力
端子は、直流電源となる電解コンデンサＣ１の負極に接
続されている。電解コンデンサＣ１の両端間には、スイ
ッチング素子Ｑ１，Ｑ２の直列回路が接続されている。
スイッチング素子Ｑ１，Ｑ２はＭＯＳＦＥＴよりなり、
そのソース・ドレイン間には逆並列ダイオードが内蔵さ
れている。スイッチング素子Ｑ１，Ｑ２の接続点とダイ
オードＤのアノードの間には、インダクタＬ２とコンデ
ンサＣ４の直列共振回路が接続されており、スイッチン
グ素子Ｑ１，Ｑ２の接続点とダイオードＤのカソードの
間には、インダクタＬ１が接続されている。コンデンサ
Ｃ４の両端には、コンデンサＣ６を介して負荷１が接続
されている。

【００１１】本実施例は、図７に示す従来例において、
全波整流器ＤＢの直流出力端に接続されたコンデンサＣ
３を２個のコンデンサＣ２，Ｃ３に分割したものであ
り、１つのコンデンサＣ２をインバータ負荷回路に接続
し、もう１つのコンデンサＣ３をインダクタＬ１に接続
している。さらに、コンデンサＣ２からコンデンサＣ３
の向きにダイオードＤを接続し、コンデンサＣ３の電荷
がインバータ負荷回路に流れないようにした。

【００１２】コンデンサＣ２，Ｃ３の電圧波形は図２に
示すようになる。インバータ負荷回路に接続されたコン
デンサＣ２の電圧波形は、図２に示すように、ピーク値
がほぼ一定に保たれ、負荷電流に現れる出力リップルは
従来例に比べて非常に小さくなる。一方、コンデンサＣ
３の波形は、従来例のコンデンサＣ３の波形と同様の波
形であるので、入力電流高調波の改善機能は同等に保た
れる。

【００１３】本発明では、このように、出力リップルの
原因が整流器の出力に並列接続されるコンデンサの電圧
波形に起因することに着目し、このコンデンサを分割
し、インバータ負荷回路に対して電源として作用する方
のコンデンサＣ２の電圧のピーク値をカットして、従来
例の回路に発生していた出力のリップルを低減すること
ができた。

【００１４】本実施例によれば、従来例に対してコンデ
ンサＣ２とダイオードＤを各１個ずつ追加するのみで、
特別な制御回路等を必要とせず、簡単な回路構成で出力
リップルを少なくすることができる。

【００１５】（実施例２）図３は本発明の実施例２の回
路図である。以下、その回路構成について説明する。交
流電源Ｖｓには全波整流器ＤＢの交流入力端子が接続さ
れている。全波整流器ＤＢの直流出力端子間には、コン
デンサＣ３，Ｃ２の直列回路が並列接続されている。全
波整流器ＤＢの正極側の直流出力端子はコンデンサＣ３
の一端に接続されており、コンデンサＣ３の他端はコン
デンサＣ２の一端に接続されており、コンデンサＣ２の
他端は全波整流器ＤＢの負極側の直流出力端子に接続さ
れている。全波整流器ＤＢの負極側の直流出力端子は、
直流電源となる電解コンデンサＣ１の負極に接続されて
いる。電解コンデンサＣ１の両端間には、スイッチング
素子Ｑ１，Ｑ２の直列回路が接続されている。スイッチ
ング素子Ｑ１，Ｑ２はＭＯＳＦＥＴよりなり、そのソー
ス・ドレイン間には逆並列ダイオードが内蔵されてい
る。スイッチング素子Ｑ１，Ｑ２の接続点とコンデンサ
Ｃ２，Ｃ３の接続点の間には、インダクタＬ２とコンデ
ンサＣ４の直列共振回路が接続されており、スイッチン
グ素子Ｑ１，Ｑ２の接続点と全波整流器ＤＢの正極側の
直流出力端子の間には、インダクタＬ１が接続されてい
る。共振用のコンデンサＣ４の両端には、コンデンサＣ
６を介して負荷１が接続されている。

【００１６】本実施例では、整流器ＤＢの出力に並列接
続されるコンデンサを分割する点は実施例１と同じであ
るが、この回路例では直列接続された２つのコンデンサ
Ｃ３，Ｃ２とした。そして、コンデンサＣ３，Ｃ２の直
列回路がインダクタＬ１に接続され、コンデンサＣ２が
インダクタＬ２、コンデンサＣ４，Ｃ６、負荷１からな
るインバータ負荷回路に接続されるようにした。さら
に、コンデンサＣ３は従来例のコンデンサＣ３と同様に
小容量に選定するが、コンデンサＣ２の容量は電源周期
内でほぼ一定値を保つ程度に大きな容量に選定する。

【００１７】図４にコンデンサＣ２，Ｃ３の電圧波形を
示す。コンデンサＣ２とＣ３の直列接続の電圧波形（Ｖ
ｃ２＋Ｖｃ３）は従来例のコンデンサＣ３の電圧波形と
同様であり、コンデンサＣ２の電圧Ｖｃ２はほぼ一定の
電圧となる。インダクタＬ１から見れば、接続されるコ
ンデンサはコンデンサＣ３，Ｃ２の直列接続であり、上
記の説明から直列接続の等価容量はほぼコンデンサＣ３
に等しくなる。一方、インバータ負荷回路から見れば、
コンデンサＣ２はスイッチング素子Ｑ２がオンしたとき
の電源の役割を果たしており、コンデンサＣ２の電圧が
ほぼ一定値であるので、負荷電流に現れる出力リップル
も少なくなる。従って、本構成ではコンデンサＣ２を一
個追加するのみで、特別な制御回路等を必要とせず、簡
単な回路構成で出力リップルを少なくできる。

【００１８】（実施例３）図５は本発明の実施例３の回
路図である。以下、その回路構成について説明する。交
流電源Ｖｓには全波整流器ＤＢの交流入力端子が接続さ
れている。全波整流器ＤＢの直流出力端子間には、コン
デンサＣ２，Ｃ３の直列回路が並列接続されている。全
波整流器ＤＢの正極側の直流出力端子はコンデンサＣ３
の一端に接続されており、コンデンサＣ３の他端はコン
デンサＣ２の一端に接続されており、コンデンサＣ２の
他端は全波整流器ＤＢの負極側の直流出力端子に接続さ
れている。全波整流器ＤＢの負極側の直流出力端子は、
直流電源となる電解コンデンサＣ１の負極に接続されて
いる。電解コンデンサＣ１の正極とコンデンサＣ２，Ｃ
３の接続点の間には、コンデンサＣ５が接続されてい
る。電解コンデンサＣ１の両端間には、スイッチング素
子Ｑ１，Ｑ２の直列回路が接続されている。スイッチン
グ素子Ｑ１，Ｑ２はＭＯＳＦＥＴよりなり、そのソース
・ドレイン間には逆並列ダイオードが内蔵されている。
スイッチング素子Ｑ１，Ｑ２の接続点とコンデンサＣ
２，Ｃ３の接続点の間には、インダクタＬ２とコンデン
サＣ４の直列共振回路が接続されており、スイッチング
素子Ｑ１，Ｑ２の接続点と全波整流器ＤＢの正極側の直
流出力端子の間には、インダクタＬ１が接続されてい
る。共振用のコンデンサＣ４の両端には、直流カット用
のコンデンサＣ６を介して負荷１が接続されている。

【００１９】本実施例は、実施例２の回路において、さ
らに、コンデンサＣ２，Ｃ３の接続点と電解コンデンサ
Ｃ１の正極の間にコンデンサＣ５を接続したものであ
る。コンデンサＣ５の容量をコンデンサＣ２と同じに選
べば、各々の電圧は電解コンデンサＣ１の電圧をほぼ等
分割した電圧となり、一定値を保つことになる。このよ
うにすれば、インバータ負荷回路に直流カット用のコン
デンサＣ６が含まれるような場合でも安定した動作が可
能になる。

【００２０】（実施例４）図６は本発明の実施例４の回
路図である。以下、その回路構成について説明する。交
流電源Ｖｓには全波整流器ＤＢの交流入力端子が接続さ
れている。全波整流器ＤＢの直流出力端子には、コンデ
ンサＣ２が並列接続されている。全波整流器ＤＢの正極
側の直流出力端子はダイオードＤのアノードに接続され
ており、ダイオードＤのカソードはコンデンサＣ３を介
して全波整流器ＤＢの負極側の直流出力端子に接続され
ている。全波整流器ＤＢの負極側の直流出力端子は、直
流電源となる電解コンデンサＣ１の負極に接続されてい
る。電解コンデンサＣ１の両端間には、スイッチング素
子Ｑ１，Ｑ２の直列回路が接続されている。スイッチン
グ素子Ｑ１，Ｑ２はＭＯＳＦＥＴよりなり、そのソース
・ドレイン間には、逆並列ダイオードが内蔵されてい
る。スイッチング素子Ｑ１，Ｑ２の接続点とダイオード
Ｄのアノードの間には、インダクタＬ２とコンデンサＣ
４の直列共振回路が接続されており、スイッチング素子
Ｑ１，Ｑ２の接続点とダイオードＤのカソードの間に
は、インダクタＬ１が接続されている。コンデンサＣ４
の両端には、コンデンサＣ６を介して放電灯ｌａが接続
されている。放電灯ｌａの両端のフィラメントには、イ
ンダクタＬ２の２次巻線から端子ａ，ｂ及び端子ｃ，ｄ
を介して予熱電流が供給される。

【００２１】本実施例は、図１において、負荷１を蛍光
灯などの放電灯ｌａとした例であり、放電灯ｌａのフィ
ラメントを予熱するために、インバータの共振用のイン
ダクタＬ２に予熱用の２次巻線を設けてある。基本的な
動作は図１と全く同様であり、リップルの少ない光出力
が得られる。

【００２２】

【発明の効果】本発明は、交流電源の交流出力を整流す
る整流器と、平滑用の第１のコンデンサと、第１のコン
デンサと並列に接続されるとともに高周波で交互にオン
・オフされる第１及び第２のスイッチング素子の直列回
路と、第１及び第２のスイッチング素子とそれぞれ逆並
列に接続される第１及び第２のダイオードと、整流器の
両端に並列的に接続される第２、第３のコンデンサから
成る容量手段と、前記容量手段のうち少なくとも一方の
コンデンサと共に直列共振回路を構成するように、該コ
ンデンサを介して一方のスイッチング素子に並列接続さ
れる第１のインダクタンス成分と、前記容量手段のうち
の一つのコンデンサを介して前記一方のスイッチング素
子の両端に並列接続されるインバータ負荷回路とを備
え、該インバータ負荷回路は第２のインダクタンス成分
と第４のコンデンサの直列共振回路と、第４のコンデン
サに並列に接続される負荷からなるインバータ装置であ
り、負荷電流の出力リップルの原因が整流器の直流出力
端に接続されるコンデンサの電圧波形に起因することに
着目し、このコンデンサを第２、第３のコンデンサに分
割し、インバータ負荷回路の電源として作用する方のコ
ンデンサの電圧のピーク値をカットすることにより、従
来例の回路に発生していた出力リップルを低減すること
ができる。したがって、本発明によれば、少ない部品の
追加のみで、特別な制御回路等を必要とせず、簡単な回
路構成で出力リップルを少なくできる効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１の回路図である。

【図２】本発明の実施例１の動作説明図である。

【図３】本発明の実施例２の回路図である。

【図４】本発明の実施例２の動作説明図である。

【図５】本発明の実施例３の回路図である。

【図６】本発明の実施例４の回路図である。

【図７】従来例の回路図である。

【図８】従来例の動作説明図である。

【符号の説明】

Ｖｓ 交流電源 ＤＢ 全波整流器 Ｑ１，Ｑ２ スイッチング素子 １ 負荷 Ｄ ダイオード Ｃ１〜Ｃ６ コンデンサ Ｌ１，Ｌ２ インダクタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 交流電源の交流出力を整流する整流器
   と、 平滑用の第１のコンデンサと、 第１のコンデンサと並列に接続されるとともに高周波で
   交互にオン・オフされる第１及び第２のスイッチング素
   子の直列回路と、 第１及び第２のスイッチング素子とそれぞれ逆並列に接
   続される第１及び第２のダイオードと、 整流器の両端に並列的に接続される第２、第３のコンデ
   ンサから成る容量手段と、 前記容量手段のうち少なくとも一方のコンデンサと共に
   直列共振回路を構成するように、該コンデンサを介して
   一方のスイッチング素子に並列接続される第１のインダ
   クタンス成分と、 前記容量手段のうちの一つのコンデンサを介して前記一
   方のスイッチング素子の両端に並列接続されるインバー
   タ負荷回路とを備え、 該インバータ負荷回路は第２のインダクタンス成分と第
   ４のコンデンサの直列共振回路と、第４のコンデンサに
   並列に接続される負荷からなることを特徴とするインバ
   ータ装置。
2. 【請求項２】 請求項１において、前記容量手段は、
   整流器の直流出力端に並列に接続された第２のコンデン
   サと、第２のコンデンサにダイオードを介して並列に接
   続された第３のコンデンサとから成り、第２のコンデン
   サとインバータ負荷回路が一方のスイッチング素子に並
   列接続され、第３のコンデンサと第１のインダクタンス
   成分が前記一方のスイッチング素子に並列接続されてい
   ることを特徴とするインバータ装置。
3. 【請求項３】 請求項１において、前記容量手段は、
   整流器の直流出力端に並列に接続された第２、第３のコ
   ンデンサの直列回路であり、第２のコンデンサとインバ
   ータ負荷回路が一方のスイッチング素子に並列接続さ
   れ、第２、第３のコンデンサの直列回路と第１のインダ
   クタンス成分が前記一方のスイッチング素子に並列接続
   され、第２のコンデンサの容量は交流電源の電源周期内
   でほぼ一定値を保つ程度の容量としたことを特徴とする
   インバータ装置。
4. 【請求項４】 請求項３において、第２のコンデンサ
   と同程度の容量の第５のコンデンサと第２のコンデンサ
   の直列回路を第１のコンデンサに並列接続したことを特
   徴とするインバータ装置。