JP2000323655A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000323655A JP2000323655A JP11127028A JP12702899A JP2000323655A JP 2000323655 A JP2000323655 A JP 2000323655A JP 11127028 A JP11127028 A JP 11127028A JP 12702899 A JP12702899 A JP 12702899A JP 2000323655 A JP2000323655 A JP 2000323655A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- semiconductor device
- mos transistor
- laser trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＩ基板上に、完全空乏型の高速ＭＯＳト
ランジスタと、高耐圧型ＭＯＳトランジスタとを混載
し、た高精度なアナログＩＣが形成された半導体装置
を、ＥＳＤ破壊に強く、またダイシング工程での割れ欠
けなどを防止し、さらに、トリミングの位置決め精度を
高くすることにより、ヒューズ素子領域の小型化を図り
コストダウンを可能にする形で提供することである。 【解決手段】 レーザトリミング位置決め用パターン
は、高光反射率領域と低光反射率領域とから成り、高光
反射率領域は、平坦な下地の上に形成された高光反射率
膜により形成され、低光反射率領域は、レーザトリミン
グ用ヒューズ素子と同じ単結晶シリコンデバイス形成層
で構成されている光乱反射するための格子あるいはスト
ライプあるいはドット状のパターン上に形成された高光
反射率膜により形成した。
ランジスタと、高耐圧型ＭＯＳトランジスタとを混載
し、た高精度なアナログＩＣが形成された半導体装置
を、ＥＳＤ破壊に強く、またダイシング工程での割れ欠
けなどを防止し、さらに、トリミングの位置決め精度を
高くすることにより、ヒューズ素子領域の小型化を図り
コストダウンを可能にする形で提供することである。 【解決手段】 レーザトリミング位置決め用パターン
は、高光反射率領域と低光反射率領域とから成り、高光
反射率領域は、平坦な下地の上に形成された高光反射率
膜により形成され、低光反射率領域は、レーザトリミン
グ用ヒューズ素子と同じ単結晶シリコンデバイス形成層
で構成されている光乱反射するための格子あるいはスト
ライプあるいはドット状のパターン上に形成された高光
反射率膜により形成した。
Description
【０００１】
【発明の属する技術分野】この発明は、ＳＯＩ基板上に
形成された半導体集積回路を有する半導体装置に関す
る。
形成された半導体集積回路を有する半導体装置に関す
る。
【０００２】
【従来の技術】現在、ＳＯＩ基板上に形成された半導体
集積回路は広く知られている。特に高速ＭＯＳトランジ
スタは、完全空乏化モードを利用することにより、従来
のシリコン基板上に形成したＭＯＳトランジスタに比べ
て優れた特性を有している。一方、アナログ半導体集積
回路の装置において、アナログ特性の調整のためのレー
ザトリミング方法が知られている。例えば、特開平５−
１３６７０号公報に記載されている。半導体ウエハに集
積回路を２次元的にパターニングした後に、ウエハ状態
で各々の集積回路の電気特性を測定する。次に、アナロ
グ特性の調整のために、配線の一部に設けられたヒュー
ズ素子を選択して、レーザビーム照射により切断する。
このようなレーザトリミング方法により、ヒューズ素子
の切断選択により、集積回路のアナログ特性を希望の特
性に合わせ込むことができる。所定のヒューズ素子にレ
ーザビームを照射するために、半導体ウエハ素面に位置
決め用パターンが設けられている。図２（ａ）は、従来
の位置決めパターンの平面図、図２(ｂ)は、従来の位置
決めパターンの断面図、図２（ｃ）は、その位置決め用
パターンを光ビーム照射でＢ−Ｂ’線方向に沿って走査
した場合の光反射量変化を示す図である。従来の位置決
めパターンは、シリコン基板１０１上に設けられたシリ
コン酸化膜からなる第一の絶縁膜１０２およびＰＳＧ膜
などからなる第二の絶縁膜１０４を外周部とし、その内
側に、四角形のアルミニウム膜１０５が配置されてい
る。図２（ａ）のＢ方向に沿って光ビームを走査する
と、アルミニウム膜１０５の反射率が高いために、図２
（ｃ）のような光反射パターンが得られる。位置決めパ
ターンと集積回路の多結晶シリコン膜から成るヒューズ
素子との間の位置関係は設計時に決められている。従っ
て、位置決めパターンを光ビーム照射により検出するこ
とにより、所望のヒューズ素子の座標を計算し、その場
所にレーザー照射することにより選択的にヒューズ素子
をトリミングすることができる。
集積回路は広く知られている。特に高速ＭＯＳトランジ
スタは、完全空乏化モードを利用することにより、従来
のシリコン基板上に形成したＭＯＳトランジスタに比べ
て優れた特性を有している。一方、アナログ半導体集積
回路の装置において、アナログ特性の調整のためのレー
ザトリミング方法が知られている。例えば、特開平５−
１３６７０号公報に記載されている。半導体ウエハに集
積回路を２次元的にパターニングした後に、ウエハ状態
で各々の集積回路の電気特性を測定する。次に、アナロ
グ特性の調整のために、配線の一部に設けられたヒュー
ズ素子を選択して、レーザビーム照射により切断する。
このようなレーザトリミング方法により、ヒューズ素子
の切断選択により、集積回路のアナログ特性を希望の特
性に合わせ込むことができる。所定のヒューズ素子にレ
ーザビームを照射するために、半導体ウエハ素面に位置
決め用パターンが設けられている。図２（ａ）は、従来
の位置決めパターンの平面図、図２(ｂ)は、従来の位置
決めパターンの断面図、図２（ｃ）は、その位置決め用
パターンを光ビーム照射でＢ−Ｂ’線方向に沿って走査
した場合の光反射量変化を示す図である。従来の位置決
めパターンは、シリコン基板１０１上に設けられたシリ
コン酸化膜からなる第一の絶縁膜１０２およびＰＳＧ膜
などからなる第二の絶縁膜１０４を外周部とし、その内
側に、四角形のアルミニウム膜１０５が配置されてい
る。図２（ａ）のＢ方向に沿って光ビームを走査する
と、アルミニウム膜１０５の反射率が高いために、図２
（ｃ）のような光反射パターンが得られる。位置決めパ
ターンと集積回路の多結晶シリコン膜から成るヒューズ
素子との間の位置関係は設計時に決められている。従っ
て、位置決めパターンを光ビーム照射により検出するこ
とにより、所望のヒューズ素子の座標を計算し、その場
所にレーザー照射することにより選択的にヒューズ素子
をトリミングすることができる。
【０００３】
【発明が解決しようとする課題】しかし、従来のＳＯＩ
基板上に形成した半導体集積回路では、特に完全空乏化
モードを用いようとすると、 ＳＯＩ基板上に埋め込み
酸化膜を介して設けられた単結晶シリコンデバイス形成
層の厚さをおよそ１０００オングストローム以下にしな
ければならず、高耐圧系の素子や、ＥＳＤ破壊（静電破
壊）を防止するためのＥＳＤ保護素子を薄い単結晶シリ
コンデバイス形成層に設けることは困難であった。
基板上に形成した半導体集積回路では、特に完全空乏化
モードを用いようとすると、 ＳＯＩ基板上に埋め込み
酸化膜を介して設けられた単結晶シリコンデバイス形成
層の厚さをおよそ１０００オングストローム以下にしな
ければならず、高耐圧系の素子や、ＥＳＤ破壊（静電破
壊）を防止するためのＥＳＤ保護素子を薄い単結晶シリ
コンデバイス形成層に設けることは困難であった。
【０００４】また、従来のＳＯＩ基板上に形成した半導
体集積回路では、スクライブに関して配慮がなされてお
らず、ＩＣチップを切り出すダイシング工程において割
れ、欠けなどの不具合が生じる場合があった。一方、Ｓ
ＯＩ基板上に形成されたＩＣに限らず一般に、多結晶シ
リコン膜でヒューズ素子を形成することが知られている
が、レーザトリミングにおいては、ヒューズ素子と位置
決めパターンとが異なる薄膜で形成されていたために、
正確な位置決めができなかった。即ち、アルミニウムの
パターンで位置決め用パターンを検出して、ヒューズ素
子である多結晶シリコン膜をレーザトリミングした場
合、図６のように、ヒューズ素子３１に対してレーザ照
射領域３２が位置ずれする。レーザ照射領域３２はエネ
ルギー分布がガウシャン分布になっているために、レー
ザ照射端部のエネルギー強度は低い。従って、ウエハプ
ロセスにおいて、多結晶シリコン膜のパターニングとア
ルミニウム膜のパターニングとの間に大きな合わせずれ
があると、安定してヒューズ素子が切断できなくなって
しまうという問題点があった。なお、３３は下地のコ
ゲ、３４はヒューズカット残りになる部分である。
体集積回路では、スクライブに関して配慮がなされてお
らず、ＩＣチップを切り出すダイシング工程において割
れ、欠けなどの不具合が生じる場合があった。一方、Ｓ
ＯＩ基板上に形成されたＩＣに限らず一般に、多結晶シ
リコン膜でヒューズ素子を形成することが知られている
が、レーザトリミングにおいては、ヒューズ素子と位置
決めパターンとが異なる薄膜で形成されていたために、
正確な位置決めができなかった。即ち、アルミニウムの
パターンで位置決め用パターンを検出して、ヒューズ素
子である多結晶シリコン膜をレーザトリミングした場
合、図６のように、ヒューズ素子３１に対してレーザ照
射領域３２が位置ずれする。レーザ照射領域３２はエネ
ルギー分布がガウシャン分布になっているために、レー
ザ照射端部のエネルギー強度は低い。従って、ウエハプ
ロセスにおいて、多結晶シリコン膜のパターニングとア
ルミニウム膜のパターニングとの間に大きな合わせずれ
があると、安定してヒューズ素子が切断できなくなって
しまうという問題点があった。なお、３３は下地のコ
ゲ、３４はヒューズカット残りになる部分である。
【０００５】また、電圧検出器などのアナログＩＣで
は、複数の多結晶シリコン抵抗体からなるブリーダー抵
抗を使用することが多いが、多結晶シリコン抵抗体はグ
レインの影響により同一の抵抗値を得ることが困難であ
り、高精度のアナログＩＣを作製するためのネックとな
っていた。そこで、この発明の目的は、ＳＯＩ基板上
に、完全空乏型の高速ＭＯＳトランジスタと、高耐圧型
ＭＯＳトランジスタとを混載した高精度なアナログＩＣ
が形成された半導体装置をＥＳＤ破壊に強く、またダイ
シング工程での割れ欠けなどを防止した形で提供するこ
とにある。
は、複数の多結晶シリコン抵抗体からなるブリーダー抵
抗を使用することが多いが、多結晶シリコン抵抗体はグ
レインの影響により同一の抵抗値を得ることが困難であ
り、高精度のアナログＩＣを作製するためのネックとな
っていた。そこで、この発明の目的は、ＳＯＩ基板上
に、完全空乏型の高速ＭＯＳトランジスタと、高耐圧型
ＭＯＳトランジスタとを混載した高精度なアナログＩＣ
が形成された半導体装置をＥＳＤ破壊に強く、またダイ
シング工程での割れ欠けなどを防止した形で提供するこ
とにある。
【０００６】さらに、本発明の目的は、トリミングの位
置決め精度を高くすることにより、ヒューズ素子領域の
小型化を図りコストダウンを可能にすることである。
置決め精度を高くすることにより、ヒューズ素子領域の
小型化を図りコストダウンを可能にすることである。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明は以下の手段をとった。 （１）ＳＯＩ基板上に形成された半導体集積回路におい
て、半導体集積回路には、レーザトリミング用ヒューズ
素子と、レーザトリミング位置決め用パターンと、完全
空乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳト
ランジスタと、ＥＳＤ保護素子と、複数の抵抗体によっ
て形成されたブリーダー抵抗とを形成した。
めに、本発明は以下の手段をとった。 （１）ＳＯＩ基板上に形成された半導体集積回路におい
て、半導体集積回路には、レーザトリミング用ヒューズ
素子と、レーザトリミング位置決め用パターンと、完全
空乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳト
ランジスタと、ＥＳＤ保護素子と、複数の抵抗体によっ
て形成されたブリーダー抵抗とを形成した。
【０００８】（２）レーザトリミング位置決め用パター
ンは、高光反射率領域と低光反射率領域とから成り、高
光反射率領域は、平坦な下地の上に形成された高光反射
率膜により形成され、低光反射率領域は、レーザトリミ
ング用ヒューズ素子と同じ薄膜で構成されている光乱反
射するための格子あるいはストライプあるいはドット状
のパターン上に形成された高光反射率膜により形成され
てなる（１）記載の半導体装置とした。
ンは、高光反射率領域と低光反射率領域とから成り、高
光反射率領域は、平坦な下地の上に形成された高光反射
率膜により形成され、低光反射率領域は、レーザトリミ
ング用ヒューズ素子と同じ薄膜で構成されている光乱反
射するための格子あるいはストライプあるいはドット状
のパターン上に形成された高光反射率膜により形成され
てなる（１）記載の半導体装置とした。
【０００９】（３）レーザトリミング用ヒューズ素子は
ＳＯＩ基板上の単結晶シリコンデバイス形成層で形成さ
れている（１）記載の半導体装置とした。 （４）完全空乏型の高速ＭＯＳトランジスタは単結晶シ
リコンデバイス形成層に形成されており、高耐圧型ＭＯ
Ｓトランジスタと、ＥＳＤ保護素子とは、ＳＯＩ基板上
の単結晶シリコンデバイス形成層及び埋め込み酸化膜の
除去されたシリコン基板上に形成されている（１）記載
の半導体装置とした。
ＳＯＩ基板上の単結晶シリコンデバイス形成層で形成さ
れている（１）記載の半導体装置とした。 （４）完全空乏型の高速ＭＯＳトランジスタは単結晶シ
リコンデバイス形成層に形成されており、高耐圧型ＭＯ
Ｓトランジスタと、ＥＳＤ保護素子とは、ＳＯＩ基板上
の単結晶シリコンデバイス形成層及び埋め込み酸化膜の
除去されたシリコン基板上に形成されている（１）記載
の半導体装置とした。
【００１０】（５）ブリーダー抵抗は、単結晶シリコン
デバイス形成層で形成された（１）記載の半導体装置と
した。 （６）半導体集積回路のスクライブ領域では、単結晶シ
リコンデバイス形成層及び埋め込み酸化膜が除去されて
いる（１）記載の半導体装置とした。
デバイス形成層で形成された（１）記載の半導体装置と
した。 （６）半導体集積回路のスクライブ領域では、単結晶シ
リコンデバイス形成層及び埋め込み酸化膜が除去されて
いる（１）記載の半導体装置とした。
【００１１】
【発明の実施の形態】ＳＯＩ基板上に形成された半導体
集積回路において、半導体集積回路には、レーザトリミ
ング用ヒューズ素子と、レーザトリミング位置決め用パ
ターンと、完全空乏型の高速ＭＯＳトランジスタと、高
耐圧型ＭＯＳトランジスタと、ＥＳＤ保護素子と、複数
の抵抗体によって形成されたブリーダー抵抗とを形成し
た。
集積回路において、半導体集積回路には、レーザトリミ
ング用ヒューズ素子と、レーザトリミング位置決め用パ
ターンと、完全空乏型の高速ＭＯＳトランジスタと、高
耐圧型ＭＯＳトランジスタと、ＥＳＤ保護素子と、複数
の抵抗体によって形成されたブリーダー抵抗とを形成し
た。
【００１２】レーザトリミング位置決め用パターンは、
高光反射率領域と低光反射率領域とから成り、高光反射
率領域は、平坦な下地の上に形成された高光反射率膜に
より形成され、低光反射率領域は、レーザトリミング用
ヒューズ素子と同じ薄膜で構成されている光乱反射する
ための格子あるいはストライプあるいはドット状のパタ
ーン上に形成された高光反射率膜により形成した。
高光反射率領域と低光反射率領域とから成り、高光反射
率領域は、平坦な下地の上に形成された高光反射率膜に
より形成され、低光反射率領域は、レーザトリミング用
ヒューズ素子と同じ薄膜で構成されている光乱反射する
ための格子あるいはストライプあるいはドット状のパタ
ーン上に形成された高光反射率膜により形成した。
【００１３】レーザトリミング用ヒューズ素子とブリー
ダー抵抗はＳＯＩ基板上の単結晶シリコンデバイス形成
層で形成した。また、完全空乏型の高速ＭＯＳトランジ
スタは単結晶シリコンデバイス形成層に形成し、高耐圧
型ＭＯＳトランジスタと、ＥＳＤ保護素子とは、ＳＯＩ
基板上の単結晶シリコンデバイス形成層及び埋め込み酸
化膜の除去されたシリコン基板上に形成した。
ダー抵抗はＳＯＩ基板上の単結晶シリコンデバイス形成
層で形成した。また、完全空乏型の高速ＭＯＳトランジ
スタは単結晶シリコンデバイス形成層に形成し、高耐圧
型ＭＯＳトランジスタと、ＥＳＤ保護素子とは、ＳＯＩ
基板上の単結晶シリコンデバイス形成層及び埋め込み酸
化膜の除去されたシリコン基板上に形成した。
【００１４】さらに、半導体集積回路のスクライブ領域
では、単結晶シリコンデバイス形成層及び埋め込み酸化
膜を除去した。これにより、ＳＯＩ基板上に、完全空乏
型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳトラン
ジスタとを混載した高精度なアナログＩＣが形成された
半導体装置をＥＳＤ破壊に強く、またダイシング工程で
の割れ欠けなどを防止した形で提供することができる。
では、単結晶シリコンデバイス形成層及び埋め込み酸化
膜を除去した。これにより、ＳＯＩ基板上に、完全空乏
型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳトラン
ジスタとを混載した高精度なアナログＩＣが形成された
半導体装置をＥＳＤ破壊に強く、またダイシング工程で
の割れ欠けなどを防止した形で提供することができる。
【００１５】特に、レーザトリミング位置決め用パター
ンは高光反射率領域と低光反射率領域とから成り、高光
反射率領域は平坦な下地の上に形成された高光反射率膜
により形成され、低光反射率領域はレーザトリミング用
ヒューズ素子と同じ単結晶シリコンデバイス形成層で構
成されている光乱反射するための格子あるいはストライ
プあるいはドット状のパターン上に形成された高光反射
率膜により形成されるようにした。従って、高光反射率
領域と低光反射率領域との境界、すなわち光反射率が急
峻に変化する場所はレーザトリミング用ヒューズ素子と
同じ、単結晶シリコンデバイス形成層により形成された
パタンによって規定されることとなる。これにより、ウ
エハプロセスでの合わせずれに全く影響されずに正確に
レーザトリミングできる。
ンは高光反射率領域と低光反射率領域とから成り、高光
反射率領域は平坦な下地の上に形成された高光反射率膜
により形成され、低光反射率領域はレーザトリミング用
ヒューズ素子と同じ単結晶シリコンデバイス形成層で構
成されている光乱反射するための格子あるいはストライ
プあるいはドット状のパターン上に形成された高光反射
率膜により形成されるようにした。従って、高光反射率
領域と低光反射率領域との境界、すなわち光反射率が急
峻に変化する場所はレーザトリミング用ヒューズ素子と
同じ、単結晶シリコンデバイス形成層により形成された
パタンによって規定されることとなる。これにより、ウ
エハプロセスでの合わせずれに全く影響されずに正確に
レーザトリミングできる。
【００１６】
【実施例】以下に、この発明の実施例を図面に基づいて
説明する。図１は、本発明による半導体装置の模式的断
面図である。図1を用いて、各領域に対して順に説明を
行なう。まず、完全空乏型の高速ＭＯＳトランジスタ領
域２０１について説明する。シリコン基板１０１上に埋
め込み酸化膜１０２を介して形成された単結晶シリコン
デバイス形成層１０３内に、ソース領域２０１、ドレイ
ン領域２０２及びチャネル領域２０３が形成されてい
る。さらにチャネル領域２０３の上部にはゲート酸化膜
２０６を介してゲート電極２０５が配置され、ＭＯＳ型
のトランジスタを形成している。ここで単結晶シリコン
デバイス形成層１０３の膜厚は完全空乏化がなされるよ
うに、例えば５００オングストロームに設定してある。
説明する。図１は、本発明による半導体装置の模式的断
面図である。図1を用いて、各領域に対して順に説明を
行なう。まず、完全空乏型の高速ＭＯＳトランジスタ領
域２０１について説明する。シリコン基板１０１上に埋
め込み酸化膜１０２を介して形成された単結晶シリコン
デバイス形成層１０３内に、ソース領域２０１、ドレイ
ン領域２０２及びチャネル領域２０３が形成されてい
る。さらにチャネル領域２０３の上部にはゲート酸化膜
２０６を介してゲート電極２０５が配置され、ＭＯＳ型
のトランジスタを形成している。ここで単結晶シリコン
デバイス形成層１０３の膜厚は完全空乏化がなされるよ
うに、例えば５００オングストロームに設定してある。
【００１７】さらに、ソース領域２０１、ドレイン領域
２０２にはＢＰＳＧ膜などからなる中間絶縁膜１０４に
開口したコンタクトホール２０４を介してアルミニウム
膜１０５が接続している。そして高速ＭＯＳトランジス
タ領域２０１は最上層にシリコン窒化膜などからなる保
護膜１０６が形成されている。ここで、チャネル領域２
０３の電位はフローティングにしても良いし、場合によ
っては固定しても良い。また、ソース領域２０１及びド
レイン領域２０２は、容量低減の目的で、埋め込み酸化
膜１０２にそれらの底辺が接する様に形成することが望
ましいが、電圧印加時に空乏層が埋め込み酸化膜１０２
に接する程度の深さに形成し、埋め込み酸化膜１０２か
ら離間していてもよい。
２０２にはＢＰＳＧ膜などからなる中間絶縁膜１０４に
開口したコンタクトホール２０４を介してアルミニウム
膜１０５が接続している。そして高速ＭＯＳトランジス
タ領域２０１は最上層にシリコン窒化膜などからなる保
護膜１０６が形成されている。ここで、チャネル領域２
０３の電位はフローティングにしても良いし、場合によ
っては固定しても良い。また、ソース領域２０１及びド
レイン領域２０２は、容量低減の目的で、埋め込み酸化
膜１０２にそれらの底辺が接する様に形成することが望
ましいが、電圧印加時に空乏層が埋め込み酸化膜１０２
に接する程度の深さに形成し、埋め込み酸化膜１０２か
ら離間していてもよい。
【００１８】次に、高耐圧ＭＯＳトランジスタ及びＥＳ
Ｄ保護回路領域３１０について説明する。シリコン基板
１０１上にソース領域３０１、ドレイン領域３０２及び
チャネル領域３０３が形成され、チャネル領域３０３の
上部にはゲート酸化膜３０６を介してゲート電極３０５
が配置され、ＭＯＳ型のトランジスタを形成している。
Ｄ保護回路領域３１０について説明する。シリコン基板
１０１上にソース領域３０１、ドレイン領域３０２及び
チャネル領域３０３が形成され、チャネル領域３０３の
上部にはゲート酸化膜３０６を介してゲート電極３０５
が配置され、ＭＯＳ型のトランジスタを形成している。
【００１９】さらに、ソース領域３０１、ドレイン領域
３０２にはＢＰＳＧ膜などからなる中間絶縁膜１０４に
開口したコンタクトホール３０４を介してアルミニウム
膜１０５が接続している。そして高耐圧ＭＯＳトランジ
スタ及びＥＳＤ保護回路領域３１０にも最上層には、高
速ＭＯＳトランジスタ領域２０１と同様にシリコン窒化
膜などからなる保護膜１０６が形成されている。
３０２にはＢＰＳＧ膜などからなる中間絶縁膜１０４に
開口したコンタクトホール３０４を介してアルミニウム
膜１０５が接続している。そして高耐圧ＭＯＳトランジ
スタ及びＥＳＤ保護回路領域３１０にも最上層には、高
速ＭＯＳトランジスタ領域２０１と同様にシリコン窒化
膜などからなる保護膜１０６が形成されている。
【００２０】ここで、高耐圧ＭＯＳトランジスタ及びＥ
ＳＤ保護回路領域３１０では、高速ＭＯＳトランジスタ
領域２０１と異なり、単結晶シリコンデバイス形成層１
０３及び、埋め込み酸化膜１０２が除去され、シリコン
基板１０１上に直接素子が形成されているのが特徴であ
る。これにより特に図示しないがＤＤＤ構造や、ロコス
ドレイン構造などの高い動作電圧に適した、高耐圧ＭＯ
Ｓトランジスタを容易に形成できる。また、ゲート酸化
膜３０６は、高速ＭＯＳトランジスタ領域２１０のゲー
ト酸化膜２０６に比べて厚く形成しても良い。またＥＳ
Ｄ保護回路も特に図示しないが、シリコン基板１０１上
に形成することで、ＥＳＤに対して十分な耐性をもてる
ような、熱容量及び接合面積を持ったオフトランジスタ
やダイオードなどを形成することができる。
ＳＤ保護回路領域３１０では、高速ＭＯＳトランジスタ
領域２０１と異なり、単結晶シリコンデバイス形成層１
０３及び、埋め込み酸化膜１０２が除去され、シリコン
基板１０１上に直接素子が形成されているのが特徴であ
る。これにより特に図示しないがＤＤＤ構造や、ロコス
ドレイン構造などの高い動作電圧に適した、高耐圧ＭＯ
Ｓトランジスタを容易に形成できる。また、ゲート酸化
膜３０６は、高速ＭＯＳトランジスタ領域２１０のゲー
ト酸化膜２０６に比べて厚く形成しても良い。またＥＳ
Ｄ保護回路も特に図示しないが、シリコン基板１０１上
に形成することで、ＥＳＤに対して十分な耐性をもてる
ような、熱容量及び接合面積を持ったオフトランジスタ
やダイオードなどを形成することができる。
【００２１】次に、ブリーダー抵抗領域４１０について
説明する。シリコン基板１０１上に埋め込み酸化膜１０
２を介して形成された単結晶シリコンデバイス形成層１
０３内に一対の高濃度不純物領域４０１に挟まれた低濃
度不純物領域４０２が形成されており、抵抗体を形成し
ている。ここでは簡単のため１本しか図示しないが、実
際は複数本の抵抗体によってブリーダー抵抗が形成され
ている。
説明する。シリコン基板１０１上に埋め込み酸化膜１０
２を介して形成された単結晶シリコンデバイス形成層１
０３内に一対の高濃度不純物領域４０１に挟まれた低濃
度不純物領域４０２が形成されており、抵抗体を形成し
ている。ここでは簡単のため１本しか図示しないが、実
際は複数本の抵抗体によってブリーダー抵抗が形成され
ている。
【００２２】さらに、高濃度不純物領域４０１にはＢＰ
ＳＧ膜などからなる中間絶縁膜１０４に開口したコンタ
クトホール４０４を介してアルミニウム膜１０５が接続
している。ここで、一つの高濃度不純物領域４０１に接
続したアルミニウム膜１０５は、抵抗体の抵抗値を決定
する低濃度不純物領域４０２を覆う様に配置され、抵抗
値の安定を図っている。
ＳＧ膜などからなる中間絶縁膜１０４に開口したコンタ
クトホール４０４を介してアルミニウム膜１０５が接続
している。ここで、一つの高濃度不純物領域４０１に接
続したアルミニウム膜１０５は、抵抗体の抵抗値を決定
する低濃度不純物領域４０２を覆う様に配置され、抵抗
値の安定を図っている。
【００２３】これは、抵抗体に近接した導電体と抵抗体
自身との電位差により、抵抗体の抵抗値が変化するのを
防止するためである。抵抗体上部のアルミニウム膜１０
５の電位は、電源電位やグランド電位ではなく、当該の
ブリーダー抵抗の一端の電位になるようにして、ブリー
ダー抵抗を形成する複数の抵抗体全てを同様に作製する
と、各抵抗体の上部に位置するアルミニウム膜１０５と
抵抗体自身の電位差は、それぞれ殆ど無い状態となっ
て、同一の寸法形状に加工した各抵抗体は、同一の抵抗
値を示すようになる。これらの抵抗体を用いてブリーダ
ー抵抗回路を形成することにより高精度の電圧分圧が可
能になる。
自身との電位差により、抵抗体の抵抗値が変化するのを
防止するためである。抵抗体上部のアルミニウム膜１０
５の電位は、電源電位やグランド電位ではなく、当該の
ブリーダー抵抗の一端の電位になるようにして、ブリー
ダー抵抗を形成する複数の抵抗体全てを同様に作製する
と、各抵抗体の上部に位置するアルミニウム膜１０５と
抵抗体自身の電位差は、それぞれ殆ど無い状態となっ
て、同一の寸法形状に加工した各抵抗体は、同一の抵抗
値を示すようになる。これらの抵抗体を用いてブリーダ
ー抵抗回路を形成することにより高精度の電圧分圧が可
能になる。
【００２４】また、従来の多結晶シリコン薄膜によるブ
リーダー抵抗に比べて、本発明では単結晶シリコンデバ
イス形成層１０３自身で抵抗体を形成しているため、多
結晶シリコン薄膜のグレインの影響をなくすことがで
き、より均一な抵抗体を得ることができる。このためよ
り高精度なブリーダー抵抗回路を形成することが可能に
なる。
リーダー抵抗に比べて、本発明では単結晶シリコンデバ
イス形成層１０３自身で抵抗体を形成しているため、多
結晶シリコン薄膜のグレインの影響をなくすことがで
き、より均一な抵抗体を得ることができる。このためよ
り高精度なブリーダー抵抗回路を形成することが可能に
なる。
【００２５】また、ここでは、一対の高濃度不純物領域
４０１に挟まれた低濃度不純物領域４０２を設けた、高
い抵抗値を有する抵抗体を形成した場合について説明し
たが、高い抵抗値が必要無い用途においては、抵抗体全
体を高濃度不純物領域４０１で形成して良い。ブリーダ
ー抵抗領域４１０の最上層には、シリコン窒化膜などか
らなる保護膜１０６が形成される。
４０１に挟まれた低濃度不純物領域４０２を設けた、高
い抵抗値を有する抵抗体を形成した場合について説明し
たが、高い抵抗値が必要無い用途においては、抵抗体全
体を高濃度不純物領域４０１で形成して良い。ブリーダ
ー抵抗領域４１０の最上層には、シリコン窒化膜などか
らなる保護膜１０６が形成される。
【００２６】次に、ヒューズ領域５１０について説明す
る。シリコン基板１０１上に埋め込み酸化膜１０２を介
して形成された単結晶シリコンデバイス形成層１０３内
に単結晶シリコンヒューズ５０１が形成されている。単
結晶シリコンヒューズ５０１は良好な導電性を持たせ、
抵抗値を極力下げるため、高い不純物濃度を有する物と
する。
る。シリコン基板１０１上に埋め込み酸化膜１０２を介
して形成された単結晶シリコンデバイス形成層１０３内
に単結晶シリコンヒューズ５０１が形成されている。単
結晶シリコンヒューズ５０１は良好な導電性を持たせ、
抵抗値を極力下げるため、高い不純物濃度を有する物と
する。
【００２７】単結晶シリコンヒューズ５０１の両端に
は、ＢＰＳＧ膜などからなる中間絶縁膜１０４に開口し
たコンタクトホール５０４を介してアルミニウム膜１０
５が接続している。ヒューズ領域５１０の最上層に形成
されたシリコン窒化膜などからなる保護膜１０６は、レ
ーザー照射領域５０５にあたる部分が除去されている。
これはレーザートリミング時に照射されたレーザービー
ムのエネルギーが、保護膜１０６に吸収されることで、
単結晶シリコンヒューズ５０１の切断に支障をきたすの
を防ぐためである。
は、ＢＰＳＧ膜などからなる中間絶縁膜１０４に開口し
たコンタクトホール５０４を介してアルミニウム膜１０
５が接続している。ヒューズ領域５１０の最上層に形成
されたシリコン窒化膜などからなる保護膜１０６は、レ
ーザー照射領域５０５にあたる部分が除去されている。
これはレーザートリミング時に照射されたレーザービー
ムのエネルギーが、保護膜１０６に吸収されることで、
単結晶シリコンヒューズ５０１の切断に支障をきたすの
を防ぐためである。
【００２８】次にレーザートリミング位置決め用パター
ン領域６１０について説明する。ここでは、図１に加え
て、図３も参照しながら説明を進める。図３（ａ）は、
本発明の半導体装置の位置決め用パターンの平面図、図
３（ｂ）は、本発明の半導体装置の位置決め用パターン
の断面図、図３(ｃ)は、本発明の半導体装置の位置決め
用パターンに光ビームを走査した場合の光反射量の変化
を示す図である。光反射量は、図３（ａ）のＡ−Ａ’線
方向に沿って走査した場合の値である。
ン領域６１０について説明する。ここでは、図１に加え
て、図３も参照しながら説明を進める。図３（ａ）は、
本発明の半導体装置の位置決め用パターンの平面図、図
３（ｂ）は、本発明の半導体装置の位置決め用パターン
の断面図、図３(ｃ)は、本発明の半導体装置の位置決め
用パターンに光ビームを走査した場合の光反射量の変化
を示す図である。光反射量は、図３（ａ）のＡ−Ａ’線
方向に沿って走査した場合の値である。
【００２９】本発明による位置決めパターンは、図３
(ｂ)に示すように、高光反射率領域１０６と、その内側
の低光反射率領域１０７から構成されている。図３(ａ)
および図３(ｂ)を用いて、本発明の位置決めパターンの
構造を説明する。シリコン基板１０１上に埋め込み酸化
膜１０２が形成されており、埋め込み酸化膜１０２上
に、部分的にドット形状の単結晶シリコンデバイス形成
層１０３が形成される。単結晶シリコンデバイス形成層
１０３が形成されない領域は、平坦な埋め込み酸化膜１
０２が露出しており、この上に、ＢＰＳＧ膜等からなる
中間絶縁膜１０４が形成されており、中間絶縁膜１０４
上にアルミニウム膜１０５が形成されている。ドット形
状の単結晶シリコンデバイス形成層１０３の形成されて
いる領域の上方に位置するアルミニウム膜１０５の表面
は、単結晶シリコンデバイス形成層１０３のパタンの影
響によって、凸凹になっており、この部分に照射された
光は乱反射してしまう。従って、この領域を低光反射率
領域１０７とすることができる。一方、単結晶シリコン
デバイス形成層１０３の形成されていない領域上のアル
ミニウム膜１０５の表面は平坦であり、高光反射率領域
１０６とすることができる。
(ｂ)に示すように、高光反射率領域１０６と、その内側
の低光反射率領域１０７から構成されている。図３(ａ)
および図３(ｂ)を用いて、本発明の位置決めパターンの
構造を説明する。シリコン基板１０１上に埋め込み酸化
膜１０２が形成されており、埋め込み酸化膜１０２上
に、部分的にドット形状の単結晶シリコンデバイス形成
層１０３が形成される。単結晶シリコンデバイス形成層
１０３が形成されない領域は、平坦な埋め込み酸化膜１
０２が露出しており、この上に、ＢＰＳＧ膜等からなる
中間絶縁膜１０４が形成されており、中間絶縁膜１０４
上にアルミニウム膜１０５が形成されている。ドット形
状の単結晶シリコンデバイス形成層１０３の形成されて
いる領域の上方に位置するアルミニウム膜１０５の表面
は、単結晶シリコンデバイス形成層１０３のパタンの影
響によって、凸凹になっており、この部分に照射された
光は乱反射してしまう。従って、この領域を低光反射率
領域１０７とすることができる。一方、単結晶シリコン
デバイス形成層１０３の形成されていない領域上のアル
ミニウム膜１０５の表面は平坦であり、高光反射率領域
１０６とすることができる。
【００３０】光ビームを図３(ａ)のＡ−Ａ’線方向に沿
って走査した場合の光反射量は、図３(ｃ)に示すよう
に、平坦な表面を有するアルミニウム膜１０５で形成さ
れる高光反射率領域１０６においては大きく、凸凹な表
面を有するアルミニウム膜１０５で形成される低光反射
率領域１０７においては小さくなる。図３（ａ）、(ｂ)
および(ｃ)の例においては、光の乱反射作用を利用して
低光反射率領域１０７を形成した。光の乱反射を起こす
ために、単結晶シリコンヒューズ５０１と同一薄膜であ
る単結晶シリコンデバイス形成層１０３によりドット状
のパターンを形成した。ドット状以外の、格子状やスト
ライプ状などのパターンでも光の乱反射を起こすことは
可能であり、図３（ｃ）のような光反射パターンが得ら
れる。
って走査した場合の光反射量は、図３(ｃ)に示すよう
に、平坦な表面を有するアルミニウム膜１０５で形成さ
れる高光反射率領域１０６においては大きく、凸凹な表
面を有するアルミニウム膜１０５で形成される低光反射
率領域１０７においては小さくなる。図３（ａ）、(ｂ)
および(ｃ)の例においては、光の乱反射作用を利用して
低光反射率領域１０７を形成した。光の乱反射を起こす
ために、単結晶シリコンヒューズ５０１と同一薄膜であ
る単結晶シリコンデバイス形成層１０３によりドット状
のパターンを形成した。ドット状以外の、格子状やスト
ライプ状などのパターンでも光の乱反射を起こすことは
可能であり、図３（ｃ）のような光反射パターンが得ら
れる。
【００３１】図３(ｂ)における中間絶縁膜１０４は必ず
しも必要ではないので、場合によっては削除してもよ
い。また、アルミニウム膜１０５に代えて、高光反射率
膜としてタングステン、クロム、金などの金属材料を用
いても良い。以上述べたように、高光反射率領域１０６
と低光反射率領域１０７との境界は、単結晶シリコンヒ
ューズ５０１と同一薄膜である単結晶シリコンデバイス
形成層１０３のパタンによって決められるため、従来の
位置決めパタンの課題であった、ヒューズ素子を形成す
る多結晶シリコンと、位置決めパタンを形成するアルミ
ニウム膜との合わせずれによる問題から解放することが
できる。
しも必要ではないので、場合によっては削除してもよ
い。また、アルミニウム膜１０５に代えて、高光反射率
膜としてタングステン、クロム、金などの金属材料を用
いても良い。以上述べたように、高光反射率領域１０６
と低光反射率領域１０７との境界は、単結晶シリコンヒ
ューズ５０１と同一薄膜である単結晶シリコンデバイス
形成層１０３のパタンによって決められるため、従来の
位置決めパタンの課題であった、ヒューズ素子を形成す
る多結晶シリコンと、位置決めパタンを形成するアルミ
ニウム膜との合わせずれによる問題から解放することが
できる。
【００３２】図４（ａ）は、本発明の半導体装置の第二
の実施例による位置決め用パターンの平面図、図４
（ｂ）は、本発明の半導体装置の第二の実施例による位
置決め用パターンの断面図、図４(ｃ)は、本発明の半導
体装置の第二の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図４（ａ）のＣ−Ｃ’線方向に沿って走査
した場合の値である。本発明の第二の実施例の位置決め
パターンは、図３(ａ)から(ｃ)に示した第一の実施例と
同様に、高光反射率領域１０６と、その内側の低光反射
率領域１０７から構成されている。
の実施例による位置決め用パターンの平面図、図４
（ｂ）は、本発明の半導体装置の第二の実施例による位
置決め用パターンの断面図、図４(ｃ)は、本発明の半導
体装置の第二の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図４（ａ）のＣ−Ｃ’線方向に沿って走査
した場合の値である。本発明の第二の実施例の位置決め
パターンは、図３(ａ)から(ｃ)に示した第一の実施例と
同様に、高光反射率領域１０６と、その内側の低光反射
率領域１０７から構成されている。
【００３３】第一の実施例と異なる点は、高光反射率領
域１０６が平坦な単結晶シリコンデバイス形成層１０３
の上方に位置するアルミニウム膜１０５により形成され
ている点である。高光反射率領域１０６は平坦な下地上
の高光反射率膜により形成されていれば、その役割を果
たすことができるのでこのような構成も可能となる。そ
の他の説明については、図３(ａ)から(ｃ)と同一の符号
を附記することで説明に代える。
域１０６が平坦な単結晶シリコンデバイス形成層１０３
の上方に位置するアルミニウム膜１０５により形成され
ている点である。高光反射率領域１０６は平坦な下地上
の高光反射率膜により形成されていれば、その役割を果
たすことができるのでこのような構成も可能となる。そ
の他の説明については、図３(ａ)から(ｃ)と同一の符号
を附記することで説明に代える。
【００３４】図５（ａ）は、本発明の半導体装置の第三
の実施例による位置決め用パターンの平面図、図５
（ｂ）は、本発明の半導体装置の第三の実施例による位
置決め用パターンの断面図、図５(ｃ)は、本発明の半導
体装置の第三の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図５（ａ）のＤ−Ｄ’線方向に沿って走査
した場合の値である。本発明の第三の実施例の位置決め
パターンは、外側に低光反射率領域１０７を配置し、そ
の内側に高光反射率領域１０６を配置した構成をとる。
位置決め用パターンとしては、高光反射率領域１０６と
低光反射率領域１０７のどちらかが、もう一方の領域に
挟まれた形をとっていれば良く、図５(ａ)から(ｃ)に示
した第三の実施例は、図３(ａ)から(ｃ)に示した第一の
実施例の反対の配置をした場合を示すものであってこの
ような構成をとっても良いことを示すものである。その
他の説明については、図３(ａ)から(ｃ)と同一の符号を
附記することで説明に代える。
の実施例による位置決め用パターンの平面図、図５
（ｂ）は、本発明の半導体装置の第三の実施例による位
置決め用パターンの断面図、図５(ｃ)は、本発明の半導
体装置の第三の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図５（ａ）のＤ−Ｄ’線方向に沿って走査
した場合の値である。本発明の第三の実施例の位置決め
パターンは、外側に低光反射率領域１０７を配置し、そ
の内側に高光反射率領域１０６を配置した構成をとる。
位置決め用パターンとしては、高光反射率領域１０６と
低光反射率領域１０７のどちらかが、もう一方の領域に
挟まれた形をとっていれば良く、図５(ａ)から(ｃ)に示
した第三の実施例は、図３(ａ)から(ｃ)に示した第一の
実施例の反対の配置をした場合を示すものであってこの
ような構成をとっても良いことを示すものである。その
他の説明については、図３(ａ)から(ｃ)と同一の符号を
附記することで説明に代える。
【００３５】図６（ａ）は、本発明の半導体装置の第四
の実施例による位置決め用パターンの平面図、図６
（ｂ）は、本発明の半導体装置の第四の実施例による位
置決め用パターンの断面図、図６(ｃ)は、本発明の半導
体装置の第四の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図６（ａ）のＥ−Ｅ’線方向に沿って走査
した場合の値である。本発明の第四の実施例の位置決め
パターンは、外側に低光反射率領域１０７を配置し、そ
の内側に高光反射率領域１０６を配置した構成をとる。
の実施例による位置決め用パターンの平面図、図６
（ｂ）は、本発明の半導体装置の第四の実施例による位
置決め用パターンの断面図、図６(ｃ)は、本発明の半導
体装置の第四の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図６（ａ）のＥ−Ｅ’線方向に沿って走査
した場合の値である。本発明の第四の実施例の位置決め
パターンは、外側に低光反射率領域１０７を配置し、そ
の内側に高光反射率領域１０６を配置した構成をとる。
【００３６】第三の実施例における説明と同様に、位置
決め用パターンとしては、高光反射率領域１０６と低光
反射率領域１０７のどちらかが、もう一方の領域に挟ま
れた形をとっていれば良く、図６(ａ)から(ｃ)に示した
第四の実施例は、図４(ａ)から(ｃ)に示した第二の実施
例の反対の配置をした場合を示すものである。その他の
説明については、図３(ａ)から(ｃ)と同一の符号を附記
することで説明に代える。
決め用パターンとしては、高光反射率領域１０６と低光
反射率領域１０７のどちらかが、もう一方の領域に挟ま
れた形をとっていれば良く、図６(ａ)から(ｃ)に示した
第四の実施例は、図４(ａ)から(ｃ)に示した第二の実施
例の反対の配置をした場合を示すものである。その他の
説明については、図３(ａ)から(ｃ)と同一の符号を附記
することで説明に代える。
【００３７】図７（ａ）は、本発明の半導体装置の第五
の実施例による位置決め用パターンの平面図、図７
（ｂ）は、本発明の半導体装置の第五の実施例による位
置決め用パターンの断面図、図７(ｃ)は、本発明の半導
体装置の第五の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図７（ａ）のＦ−Ｆ’線方向に沿って走査
した場合の値である。
の実施例による位置決め用パターンの平面図、図７
（ｂ）は、本発明の半導体装置の第五の実施例による位
置決め用パターンの断面図、図７(ｃ)は、本発明の半導
体装置の第五の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図７（ａ）のＦ−Ｆ’線方向に沿って走査
した場合の値である。
【００３８】本発明の第五の実施例では、埋め込み酸化
膜１０２と、ドット状の単結晶シリコンデバイス形成層
１０３とは、整合する形で形成されている。単結晶シリ
コンデバイス形成層１０３と埋め込み酸化膜１０２との
複合膜によりドットを形成しているので、第一の実施例
と比べて、ドットの高さが高くなっており、単結晶シリ
コンデバイス形成層１０３の形成されている領域の上方
に位置するアルミニウム膜１０５の表面の凸凹も、より
大きくなっている。このため、この部分に照射された光
は、第一の実施例に比べて、より乱反射の度合いが大き
くなって光反射率はさらに低下する。
膜１０２と、ドット状の単結晶シリコンデバイス形成層
１０３とは、整合する形で形成されている。単結晶シリ
コンデバイス形成層１０３と埋め込み酸化膜１０２との
複合膜によりドットを形成しているので、第一の実施例
と比べて、ドットの高さが高くなっており、単結晶シリ
コンデバイス形成層１０３の形成されている領域の上方
に位置するアルミニウム膜１０５の表面の凸凹も、より
大きくなっている。このため、この部分に照射された光
は、第一の実施例に比べて、より乱反射の度合いが大き
くなって光反射率はさらに低下する。
【００３９】光ビームを図７(ａ)のＦ−Ｆ’線方向に沿
って走査した場合の光反射量は、図７(ｃ)に示すよう
に、平坦な表面を有するアルミニウム膜１０５で形成さ
れる高光反射率領域１０６においては大きく、凸凹な表
面を有するアルミニウム膜１０５で形成される低光反射
率領域１０７においては小さくなる。ここで、単結晶シ
リコンデバイス形成層１０３と埋め込み酸化膜１０２と
の複合膜によりドットを形成しているため、ドットの高
さが高く、低光反射率領域１０７の光反射率をより下げ
ることができるため、高光反射率領域１０６との光反射
率の差（コントラスト）を大きく取れる。これによりレ
ーザースキャンでの位置決め時に、外因に乱されにくく
なり、より正確な位置決めができる。
って走査した場合の光反射量は、図７(ｃ)に示すよう
に、平坦な表面を有するアルミニウム膜１０５で形成さ
れる高光反射率領域１０６においては大きく、凸凹な表
面を有するアルミニウム膜１０５で形成される低光反射
率領域１０７においては小さくなる。ここで、単結晶シ
リコンデバイス形成層１０３と埋め込み酸化膜１０２と
の複合膜によりドットを形成しているため、ドットの高
さが高く、低光反射率領域１０７の光反射率をより下げ
ることができるため、高光反射率領域１０６との光反射
率の差（コントラスト）を大きく取れる。これによりレ
ーザースキャンでの位置決め時に、外因に乱されにくく
なり、より正確な位置決めができる。
【００４０】なお、第五の実施例は、第一の実施例に基
づいてドットを高くした例を示したが、第二から第四の
実施例に対しても同様にしてドット高さを高くすること
は可能であり、有効である。また、ドット形状に限ら
ず、ストライプ形状や、格子形状でも同様の効果が得ら
れる。その他の説明については、図３(ａ)から(ｃ)と同
一の符号を附記することで説明に代える。
づいてドットを高くした例を示したが、第二から第四の
実施例に対しても同様にしてドット高さを高くすること
は可能であり、有効である。また、ドット形状に限ら
ず、ストライプ形状や、格子形状でも同様の効果が得ら
れる。その他の説明については、図３(ａ)から(ｃ)と同
一の符号を附記することで説明に代える。
【００４１】図９は、本発明の半導体装置の位置決め用
パターンを用いてレーザトリングしたヒューズ素子の平
面図である。ヒューズ素子３１の中心にレーザスポット
３２が照射することが可能になる。本発明の半導体装置
は、バラツキの大きな半導体素子から成る半導体集積集
積回路に非常に適している。例えば、図１０は、高耐圧
のＭＯＳトランジスタを含む電圧検出用ＩＣのブロック
図である。ＭＯＳＩＣは、バイポーラＩＣに比べアナロ
グ特性のバラツキが大きい。特に、高耐圧特性の場合、
ゲート絶縁膜を厚くするために、ますます、アナログ特
性のバラツキが大きくなる。従って、アナログＭＯＳＩ
Ｃの場合、図１０のように大きなヒューズ素子領域を必
要とする。１０個以上のヒューズ素子を設けることによ
りバラツキの小さいアナログ特性を得ることができる。
パターンを用いてレーザトリングしたヒューズ素子の平
面図である。ヒューズ素子３１の中心にレーザスポット
３２が照射することが可能になる。本発明の半導体装置
は、バラツキの大きな半導体素子から成る半導体集積集
積回路に非常に適している。例えば、図１０は、高耐圧
のＭＯＳトランジスタを含む電圧検出用ＩＣのブロック
図である。ＭＯＳＩＣは、バイポーラＩＣに比べアナロ
グ特性のバラツキが大きい。特に、高耐圧特性の場合、
ゲート絶縁膜を厚くするために、ますます、アナログ特
性のバラツキが大きくなる。従って、アナログＭＯＳＩ
Ｃの場合、図１０のように大きなヒューズ素子領域を必
要とする。１０個以上のヒューズ素子を設けることによ
りバラツキの小さいアナログ特性を得ることができる。
【００４２】本発明の位置決め用パターンを用いること
により、ヒューズ素子を小さくすることができる。さら
に、ヒューズ素子平面的に方向を異ならせて、２ヶ所以
上に配置することも可能になる。本発明の位置決め用パ
ターンは、スクライブライン内、半導体チップ内あるい
は、ＴＥＧチップ内のいずれに設けても実施できる。ス
クラブラインあるいはＴＥＧチップの中に配置した場合
には、半導体チップの面積を小さくする効果がある。
により、ヒューズ素子を小さくすることができる。さら
に、ヒューズ素子平面的に方向を異ならせて、２ヶ所以
上に配置することも可能になる。本発明の位置決め用パ
ターンは、スクライブライン内、半導体チップ内あるい
は、ＴＥＧチップ内のいずれに設けても実施できる。ス
クラブラインあるいはＴＥＧチップの中に配置した場合
には、半導体チップの面積を小さくする効果がある。
【００４３】また、本発明は、アナログＭＯＳＩＣに適
しているが、ディジタルＩＣに用いることも可能であ
る。また、非常にバラツキの小さな、高密度のアナログ
バイポーラＩＣの実現にも適している。レーザートリミ
ング位置決め用パターン領域６１０を説明するために用
いた図３から図７において、中間絶縁膜１０４は必ずし
も必要ではないので、場合によっては削除してもよい。
また、アルミニウム膜１０５に代えて、高光反射率膜と
してタングステン、クロム、金などの金属材料を用いて
も良い。
しているが、ディジタルＩＣに用いることも可能であ
る。また、非常にバラツキの小さな、高密度のアナログ
バイポーラＩＣの実現にも適している。レーザートリミ
ング位置決め用パターン領域６１０を説明するために用
いた図３から図７において、中間絶縁膜１０４は必ずし
も必要ではないので、場合によっては削除してもよい。
また、アルミニウム膜１０５に代えて、高光反射率膜と
してタングステン、クロム、金などの金属材料を用いて
も良い。
【００４４】次に、スクライブ領域８０１について説明
する。図１において、後のダイシング工程（ＩＣチップ
を切り出す工程）における切りしろになる部分がスクラ
イブ領域８０１である。半導体集積回路内部領域７０１
の端から、スクライブ領域８０１が始まる形になる。こ
こで、スクライブ領域８０１においては単結晶シリコン
デバイス形成層１０３や、埋め込み酸化膜１０２が除去
されている。望ましくは図1に示すように、中間絶縁膜
１０４や、アルミニウム膜１０５、保護膜１０６などの
膜も除去されている形が良い。
する。図１において、後のダイシング工程（ＩＣチップ
を切り出す工程）における切りしろになる部分がスクラ
イブ領域８０１である。半導体集積回路内部領域７０１
の端から、スクライブ領域８０１が始まる形になる。こ
こで、スクライブ領域８０１においては単結晶シリコン
デバイス形成層１０３や、埋め込み酸化膜１０２が除去
されている。望ましくは図1に示すように、中間絶縁膜
１０４や、アルミニウム膜１０５、保護膜１０６などの
膜も除去されている形が良い。
【００４５】これは、ダイシング工程での切りしろにな
る部分であるスクライブ領域８０１と、半導体集積回路
内部領域７０１とが連続した単結晶シリコンデバイス形
成層１０３で繋がっていると、ダイシング工程のばらつ
きにより、割れ、欠けなどの損傷を与えるような力が働
いた場合に、半導体集積回路内部領域７０１にも割れ、
欠けなどが伝播してしまい、重要なＩＣチップを壊して
しまう又は、動作不良を起してしまうのを防止するため
である。
る部分であるスクライブ領域８０１と、半導体集積回路
内部領域７０１とが連続した単結晶シリコンデバイス形
成層１０３で繋がっていると、ダイシング工程のばらつ
きにより、割れ、欠けなどの損傷を与えるような力が働
いた場合に、半導体集積回路内部領域７０１にも割れ、
欠けなどが伝播してしまい、重要なＩＣチップを壊して
しまう又は、動作不良を起してしまうのを防止するため
である。
【００４６】特にＳＯＩ基板上に作製したＩＣにおいて
は、シリコン基板１０１上に薄い埋め込み酸化膜１０２
及び単結晶シリコンデバイス形成層１０３を有する形状
であるため、上層にあたる埋め込み酸化膜１０２及び単
結晶シリコンデバイス形成層１０３の割れ、欠けが起き
易く注意が必要である。ダイシング工程での切りしろで
あるスクライブ領域８０１とＩＣチップとなる半導体集
積回路 内部領域７０１との間に、連続した同一の膜を
残さないようにすることがＩＣチップの割れ、欠け防止
に重要な点であり、特にＳＯＩ基板上に形成したＩＣに
関しては、図１に示すように、スクライブ領域８０１に
おいては単結晶シリコンデバイス形成層１０３や、埋め
込み酸化膜１０２を除去しておく事が必要である。さら
に望ましくは図1に示すように、中間絶縁膜１０４や、
アルミニウム膜１０５、保護膜１０６などの膜も除去さ
れていると良い。また、各種マーク類や、テストパタン
などをスクライブ領域８０１に形成する必要がある場合
には、スクライブ領域８０１から半導体集積回路内部領
域７０１に至る間に、一旦該当する膜を除去した領域を
設けておき、同一の膜が連続してスクライブ領域８０１
と半導体集積回路内部領域７０１とを橋渡ししないよう
にすると良い。
は、シリコン基板１０１上に薄い埋め込み酸化膜１０２
及び単結晶シリコンデバイス形成層１０３を有する形状
であるため、上層にあたる埋め込み酸化膜１０２及び単
結晶シリコンデバイス形成層１０３の割れ、欠けが起き
易く注意が必要である。ダイシング工程での切りしろで
あるスクライブ領域８０１とＩＣチップとなる半導体集
積回路 内部領域７０１との間に、連続した同一の膜を
残さないようにすることがＩＣチップの割れ、欠け防止
に重要な点であり、特にＳＯＩ基板上に形成したＩＣに
関しては、図１に示すように、スクライブ領域８０１に
おいては単結晶シリコンデバイス形成層１０３や、埋め
込み酸化膜１０２を除去しておく事が必要である。さら
に望ましくは図1に示すように、中間絶縁膜１０４や、
アルミニウム膜１０５、保護膜１０６などの膜も除去さ
れていると良い。また、各種マーク類や、テストパタン
などをスクライブ領域８０１に形成する必要がある場合
には、スクライブ領域８０１から半導体集積回路内部領
域７０１に至る間に、一旦該当する膜を除去した領域を
設けておき、同一の膜が連続してスクライブ領域８０１
と半導体集積回路内部領域７０１とを橋渡ししないよう
にすると良い。
【００４７】
【発明の効果】本発明におけるＳＯＩ基板上に形成され
た半導体集積回路には、レーザトリミング用ヒューズ素
子と、レーザトリミング位置決め用パターンと、完全空
乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳトラ
ンジスタと、ＥＳＤ保護素子と、複数の抵抗体によって
形成されたブリーダー抵抗とを形成した。
た半導体集積回路には、レーザトリミング用ヒューズ素
子と、レーザトリミング位置決め用パターンと、完全空
乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳトラ
ンジスタと、ＥＳＤ保護素子と、複数の抵抗体によって
形成されたブリーダー抵抗とを形成した。
【００４８】レーザトリミング位置決め用パターンは、
高光反射率領域と低光反射率領域とから成り、高光反射
率領域は、平坦な下地の上に形成された高光反射率膜に
より形成し、低光反射率領域は、レーザトリミング用ヒ
ューズ素子と同じ薄膜で構成されている光乱反射するた
めの格子あるいはストライプあるいはドット状のパター
ン上に形成された高光反射率膜により形成した。
高光反射率領域と低光反射率領域とから成り、高光反射
率領域は、平坦な下地の上に形成された高光反射率膜に
より形成し、低光反射率領域は、レーザトリミング用ヒ
ューズ素子と同じ薄膜で構成されている光乱反射するた
めの格子あるいはストライプあるいはドット状のパター
ン上に形成された高光反射率膜により形成した。
【００４９】また、レーザトリミング用ヒューズ素子と
ブリーダー抵抗はＳＯＩ基板上の単結晶シリコンデバイ
ス形成層で形成した。さらに、完全空乏型の高速ＭＯＳ
トランジスタは単結晶シリコンデバイス形成層に形成
し、高耐圧型ＭＯＳトランジスタと、ＥＳＤ保護素子と
は、ＳＯＩ基板上の単結晶シリコンデバイス形成層及び
埋め込み酸化膜の除去されたシリコン基板上に形成し
た。
ブリーダー抵抗はＳＯＩ基板上の単結晶シリコンデバイ
ス形成層で形成した。さらに、完全空乏型の高速ＭＯＳ
トランジスタは単結晶シリコンデバイス形成層に形成
し、高耐圧型ＭＯＳトランジスタと、ＥＳＤ保護素子と
は、ＳＯＩ基板上の単結晶シリコンデバイス形成層及び
埋め込み酸化膜の除去されたシリコン基板上に形成し
た。
【００５０】一方、半導体集積回路のスクライブ領域で
は、単結晶シリコンデバイス形成層及び埋め込み酸化膜
を除去した構造とした。これにより、ＳＯＩ基板上に、
完全空乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯ
Ｓトランジスタとを混載した高精度なアナログＩＣが形
成された半導体装置をＥＳＤ破壊に強く、またダイシン
グ工程での割れ欠けなどを防止した形で提供することが
できる。
は、単結晶シリコンデバイス形成層及び埋め込み酸化膜
を除去した構造とした。これにより、ＳＯＩ基板上に、
完全空乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯ
Ｓトランジスタとを混載した高精度なアナログＩＣが形
成された半導体装置をＥＳＤ破壊に強く、またダイシン
グ工程での割れ欠けなどを防止した形で提供することが
できる。
【００５１】特に、レーザトリミング位置決め用パター
ンは高光反射率領域と低光反射率領域とから成り、高光
反射率領域は平坦な下地の上に形成された高光反射率膜
により形成され、低光反射率領域はレーザトリミング用
ヒューズ素子と同じ薄膜で構成されている光乱反射する
ための格子あるいはストライプあるいはドット状のパタ
ーン上に形成された高光反射率膜により形成されるよう
にした。従って、高光反射率領域と低光反射率領域との
境界、すなわち光反射率が急峻に変化する場所はレーザ
トリミング用ヒューズ素子と同じ単結晶シリコンデバイ
ス形成層により形成されたパタンによって規定されるこ
ととなる。これにより、ウエハプロセスでの合わせずれ
に全く影響されずに正確にレーザトリミングできる。
ンは高光反射率領域と低光反射率領域とから成り、高光
反射率領域は平坦な下地の上に形成された高光反射率膜
により形成され、低光反射率領域はレーザトリミング用
ヒューズ素子と同じ薄膜で構成されている光乱反射する
ための格子あるいはストライプあるいはドット状のパタ
ーン上に形成された高光反射率膜により形成されるよう
にした。従って、高光反射率領域と低光反射率領域との
境界、すなわち光反射率が急峻に変化する場所はレーザ
トリミング用ヒューズ素子と同じ単結晶シリコンデバイ
ス形成層により形成されたパタンによって規定されるこ
ととなる。これにより、ウエハプロセスでの合わせずれ
に全く影響されずに正確にレーザトリミングできる。
【図１】図１は、本発明の半導体装置の模式的断面図で
ある。
ある。
【図２】図２（ａ）は、従来の半導体装置の位置決め用
パターンの平面図であり、ず２（ｂ）は、従来の半導体
装置の位置決め用パターンの断面図であり、図２(ｃ)
は、図２（ａ）のＢ−Ｂ’線に沿った光反射量を示す図
である。
パターンの平面図であり、ず２（ｂ）は、従来の半導体
装置の位置決め用パターンの断面図であり、図２(ｃ)
は、図２（ａ）のＢ−Ｂ’線に沿った光反射量を示す図
である。
【図３】図３（ａ）は、本発明の半導体装置の第一の実
施例の位置決め用パターンの平面図であり、図３（ｂ）
は、本発明の半導体装置の第一の実施例の位置決め用パ
ターンの断面図であり、図３(ｃ)は図３（ａ）のＡ−
Ａ’線に沿った光反射量を示す図である。
施例の位置決め用パターンの平面図であり、図３（ｂ）
は、本発明の半導体装置の第一の実施例の位置決め用パ
ターンの断面図であり、図３(ｃ)は図３（ａ）のＡ−
Ａ’線に沿った光反射量を示す図である。
【図４】図４（ａ）は、本発明の半導体装置の第二の実
施例の位置決め用パターンの平面図であり、図４（ｂ）
は、本発明の半導体装置の第二の実施例の位置決め用パ
ターンの断面図であり、図４(ｃ)は図４（ａ）のＣ−
Ｃ’線に沿った光反射量を示す図である。
施例の位置決め用パターンの平面図であり、図４（ｂ）
は、本発明の半導体装置の第二の実施例の位置決め用パ
ターンの断面図であり、図４(ｃ)は図４（ａ）のＣ−
Ｃ’線に沿った光反射量を示す図である。
【図５】図５（ａ）は、本発明の半導体装置の第三の実
施例の位置決め用パターンの平面図であり、図５（ｂ）
は、本発明の半導体装置の第三の実施例の位置決め用パ
ターンの断面図であり、図５(ｃ)は図５（ａ）のＤ−
Ｄ’線に沿った光反射量を示す図である。
施例の位置決め用パターンの平面図であり、図５（ｂ）
は、本発明の半導体装置の第三の実施例の位置決め用パ
ターンの断面図であり、図５(ｃ)は図５（ａ）のＤ−
Ｄ’線に沿った光反射量を示す図である。
【図６】図６（ａ）は、本発明の半導体装置の第四の実
施例の位置決め用パターンの平面図であり、図６（ｂ）
は、本発明の半導体装置の第四の実施例の位置決め用パ
ターンの断面図であり、図６(ｃ)は図６（ａ）のＥ−
Ｅ’線に沿った光反射量を示す図である。
施例の位置決め用パターンの平面図であり、図６（ｂ）
は、本発明の半導体装置の第四の実施例の位置決め用パ
ターンの断面図であり、図６(ｃ)は図６（ａ）のＥ−
Ｅ’線に沿った光反射量を示す図である。
【図７】図７（ａ）は、本発明の半導体装置の第五の実
施例の位置決め用パターンの平面図であり、図７（ｂ）
は、本発明の半導体装置の第五の実施例の位置決め用パ
ターンの断面図であり、図７(ｃ)は図７（ａ）のＦ−
Ｆ’線に沿った光反射量を示す図である。
施例の位置決め用パターンの平面図であり、図７（ｂ）
は、本発明の半導体装置の第五の実施例の位置決め用パ
ターンの断面図であり、図７(ｃ)は図７（ａ）のＦ−
Ｆ’線に沿った光反射量を示す図である。
【図８】図８は、従来の半導体装置のヒューズ素子の平
面図である。
面図である。
【図９】図９は、本発明の半導体装置のヒューズ素子の
平面図である。
平面図である。
【図１０】図１０は、本発明の半導体装置のブロック図
である。
である。
３１ ヒューズ素子 ３２ レーザ照射スポット領域 ３３ 下地の焦げを起こす領域 ３４ ヒューズカット残りになる部分 １０１ シリコン基板 １０２ 埋め込み酸化膜 １０３ 単結晶シリコンデバイス形成層 １０４ 中間絶縁膜 １０５ アルミニウム膜 １０６ 高光反射率領域 １０７ 低光反射率領域 ２０１ ソース領域 ２０２ ドレイン領域 ２０３ チャネル領域 ２０４ コンタクトホール ２０５ ゲート電極 ２０６ ゲート酸化膜 ２１０ 高速ＭＯＳトランジスタ領域 ３０１ ソース領域 ３０２ ドレイン領域 ３０３ チャネル領域 ３０４ コンタクトホール ３０５ ゲート電極 ３０６ ゲート酸化膜 ３１０ 高耐圧ＭＯＳトランジスタ及びＥＳＤ保護回
路領域 ４０１ 高濃度不純物領域 ４０２ 低濃度不純物領域 ４０４ コンタクトホール ４１０ ブリーダー抵抗領域 ５０１ 単結晶シリコンヒューズ ５０４ コンタクトホール ５０５ レーザー照射領域 ５１０ ヒューズ領域 ６０１ レーザートリミング位置決め用パターン領域 ７０１ 半導体集積回路内部領域 ８０１ スクライブ領域
路領域 ４０１ 高濃度不純物領域 ４０２ 低濃度不純物領域 ４０４ コンタクトホール ４１０ ブリーダー抵抗領域 ５０１ 単結晶シリコンヒューズ ５０４ コンタクトホール ５０５ レーザー照射領域 ５１０ ヒューズ領域 ６０１ レーザートリミング位置決め用パターン領域 ７０１ 半導体集積回路内部領域 ８０１ スクライブ領域
Claims (6)
- 【請求項１】 ＳＯＩ基板上に形成された半導体集積回
路において、前記半導体集積回路には、レーザトリミン
グ用ヒューズ素子と、レーザトリミング位置決め用パタ
ーンと、完全空乏型の高速ＭＯＳトランジスタと、高耐
圧型ＭＯＳトランジスタと、ＥＳＤ保護素子と、複数の
抵抗体によって形成されたブリーダー抵抗とが形成され
ていることを特徴とする半導体装置。 - 【請求項２】 前記レーザトリミング位置決め用パター
ンは、高光反射率領域と低光反射率領域とから成り、前
記高光反射率領域は、平坦な下地の上に形成された高光
反射率膜により形成され、前記低光反射率領域は、前記
レーザトリミング用ヒューズ素子と同じ薄膜で構成され
ている光乱反射するための格子あるいはストライプある
いはドット状のパターン上に形成された前記高光反射率
膜により形成されてなることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記レーザトリミング用ヒューズ素子は
前記ＳＯＩ基板上の単結晶シリコンデバイス形成層で形
成されていることを特徴とする請求項１記載の半導体装
置。 - 【請求項４】 前記完全空乏型の高速ＭＯＳトランジス
タは、前記単結晶シリコンデバイス形成層に形成されて
おり、前記高耐圧型ＭＯＳトランジスタと、ＥＳＤ保護
素子とは、前記ＳＯＩ基板上の前記単結晶シリコンデバ
イス形成層及び埋め込み酸化膜の除去された、シリコン
基板上に形成されていることを特徴とする請求項１記載
の半導体装置。 - 【請求項５】 前記ブリーダー抵抗は、前記単結晶シリ
コンデバイス形成層で形成されていることを特徴とする
請求項１記載の半導体装置。 - 【請求項６】 前記半導体集積回路のスクライブ領域
は、前記単結晶シリコンデバイス形成層及び埋め込み酸
化膜が除去されていることを特徴とする請求項１記載の
半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12702899A JP3650281B2 (ja) | 1999-05-07 | 1999-05-07 | 半導体装置 |
| US09/559,373 US6489662B1 (en) | 1999-05-07 | 2000-04-27 | Semiconductor integrated circuit device formed on SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12702899A JP3650281B2 (ja) | 1999-05-07 | 1999-05-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323655A true JP2000323655A (ja) | 2000-11-24 |
| JP3650281B2 JP3650281B2 (ja) | 2005-05-18 |
Family
ID=14949897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12702899A Expired - Fee Related JP3650281B2 (ja) | 1999-05-07 | 1999-05-07 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6489662B1 (ja) |
| JP (1) | JP3650281B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032543A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Instruments Inc | 半導体集積回路装置 |
| WO2006129741A1 (en) * | 2005-05-31 | 2006-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR100973866B1 (ko) * | 2002-03-25 | 2010-08-03 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 및 반도체 장치 제조방법 |
| US20110073948A1 (en) * | 2009-09-25 | 2011-03-31 | Hiroaki Takasu | Semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313924A (ja) * | 2001-04-09 | 2002-10-25 | Seiko Instruments Inc | 半導体装置 |
| JP3495031B2 (ja) * | 2002-05-28 | 2004-02-09 | 沖電気工業株式会社 | 半導体装置の静電破壊防止保護回路 |
| US20060098363A1 (en) * | 2004-11-09 | 2006-05-11 | Fultec Semiconductors, Inc. | Integrated transient blocking unit compatible with very high voltages |
| US7974052B2 (en) * | 2008-04-25 | 2011-07-05 | Cray Inc. | Method and apparatus for switched electrostatic discharge protection |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853521B2 (ja) * | 1974-11-15 | 1983-11-30 | ソニー株式会社 | デンリヨクゾウフクカイロ |
| JPH0719842B2 (ja) * | 1985-05-23 | 1995-03-06 | 三菱電機株式会社 | 半導体装置の冗長回路 |
| JPH0693485B2 (ja) * | 1985-11-29 | 1994-11-16 | 日本電装株式会社 | 半導体装置 |
| US4935801A (en) * | 1987-01-27 | 1990-06-19 | Inmos Corporation | Metallic fuse with optically absorptive layer |
| JPH0612787B2 (ja) * | 1988-03-04 | 1994-02-16 | 株式会社東芝 | 半導体装置 |
| US4989057A (en) * | 1988-05-26 | 1991-01-29 | Texas Instruments Incorporated | ESD protection for SOI circuits |
| US5025298A (en) * | 1989-08-22 | 1991-06-18 | Motorola, Inc. | Semiconductor structure with closely coupled substrate temperature sense element |
| EP0446857B1 (en) * | 1990-03-12 | 1996-07-24 | Fujitsu Limited | Alignment mark, in particular for semiconductor device |
| US5538915A (en) * | 1992-06-05 | 1996-07-23 | The Regents Of The University Of California | Process for forming synapses in neural networks and resistor therefor |
| US5294975A (en) * | 1992-10-15 | 1994-03-15 | Altera Corporation | Laser alignment target for semiconductor integrated circuits |
| US5311061A (en) * | 1993-05-19 | 1994-05-10 | Motorola Inc. | Alignment key for a semiconductor device having a seal against ionic contamination |
| JP2646977B2 (ja) * | 1993-11-29 | 1997-08-27 | 日本電気株式会社 | 順スタガ型薄膜トランジスタの製造方法 |
| KR0161398B1 (ko) * | 1995-03-13 | 1998-12-01 | 김광호 | 고내압 트랜지스터 및 그 제조방법 |
| US5998295A (en) * | 1996-04-10 | 1999-12-07 | Altera Corporation | Method of forming a rough region on a substrate |
| US6307273B1 (en) * | 1996-06-07 | 2001-10-23 | Vanguard International Semiconductor Corporation | High contrast, low noise alignment mark for laser trimming of redundant memory arrays |
| US5933743A (en) * | 1997-07-03 | 1999-08-03 | Micron Technology, Inc. | Method of improving alignment signal strength by reducing refraction index at interface of materials in semiconductors |
| JP4255142B2 (ja) * | 1998-02-05 | 2009-04-15 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6061264A (en) * | 1998-07-17 | 2000-05-09 | Lsi Logic Corporation | Self-aligned fuse structure and method with anti-reflective coating |
-
1999
- 1999-05-07 JP JP12702899A patent/JP3650281B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-27 US US09/559,373 patent/US6489662B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973866B1 (ko) * | 2002-03-25 | 2010-08-03 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 및 반도체 장치 제조방법 |
| JP2006032543A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Instruments Inc | 半導体集積回路装置 |
| WO2006129741A1 (en) * | 2005-05-31 | 2006-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8101990B2 (en) | 2005-05-31 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20110073948A1 (en) * | 2009-09-25 | 2011-03-31 | Hiroaki Takasu | Semiconductor device |
| US8278714B2 (en) * | 2009-09-25 | 2012-10-02 | Seiko Instruments Inc. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3650281B2 (ja) | 2005-05-18 |
| US6489662B1 (en) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259151B1 (en) | Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors | |
| US4835592A (en) | Semiconductor wafer with dice having briding metal structure and method of manufacturing same | |
| US5567968A (en) | Semiconductor device having SOI structure and method for fabricating the same | |
| US20090291520A1 (en) | Method for manufacturing semiconductor apparatus | |
| JPH07335721A (ja) | アライメントマークを有する半導体装置 | |
| JP3650281B2 (ja) | 半導体装置 | |
| US6320242B1 (en) | Semiconductor device having trimmable fuses and position alignment marker formed of thin film | |
| JP3171134B2 (ja) | 抵抗トリミング用アライメントマークを有する半導体装置 | |
| US6586282B1 (en) | Method of manufacturing a semiconductor device | |
| US5600157A (en) | Light-emitting and light-sensing diode array device, and light-emitting and light-sensing diode with improved sensitivity | |
| US6452284B1 (en) | Semiconductor device substrate and a process for altering a semiconductor device | |
| JP2002124641A (ja) | 半導体装置 | |
| JP2002313924A (ja) | 半導体装置 | |
| US4692190A (en) | Trimming of metal interconnection layer by selective migration of metal atoms by energy beams | |
| JP2001320018A (ja) | 半導体装置 | |
| JP2002313923A (ja) | 半導体装置 | |
| JP2002124569A (ja) | 半導体装置 | |
| JP2002246549A (ja) | 半導体装置 | |
| JP6560147B2 (ja) | 半導体装置の製造方法 | |
| JP2003100873A (ja) | 半導体装置 | |
| JP4201949B2 (ja) | 半導体装置 | |
| JP2003100874A (ja) | 半導体装置 | |
| JP2003174094A (ja) | 半導体装置 | |
| JP3946396B2 (ja) | 半導体装置 | |
| JP2003174093A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031225 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3650281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |