JP2000315669A - 二重研磨阻止層を用いた化学機械的研磨方法 - Google Patents
二重研磨阻止層を用いた化学機械的研磨方法Info
- Publication number
- JP2000315669A JP2000315669A JP2000078955A JP2000078955A JP2000315669A JP 2000315669 A JP2000315669 A JP 2000315669A JP 2000078955 A JP2000078955 A JP 2000078955A JP 2000078955 A JP2000078955 A JP 2000078955A JP 2000315669 A JP2000315669 A JP 2000315669A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- stopper layer
- film
- layer
- chemical mechanical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 225
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000000126 substance Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims description 46
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 230000002265 prevention Effects 0.000 claims description 12
- 229910052582 BN Inorganic materials 0.000 claims description 9
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- 239000012530 fluid Substances 0.000 claims description 7
- 230000002401 inhibitory effect Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 2
- 230000009977 dual effect Effects 0.000 claims 1
- 238000010297 mechanical methods and process Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 119
- 239000002002 slurry Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 6
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical group O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 5
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/959—Mechanical polishing of wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ディッシング現象と研磨阻止層の厚さ変化を
改善できる二重層研磨阻止層を用いた化学機械的研磨方
法を提供すること。 【解決手段】 二重層よりなる研磨阻止層１０２，１０
４を半導体基板１００上に積層し、トレンチを形成した
後、素子分離膜用絶縁膜１０６を積層し、第１研磨阻止
層１０４を研磨阻止層として用いて前記素子分離膜用絶
縁膜１０６を化学機械的研磨(CMP)する。その後、第１
研磨阻止層１０４を食刻除去した後、第２研磨阻止層１
０２を研磨阻止層として用いて２次化学機械的研磨(CM
P)工程を実施する。
改善できる二重層研磨阻止層を用いた化学機械的研磨方
法を提供すること。 【解決手段】 二重層よりなる研磨阻止層１０２，１０
４を半導体基板１００上に積層し、トレンチを形成した
後、素子分離膜用絶縁膜１０６を積層し、第１研磨阻止
層１０４を研磨阻止層として用いて前記素子分離膜用絶
縁膜１０６を化学機械的研磨(CMP)する。その後、第１
研磨阻止層１０４を食刻除去した後、第２研磨阻止層１
０２を研磨阻止層として用いて２次化学機械的研磨(CM
P)工程を実施する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に係り、より詳細には化学機械的研磨(CMP:Chemical
Mechanical Polishing)に関する。
法に係り、より詳細には化学機械的研磨(CMP:Chemical
Mechanical Polishing)に関する。
【０００２】
【従来の技術】半導体素子は高機能化、高性能化、高集
積化に向かって２５６メガ及び１ギガ級のDRAM(Dynamic
Random Access Memory)に代表されるULSI(Ultra Large
ScaleIntegration)時代に突入している。今後、これら
半導体素子の高集積化によりさらに微細なパターン形成
技術を必要とし、３次元的な多層化構造を要求する領域
が広くなって、現時点で新たなプロセスの導入が検討課
題となっている。微細配線をパターン形成技術により多
層化していく場合、その下層に存在する層間絶縁膜(IL
D:Inter Layer Dielectric)を平坦にすることが必須に
なるが、今までは部分的な平坦化処理技術で対応してき
た。しかし半導体素子の加工能率向上及び高品質化を達
成するためにウェハ全面にわたった平坦化、即ち、広域
平坦化(global planarization)技術が１９８０年代半ば
から実工程に紹介されたが、それが化学機械的研磨(CM
P)技術である。
積化に向かって２５６メガ及び１ギガ級のDRAM(Dynamic
Random Access Memory)に代表されるULSI(Ultra Large
ScaleIntegration)時代に突入している。今後、これら
半導体素子の高集積化によりさらに微細なパターン形成
技術を必要とし、３次元的な多層化構造を要求する領域
が広くなって、現時点で新たなプロセスの導入が検討課
題となっている。微細配線をパターン形成技術により多
層化していく場合、その下層に存在する層間絶縁膜(IL
D:Inter Layer Dielectric)を平坦にすることが必須に
なるが、今までは部分的な平坦化処理技術で対応してき
た。しかし半導体素子の加工能率向上及び高品質化を達
成するためにウェハ全面にわたった平坦化、即ち、広域
平坦化(global planarization)技術が１９８０年代半ば
から実工程に紹介されたが、それが化学機械的研磨(CM
P)技術である。
【０００３】実際に化学機械的研磨(CMP)技術が半導体
素子の製造工程に適用される場合を調べれば、 層間
絶縁膜(ILD)の平坦化、 金属配線の平坦化及び 素
子分離工程でのトレンチの構造のための平坦化工程で主
に応用されて、フォトリソグラフィ工程で露光光に対す
る焦点深度(DOF: Depth Of Focus)を向上させ、微細パ
ターンを用いた多層配線形成を可能にし、メモリ素子に
おいてはメモリセル領域と隣接する周辺回路領域との段
差を解消することができる。従って、化学機械的研磨(C
MP)技術が半導体素子の製造工程に導入された後、集積
度を向上させうる素子分離技術、微細パターン構造の実
現及び多層配線用半導体素子の広域平坦化を達成する分
野で多くの発展がなされた。そして、前述した化学機械
的研磨(CMP)技術の長所のため、今でも化学機械的研磨
(CMP)装置とこれに用いられる消耗品、化学機械的研磨
(CMP)を用いた工程及び化学機械的研磨(CMP)を用いた工
程設計技術に対する研究が持続されている。
素子の製造工程に適用される場合を調べれば、 層間
絶縁膜(ILD)の平坦化、 金属配線の平坦化及び 素
子分離工程でのトレンチの構造のための平坦化工程で主
に応用されて、フォトリソグラフィ工程で露光光に対す
る焦点深度(DOF: Depth Of Focus)を向上させ、微細パ
ターンを用いた多層配線形成を可能にし、メモリ素子に
おいてはメモリセル領域と隣接する周辺回路領域との段
差を解消することができる。従って、化学機械的研磨(C
MP)技術が半導体素子の製造工程に導入された後、集積
度を向上させうる素子分離技術、微細パターン構造の実
現及び多層配線用半導体素子の広域平坦化を達成する分
野で多くの発展がなされた。そして、前述した化学機械
的研磨(CMP)技術の長所のため、今でも化学機械的研磨
(CMP)装置とこれに用いられる消耗品、化学機械的研磨
(CMP)を用いた工程及び化学機械的研磨(CMP)を用いた工
程設計技術に対する研究が持続されている。
【０００４】前述した化学機械的研磨(CMP)を実際工程
に適用した技術中、素子分離工程のトレンチを平坦化す
る工程に関する特許が米国特許第５,４９４,８５７号(T
itle: Chemical Mechanical Planarization of shallow
trenches in semiconductorsubstrates、Date: Feb.２
７、１９９６)でDEC(Digital Equipment Corporation)
社により開発されて特許登録されたことがある。
に適用した技術中、素子分離工程のトレンチを平坦化す
る工程に関する特許が米国特許第５,４９４,８５７号(T
itle: Chemical Mechanical Planarization of shallow
trenches in semiconductorsubstrates、Date: Feb.２
７、１９９６)でDEC(Digital Equipment Corporation)
社により開発されて特許登録されたことがある。
【０００５】図１及び図２は、前記従来の技術に係る化
学機械的研磨方法及びその問題点を説明するために示す
断面図である。図１を参照すれば、半導体基板５１に窒
化膜(Silicon Nitride)のような研磨阻止層５３を形成
し、素子分離膜を形成するために半導体基板５１の一部
を食刻してトレンチを形成する。次いで、前記トレンチ
を埋立てながら素子分離膜の役割をすることができる酸
化膜５５を半導体基板５１の表面を十分に覆えるように
積層する。図面で半導体基板５１はフィールド酸化膜が
比較的広い領域に形成されるフィールド領域と、メモリ
セルのような個別素子が形成されるパターン領域とに区
分される。
学機械的研磨方法及びその問題点を説明するために示す
断面図である。図１を参照すれば、半導体基板５１に窒
化膜(Silicon Nitride)のような研磨阻止層５３を形成
し、素子分離膜を形成するために半導体基板５１の一部
を食刻してトレンチを形成する。次いで、前記トレンチ
を埋立てながら素子分離膜の役割をすることができる酸
化膜５５を半導体基板５１の表面を十分に覆えるように
積層する。図面で半導体基板５１はフィールド酸化膜が
比較的広い領域に形成されるフィールド領域と、メモリ
セルのような個別素子が形成されるパターン領域とに区
分される。
【０００６】図２を参照すれば、前記酸化膜５５が積層
された半導体基板５１の表面に対して化学機械的研磨(C
MP)工程を実施して広域平坦化を達成することによって
半導体基板の表面に活性領域と非活性領域を区分する素
子分離膜５７を形成する。この時、窒化膜よりなる研磨
阻止層５３は広域平坦化を達成できる研磨阻止の役割を
遂行する。通常広域平坦化を遂行するために実施される
化学機械的研磨(CMP)工程でスラリがシリカベースの場
合には主に窒化膜(SiN)、ボロンナイトライド膜(BN)が
研磨阻止層として使われ、スラリがセリアベース(Ceria
base)の場合には窒化膜(SiN)またはポリシリコン膜が
研磨阻止層として使われる。
された半導体基板５１の表面に対して化学機械的研磨(C
MP)工程を実施して広域平坦化を達成することによって
半導体基板の表面に活性領域と非活性領域を区分する素
子分離膜５７を形成する。この時、窒化膜よりなる研磨
阻止層５３は広域平坦化を達成できる研磨阻止の役割を
遂行する。通常広域平坦化を遂行するために実施される
化学機械的研磨(CMP)工程でスラリがシリカベースの場
合には主に窒化膜(SiN)、ボロンナイトライド膜(BN)が
研磨阻止層として使われ、スラリがセリアベース(Ceria
base)の場合には窒化膜(SiN)またはポリシリコン膜が
研磨阻止層として使われる。
【０００７】
【発明が解決しようとする課題】しかし、前述した化学
機械的研磨(CMP)方法は次のような問題点がある。第１
に、フィールド領域で素子分離膜が平坦に形成されずに
凹むディッシング(図２のD)現象が発生する。このよう
なディッシング現象は高研磨選択比を有するスラリを化
学機械的研磨(CMP)工程で使用しても発生する必然的な
問題であるため、これを防止し難い実情にある。第２
に、フィールド領域とパターン領域が隣接する領域(図
２のA)で研磨阻止層の厚さの変移が発生する。このよう
に均一でない研磨阻止層の厚さは半導体素子の製造工程
が完了した状態で半導体素子の特性を落とし、信頼度を
落とす要因として作用する。本発明は上記の点に鑑みな
されたもので、その目的は、化学機械的研磨(CMP)工程
でディッシング現象を防止し、かつ研磨阻止層の厚さ変
化を抑制できる二重研磨阻止層を用いた化学機械的研磨
方法を提供することにある。
機械的研磨(CMP)方法は次のような問題点がある。第１
に、フィールド領域で素子分離膜が平坦に形成されずに
凹むディッシング(図２のD)現象が発生する。このよう
なディッシング現象は高研磨選択比を有するスラリを化
学機械的研磨(CMP)工程で使用しても発生する必然的な
問題であるため、これを防止し難い実情にある。第２
に、フィールド領域とパターン領域が隣接する領域(図
２のA)で研磨阻止層の厚さの変移が発生する。このよう
に均一でない研磨阻止層の厚さは半導体素子の製造工程
が完了した状態で半導体素子の特性を落とし、信頼度を
落とす要因として作用する。本発明は上記の点に鑑みな
されたもので、その目的は、化学機械的研磨(CMP)工程
でディッシング現象を防止し、かつ研磨阻止層の厚さ変
化を抑制できる二重研磨阻止層を用いた化学機械的研磨
方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の第１の二重研磨
阻止層を用いた化学機械的研磨方法は、まず半導体基板
に第１及び第２研磨阻止層を二重層に順次に積層する。
次に、前記第１及び第２研磨阻止層をパターニングして
前記第２研磨阻止層下部の半導体基板を食刻してトレン
チを形成する。その後、前記トレンチが形成された半導
体基板の全面に前記半導体基板を十分に覆える素子分離
膜用絶縁膜を積層する。次いで前記第１研磨阻止層を研
磨阻止層として用いて前記素子分離用絶縁膜に対して１
次化学機械的研磨(CMP)を実施する。次いで前記第１及
び第２研磨阻止層の食刻選択比を用いて第１研磨阻止層
を除去する。最後に前記第２研磨阻止層を研磨阻止層と
して用いて２次化学機械的研磨(CMP)工程を実施する。
阻止層を用いた化学機械的研磨方法は、まず半導体基板
に第１及び第２研磨阻止層を二重層に順次に積層する。
次に、前記第１及び第２研磨阻止層をパターニングして
前記第２研磨阻止層下部の半導体基板を食刻してトレン
チを形成する。その後、前記トレンチが形成された半導
体基板の全面に前記半導体基板を十分に覆える素子分離
膜用絶縁膜を積層する。次いで前記第１研磨阻止層を研
磨阻止層として用いて前記素子分離用絶縁膜に対して１
次化学機械的研磨(CMP)を実施する。次いで前記第１及
び第２研磨阻止層の食刻選択比を用いて第１研磨阻止層
を除去する。最後に前記第２研磨阻止層を研磨阻止層と
して用いて２次化学機械的研磨(CMP)工程を実施する。
【０００９】本発明の望ましい形態によれば、前記第１
及び第２研磨阻止層は相異なる物質で形成することが好
ましく、例えば第１及び第２研磨阻止層としてはポリシ
リコン、窒化膜(SiN)及びボロンナイトライド膜(BN)よ
りなる絶縁膜群から選択された一つの膜を使用すること
ができ、膜の厚さは１００〜１００００Åの範囲内で形
成することが適している。望ましくは、前記素子分離膜
用絶縁膜としてはUSG、PSG、BSG、BPSG、HDPを用いた酸
化膜、TEOS及び流動性酸化膜(Fox)よりなる絶縁膜群か
ら選択された一つの膜を使用する。また、望ましい形態
によれば、前記素子分離膜用絶縁膜研磨比/第１研磨阻
止層の研磨比が１より大きいことが適しており、前記第
１研磨阻止層の食刻比/素子分離膜用絶縁膜の食刻比が
５より大きいことが適している。また、前記第１研磨阻
止層の食刻比/第２研磨阻止層の食刻比が５より大きい
ことが望ましいし、前記素子分離膜用絶縁膜の研磨比/
第２研磨阻止層の研磨比が１より大きいことが望まし
い。
及び第２研磨阻止層は相異なる物質で形成することが好
ましく、例えば第１及び第２研磨阻止層としてはポリシ
リコン、窒化膜(SiN)及びボロンナイトライド膜(BN)よ
りなる絶縁膜群から選択された一つの膜を使用すること
ができ、膜の厚さは１００〜１００００Åの範囲内で形
成することが適している。望ましくは、前記素子分離膜
用絶縁膜としてはUSG、PSG、BSG、BPSG、HDPを用いた酸
化膜、TEOS及び流動性酸化膜(Fox)よりなる絶縁膜群か
ら選択された一つの膜を使用する。また、望ましい形態
によれば、前記素子分離膜用絶縁膜研磨比/第１研磨阻
止層の研磨比が１より大きいことが適しており、前記第
１研磨阻止層の食刻比/素子分離膜用絶縁膜の食刻比が
５より大きいことが適している。また、前記第１研磨阻
止層の食刻比/第２研磨阻止層の食刻比が５より大きい
ことが望ましいし、前記素子分離膜用絶縁膜の研磨比/
第２研磨阻止層の研磨比が１より大きいことが望まし
い。
【００１０】本発明の第２の二重研磨阻止層を用いた化
学機械的研磨方法は、まず半導体基板に第２研磨阻止
層、食刻阻止層及び第１研磨阻止層を順次に積層する。
次いで前記第２研磨阻止層、食刻阻止層及び第１研磨阻
止層をパターニングして前記第２研磨阻止層下部の半導
体基板を食刻することによってトレンチを形成する。次
に、前記結果物の全面に半導体基板を十分に覆える素子
分離膜用絶縁膜を積層し、前記第１研磨阻止層を研磨阻
止層として用いて前記絶縁膜に対する１次化学機械的研
磨(CMP)を実施する。次いで前記食刻阻止層を食刻阻止
層として用いて前記第１研磨阻止層を除去した後、前記
第２研磨阻止層を研磨阻止層として用いて前記素子分離
膜用絶縁膜及び食刻阻止層に対する２次化学機械的研磨
(CMP)工程を実施する。
学機械的研磨方法は、まず半導体基板に第２研磨阻止
層、食刻阻止層及び第１研磨阻止層を順次に積層する。
次いで前記第２研磨阻止層、食刻阻止層及び第１研磨阻
止層をパターニングして前記第２研磨阻止層下部の半導
体基板を食刻することによってトレンチを形成する。次
に、前記結果物の全面に半導体基板を十分に覆える素子
分離膜用絶縁膜を積層し、前記第１研磨阻止層を研磨阻
止層として用いて前記絶縁膜に対する１次化学機械的研
磨(CMP)を実施する。次いで前記食刻阻止層を食刻阻止
層として用いて前記第１研磨阻止層を除去した後、前記
第２研磨阻止層を研磨阻止層として用いて前記素子分離
膜用絶縁膜及び食刻阻止層に対する２次化学機械的研磨
(CMP)工程を実施する。
【００１１】本発明の第２の方法において望ましい形態
によれば、前記第１及び第２研磨阻止層は同じ物質で形
成することが好ましく、例えば第１及び第２研磨阻止層
の材質としてはポリシリコン、窒化膜(SiN)及びボロン
ナイトライド膜(BN)よりなる絶縁膜群から選択された少
なくとも一つの膜を使用することが望ましく、厚さは各
々１００〜１００００Åの範囲内で形成することが適し
ている。また、前記食刻阻止層及び素子分離膜用絶縁膜
はUSG、PSG、BSG、BPSG、HDPを用いた酸化膜、TEOS及び
流動性酸化膜(Fox)よりなる絶縁膜群から選択された一
つの膜を使用することが望ましい。また、望ましい実施
形態によれば、前記素子分離膜用絶縁膜研磨比/第１研
磨阻止層の研磨比が１より大きいことが適しており、前
記第１研磨阻止層の食刻比/素子分離膜用絶縁膜の食刻
比が５より大きいことが適しており、前記第１研磨阻止
層の食刻比/食刻阻止層の食刻比が５より大きいことが
望ましく、前記素子分離膜用絶縁膜および食刻阻止層の
研磨比/第２研磨阻止層の研磨比が１より大きいことが
望ましい。
によれば、前記第１及び第２研磨阻止層は同じ物質で形
成することが好ましく、例えば第１及び第２研磨阻止層
の材質としてはポリシリコン、窒化膜(SiN)及びボロン
ナイトライド膜(BN)よりなる絶縁膜群から選択された少
なくとも一つの膜を使用することが望ましく、厚さは各
々１００〜１００００Åの範囲内で形成することが適し
ている。また、前記食刻阻止層及び素子分離膜用絶縁膜
はUSG、PSG、BSG、BPSG、HDPを用いた酸化膜、TEOS及び
流動性酸化膜(Fox)よりなる絶縁膜群から選択された一
つの膜を使用することが望ましい。また、望ましい実施
形態によれば、前記素子分離膜用絶縁膜研磨比/第１研
磨阻止層の研磨比が１より大きいことが適しており、前
記第１研磨阻止層の食刻比/素子分離膜用絶縁膜の食刻
比が５より大きいことが適しており、前記第１研磨阻止
層の食刻比/食刻阻止層の食刻比が５より大きいことが
望ましく、前記素子分離膜用絶縁膜および食刻阻止層の
研磨比/第２研磨阻止層の研磨比が１より大きいことが
望ましい。
【００１２】上記のような本発明によれば、フィールド
酸化膜が形成されるフィールド領域でディッシング現象
が発生することを抑制し、かつフィールド領域とパター
ン領域の隣接部で研磨阻止層の厚さ変移を減らして半導
体素子の遂行能力を改善できる。
酸化膜が形成されるフィールド領域でディッシング現象
が発生することを抑制し、かつフィールド領域とパター
ン領域の隣接部で研磨阻止層の厚さ変移を減らして半導
体素子の遂行能力を改善できる。
【００１３】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施形態を詳細に説明する。なお、当明
細書に係る化学機械的研磨(CMP)方法は最も広い意味で
使用しているし、トレンチ素子分離膜工程のような特定
工程だけに限定されるものではない。本発明はその精神
及び必須の特徴事項を逸脱しなければ他の方式に置換で
きる。例えば下記の望ましい実施形態においては二重研
磨阻止層を用いた化学機械的研磨方法がトレンチ素子分
離工程に適用されたが、これは層間絶縁膜(ILD)の平坦
化工程に適用してもよい。従って、下記の望ましい実施
形態で記載した内容は例示的なことであって限定する意
味ではない。
発明の望ましい実施形態を詳細に説明する。なお、当明
細書に係る化学機械的研磨(CMP)方法は最も広い意味で
使用しているし、トレンチ素子分離膜工程のような特定
工程だけに限定されるものではない。本発明はその精神
及び必須の特徴事項を逸脱しなければ他の方式に置換で
きる。例えば下記の望ましい実施形態においては二重研
磨阻止層を用いた化学機械的研磨方法がトレンチ素子分
離工程に適用されたが、これは層間絶縁膜(ILD)の平坦
化工程に適用してもよい。従って、下記の望ましい実施
形態で記載した内容は例示的なことであって限定する意
味ではない。
【００１４】＜第１実施形態; 二重層研磨阻止層を使用
する場合＞図３乃至図６は、本発明の第１実施形態に係
る二重研磨阻止層を用いた化学機械的研磨方法を説明す
るために示す断面図である。図３を参照すれば、メモリ
セルのような個別素子が形成されるパターン領域と、フ
ィールド酸化膜が比較的広い領域に形成されるフィール
ド領域がある半導体基板１００に通常の方法で窒化膜(S
iN)を材質とする第２研磨阻止層１０２とポリシリコン
を材質とする第１研磨阻止層１０４を順次に積層する。
この時前記第１及び第２研磨阻止層１０４、１０２の厚
さは１００〜１００００Åの範囲内で調節ができ、本実
施形態では約１５００Åの厚さで形成する。また、この
第１及び第２研磨阻止層はポリシリコン、窒化膜(SiN)
及びボロンナイトライド膜(BN)を含む膜のうち任意の他
の膜を選択しても本発明が追求する目的を達成できる。
従って、本発明ではセリア系(Ceria base)のスラリを使
用するため第１研磨阻止層１０４としてポリシリコン膜
を使用し、第２研磨阻止層１０２として窒化膜を使用す
る。反対に第１研磨阻止層１０４として窒化膜(SiN)を
使用し、第２研磨阻止層１０２としてボロンナイトライ
ド膜(BN)を使用した場合にはシリカ系のスラリを使用す
ることが適している。
する場合＞図３乃至図６は、本発明の第１実施形態に係
る二重研磨阻止層を用いた化学機械的研磨方法を説明す
るために示す断面図である。図３を参照すれば、メモリ
セルのような個別素子が形成されるパターン領域と、フ
ィールド酸化膜が比較的広い領域に形成されるフィール
ド領域がある半導体基板１００に通常の方法で窒化膜(S
iN)を材質とする第２研磨阻止層１０２とポリシリコン
を材質とする第１研磨阻止層１０４を順次に積層する。
この時前記第１及び第２研磨阻止層１０４、１０２の厚
さは１００〜１００００Åの範囲内で調節ができ、本実
施形態では約１５００Åの厚さで形成する。また、この
第１及び第２研磨阻止層はポリシリコン、窒化膜(SiN)
及びボロンナイトライド膜(BN)を含む膜のうち任意の他
の膜を選択しても本発明が追求する目的を達成できる。
従って、本発明ではセリア系(Ceria base)のスラリを使
用するため第１研磨阻止層１０４としてポリシリコン膜
を使用し、第２研磨阻止層１０２として窒化膜を使用す
る。反対に第１研磨阻止層１０４として窒化膜(SiN)を
使用し、第２研磨阻止層１０２としてボロンナイトライ
ド膜(BN)を使用した場合にはシリカ系のスラリを使用す
ることが適している。
【００１５】次いで、前記二重層研磨阻止層をパターニ
ングして半導体基板１００にトレンチを形成した後、前
記二重層研磨阻止層のパターンが形成された半導体基板
１００の全面に素子分離膜用絶縁膜１０６を半導体基板
１００の表面が十分に覆えるように積層する。このよう
な素子分離膜用絶縁膜１０６としてはUSG(Undoped Sili
cate Glass)、PSG(Prosphoro、Silicate Glass)、BSG(B
oron Silicate Glass)、BPSG(Boron Phosphorus Silica
te Glass)、HDP(High Density Plasma)を用いた酸化
膜、TEOS及び流動性酸化膜(Fox)中選択された一つの膜
を用いる。ここではUSGを使用する。この時前記素子分
離膜用絶縁膜１０６の選択において、素子分離膜用絶縁
膜１０６は前記第１研磨阻止層１０４及び第２研磨阻止
層１０２より研磨比が大きい膜質であるべきで、食刻率
においては前記第１研磨阻止層１０４より５倍以上食刻
率が低い物質を選択することが適している。また、前記
第１研磨阻止層の食刻比/第２研磨阻止層の食刻比が５
より大きい膜質を選択することが適している。
ングして半導体基板１００にトレンチを形成した後、前
記二重層研磨阻止層のパターンが形成された半導体基板
１００の全面に素子分離膜用絶縁膜１０６を半導体基板
１００の表面が十分に覆えるように積層する。このよう
な素子分離膜用絶縁膜１０６としてはUSG(Undoped Sili
cate Glass)、PSG(Prosphoro、Silicate Glass)、BSG(B
oron Silicate Glass)、BPSG(Boron Phosphorus Silica
te Glass)、HDP(High Density Plasma)を用いた酸化
膜、TEOS及び流動性酸化膜(Fox)中選択された一つの膜
を用いる。ここではUSGを使用する。この時前記素子分
離膜用絶縁膜１０６の選択において、素子分離膜用絶縁
膜１０６は前記第１研磨阻止層１０４及び第２研磨阻止
層１０２より研磨比が大きい膜質であるべきで、食刻率
においては前記第１研磨阻止層１０４より５倍以上食刻
率が低い物質を選択することが適している。また、前記
第１研磨阻止層の食刻比/第２研磨阻止層の食刻比が５
より大きい膜質を選択することが適している。
【００１６】図４を参照すれば、一般的に用いられるシ
リカ(SiO2)系のスラリよりは高選択比用スラリのセリア
(CeO2)系のスラリを用いて１次化学機械的研磨(CMP)工
程を実施する。この時、素子分離膜用絶縁膜１０６の研
磨比がより高いため第１研磨阻止層１０４により研磨が
中断される。この時、第１研磨阻止層１０４として窒化
膜を使用し第２研磨阻止層１０２としてボロンナイトラ
イド膜(BN)を使用した場合には、シリカ系のスラリを使
用することが適している。しかし素子分離膜が比較的広
く形成されるフィールド領域では表面が皿状に凹むディ
ッシング現象が発生する。
リカ(SiO2)系のスラリよりは高選択比用スラリのセリア
(CeO2)系のスラリを用いて１次化学機械的研磨(CMP)工
程を実施する。この時、素子分離膜用絶縁膜１０６の研
磨比がより高いため第１研磨阻止層１０４により研磨が
中断される。この時、第１研磨阻止層１０４として窒化
膜を使用し第２研磨阻止層１０２としてボロンナイトラ
イド膜(BN)を使用した場合には、シリカ系のスラリを使
用することが適している。しかし素子分離膜が比較的広
く形成されるフィールド領域では表面が皿状に凹むディ
ッシング現象が発生する。
【００１７】図５を参照すれば、前記１次化学機械的研
磨(CMP)が終わった結果物に対して湿式食刻を実施して
第１研磨阻止層１０４を除去する。このような湿式食刻
は第１研磨阻止層１０４の食刻比が前記素子分離膜用絶
縁膜１０６及び第２研磨阻止層１０２の食刻比より５倍
以上大きい性質を用いて実施する。従って、本発明の場
合はHNO3とHFとCH3COOHの混合物を食刻液に用いて約３
０分間湿式食刻を実施すれば第１研磨阻止層１０４をき
れいに除去できる。本発明の望ましい実施形態では第１
研磨阻止層１０４を湿式食刻方法で除去したが、これは
乾式食刻で除去できることは勿論である。
磨(CMP)が終わった結果物に対して湿式食刻を実施して
第１研磨阻止層１０４を除去する。このような湿式食刻
は第１研磨阻止層１０４の食刻比が前記素子分離膜用絶
縁膜１０６及び第２研磨阻止層１０２の食刻比より５倍
以上大きい性質を用いて実施する。従って、本発明の場
合はHNO3とHFとCH3COOHの混合物を食刻液に用いて約３
０分間湿式食刻を実施すれば第１研磨阻止層１０４をき
れいに除去できる。本発明の望ましい実施形態では第１
研磨阻止層１０４を湿式食刻方法で除去したが、これは
乾式食刻で除去できることは勿論である。
【００１８】図６を参照すれば、前記湿式食刻が実施さ
れた半導体基板の表面に高選択比用スラリであるセリア
(CeO2)系のスラリを使用して２次化学機械的研磨(CMP)
工程を実施する。ここで、ポリシリコンを材質とする第
２研磨阻止層１０２が容易に研磨されなく、低く突出さ
れた柱状の素子分離膜用絶縁膜１０６'が容易に除去さ
れうるスラリを使用して２次化学機械的研磨(CMP)工程
を実施した。このとき、２次化学機械的研磨(CMP)工程
で除去する素子分離膜用絶縁膜１０６'の厚さは非常に
薄いためディッシング現象がフィールド領域で発生しな
い。そして素子分離膜１０８の形成が終わった後にもパ
ターン領域及びフィールド領域の隣接部で既存のトレン
チ素子分離工程に比べて研磨阻止層の厚さ変移があまり
発生しない改善されたトレンチ素子分離工程を実現でき
る。
れた半導体基板の表面に高選択比用スラリであるセリア
(CeO2)系のスラリを使用して２次化学機械的研磨(CMP)
工程を実施する。ここで、ポリシリコンを材質とする第
２研磨阻止層１０２が容易に研磨されなく、低く突出さ
れた柱状の素子分離膜用絶縁膜１０６'が容易に除去さ
れうるスラリを使用して２次化学機械的研磨(CMP)工程
を実施した。このとき、２次化学機械的研磨(CMP)工程
で除去する素子分離膜用絶縁膜１０６'の厚さは非常に
薄いためディッシング現象がフィールド領域で発生しな
い。そして素子分離膜１０８の形成が終わった後にもパ
ターン領域及びフィールド領域の隣接部で既存のトレン
チ素子分離工程に比べて研磨阻止層の厚さ変移があまり
発生しない改善されたトレンチ素子分離工程を実現でき
る。
【００１９】＜第２実施形態; 二重層研磨阻止層と食刻
阻止層を共に使用する場合＞前記第１実施形態では二重
層よりなる研磨阻止層の材質を相異なる物質にすること
によって第１研磨阻止層を除去したが、本第２実施形態
ではこれを同一物質とするため第１研磨阻止層２０４と
第２研磨阻止層２０２との間に食刻阻止層２１０をさら
に介在して第１研磨阻止層を除去する。ここで、第１実
施形態と重複される部分は説明を省略する。また、理解
を容易にするために参照符号は前記第１実施形態と相互
対応するように付した。
阻止層を共に使用する場合＞前記第１実施形態では二重
層よりなる研磨阻止層の材質を相異なる物質にすること
によって第１研磨阻止層を除去したが、本第２実施形態
ではこれを同一物質とするため第１研磨阻止層２０４と
第２研磨阻止層２０２との間に食刻阻止層２１０をさら
に介在して第１研磨阻止層を除去する。ここで、第１実
施形態と重複される部分は説明を省略する。また、理解
を容易にするために参照符号は前記第１実施形態と相互
対応するように付した。
【００２０】図７乃至図１０は、本発明の第２実施形態
に係る二重研磨阻止層を用いた化学機械的研磨方法を説
明するために示す断面図である。図７を参照すれば、半
導体基板２００に第２研磨阻止層２０２、食刻阻止層２
１０及び第１研磨阻止層２０４を順次に積層する。ここ
で前記食刻阻止層２１０の材質としてはUSG、PSG、BS
G、BPSG、HDPを用いた酸化膜、TEOS及び流動性酸化膜(F
ox)よりなる絶縁膜群から選択された一つの膜、例えばU
SGを使用し、膜質の厚さは１００〜１００００Å間で調
節するが、本実施形態では１５００〜２０００Åの厚さ
で形成する。次いで、パターニングを実施してトレンチ
を形成し、上部に素子分離膜用絶縁膜２０６を厚く積層
する。
に係る二重研磨阻止層を用いた化学機械的研磨方法を説
明するために示す断面図である。図７を参照すれば、半
導体基板２００に第２研磨阻止層２０２、食刻阻止層２
１０及び第１研磨阻止層２０４を順次に積層する。ここ
で前記食刻阻止層２１０の材質としてはUSG、PSG、BS
G、BPSG、HDPを用いた酸化膜、TEOS及び流動性酸化膜(F
ox)よりなる絶縁膜群から選択された一つの膜、例えばU
SGを使用し、膜質の厚さは１００〜１００００Å間で調
節するが、本実施形態では１５００〜２０００Åの厚さ
で形成する。次いで、パターニングを実施してトレンチ
を形成し、上部に素子分離膜用絶縁膜２０６を厚く積層
する。
【００２１】図８を参照すれば、研磨選択比を用いて１
次化学機械的研磨(CMP)工程を実施する。この時第１研
磨阻止層２０４がパターン領域では研磨阻止層の役割を
するが、フィールド領域では既存の工程と同じようにデ
ィッシング現象が発生する。
次化学機械的研磨(CMP)工程を実施する。この時第１研
磨阻止層２０４がパターン領域では研磨阻止層の役割を
するが、フィールド領域では既存の工程と同じようにデ
ィッシング現象が発生する。
【００２２】図９を参照すれば、前記食刻阻止層２１０
及び素子分離膜用絶縁膜２０６'対第１研磨阻止層２０
４が有する食刻選択比を用いて第１研磨阻止層２０４を
除去する。この時、第１及び第２研磨阻止層２０４、２
０２として窒化膜を使用した場合、燐酸(H3PO4)を用い
た湿式食刻を３０分間実施する。
及び素子分離膜用絶縁膜２０６'対第１研磨阻止層２０
４が有する食刻選択比を用いて第１研磨阻止層２０４を
除去する。この時、第１及び第２研磨阻止層２０４、２
０２として窒化膜を使用した場合、燐酸(H3PO4)を用い
た湿式食刻を３０分間実施する。
【００２３】図１０を参照すれば、前記第１研磨阻止層
が除去された半導体基板に２次化学機械的研磨(CMP)工
程を実施して素子分離膜用絶縁膜２０６'の表面と食刻
阻止層２１０を除去して素子分離膜２０８を形成する。
この時にもフィールド領域でディッシングの発生が抑制
され、フィールド領域とパターン領域の隣接部で研磨阻
止層の厚さ変移が減る。
が除去された半導体基板に２次化学機械的研磨(CMP)工
程を実施して素子分離膜用絶縁膜２０６'の表面と食刻
阻止層２１０を除去して素子分離膜２０８を形成する。
この時にもフィールド領域でディッシングの発生が抑制
され、フィールド領域とパターン領域の隣接部で研磨阻
止層の厚さ変移が減る。
【００２４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、第１に、フィールド酸化膜が形成されるフィール
ド領域でディッシング現象が発生することを抑制でき
る。第２に、フィールド領域とパターン領域の隣接部で
研磨阻止層の厚さ変移を減らして半導体素子の遂行能力
を改善できる。
れば、第１に、フィールド酸化膜が形成されるフィール
ド領域でディッシング現象が発生することを抑制でき
る。第２に、フィールド領域とパターン領域の隣接部で
研磨阻止層の厚さ変移を減らして半導体素子の遂行能力
を改善できる。
【図１】従来の技術に係る化学機械的研磨方法及びその
問題点を説明するために示す断面図である。
問題点を説明するために示す断面図である。
【図２】従来の技術に係る化学機械的研磨方法及びその
問題点を説明するために示す断面図である。
問題点を説明するために示す断面図である。
【図３】本発明の第１実施形態に係る二重研磨阻止層を
用いた化学機械的研磨方法を説明するために示す断面図
である。
用いた化学機械的研磨方法を説明するために示す断面図
である。
【図４】本発明の第１実施形態に係る二重研磨阻止層を
用いた化学機械的研磨方法を説明するために示す断面図
である。
用いた化学機械的研磨方法を説明するために示す断面図
である。
【図５】本発明の第１実施形態に係る二重研磨阻止層を
用いた化学機械的研磨方法を説明するために示す断面図
である。
用いた化学機械的研磨方法を説明するために示す断面図
である。
【図６】本発明の第１実施形態に係る二重研磨阻止層を
用いた化学機械的研磨方法を説明するために示す断面図
である。
用いた化学機械的研磨方法を説明するために示す断面図
である。
【図７】本発明の第２実施形態に係る二重研磨阻止層を
用いた化学機械的研磨方法を説明するために示す断面図
である。
用いた化学機械的研磨方法を説明するために示す断面図
である。
【図８】本発明の第２実施形態に係る二重研磨阻止層を
用いた化学機械的研磨方法を説明するために示す断面図
である。
用いた化学機械的研磨方法を説明するために示す断面図
である。
【図９】本発明の第２実施形態に係る二重研磨阻止層を
用いた化学機械的研磨方法を説明するために示す断面図
である。
用いた化学機械的研磨方法を説明するために示す断面図
である。
【図１０】本発明の第２実施形態に係る二重研磨阻止層
を用いた化学機械的研磨方法を説明するために示す断面
図である。
を用いた化学機械的研磨方法を説明するために示す断面
図である。
１００ 半導体基板 １０２ 第２研磨阻止層 １０４ 第１研磨阻止層 １０６' 素子分離膜用絶縁膜
Claims (20)
- 【請求項１】 半導体基板に第１及び第２研磨阻止層を
二重層に順次に積層する第１工程と、 前記第１及び第２研磨阻止層をパターニングして前記第
２研磨阻止層下部の半導体基板を食刻することによって
トレンチを形成する第２工程と、 前記トレンチが形成された半導体基板を十分に覆える素
子分離膜用絶縁膜を積層する第３工程と、 前記二重層の研磨阻止層のうち上部の第１研磨阻止層を
研磨阻止層として用いて１次化学機械的研磨(CMP)を実
施する第４工程と、 前記第１研磨阻止層を除去する第５工程と、 前記第１研磨阻止層の下部の第２研磨阻止層を研磨阻止
層として用いて２次化学機械的研磨(CMP)工程を実施す
る第６工程とを具備することを特徴とする二重研磨阻止
層を用いた化学機械的研磨方法。 - 【請求項２】 前記第１及び第２研磨阻止層は材質が相
異なる物質で形成されたことを特徴とする請求項１に記
載の二重研磨阻止層を用いた化学機械的研磨方法。 - 【請求項３】 前記第１研磨阻止層はポリシリコン、窒
化膜(SiN)及びボロンナイトライド膜(BN)よりなる絶縁
膜群から選択された少なくとも一つの膜であることを特
徴とする請求項２に記載の二重研磨阻止層を用いた化学
機械的研磨方法。 - 【請求項４】 前記第２研磨阻止層はポリシリコン、窒
化膜(SiN)及びボロンナイトライド膜(BN)よりなる絶縁
膜群から選択された少なくとも一つの膜であることを特
徴とする請求項２に記載の二重研磨阻止層を用いた化学
機械的研磨方法。 - 【請求項５】 前記第１及び第２研磨阻止層は厚さを各
々１００〜１００００Åの範囲に形成することを特徴と
する請求項１に記載の二重研磨阻止層を用いた化学機械
的研磨方法。 - 【請求項６】 前記素子分離膜用絶縁膜はUSG、PSG、BS
G、BPSG、HDPを用いた酸化膜、TEOS及び流動性酸化膜(F
ox)よりなる絶縁膜群から選択された一つの膜であるこ
とを特徴とする請求項１に記載の二重研磨阻止層を用い
た化学機械的研磨方法。 - 【請求項７】 前記素子分離膜用絶縁膜研磨比/第１研
磨阻止層の研磨比を１より大きくすることを特徴とする
請求項１に記載の二重研磨阻止層を用いた化学機械的研
磨方法。 - 【請求項８】 前記第１研磨阻止層の食刻比/素子分離
膜用絶縁膜の食刻比を５より大きくすることを特徴とす
る請求項１に記載の二重研磨阻止層を用いた化学機械的
研磨方法。 - 【請求項９】 前記第１研磨阻止層の食刻比/第２研磨
阻止層の食刻比を５より大きくすることを特徴とする請
求項１に記載の二重研磨阻止層を用いた化学機械的研磨
方法。 - 【請求項１０】 前記素子分離膜用絶縁膜の研磨比/第
２研磨阻止層の研磨比を１より大きくすることを特徴と
する請求項１に記載の二重研磨阻止層を用いた化学機械
的研磨方法。 - 【請求項１１】 半導体基板に第２研磨阻止層、食刻阻
止層及び第１研磨阻止層を順次に積層する第１工程と、 前記第２研磨阻止層、食刻阻止層及び第１研磨阻止層を
パターニングして前記第２研磨阻止層の下部の半導体基
板を食刻することによってトレンチを形成する第２工程
と、 前記結果物の全面に半導体基板を十分に覆える素子分離
膜用絶縁膜を積層する第３工程と、 前記第１研磨阻止層を研磨阻止層として用いて前記絶縁
膜に対する１次化学機械的研磨(CMP)を実施する第４工
程と、 前記食刻阻止層を食刻阻止層として用いて前記第１研磨
阻止層を除去する第５工程と、 前記第２研磨阻止層を研磨阻止層として用いて前記素子
分離膜用絶縁膜及び食刻阻止層に対する２次化学機械的
研磨(CMP)工程を実施する第６工程とを具備することを
特徴とする二重研磨阻止層を用いた化学機械的研磨方
法。 - 【請求項１２】 前記第１及び第２研磨阻止層は材質が
同じ物質で形成されたことを特徴とする請求項１１に記
載の二重研磨阻止層を用いた化学機械的研磨方法。 - 【請求項１３】 前記第１及び第２研磨阻止層はポリシ
リコン、窒化膜(SiN)及びボロンナイトライド膜(BN)よ
りなる絶縁膜群から選択された少なくとも一つの膜であ
ることを特徴とする請求項１２に記載の二重研磨阻止層
を用いた化学機械的研磨方法。 - 【請求項１４】 前記第１及び第２研磨阻止層は厚さを
各々１００〜１００００Åの範囲に形成することを特徴
とする請求項１１に記載の二重研磨阻止層を用いた化学
機械的研磨方法。 - 【請求項１５】 前記食刻阻止層はUSG、PSG、BSG、BPS
G、HDPを用いた酸化膜、TEOS及び流動性酸化膜(Fox)よ
りなる絶縁膜群から選択された一つの膜であることを特
徴とする請求項１１に記載の二重研磨阻止層を用いた化
学機械的研磨方法。 - 【請求項１６】 前記素子分離膜用絶縁膜はUSG、PSG、
BSG、BPSG、HDPを用いた酸化膜、TEOS及び流動性酸化膜
(Fox)よりなる絶縁膜群から選択された一つの膜である
ことを特徴とする請求項１１に記載の二重研磨阻止層を
用いた化学機械的研磨方法。 - 【請求項１７】 前記素子分離膜用絶縁膜研磨比/第１
研磨阻止層の研磨比を１より大きくすることを特徴とす
る請求項１１に記載の二重研磨阻止層を用いた化学機械
的研磨方法。 - 【請求項１８】 前記第１研磨阻止層の食刻比/素子分
離膜用絶縁膜の食刻比を５より大きくすることを特徴と
する請求項１１に記載の二重研磨阻止層を用いた化学機
械的研磨方法。 - 【請求項１９】 前記第１研磨阻止層の食刻比/食刻阻
止層の食刻比を５より大きくすることを特徴とする請求
項１１に記載の二重研磨阻止層を用いた化学機械的研磨
方法。 - 【請求項２０】 前記素子分離膜用絶縁膜および食刻阻
止層の研磨比/第２研磨阻止層の研磨比を１より大きく
することを特徴とする請求項１１に記載の二重研磨阻止
層を用いた化学機械的研磨方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999P-9183 | 1999-03-18 | ||
| KR1019990009183A KR100343136B1 (ko) | 1999-03-18 | 1999-03-18 | 이중 연마저지층을 이용한 화학기계적 연마방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315669A true JP2000315669A (ja) | 2000-11-14 |
| JP3815943B2 JP3815943B2 (ja) | 2006-08-30 |
Family
ID=19576937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078955A Expired - Fee Related JP3815943B2 (ja) | 1999-03-18 | 2000-03-21 | 二重研磨阻止層を用いた化学機械的研磨方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6248667B1 (ja) |
| JP (1) | JP3815943B2 (ja) |
| KR (1) | KR100343136B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476037B1 (ko) * | 2002-12-11 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리배선 형성방법 |
| JP2016129221A (ja) * | 2014-12-01 | 2016-07-14 | ザ・ボーイング・カンパニーＴｈｅ Ｂｏｅｉｎｇ Ｃｏｍｐａｎｙ | 化学機械研磨加工の間のインシトゥエッチングによる欠陥の除去 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420240B1 (en) * | 2000-06-01 | 2002-07-16 | Advanced Micro Devices, Inc. | Method for reducing the step height of shallow trench isolation structures |
| US6730619B2 (en) * | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
| KR100340207B1 (ko) * | 2000-06-15 | 2002-06-12 | 윤종용 | 절연막 및 그의 제조 방법 |
| US6723655B2 (en) | 2001-06-29 | 2004-04-20 | Hynix Semiconductor Inc. | Methods for fabricating a semiconductor device |
| US6613649B2 (en) | 2001-12-05 | 2003-09-02 | Chartered Semiconductor Manufacturing Ltd | Method for buffer STI scheme with a hard mask layer as an oxidation barrier |
| US7052969B1 (en) * | 2002-07-03 | 2006-05-30 | Advanced Micro Devices, Inc. | Method for semiconductor wafer planarization by isolation material growth |
| US7910218B2 (en) | 2003-10-22 | 2011-03-22 | Applied Materials, Inc. | Cleaning and refurbishing chamber components having metal coatings |
| US7307013B2 (en) * | 2004-06-30 | 2007-12-11 | Sandisk 3D Llc | Nonselective unpatterned etchback to expose buried patterned features |
| US7670436B2 (en) | 2004-11-03 | 2010-03-02 | Applied Materials, Inc. | Support ring assembly |
| US7402520B2 (en) * | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
| US7166506B2 (en) * | 2004-12-17 | 2007-01-23 | Intel Corporation | Poly open polish process |
| US7659206B2 (en) * | 2005-01-18 | 2010-02-09 | Applied Materials, Inc. | Removal of silicon oxycarbide from substrates |
| US7208325B2 (en) * | 2005-01-18 | 2007-04-24 | Applied Materials, Inc. | Refreshing wafers having low-k dielectric materials |
| US8617672B2 (en) | 2005-07-13 | 2013-12-31 | Applied Materials, Inc. | Localized surface annealing of components for substrate processing chambers |
| US7393789B2 (en) * | 2005-09-01 | 2008-07-01 | Micron Technology, Inc. | Protective coating for planarization |
| US7762114B2 (en) | 2005-09-09 | 2010-07-27 | Applied Materials, Inc. | Flow-formed chamber component having a textured surface |
| US9127362B2 (en) | 2005-10-31 | 2015-09-08 | Applied Materials, Inc. | Process kit and target for substrate processing chamber |
| US20070113783A1 (en) * | 2005-11-19 | 2007-05-24 | Applied Materials, Inc. | Band shield for substrate processing chamber |
| US8647484B2 (en) * | 2005-11-25 | 2014-02-11 | Applied Materials, Inc. | Target for sputtering chamber |
| US20070283884A1 (en) * | 2006-05-30 | 2007-12-13 | Applied Materials, Inc. | Ring assembly for substrate processing chamber |
| KR100832106B1 (ko) * | 2006-12-05 | 2008-05-27 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US7981262B2 (en) | 2007-01-29 | 2011-07-19 | Applied Materials, Inc. | Process kit for substrate processing chamber |
| US8083963B2 (en) * | 2007-02-08 | 2011-12-27 | Applied Materials, Inc. | Removal of process residues on the backside of a substrate |
| JP2008210909A (ja) * | 2007-02-26 | 2008-09-11 | Toshiba Corp | 半導体装置の製造方法 |
| US7629247B2 (en) * | 2007-04-12 | 2009-12-08 | Sandisk 3D Llc | Method of fabricating a self-aligning damascene memory structure |
| US7942969B2 (en) | 2007-05-30 | 2011-05-17 | Applied Materials, Inc. | Substrate cleaning chamber and components |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| KR20150138479A (ko) | 2014-05-29 | 2015-12-10 | 삼성전자주식회사 | 발광 소자 패키지의 제조 방법 |
| CN110120342A (zh) * | 2019-05-10 | 2019-08-13 | 珠海格力电器股份有限公司 | 半导体工艺、半导体器件的制作方法和半导体器件 |
| KR20210006538A (ko) | 2019-07-08 | 2021-01-19 | 삼성전자주식회사 | 반도체 발광소자 제조방법 |
| CN110867377B (zh) * | 2019-11-25 | 2023-09-19 | 上海华力集成电路制造有限公司 | 虚拟栅的平坦化方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0545263B1 (en) * | 1991-11-29 | 2002-06-19 | Sony Corporation | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device |
| US5494857A (en) | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
| US5721172A (en) * | 1996-12-02 | 1998-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers |
| TW322619B (en) * | 1997-04-15 | 1997-12-11 | Winbond Electronics Corp | The method for forming trench isolation |
| US5728621A (en) * | 1997-04-28 | 1998-03-17 | Chartered Semiconductor Manufacturing Pte Ltd | Method for shallow trench isolation |
| US5923993A (en) * | 1997-12-17 | 1999-07-13 | Advanced Micro Devices | Method for fabricating dishing free shallow isolation trenches |
| US6057207A (en) * | 1998-03-25 | 2000-05-02 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation process using chemical-mechanical polish with self-aligned nitride mask on HDP-oxide |
| WO2000002235A1 (en) * | 1998-07-06 | 2000-01-13 | Strasbaugh | Method of planarizing integrated circuits |
| US6146975A (en) * | 1998-07-10 | 2000-11-14 | Lucent Technologies Inc. | Shallow trench isolation |
-
1999
- 1999-03-18 KR KR1019990009183A patent/KR100343136B1/ko not_active IP Right Cessation
-
2000
- 2000-03-17 US US09/527,458 patent/US6248667B1/en not_active Expired - Fee Related
- 2000-03-21 JP JP2000078955A patent/JP3815943B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476037B1 (ko) * | 2002-12-11 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리배선 형성방법 |
| JP2016129221A (ja) * | 2014-12-01 | 2016-07-14 | ザ・ボーイング・カンパニーＴｈｅ Ｂｏｅｉｎｇ Ｃｏｍｐａｎｙ | 化学機械研磨加工の間のインシトゥエッチングによる欠陥の除去 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6248667B1 (en) | 2001-06-19 |
| KR20000060667A (ko) | 2000-10-16 |
| JP3815943B2 (ja) | 2006-08-30 |
| KR100343136B1 (ko) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3815943B2 (ja) | 二重研磨阻止層を用いた化学機械的研磨方法 | |
| US6756654B2 (en) | Structure of trench isolation and a method of forming the same | |
| JPH07245306A (ja) | 半導体装置における膜平坦化方法 | |
| JP2000299380A (ja) | 半導体素子のコンタクト形成方法 | |
| US20140038414A1 (en) | Process of planarizing a wafer with a large step height and/or surface area features | |
| US6268281B1 (en) | Method to form self-aligned contacts with polysilicon plugs | |
| WO1999046081A1 (en) | Multi-step chemical mechanical polishing process and device | |
| US6723655B2 (en) | Methods for fabricating a semiconductor device | |
| US6479399B2 (en) | Method of forming interlevel dielectric layer of semiconductor device | |
| JP4064732B2 (ja) | 半導体装置 | |
| CN102130036B (zh) | 浅沟槽隔离结构制作方法 | |
| US7736972B2 (en) | Method for forming storage electrode of semiconductor memory device | |
| JP2004056130A (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| JP2004165434A (ja) | 半導体装置の製造方法 | |
| CN104716035A (zh) | 化学机械抛光的方法 | |
| US7507657B2 (en) | Method for fabricating storage node contact in semiconductor device | |
| KR20020005992A (ko) | 반도체장치의 제조방법 | |
| KR100296688B1 (ko) | 반도체소자의평탄화방법 | |
| KR100710804B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR20070056672A (ko) | 반도체 소자의 층간 절연막 패턴 형성 방법 | |
| WO2006085423A1 (ja) | Ｃｍｐ研磨方法、ｃｍｐ研磨装置、ｓｔｉ構造を有する積層基板の製造方法、及び半導体デバイスの製造方法 | |
| KR20090063848A (ko) | 반도체 소자 분리 구조 및 이의 형성 방법 | |
| JPH1070098A (ja) | 平坦化方法 | |
| KR20020030901A (ko) | 트렌치 소자분리 구조 및 그의 제조 방법 | |
| KR20070059723A (ko) | 반도체 소자의 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |