JP2000277702A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2000277702A JP2000277702A JP11081329A JP8132999A JP2000277702A JP 2000277702 A JP2000277702 A JP 2000277702A JP 11081329 A JP11081329 A JP 11081329A JP 8132999 A JP8132999 A JP 8132999A JP 2000277702 A JP2000277702 A JP 2000277702A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- integrated circuit
- semiconductor integrated
- input
- surge voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】入力保護回路に基づく寄生トランジスタが生じ
ないようにした半導体集積回路装置を提供する。 【解決手段】入力端子１に入力された正のサージ電圧を
電源ラインに逃がす第１の一方向性導電素子と、入力端
子１に入力された負のサージ電圧をグランドラインに逃
がす第２の一方向性導電素子と、受光素子とをＮ型の半
導体基板に形成して成る半導体集積回路装置において、
第１の一方向性導電素子をＮチャンネルＭＯＳトランジ
スタ１２で構成している。
ないようにした半導体集積回路装置を提供する。 【解決手段】入力端子１に入力された正のサージ電圧を
電源ラインに逃がす第１の一方向性導電素子と、入力端
子１に入力された負のサージ電圧をグランドラインに逃
がす第２の一方向性導電素子と、受光素子とをＮ型の半
導体基板に形成して成る半導体集積回路装置において、
第１の一方向性導電素子をＮチャンネルＭＯＳトランジ
スタ１２で構成している。
Description
【０００１】
【発明の属する技術分野】本発明は受光素子を含む半導
体集積回路装置に関するものであり、特にその入力保護
回路に関する。
体集積回路装置に関するものであり、特にその入力保護
回路に関する。
【０００２】
【従来の技術】図３は従来の入力保護回路を示してお
り、Ｐ１は入力端子１を通して入力された正のサージ電
圧を電源ライン３へ逃がす第１ダイオードであり、Ｐ２
は同じく負のサージ電圧をグランドへ逃がす第２ダイオ
ードである。２は第１、第２ダイオードＰ１、Ｐ２によ
りサージ電圧から保護される内部回路である。
り、Ｐ１は入力端子１を通して入力された正のサージ電
圧を電源ライン３へ逃がす第１ダイオードであり、Ｐ２
は同じく負のサージ電圧をグランドへ逃がす第２ダイオ
ードである。２は第１、第２ダイオードＰ１、Ｐ２によ
りサージ電圧から保護される内部回路である。
【０００３】ところで、図４に示すようにＮ型半導体基
板４に例えばフォトトランジスタ６等の受光素子が形成
されている近くに、基板４と共にダイオードＰ１を形成
するＰ型領域５が形成されると、フォトトランジスタ６
のベースを形成するＰ型領域７ａ、７ｂのうち特に領域
７ａとの間で寄生のＰＮＰトランジスタ８が形成されて
しまう。
板４に例えばフォトトランジスタ６等の受光素子が形成
されている近くに、基板４と共にダイオードＰ１を形成
するＰ型領域５が形成されると、フォトトランジスタ６
のベースを形成するＰ型領域７ａ、７ｂのうち特に領域
７ａとの間で寄生のＰＮＰトランジスタ８が形成されて
しまう。
【０００４】
【発明が解決しようとする課題】このような寄生のトラ
ンジスタ８が存在すると、次のような問題が生じる。即
ち、図３の入力端子１に回路２で使用されるパルス９
｛図５（イ）参照｝が入力されるが、パルス９に図５
（ロ）に示すようなオーバーシュート１０やアンダーシ
ュート１１が生じていると、オーバーシュート１０の部
分で寄生トランジスタ８がＯＮしてフォトトランジスタ
６に電流が流れてしまうことがある。このようになる
と、フォトトランジスタ６の出力が変化してしまい、光
電出力を正確に取り出すことができなくなる。
ンジスタ８が存在すると、次のような問題が生じる。即
ち、図３の入力端子１に回路２で使用されるパルス９
｛図５（イ）参照｝が入力されるが、パルス９に図５
（ロ）に示すようなオーバーシュート１０やアンダーシ
ュート１１が生じていると、オーバーシュート１０の部
分で寄生トランジスタ８がＯＮしてフォトトランジスタ
６に電流が流れてしまうことがある。このようになる
と、フォトトランジスタ６の出力が変化してしまい、光
電出力を正確に取り出すことができなくなる。
【０００５】本発明は入力保護回路からフォトトランジ
スタにつながる寄生トランジスタが生じないようにした
半導体集積回路装置を提供することを目的とする。
スタにつながる寄生トランジスタが生じないようにした
半導体集積回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、入力端子に入力された正のサージ電圧を
電源ラインに逃がす第１の一方向性導電素子と、前記入
力端子に入力された負のサージ電圧をグランドラインに
逃がす第２の一方向性導電素子と、受光素子とをＮ型の
半導体基板に形成して成る半導体集積回路装置におい
て、前記第１の一方向性導電素子をＮチャンネルＭＯＳ
トランジスタで構成している。
め本発明では、入力端子に入力された正のサージ電圧を
電源ラインに逃がす第１の一方向性導電素子と、前記入
力端子に入力された負のサージ電圧をグランドラインに
逃がす第２の一方向性導電素子と、受光素子とをＮ型の
半導体基板に形成して成る半導体集積回路装置におい
て、前記第１の一方向性導電素子をＮチャンネルＭＯＳ
トランジスタで構成している。
【０００７】このような構成によると、入力保護回路か
らフォトダイオードにつながる寄生のトランジスタが形
成されることはないので、受光素子が影響を受けない。
らフォトダイオードにつながる寄生のトランジスタが形
成されることはないので、受光素子が影響を受けない。
【０００８】
【発明の実施の形態】以下本発明の実施形態を図面を参
照して説明する。図１に示すように、半導体集積回路装
置は、入力端子１と電源ライン３との間に挿入される一
方向性導電素子としてＮチャンネルＭＯＳトランジスタ
１２を用いる。尚、入力端子１とグランド間に挿入され
る一方向性導電素子は従来通りダイオードＰ２で構成す
る。
照して説明する。図１に示すように、半導体集積回路装
置は、入力端子１と電源ライン３との間に挿入される一
方向性導電素子としてＮチャンネルＭＯＳトランジスタ
１２を用いる。尚、入力端子１とグランド間に挿入され
る一方向性導電素子は従来通りダイオードＰ２で構成す
る。
【０００９】２は半導体集積回路装置に設けられる回路
であり、この回路にはフォトトランジスタも含まれる。
前記ＮチャンネルＭＯＳトランジスタ１２のソースは電
源ライン３に接続され、ゲートとドレインは入力端子に
接続されている。
であり、この回路にはフォトトランジスタも含まれる。
前記ＮチャンネルＭＯＳトランジスタ１２のソースは電
源ライン３に接続され、ゲートとドレインは入力端子に
接続されている。
【００１０】図２はＮ型基板４に形成される素子のう
ち、前記ＮチャンネルＭＯＳトランジスタ１２とフォト
トランジスタ６のみを示している。１３は基板４内に形
成されたＰウエル層であり、このＰウエル層１３内に２
つのＮ領域１４、１５を形成する。領域１４はＮチャン
ネルＭＯＳトランジスタ１２のソースであり、上述した
ように電源ライン３に接続される。一方、領域１５はド
レインであり、ゲート１６と共に入力端子１へ接続され
る。尚Ｐウエル層１３はグランドへ接続されており、エ
ピタキシャル法により形成しても構わない。
ち、前記ＮチャンネルＭＯＳトランジスタ１２とフォト
トランジスタ６のみを示している。１３は基板４内に形
成されたＰウエル層であり、このＰウエル層１３内に２
つのＮ領域１４、１５を形成する。領域１４はＮチャン
ネルＭＯＳトランジスタ１２のソースであり、上述した
ように電源ライン３に接続される。一方、領域１５はド
レインであり、ゲート１６と共に入力端子１へ接続され
る。尚Ｐウエル層１３はグランドへ接続されており、エ
ピタキシャル法により形成しても構わない。
【００１１】一方、１６と１７はＮＰＮ型のフォトトラ
ンジスタ６のベースを構成するＰ領域であり、１８はエ
ミッタである。尚、ＮＰＮ型のフォトトランジスタ６の
コレクタは基板４が兼ねる。
ンジスタ６のベースを構成するＰ領域であり、１８はエ
ミッタである。尚、ＮＰＮ型のフォトトランジスタ６の
コレクタは基板４が兼ねる。
【００１２】上記構成によると、ＮチャンネルＭＯＳト
ランジスタのソースとドレインはいずれもＮ型であるの
で、従来例（図４）のようにフォトトランジスタにつな
がる寄生のＰＮＰトランジスタを生じることがない。
ランジスタのソースとドレインはいずれもＮ型であるの
で、従来例（図４）のようにフォトトランジスタにつな
がる寄生のＰＮＰトランジスタを生じることがない。
【００１３】
【発明の効果】以上の通り本発明によれば、入力保護回
路に基づくフォトトランジスタにつながる寄生のトラン
ジスタが形成されることはないので、サージ入力によっ
て受光素子が影響を受けることがなく、光電出力が正確
に得られる。
路に基づくフォトトランジスタにつながる寄生のトラン
ジスタが形成されることはないので、サージ入力によっ
て受光素子が影響を受けることがなく、光電出力が正確
に得られる。
【図１】本発明の実施形態に係る半導体集積回路装置の
入力保護回路の構成を示す回路図
入力保護回路の構成を示す回路図
【図２】その半導体集積回路装置の要部の構造図
【図３】従来例の半導体集積回路装置の入力保護回路の
構成を示す回路図
構成を示す回路図
【図４】その半導体集積回路装置の要部の構造図
【図５】半導体集積回路装置に入力される入力信号の波
形を示す図
形を示す図
１ 入力端子 ２ 回路 ３ 電源ライン ４ Ｎ型半導体基板 ６ フォトトランジスタ １２ ＮチャンネルＭＯＳトランジスタ
Claims (1)
- 【請求項１】入力端子に入力された正のサージ電圧を電
源ラインに逃がす第１の一方向性導電素子と、前記入力
端子に入力された負のサージ電圧をグランドラインに逃
がす第２の一方向性導電素子と、受光素子とをＮ型の半
導体基板に形成して成る半導体集積回路装置において、 前記第１の一方向性導電素子をＮチャンネルＭＯＳトラ
ンジスタで構成したことを特徴とする半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11081329A JP2000277702A (ja) | 1999-03-25 | 1999-03-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11081329A JP2000277702A (ja) | 1999-03-25 | 1999-03-25 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277702A true JP2000277702A (ja) | 2000-10-06 |
Family
ID=13743355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11081329A Pending JP2000277702A (ja) | 1999-03-25 | 1999-03-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277702A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008053555A1 (ja) * | 2006-11-02 | 2010-02-25 | 株式会社島津製作所 | 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 |
| JP2017076797A (ja) * | 2015-10-14 | 2017-04-20 | キム，フン | ソーラーセルの機能を持つイメージセンサー |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130554A (ja) * | 1987-11-17 | 1989-05-23 | Fujitsu Ltd | 静電保護回路 |
| JPH0677406A (ja) * | 1992-08-24 | 1994-03-18 | Sony Corp | 保護装置 |
-
1999
- 1999-03-25 JP JP11081329A patent/JP2000277702A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130554A (ja) * | 1987-11-17 | 1989-05-23 | Fujitsu Ltd | 静電保護回路 |
| JPH0677406A (ja) * | 1992-08-24 | 1994-03-18 | Sony Corp | 保護装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008053555A1 (ja) * | 2006-11-02 | 2010-02-25 | 株式会社島津製作所 | 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 |
| JP4692633B2 (ja) * | 2006-11-02 | 2011-06-01 | 株式会社島津製作所 | 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 |
| JP2017076797A (ja) * | 2015-10-14 | 2017-04-20 | キム，フン | ソーラーセルの機能を持つイメージセンサー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2633746B2 (ja) | 半導体装置 | |
| JP2959528B2 (ja) | 保護回路 | |
| US4543593A (en) | Semiconductor protective device | |
| US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
| JP2001308282A (ja) | 半導体装置 | |
| JP2000277702A (ja) | 半導体集積回路装置 | |
| US6084272A (en) | Electrostatic discharge protective circuit for semiconductor device | |
| JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JP2980108B2 (ja) | 集積ｍｏｓパワー・トランジスタを含むコンポーネントのロジック・ウエルの保護 | |
| JPH1079472A (ja) | 半導体集積回路 | |
| JPH04139758A (ja) | 半導体装置およびその製造方法 | |
| US6229185B1 (en) | CMOS integrated circuit for lessening latch-up susceptibility | |
| JP2006156907A (ja) | 半導体集積回路装置 | |
| JPH0770689B2 (ja) | 半導体回路 | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| JPS6050062B2 (ja) | 半導体集積回路装置 | |
| JPS626659B2 (ja) | ||
| JPS60254651A (ja) | Ｃｍｏｓ回路の入力保護回路 | |
| JP3036905B2 (ja) | 相補型ｍｉｓ半導体装置 | |
| JPS6141247Y2 (ja) | ||
| JPS6364358A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH09306999A (ja) | 半導体装置 | |
| JPS61276340A (ja) | 半導体集積回路装置 | |
| JPS63249363A (ja) | 半導体装置 | |
| JPH04267556A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060320 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |