JPWO2008053555A1 - 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 - Google Patents

高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 Download PDF

Info

Publication number
JPWO2008053555A1
JPWO2008053555A1 JP2008541967A JP2008541967A JPWO2008053555A1 JP WO2008053555 A1 JPWO2008053555 A1 JP WO2008053555A1 JP 2008541967 A JP2008541967 A JP 2008541967A JP 2008541967 A JP2008541967 A JP 2008541967A JP WO2008053555 A1 JPWO2008053555 A1 JP WO2008053555A1
Authority
JP
Japan
Prior art keywords
input
circuit
analog signal
resistor
speed analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008541967A
Other languages
English (en)
Other versions
JP4692633B2 (ja
Inventor
栄三 河藤
栄三 河藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Publication of JPWO2008053555A1 publication Critical patent/JPWO2008053555A1/ja
Application granted granted Critical
Publication of JP4692633B2 publication Critical patent/JP4692633B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/26—Mass spectrometers or separator tubes
    • H01J49/34—Dynamic spectrometers
    • H01J49/40—Time-of-flight spectrometers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】高速アナログ信号の入力回路で、ＥＳＤ保護のために挿入される保護素子の容量による入力波形の歪みや遅れを低減して、高速アナログ信号の正しい波形を測定する。【解決手段】高速アナログ信号の入力保護回路において、入力コネクタから入力回路に至る信号経路の途中に抵抗を接続し、前記抵抗より入力コネクタの側の信号経路とグランドとの間にはポリマーＥＳＤ保護素子を接続し、さらに前記抵抗より入力回路の側の信号経路と電源もしくはグランドとの間には半導体ＥＳＤ保護素子を接続し、入力回路の入力抵抗の抵抗値と前記抵抗の抵抗値の和を高速アナログ信号入力の特性インピーダンスと等しくする。【選択図】図４

Description

本発明は、高速アナログ信号を測定する回路で、放電などによる過電圧から入力回路の素子を保護するための回路に関する。特に、トランジェントレコーダと呼ばれるＧＨｚ帯域の信号波形を測定する波形記録回路の入力保護回路に使用される。
一般に、電子回路で取り扱う信号の周波数が高くなるにつれて、高周波特性に優れた入力保護回路の重要性が高まってきている。入力保護回路は、電子回路を取り扱う際に発生する静電気放電（ＥＳＤ）による回路の破壊を防ぐことが目的である。人体に帯電した電荷が、電子回路の入り口である入力回路に向かって、空気中の放電あるいは接触によって流れ込み、入力回路に配置された電子部品に高電圧を発生させて破壊する。あるいは、電子機器を冷却するために空冷ファンなどによって巻き起こされる風によって、絶縁物の表面が帯電し、電圧が上昇することによって放電が生じることもある。
飛行時間型質量分析装置等では、真空中で高電圧を使用する分析部に配設されたイオン検出器から高速のアナログ信号が生成され、同軸ケーブルなどを経由して、波形記録回路に入力される（例えば、特許文献１）。このような装置の真空中で放電が発生すると、高電圧のパルスがアナログ信号の経路に誘起され、波形記録回路に到達する。このような高電圧のパルスから入力回路を保護し、破壊を防ぐためにも、波形記録回路の入り口には入力保護回路が設けられている。
従来の入力保護回路では、図１に示すように、半導体ＥＳＤ保護素子を用いた入力保護回路が用いられる。入力コネクタ１１から入力回路１２に至る信号経路の途中に半導体ＥＳＤ保護素子１３を配置する。高速のアナログ信号を測定する場合、入力回路１２の入り口で、信号経路の特性インピーダンスに等しい抵抗値を持つ入力抵抗１４で終端されている。半導体ＥＳＤ保護素子１３の内部には、高速で低容量のダイオードが用いられており、その一端は信号経路に接続され、もう一端は電源あるいはグランドに接続される。図１の例では、一つのダイオードはクランプ用電源ライン＋ＶＣＬに接続されており、入力コネクタ１１から信号経路に正極性の高電圧パルスが侵入した際には、このダイオードが導通し、高電圧パルスのエネルギーをクランプ用電源ライン＋ＶＣＬに吸収して、高電圧パルスが入力回路１２に到達するのを阻止する。図１の例では、もう一つのダイオードがクランプ用電源ライン−ＶＣＬに接続されており、同様に、負極性の高電圧パルスが入力回路１２に到達するのを阻止する。高電圧パルスによる電流をクランプ用電源ラインに流すために、信号経路の電圧は、クランプ用電源ライン＋ＶＣＬあるいは−ＶＣＬの電圧に、ダイオードの順方向電圧降下を加えた電圧まで上昇するが、入力回路１２を破壊に至らしめる程の高い電圧を生じることはない。また、取り扱うアナログ信号の振幅が小さい場合や、片極性である場合には、半導体ＥＳＤ保護素子１３の接続先の一方または両方を、クランプ電源ラインの代わりにグランドに接続される場合もある。例えば、０〜５Ｖのアナログ信号を扱う場合には、半導体ＥＳＤ保護素子１３の一端は、５Ｖとグランドに接続する。
このように、図１に示した半導体ＥＳＤ保護素子を用いたＥＳＤ保護回路では、信号経路の電圧を一定の電圧範囲に抑えることができ、入力回路１２を保護する機能を充分に満たしている。ところが、取り扱うアナログ信号の周波数帯域が上昇するにつれて、半導体ＥＳＤ保護素子１３の静電容量が、アナログ信号の波形を歪ませたり、アナログ信号を反射させたりする問題が発生するようになってきた。
図２は、立ち上がり２００ｐｓ、立ち下がり２００ｐｓで、ピーク高さ１Vの三角波形状のパルスを特性インピーダンス５０Ωの同軸ケーブル（遅延時間０．５ｎｓ）を通して波形記録回路に入力した場合の、波形の歪と反射をシミュレーションした結果である。入力回路は５０Ωの入力抵抗で終端されるとし、半導体ＥＳＤ保護素子の容量が０ｐＦ、１ｐＦ、２ｐＦ、３ｐＦの場合について計算しており、それぞれ、四角形、菱形、逆三角形、三角形のプロットで表している。図２の下段左側の三角波が同軸ケーブルに送信するパルスの電圧である。上段には、０．５ｎｓ遅れて波形記録回路に到達したパルスによる入力回路の電圧波形が示されている。下段右側には、さらに０．５ｎｓ遅れて同軸ケーブルを送信端まで戻ってきた反射波の波形が示されている。
容量が０ｐＦの場合は、入射した三角波がそのまま入力回路に現れ、反射波は生じない。しかし、半導体ＥＳＤ保護素子の容量が増えるにつれて、三角波の立ち上がり部分で、入力回路の電圧上昇に遅れが生じ、電圧上昇が一定になった後も入力するパルスの電圧より入力回路の電圧が下がっており、その分が反射波として送信端に戻ってくる様子が示されている。入力パルスが波形記録回路に到達すると、半導体ＥＳＤ保護素子の容量を充電するために、入力回路の電圧はすぐには上昇しない。高周波のパルスにとっては、入力が半導体ＥＳＤ保護素子の容量によってショートされた状態であり、反射波が生じる。入力するパルスの電圧と入力回路の電圧との差による電流が半導体ＥＳＤ保護素子の容量を充電し、入力回路の電圧は入力するパルスの電圧に追従するようになる。容量が１ｐＦの場合、この容量を充電するのに必要な電流は１Ｖ×１ｐＦ÷２００ｐｓ＝５ｍＡとなる。これが、５０Ωの入力抵抗と５０Ωの同軸ケーブルから２．５ｍＡずつ供給されるので、入力回路に現れる電圧はパルスの電圧より１２５ｍＶ低下し、同時に振幅−１２５ｍＶの反射波が発生することになる。
パルスのピーク電圧が高くなるほど電圧の低下も大きくなる。また、波形記録回路で実際に測定される波形は、三角波のようにスロープが一定ではないので、パルスの電圧と入力回路に現れる電圧との差は時間とともに変化し、波形の歪みや遅れを生じることになる。
最近では、ＵＳＢやイーサネット（登録商標）などの高速デジタル通信が広く普及してきたため、高周波性能に影響を及ぼさない、低容量のＥＳＤ保護素子が使用されるようになってきている。これらはポリマーＥＳＤ保護素子と呼ばれ、高分子の薄膜が、高電圧が印加された時に絶縁破壊して導通状態となることで、静電気放電のエネルギーをグランドや電源に吸収する。ポリマーＥＳＤ保護素子の容量は、０．１ｐＦ程度まで減らすことができるため、入力パルス波形の歪みや遅れを問題とならないレベルまで低減することが可能になる。ところが、半導体と違い、ポリマーは通常時は絶縁体であるために、絶縁破壊を起こして導通状態に変化させるためには一旦１００Ｖ以上の電圧（トリガ電圧）が印加されなければならない。高周波信号を扱う入力回路は、耐電圧があまり大きくなく、過電圧の印加に対して損傷を受けやすい。このため、ポリマーＥＳＤ保護素子と入力回路の間にさらなる保護素子を必要とする。
図３に、ポリマーＥＳＤ保護素子を用いたＥＳＤ保護回路の一例を示す。入力コネクタ３１から入力回路３２に至る信号経路の途中にポリマーＥＳＤ保護素子３５が接続される。ポリマーＥＳＤ保護素子は通常両極性であるため、グランドとの間に接続される。先に述べたように、ポリマーＥＳＤ保護素子３５と入力回路３２との間には、さらに高インピーダンス素子３６が接続されており、入力回路３２にトリガ電圧が直接印加されることによって入力素子が破壊されるのを防止する。ＵＳＢなどでは信号入力が差動となっているので、高インピーダンス素子３６にコモンモードチョークコイルやフィルタ素子などを使用して、高周波特性を維持しつつ放電のエネルギーに対して高いインピーダンスを得ている。
一方、アナログ信号の場合、差動信号とすることができない場合が多く、高インピーダンス素子３６に抵抗やコイルなどを使用すると、信号ラインのインピーダンスの整合が取れず、信号が反射してしまう。また、測定するアナログ信号の周波数が広帯域であるために、デジタル通信の場合のように、伝送する周波数に合わせた挟帯域のフィルタを使用することができない。
特開２００６−３２２０７号公報
半導体ＥＳＤ保護素子の容量によって入力波形に生じる歪みや遅れは、測定すべき高速アナログ信号の正しい波形を示さなくなる。特に、飛行時間型質量分析装置では、パルスの到着時間で分析試料の質量を測定するので、波形の遅れは質量測定値を狂わせる誤差となり、また波形の歪みによるパルス幅の増加は質量測定の分解能の劣化となり、分析装置の性能を低下させる重要な要因となる。
一方、低容量のポリマーＥＳＤ保護素子は、トリガ電圧が高く、そのままでは広帯域のアナログ信号の保護素子としては使用することができない。
上記課題を解決するために、本願発明においては、入力コネクタから入力回路に至る信号経路の途中に抵抗が接続され、前記抵抗より前記入力コネクタの側の信号経路とグランドとの間にはポリマーＥＳＤ保護素子が接続され、前記抵抗より前記入力回路の側の信号経路と電源もしくはグランドとの間には半導体ＥＳＤ保護素子が接続され、前記入力回路の入力抵抗の抵抗値と前記抵抗の抵抗値の和を高速アナログ信号入力の特性インピーダンスと等しくすることを特徴とする高速アナログ信号の入力保護回路が提供される。
さらに、本願発明による高速アナログ信号の入力保護回路においては、前記抵抗が耐パルス用抵抗あるいは耐サージ用抵抗であることを特徴とする。
本発明に係る高速アナログ信号の入力保護回路によれば、低容量のポリマーＥＳＤ保護素子により、静電気放電のエネルギーのほとんどをグランドに吸収すると同時に、低容量のポリマーＥＳＤ保護素子に生じたトリガ電圧を、抵抗と半導体ＥＳＤ保護素子により電源もしくはグランドにクランプすることによって、入力回路に過電圧を発生させることがない。ただし、抵抗にはトリガ電圧が印加されるため、耐パルス用あるいは耐サージ用の抵抗を用いることで、抵抗自体の損傷を防止する。
また、高速のアナログ信号については、抵抗の抵抗値と入力回路の入力抵抗の抵抗値の和を高速アナログ信号入力の特性インピーダンスと等しくすることによって、インピーダンス整合を実現し、高速アナログ信号の反射を防ぐ。入力抵抗の抵抗値は特性インピーダンスよりも小さな値に設定できるので、半導体ＥＳＤ保護素子の容量による高速アナログ信号の波形の歪みや遅れを、実用上問題のないレベルまで低減することが可能になる。入力抵抗の抵抗値の低下による高速アナログ信号のゲインの低下は、入力回路のゲインを増加することにより補うことができるので、問題にはならない。
半導体ＥＳＤ保護素子を用いた入力保護回路。 半導体ＥＳＤ保護素子による高速パルス波形のひずみと反射の計算例。 ポリマーＥＳＤ保護素子を用いた入力保護回路。 本発明に係る高速アナログ信号の入力保護回路の一例。 本発明に係る入力保護回路による高速パルス波形のひずみと反射の計算例。 本発明に係る高速アナログ信号の入力保護回路の飛行時間型質量分析装置への適用例。
符号の説明
１１...入力コネクタ
１２...入力回路
１３...半導体ＥＳＤ保護素子
１４...入力抵抗
３１...入力コネクタ
３２...入力回路
３４...入力抵抗
３５...ポリマーＥＳＤ保護素子
３６...高インピーダンス素子
４１...入力コネクタ
４２...入力回路
４３...半導体ＥＳＤ保護素子
４４...入力抵抗
４５...ポリマーＥＳＤ保護素子
４７...抵抗
６１...イオン発生器
６２...イオン検出器
６３...入力保護回路
６４...波形記録回路
６５...データ処理装置
６６...制御回路
以下、本発明に係る高速アナログ信号の入力保護回路を図面を参照して詳細に説明する。
図４は、高速アナログ信号の入力保護回路の一例である。入力コネクタ４１から入力回路４２に至るアナログ信号の経路には、抵抗４７が挿入される。この抵抗４７より入力コネクタ４１側の信号経路とグランドとの間には、ポリマーＥＳＤ保護素子４５が接続される。抵抗４７より入力回路４２の側の信号経路と電源ライン+ＶＣＬ及び電源ライン−ＶＣＬとの間には半導体ＥＳＤ保護素子４３が接続される。入力回路４２の入力抵抗４４の抵抗値と抵抗４７の抵抗値の和は、高速アナログ信号入力の特性インピーダンスと等しくする。
ポリマーＥＳＤ保護素子４５は、入力コネクタ４１になるべく近い位置に配置・接続され、短い経路で静電気放電による大電流をグランドに回収することが好ましい。静電気放電発生時には、信号経路のポリマーＥＳＤ保護素子４５が接続されている位置の電圧は、一旦１００Ｖ以上のトリガ電圧まで上昇し、ポリマーＥＳＤ保護素子４５が導通状態になった後は、数十Ｖのクランピング電圧まで低下し、その後静電気放電のエネルギーが減少するにつれて電圧は下がって行く。したがって、抵抗４７には耐パルス用あるいは耐サージ用の抵抗を使用して、トリガ電圧やクランピング電圧が印加された際に破壊されるのを防止する。ポリマーＥＳＤ保護素子４５によって静電気放電のエネルギーのほとんどをグランドに回収しているので、抵抗４７や半導体ＥＳＤ保護素子４３に流れ込む電流が減る。
したがって、抵抗４７には比較的小さなパッケージの抵抗を使用することができ、パッケージのインダクタンスや容量を増やすことなく高周波特性の良い抵抗を選択することができる。ポリマーＥＳＤ保護素子４５がない場合には、静電気放電のエネルギーのほとんどがこの抵抗４７で消費されることになり、高周波特性の良い抵抗を選択することができなかった。
また、半導体ＥＳＤ保護素子４３のダイオードの順方向電圧降下も小さくなって、より安定な電圧のクランプが実現できるというメリットが生じる。
高速アナログ信号の測定回路においては、特性インピーダンス５０Ωの同軸ケーブルで高速アナログ信号を入力することが一般的に行われている。したがって、インピーダンスの整合を取るために、抵抗４７の抵抗値と、入力回路４２の入力抵抗４４の抵抗値との和が５０Ωになるように抵抗値を選択する。この例では抵抗４７の抵抗値を４０Ω、入力抵抗４４の抵抗値を１０Ωとする。このため、アナログ信号のゲインが１／５に減少するので、入力回路４２のゲインを５倍して、必要な信号強度を得られるようにしておく。半導体保護素子４３から見たインピーダンスが小さくなるので、信号の立ち上がりなどに見られる波形の歪みや遅れが改善される。
図５は、図２の場合と同様に、半導体ＥＳＤ保護素子の容量が０ｐＦ、１ｐＦ、２ｐＦ、３ｐＦの場合について計算しており、それぞれ、四角形、菱形、逆三角形、三角形のプロットで表している。図５の下段には同軸ケーブルの送信端の電圧波形が、上段には入力回路の電圧波形が示されている。図２に比べて電圧降下が低減し、反射波の振幅も小さくなることが確認される。なお、抵抗４７と入力抵抗４４の抵抗値の比率によって、入力回路４２での信号強度が１／５になるので、図２との比較のために、送信端の入力パルスのピーク高さを５倍にして計算している。
実際の高速アナログ信号の測定回路においては、ノイズレベルなどの問題があるため、ゲインの変化を極端に大きくすることはできないが、測定するアナログ信号の周波数帯域や信号波形に応じて適切なゲインを選択することにより、選択したゲインに応じた改善効果が得られることになる。
このように、本願発明の高速アナログ信号の入力保護回路によれば、ＥＳＤ保護のために挿入される保護素子の容量による入力波形の歪みや遅れを低減して、高速アナログ信号の正しい波形を測定することが可能になる。
本発明の高速アナログ信号の入力保護回路は、高い周波数で信号を扱う装置、例えば飛行時間型質量分析装置の波形記録回路の保護に用いることができる。図６に飛行時間型質量分析装置に適用した例を示す。制御回路６６で定められたタイミングで、イオン発生器６１においてイオンが発生する。発生したイオンは、イオン検出器６２に向かって真空空間を飛行し、イオンの質量／電荷に応じた時間を経てイオン検出器６２に到達する。イオンの到達によりイオン検出器６２からアナログ信号が発生し、本発明に係る高速アナログ信号の入力保護回路６３を経由して波形記録回路６４に信号が送られる。波形記録回路６４で得た信号がデータ処理装置６５に取り込まれ、質量スペクトルが得られる。
高速アナログ信号の入力保護回路６３がイオン検出器６２と波形記録回路６４の間に配置されることで、万一、真空中の放電が生じて高電圧のパルスがアナログ信号の経路に誘起されても、高電圧のパルスが波形記録回路６４に到達することを防ぐ。しかも、入力保護回路をイオン検出器と波形記録回路の間に設けても、本発明に係る入力保護回路は半導体保護素子から見たインピーダンスが小さくなっているので、信号の立ち上がりなどに見られる波形の歪みや遅れが改善され、質量測定値の誤差の低減や質量分解能の向上をもたらす。
また、上記実施例は本発明の単に一例にすぎず、本発明の趣旨の範囲で適宜変更や修正したものも本発明に包含されることは明らかである。
本発明の高速アナログ信号の入力保護回路は、高い周波数で信号を扱う回路を備える装置、例えば飛行時間型質量分析装置の波形記録回路の保護に用いられる。

Claims (3)

  1. 入力コネクタから入力回路に至る信号経路の途中に抵抗が接続され、
    前記抵抗より前記入力コネクタの側の信号経路とグランドとの間にはポリマーＥＳＤ保護素子が接続され、
    前記抵抗より前記入力回路の側の信号経路と電源もしくはグランドとの間には半導体ＥＳＤ保護素子が接続され、
    前記入力回路の入力抵抗の抵抗値と前記抵抗の抵抗値の和を高速アナログ信号入力の特性インピーダンスと等しくする、ことを特徴とする高速アナログ信号の入力保護回路。
  2. 請求項１に記載の高速アナログ信号の入力保護回路において、
    前記抵抗は、耐パルス用抵抗あるいは耐サージ用抵抗である
    ことを特徴とする高速アナログ信号の入力保護回路。
  3. イオン検出器と、前記イオン検出器から発生するアナログ信号を収集する波形記録器を備える飛行時間型質量分析装置において、前記イオン検出器と前記波形記録器の間に請求項１から２いずれか１項に記載の高速アナログ信号の入力保護回路を備える
    ことを特徴とする飛行時間型質量分析装置。
JP2008541967A 2006-11-02 2006-11-02 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 Active JP4692633B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/321947 WO2008053555A1 (fr) 2006-11-02 2006-11-02 Circuit de protection d'entrée de signal analogique haut-débit et spectromètre de masse de temps de vol

Publications (2)

Publication Number Publication Date
JPWO2008053555A1 true JPWO2008053555A1 (ja) 2010-02-25
JP4692633B2 JP4692633B2 (ja) 2011-06-01

Family

ID=39343914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008541967A Active JP4692633B2 (ja) 2006-11-02 2006-11-02 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置

Country Status (3)

Country Link
US (1) US10083826B2 (ja)
JP (1) JP4692633B2 (ja)
WO (1) WO2008053555A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5356418B2 (ja) * 2009-01-29 2013-12-04 パナソニック株式会社 差動伝送回路及びそれを備えた電子機器
LU91873B1 (en) * 2011-09-21 2013-03-22 Iee Sarl Combined heating and capacitive seat occupant sensing system
JP2013182400A (ja) * 2012-03-01 2013-09-12 Nec Computertechno Ltd Ｕｓｂノイズ改善器
JP6250725B2 (ja) * 2016-03-24 2017-12-20 アンリツ株式会社 Ｅｓｄ保護回路およびｅｓｄ保護方法
EP3933603B1 (en) * 2020-07-02 2024-08-28 Infineon Technologies AG An electrostatic discharge, esd, protection device for a universal serial bus, usb, interface

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01141360A (ja) * 1987-11-27 1989-06-02 Sumitomo Electric Ind Ltd 光ファイバを用いた波形観測装置
JPH0277922U (ja) * 1988-11-30 1990-06-14
JPH11317113A (ja) * 1998-01-16 1999-11-16 Littelfuse Inc 静電放電保護用のポリマ―複合材料
JP2000277702A (ja) * 1999-03-25 2000-10-06 Rohm Co Ltd 半導体集積回路装置
JP2001148460A (ja) * 1999-05-11 2001-05-29 Nec Corp 入力保護回路
JP2001156181A (ja) * 1999-11-25 2001-06-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2001267496A (ja) * 2000-03-17 2001-09-28 Ricoh Co Ltd 入力保護回路を備えた半導体装置
JP2003133422A (ja) * 2001-10-23 2003-05-09 Yamaha Corp 入力保護回路
JP2004071681A (ja) * 2002-08-02 2004-03-04 Nec Electronics Corp 入力保護回路
JP2004319846A (ja) * 2003-04-17 2004-11-11 Toshiba Corp 入力保護回路
JP2006032207A (ja) * 2004-07-20 2006-02-02 Shimadzu Corp 飛行時間分析装置
JP2006237651A (ja) * 2006-06-09 2006-09-07 Renesas Technology Corp 半導体装置および入力保護回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528546A (en) * 1983-05-02 1985-07-09 National Semiconductor Corporation High power thick film
US4977357A (en) * 1988-01-11 1990-12-11 Shrier Karen P Overvoltage protection device and material
US5500546A (en) * 1994-09-16 1996-03-19 Texas Instruments Incorporated ESD protection circuits using Zener diodes
US6282075B1 (en) * 1999-03-10 2001-08-28 Tii Industries, Inc. Surge suppressor with virtual ground
US6747271B2 (en) * 2001-12-19 2004-06-08 Ionwerks Multi-anode detector with increased dynamic range for time-of-flight mass spectrometers with counting data acquisition
US6934136B2 (en) * 2002-04-24 2005-08-23 Texas Instrument Incorporated ESD protection of noise decoupling capacitors
US7285846B1 (en) * 2005-02-22 2007-10-23 Littelfuse, Inc. Integrated circuit package with ESD protection

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01141360A (ja) * 1987-11-27 1989-06-02 Sumitomo Electric Ind Ltd 光ファイバを用いた波形観測装置
JPH0277922U (ja) * 1988-11-30 1990-06-14
JPH11317113A (ja) * 1998-01-16 1999-11-16 Littelfuse Inc 静電放電保護用のポリマ―複合材料
JP2000277702A (ja) * 1999-03-25 2000-10-06 Rohm Co Ltd 半導体集積回路装置
JP2001148460A (ja) * 1999-05-11 2001-05-29 Nec Corp 入力保護回路
JP2001156181A (ja) * 1999-11-25 2001-06-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2001267496A (ja) * 2000-03-17 2001-09-28 Ricoh Co Ltd 入力保護回路を備えた半導体装置
JP2003133422A (ja) * 2001-10-23 2003-05-09 Yamaha Corp 入力保護回路
JP2004071681A (ja) * 2002-08-02 2004-03-04 Nec Electronics Corp 入力保護回路
JP2004319846A (ja) * 2003-04-17 2004-11-11 Toshiba Corp 入力保護回路
JP2006032207A (ja) * 2004-07-20 2006-02-02 Shimadzu Corp 飛行時間分析装置
JP2006237651A (ja) * 2006-06-09 2006-09-07 Renesas Technology Corp 半導体装置および入力保護回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6011002584, Ｍ． −Ｄ． Ｋｅｒ， Ｗ． −Ｙ． Ｌｏ， Ｃ． −Ｍ． Ｌｅｅ， Ｃ． −Ｐ． Ｃｈｅｎ， ａｎｄ Ｈ． −Ｓ． Ｋａｏ, "ＥＳＤ Ｐｒｏｔｅｃｔｉｏｎ Ｄｅｓｉｇｎ ｆｏｒ ９００−ＭＨｚ ＲＦ Ｒｅｃｅｉｖｅｒ ｗｉｔｈ ８−ｋＶ ＨＢＭ ＥＳＤ Ｒｏｂｕｓｔｎｅｓｓ", ２００２ ＩＥＥＥ Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ （ＲＦＩＣ） Ｓｙｍｐｏｓｉｕｍ, 20010604, ｐ． ４２７−４３０, US *

Also Published As

Publication number Publication date
WO2008053555A1 (fr) 2008-05-08
US10083826B2 (en) 2018-09-25
JP4692633B2 (ja) 2011-06-01
US20100084551A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JP4692633B2 (ja) 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置
EP2384095B1 (en) Differential transmission circuit and electronic device provided with the same
Simbürger et al. High current TLP characterisation: An effective tool for the development of semiconductor devices and ESD protection solutions
US20100277839A1 (en) Overpower protection circuit
US20110080683A1 (en) Rf coaxial surge protectors with non-linear protection devices
US5714900A (en) Electrical overstress protection device
Duvvury et al. System level ESD co-design
KR20060136276A (ko) 써지전압 보호용 소자
KR20070000306A (ko) 써지전압 보호용 소자
Chundru et al. An evaluation of TVS devices for ESD protection
US20090015978A1 (en) Non-inductive silicon transient voltage suppressor
US8582273B2 (en) Surge absorbing circuit and electric device using the same
US4577148A (en) Surge arrester equipped for monitoring functions and method of use
JPS61258625A (ja) 過電圧保護装置
CN201663544U (zh) 具有抗电磁干扰和瞬变抑制功能的滤波模块
JPH1083751A (ja) 逆電力保護回路及びリレー
CN108631287B (zh) 用于示波器测量通道的保护电路
JP2006246596A (ja) 雷サージ保護回路及びこれを備えた高周波信号処理装置
CA2981040A1 (en) Virtual ground sensing circuit for high impedance voltage sensors
Schwingshackl et al. Key Performance Parameters of ESD Protection Devices for High Speed I/O, RF and Monolithic Microwave Integrated Circuits
US20220165890A1 (en) Detector for detecting charged particles or light
JP6302738B2 (ja) 入力保護回路
JPS6369424A (ja) 過電圧保護装置
Li et al. Failure mechanisms and reliability evaluation of RF front-end integrated circuit
US11527870B2 (en) Lightning protection spark gaps for cable devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4692633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151