JP2006237651A - 半導体装置および入力保護回路 - Google Patents
半導体装置および入力保護回路 Download PDFInfo
- Publication number
- JP2006237651A JP2006237651A JP2006161165A JP2006161165A JP2006237651A JP 2006237651 A JP2006237651 A JP 2006237651A JP 2006161165 A JP2006161165 A JP 2006161165A JP 2006161165 A JP2006161165 A JP 2006161165A JP 2006237651 A JP2006237651 A JP 2006237651A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- conductive layer
- silicon substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】静電気等の高電圧による破壊からMOSFETを保護する、SOI構造を有する入力保護回路を提供する。
【解決手段】シリコン基板1の上に形成された埋込酸化膜2と、該埋込酸化膜の上に、シリコン層に不純物が注入されて形成されたp+拡散層10と、このp+拡散層10とPN接合によって接続されるn+ポリシリコン層8と、n+ポリシリコン層8に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された配線4と、n+ポリシリコン層8と離されて設けられ、かつp+拡散層10に接続されるように設けられた配線14とを備える。
【選択図】図3
【解決手段】シリコン基板1の上に形成された埋込酸化膜2と、該埋込酸化膜の上に、シリコン層に不純物が注入されて形成されたp+拡散層10と、このp+拡散層10とPN接合によって接続されるn+ポリシリコン層8と、n+ポリシリコン層8に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された配線4と、n+ポリシリコン層8と離されて設けられ、かつp+拡散層10に接続されるように設けられた配線14とを備える。
【選択図】図3
Description
この発明は、一般に、SOI(Silicon on Insulator)構造を有する半導体装置に関するものであり、特に、静電気等の高電圧による破壊からMOSFETを保護する、入力パッドと内部回路との間に設けられるSOI入力保護回路に関するものである。
図9は、従来の薄膜SOI−MOSFETの断面図である。薄膜SOI−MOSFETは、p- 型シリコン基板1を備える。シリコン基板1の上に、埋込酸化膜(BOX)2が形成されている。埋込酸化膜2の上にシリコン層20が設けられている。シリコン層20の上に、ゲート電極23が設けられている。シリコン層20の表面中であって、ゲート電極23の両側に、ソース領域21とドレイン領域22が形成されている。
図10は、上記薄膜SOI−MOSFETよりもさらに従来の、バルク構造のMOSFETの断面図である。図10を参照して、従来のバルク構造のMOSFETは、p- 型シリコン基板1を備える。シリコン基板1の上にゲート電極23が設けられている。シリコン基板1の表面中であって、ゲート電極23の両側にソース領域21とドレイン領域22が設けられている。
図10に示すバルク構造MOSFETでは、ソース領域21とシリコン基板1との接触面でコンデンサ24が形成され、ドレイン領域22とシリコン基板1との接触面でコンデンサ25が形成される。したがって、バルク構造のMOSFETを動作させる場合、まずこれらのコンデンサ24,25を充電させる必要があり、そのため、多くの電力が消費され、また、多くの時間を必要としていた。
このような問題点を解決するために、図9に示す従来の薄膜SOI−MOSFETが提案された。薄膜SOI−MOSFETでは、ソース領域21とシリコン基板1との間にコンデンサ26が形成され、ドレイン領域22とシリコン基板1との間にコンデンサ27が形成される。しかしながら、コンデンサ26とコンデンサ27の容量は小さいために、これらのコンデンサに充電するために、電力はほとんど必要でない。したがって、薄膜SOI−MOSFETは、従来のバルク構造のSOI−MOSFETに比べ、高速で、かつ低消費電力で、動作させることができる。また、SOI−MOSFETは、従来のバルク構造のSOI−MOSFETに比べて、放射線耐性が向上し、さらに、高密度化が可能である。これらの利点から薄膜SOI−MOSFETは、半導体回路装置の高速化、携帯端末等に使用する超低電圧・低消費電力の回路装置が実現でき、加えて1ギガビットDRAM世代以降での使用が可能であるとして、注目されている。
その後、SOI構造を有する半導体集積回路においても、SOI素子独自の問題点が生じてきた。本発明は、特に、入力保護回路について生じる問題点を解決することに関する。
図11は、従来の、入力保護回路の回路図である。半導体集積回路装置は、入力パッドと内部回路を備える。入力パッドと内部回路との間に、抵抗1と抵抗2が設けられている。抵抗1と抵抗2との間に、保護トランジスタが設けられている。動作は次のとおりである。すなわち、入力パッドに規格外の電圧が印加された際、抵抗1でピーク電圧を鈍らせる。次に、保護トランジスタを介して、パンチスルーで、電源VccまたはGNDに電流を抜く。さらに、抵抗素子2でピーク電圧を鈍らせ、内部回路に電流を伝播させる。これにより、内部回路素子を破壊から防ぐことができる。
図12は、従来の、バルク構造で用いられている入力保護回路における保護トランジスタの平面図である。図13は、A−A線に沿う断面図である。
図12と図13を参照して、保護トランジスタは、P型シリコン基板1を備える。P型シリコン基板1の主表面中に、LOCOS酸化膜7が設けられている。n+ 拡散層6とn+ 拡散層16がLOCOS酸化膜7に分離されて、設けられている。n+ 拡散層6,16は、保護トランジスタのソース/ドレインである。シリコン基板1の上に層間絶縁膜5が設けられている。層間絶縁膜5中には、n+ 拡散層6の表面を露出させるためのコンタクトホール4aとn+ 拡散層16の表面を露出させるためのコンタクトホール14aが設けられている。n+ 拡散層6には、その一方端が入力パッドに接続され、その他方端が抵抗2を介して内部回路に接続された第1の金属配線4が設けられている。n+ 拡散層16には、第2の金属配線14が接続されている。入力パッドに静電気等による高電圧(1000V〜10000V)が印加された場合、保護トランジスタのソース・ドレイン間(n+ 拡散層6・n+ 拡散層16間)でのパンチスルーによって、入力電圧は3V程度に、制限される。
図14は、入力保護回路をPN接合によるダイオードで構成した場合の平面図である。図15は、図14におけるA−A線に沿う断面図である。
図14と図15を参照して、PN接合によるダイオードのみで構成された入力保護回路は、P型のシリコン基板1を備える。シリコン基板1の主表面中に、n+ 拡散層6が設けられている。n+ 拡散層は、シリコン基板1の主表面中に設けられたLOCOS酸化膜7によって、他の素子領域から分離されている。シリコン基板1の上に、層間絶縁膜5が設けられている。層間絶縁膜5中には、n+ 拡散層6の表面の一部を露出させるためのコンタクトホール4aが設けられている。n+ 拡散層6に、その一方端が入力パッドに接続され、その他方端が内部回路に接続された金属配線4が接続されている。入力パッドに静電気等による高電圧が印加された場合、ドレイン(n+ 拡散層6)のPN接合でのアバランシェブレイクダウンによって、入力電圧は制限される。
次に、入力保護回路に関連して、上述のSOI素子独自の問題点について説明する。
図16は、SOI基板の断面図である。SOI基板は、シリコン基板1と、埋込酸化膜2とシリコン層20とからなる。埋込酸化膜2は、シリコン基板中に、酸素を打込むことによって形成される。シリコン層20の膜厚は1000Åであり、埋込酸化膜2の膜厚は4000Åである。
図16は、SOI基板の断面図である。SOI基板は、シリコン基板1と、埋込酸化膜2とシリコン層20とからなる。埋込酸化膜2は、シリコン基板中に、酸素を打込むことによって形成される。シリコン層20の膜厚は1000Åであり、埋込酸化膜2の膜厚は4000Åである。
入力保護回路では、電界集中を避けるために、十分な接合面積を確保する必要がある。ところが、上述の保護回路を、そのままSOI基板に適用した場合、保護回路を構成することができないという問題点があった。たとえば、LOCOS酸化膜7の膜厚は6000Åであり、シリコン層20の中に形成することはできない、という問題点があった。また、埋込酸化膜2が存在するため、基板の厚み方向に、PN接合が形成され得ない、という問題点があった。
それゆえに、この発明の目的は、SOI構造を有する半導体集積回路装置において、十分に大きなPN接合面積を持った、静電気などの高電圧に強い入力保護回路を提供することを目的とする。
この発明のさらに他の目的は、PN接合でのアバランシェブレイクダウンによって入力電圧を制限することができるようにされた、SOI入力保護回路を提供することを目的とする。
この発明のさらに他の目的は、ソース・ドレイン間でのパンチスルーによって入力電圧を制限することができるように改良されたSOI入力保護回路を提供することを目的とする。
この発明の第1の局面に従うSOI入力保護回路は、入力パッドと内部回路との間に設けられるものである。当該SOI入力保護回路は、第1導電型のシリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成されたシリコン層とからなるSOI基板を備える。上記シリコン層と上記埋込酸化膜を上下方向にトレンチが貫通している。該トレンチは、シリコン基板の中にまで到っている。シリコン基板と、PN接合によって接続されるように、上記トレンチ内に第2導電型の導電層が埋込まれている。上記導電層に、金属配線が接続されている。この金属配線の一方端は、入力パッドに接続され、その他方端は上記内部回路に接続されている。
この発明の第2の局面に従う、入力パッドと内部回路との間に設けられるSOI入力保護回路は、PN接合でのアバランシェブレイクダウンによって入力電圧を制限するものである。当該SOI入力保護回路は、シリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成された、第1導電型のシリコン層とからなるSOI基板を備える。上記シリコン層とPN接合によって接続されるように、該シリコン層の上に第2導電型の導電層が設けられている。上記導電層に、第1の金属配線が接続されている。第1の金属配線の一方端は入力パッドに接続され、その他方端は内部回路に接続されるものである。当該SOI入力保護回路は、上記導電層と離されて設けられ、かつ上記シリコン層に接続されるように該シリコン層の上に設けられ、アバランシェブレイクダウンによって上記シリコン層中に注入された電荷を引抜くための第2の配線を備える。
この発明の第3の局面に従うSOI入力保護回路は、入力パッドと内部回路との間に設けられるものである。当該SOI入力保護回路は、第1導電型のシリコン基板を備える。上記シリコン基板の上に、該シリコン基板の表面の一部を露出させる開口部を有する埋込酸化膜が設けられている。上記開口部の中に、第1導電型のシリコン層が設けられている。上記シリコン層と、PN接合によって接続されるように上記シリコン層の上に、第2導電型の導電層が設けられている。上記導電層に、配線が接続されている。該配線の一方端は入力パッドに接続され、その他方端は内部回路に接続されている。当該SOI入力保護回路では、上記PN接合でのアバランシェブレイクダウンによって入力電圧が制限される。
この発明の第4の局面に従う、SOI入力保護回路は、入力パッドと内部回路との間に設けられるものである。当該SOI入力保護回路は、第1導電型のシリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成されたシリコン層とからなるSOI基板を備える。第1のトレンチが、上記シリコン層と埋込酸化膜を上下方向に貫通し、上記シリコン基板の中にまで到っている。当該SOI入力保護回路は、上記第1のトレンチと離されて形成され、かつ上記シリコン層と上記埋込酸化膜を上下方向に貫通し、上記シリコン基板の中にまで至る第2のトレンチを備える。上記シリコン基板に電気的に接続されるように上記第1トレンチ内に、第2導電型の第1の導電層が埋込まれている。上記シリコン基板に電気的に接続されるように上記第2のトレンチ内に、第2導電型の第2の導電層が埋込まれている。上記シリコン層中に、上記第1の導電層と上記第2の導電層とを電気的に分離するLOCOS酸化膜が設けられている。上記第1の導電層に、第1の配線が接続されている。第1の配線の一方端は入力パッドに接続され、その他方端は、内部回路に接続される。上記第2の導電層に、第2の配線が接続されている。当該SOI入力保護回路においては、上記第2の導電層と上記第2の導電層との間でのパンチスルーによって入力電圧が制限される。
この発明の第5の局面に従うSOI入力保護回路は、入力パッドと内部回路との間に設けられるものである。当該SOI入力保護回路は、シリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成された第1導電型のシリコン層と、からなるSOI基板を備える。上記シリコン層に接続されるように、該シリコン層の上に、第2導電型の第1の導電層が設けられている。当該SOI入力保護回路は、上記第1の導電層と離されて形成され、かつ上記シリコン層に接続されるように、該シリコン層の上に設けられた第2導電型の第2の導電層を備える。上記第1の導電層に、第1の配線が接続されている。第1の配線の一方端は入力パッドに接続され、その他方端は内部回路に接続される。上記第2の導電層に、第2の配線が接続されている。上記第1の導電層と上記第2の導電層との間でのパンチスルーによって入力電圧が制限される。
この発明の第6の局面に従うSOI入力保護回路は、入力パッドと内部回路との間に設けられるものである。当該SOI入力保護回路は、第1導電型のシリコン基板を備える。上記シリコン基板の上に、該シリコン基板の表面の一部を露出させる開口部を有する埋込酸化膜が設けられている。上記開口部の中に、上記シリコン基板と接触するように、第1導電型のシリコン層が設けられている。当該SOI入力保護回路は、上記シリコン層に接続されるように上記シリコン層の上に設けられ、かつ互いに離されて形成された、第2導電型の第1の導電層と第2導電型の第2の導電層を備える。上記シリコン層の上に、上記第1の導電層と上記第2の導電層とを電気的に分離するLOCOS酸化膜が設けられている。上記第1の導電層に、第1の配線が接続されている。第1の配線の一方端は入力パッドに接続され、その他方端は内部回路に接続される。上記第2の導電層に第2の配線が接続されている。当該SOI入力保護回路においては、上記第1の導電層と上記第2の導電層との間でのパンチスルーによって、入力電圧が制限される。
この発明の第1および第4の局面に従うSOI入力保護回路は、シリコン層と埋込酸化膜を上下方向に貫通し、シリコン基板の中にまで至るトレンチを備える。そして、シリコン基板と、PN接合によって接続されるように上記トレンチ内に第2導電型の導電層が埋込まれている。したがって、十分に大きなPN接合面積を持つことができるようになる。
この発明の第2および第5の局面に従うSOI入力保護回路は、シリコン層とPN接合によって接続されるように、該シリコン層の上に第2の導電型の導電層が設けられているので、十分に大きなPN接合面積を持たせることができるようになる。
この発明の第3および第6の局面に従うSOI入力保護回路によれば、埋込酸化膜の一部が開口されているので、SOIの最上層のシリコン層とシリコン基板とが電気的に接続される。
以上説明したとおり、本発明では、SOI構造を用いた場合にも、十分なPN接合面積を持たせることにより、静電気などの高電圧が印加されたときの破壊電圧を高くできるという効果がある。
以下、この発明の実施の形態を、図面に基づいて説明する。
実施の形態1
図1は、実施の形態1に係るSOI入力保護回路の断面図である。実施の形態1に係るSOI入力保護回路の平面図は、図12に示す形状と同じである。
実施の形態1
図1は、実施の形態1に係るSOI入力保護回路の断面図である。実施の形態1に係るSOI入力保護回路の平面図は、図12に示す形状と同じである。
図1を参照して、SOI入力保護回路は、SOI基板30を備える。SOI基板30は、P型シリコン基板1と、シリコン基板1の上に形成された埋込酸化膜2と、埋込酸化膜2の上に形成されたシリコン層6とからなる。シリコン層6にはN型不純物が注入されている。SOI基板30は、シリコンウエハの中に、酸素イオンを打込むことにより、埋込酸化膜2を形成することによって形成される。SOI基板30には、シリコン層6と埋込酸化膜30を上下方向に貫通し、シリコン基板1の中にまで至るトレンチ31が形成されている。シリコン基板1と、PN接合によって接続されるようにトレンチ31内に、n+ ポリシリコン層3が埋込まれている。SOI基板30の上に層間絶縁膜5が設けられている。層間絶縁膜5中には、n+ ポリシリコン層3の表面の一部を露出させるためのコンタクトホール4aが設けられている。コンタクトホール4aを通って、金属配線4が、n+ ポリシリコン層3に接続されている。金属配線4の一方端は入力パッドに接続され、その他方端は内部回路に接続される。
図1に示す構造を採用することによって、SOI基板30の深いところで、PN接合の十分な接合面積を確保することができ、ひいては、PN接合面への電力集中を低減できる。高電圧が加わった場合、P型シリコン基板1をGND電位に固定することにより、電荷は、金属配線4を通して、n+ ポリシリコン層3へと伝わる。n+ ポリシリコン層3とP型シリコン基板1とのPN接合面でのアバランシェブレイクダウンによって、入力電圧が制限される。
実施の形態2
図2は、実施の形態2に係るSOI入力保護回路の断面図である。実施の形態2に係るSOI入力保護回路の平面図は、図10に示す形状と同じである。
図2は、実施の形態2に係るSOI入力保護回路の断面図である。実施の形態2に係るSOI入力保護回路の平面図は、図10に示す形状と同じである。
図2を参照して、SOI入力保護回路は、SOI基板30を備える。SOI基板30は、P型シリコン基板1と、P型シリコン基板1の上に形成された埋込酸化膜2と、埋込酸化膜2の上に形成されたシリコン層6とからなる。SOI基板30中には、第1のトレンチ32と第2のトレンチ33が形成されている。第1および第2のトレンチ32,33は、シリコン層6と埋込酸化膜2を上下方向に貫通し、シリコン基板1の中にまで至っている。第1のトレンチ32と第2のトレンチ33は、LOCOS酸化膜7によって分離されている。第1のトレンチ32内に、シリコン基板1と電気的に接続されるようにn+ ポリシリコン層3が埋込まれている。第2のトレンチ33内に、シリコン基板1に電気的に接続されるようにn+ ポリシリコン層13が埋込まれている。n+ ポリシリコン層3に、第1の金属配線4が接続されている。第1金属配線4の一方端は入力パッドに接続され、その他方端は内部回路に接続されている。
n+ ポリシリコン層13に、第2の金属配線14が接続されている。第1の金属配線14はGNDに固定されている。また、P型シリコン基板1は、GND電位に固定されている。
この実施の形態では、n+ ポリシリコン層3とn+ ポリシリコン層13を、LOCOS酸化膜7により分離することにより、P型シリコン基板1を介した、トランジスタが形成される。
なお、n+ ポリシリコン層3とn+ ポリシリコン層13は、高電圧が印加されたときに、パンチスルーしやすい程度に、近接させることが好ましい。
本実施の形態では、入力に静電気等による高電圧が印加された場合、トランジスタのソース・ドレイン間でのパンチスルーによって、入力電圧が制限される。PN接合の接合面積が十分確保されているので、電力集中を避けることができる。
実施の形態3
図3は、実施の形態3に係るSOI入力保護回路の断面図である。実施の形態3に係るSOI入力保護回路の平面図は、図12に示す形状と同じである。
図3は、実施の形態3に係るSOI入力保護回路の断面図である。実施の形態3に係るSOI入力保護回路の平面図は、図12に示す形状と同じである。
図3を参照して、SOI入力保護回路は、SOI基板30を備える。SOI基板30は、シリコン基板1と、シリコン基板1の上に形成された埋込酸化膜2と、埋込酸化膜2の上に形成された、シリコン層に不純物が注入されてなるp+ 拡散層10とからなる。p+ 拡散層10とPN接合によって接続されるように、p+ 拡散層10の上にn+ ポリシリコン層8が形成されている。n+ ポリシリコン層8を覆うように、SOI基板30の上に層間絶縁膜5が形成されている。層間絶縁膜5中には、n+ ポリシリコン層8の表面の一部を露出させるためのコンタクトホール4aが形成されている。コンタクトホール4aを通って、n+ ポリシリコン層8に、第1の金属配線4が設けられている。第1の金属配線4の一方端は入力パッドに接続され、その他方端は内部回路に接続されている。層間絶縁膜5中には、また、n+ ポリシリコン層8から離れた位置に、p+ 拡散層10の表面の一部を露出させるためのコンタクトホール14aが設けられている。コンタクトホール14aを通って、p+ 拡散層10に、第2の金属配線14が接続されている。第2の金属配線14は、接地されている。
n+ ポリシリコン層8を形成するために、N型不純物を注入するとき、p+ 拡散層10のp+ 濃度が低下しないように、p+ 拡散層10のP型不純物の注入量は、n+ ポリシリコン層8へのN型不純物注入量に比べて多くする必要がある。
高電圧が加わった場合に、電荷が金属配線4を通してn+ ポリシリコン層8へと伝わる。n+ ポリシリコン層8とp+ 拡散層10とのPN接合面でのアバランシェブレイクダウンによって、p+ 拡散層10に電荷が注入される。p+ 拡散層10中に注入された電荷は、第2の金属配線14を通って大地に逃げる。
実施の形態4
図4は、実施の形態4に係るSOI入力保護回路に用いられる保護トランジスタの断面図である。実施の形態4に係るSOI入力保護回路の平面図は、図10に示す形状と同じである。
図4は、実施の形態4に係るSOI入力保護回路に用いられる保護トランジスタの断面図である。実施の形態4に係るSOI入力保護回路の平面図は、図10に示す形状と同じである。
図4を参照して、SOI入力保護回路は、SOI基板30を備える。SOI基板30は、P型シリコン基板1と、シリコン基板1の上に形成された埋込酸化膜2と、埋込酸化膜2の上に形成された、シリコン層10(p+ 不純物が注入されているので、本実施の形態では、以下、p+ 拡散層10という)とからなる。p+ 拡散層10に接続されるように、p+ 拡散層10の上にn+ ポリシリコン層8が設けられている。n+ ポリシリコン層8と離されて、かつp+ 拡散層10に接続されるように、p+ 拡散層の上にn+ ポリシリコン層18が設けられている。n+ ポリシリコン層8とn+ ポリシリコン層18を覆うように、SOI基板30の上に層間絶縁膜5が設けられている。層間絶縁膜5中には、n+ ポリシリコン層8の表面の一部を露出させるためのコンタクトホール4aが設けられている。コンタクトホール4aを通って、n+ ポリシリコン層8に第1の金属配線4が接続されている。第1の金属配線4の一方端は入力パッドに接続され、その他方端は内部回路に接続されている。
層間絶縁膜5中には、また、n+ ポリシリコン層18の表面の一部を露出させるためのコンタクトホール14aが設けられている。コンタクトホール14aを通って、n+ ポリシリコン層18に、第2の金属配線14が接続されている。第2の金属配線14は接地されている。層間絶縁膜5中には、また、p+ 拡散層10の表面の一部を露出させるためのコンタクトホール14bが設けられている。コンタクトホール14bを通って、第2の金属配線14がp+ 拡散層10に接続されている。
n+ ポリシリコン層8とn+ ポリシリコン層18は、パンチスルーしやすくするため、なるべく近接させることが望ましい。入力に静電気等による高電圧が印加された場合、n+ ポリシリコン層8とn+ ポリシリコン層18との間でのパンチスルーによって、入力電圧は制限される。また、n+ ポリシリコン層8とp+ 拡散層10とのPN接合面でのアバランシェブレイクダウンによって、p+ 拡散層10中に電荷が注入される。p+ 拡散層10中に注入された電荷は、第2の金属配線14を通って、大地に逃げる。
実施の形態5
図5は、実施の形態5に係るSOI入力保護回路の断面図である。実施の形態5に係るSOI入力保護回路の平面図は、図12に示す形状と同じである。
図5は、実施の形態5に係るSOI入力保護回路の断面図である。実施の形態5に係るSOI入力保護回路の平面図は、図12に示す形状と同じである。
図5を参照して、実施の形態5に係るSOI入力保護回路は、SOI基板30を備える。SOI基板30は、P型シリコン基板1と、シリコン基板1の上に設けられ、シリコン基板の表面の一部を露出させる開口部を有する埋込酸化膜2を備える。開口部の中にP型シリコン層が設けられている。埋込酸化膜2の開口部の中に設けられたシリコン層の上に、シリコン層34が設けられている。
このようなSOI基板は、図7に示すような方法によって形成される。
図7(a)と(b)を参照して、シリコン基板1の所定の部分の上に、マスク36を形成する。その後、シリコン基板1の表面に酸素を注入し、埋込酸化膜2を形成する。図7(b)と(c)を参照して、マスク36を除去すると、シリコン基板中に、開口部を有する埋込酸化膜2が形成される。
図7(a)と(b)を参照して、シリコン基板1の所定の部分の上に、マスク36を形成する。その後、シリコン基板1の表面に酸素を注入し、埋込酸化膜2を形成する。図7(b)と(c)を参照して、マスク36を除去すると、シリコン基板中に、開口部を有する埋込酸化膜2が形成される。
また、上述のSOI基板は、図8に示すような方法によっても形成される。
図8(a)と(b)を参照して、シリコン基板1の所定の部分の上に、マスク36を形成する。その後、シリコン基板1の表面に酸素を注入し、埋込酸化膜2を形成する。
図8(a)と(b)を参照して、シリコン基板1の所定の部分の上に、マスク36を形成する。その後、シリコン基板1の表面に酸素を注入し、埋込酸化膜2を形成する。
図8(c)を参照して、シリコン基板1の表面に、シリコン層37を貼り合せる。このようにして、シリコン基板1中に、開口部を有する埋込酸化膜2が形成される。
図5に戻って、シリコン層34の表面中にLOCOS酸化膜7と、n+ 拡散層6を形成する。n+ 拡散層6を覆うように、SOI基板30の上に層間絶縁膜5が形成されている。層間絶縁膜5中に、n+ 拡散層6の表面の一部を露出させるためのコンタクトホール4aが設けられている。コンタクトホール4aを通って、n+ 拡散層6に、金属配線4が接続されている。金属配線4の一方端は入力パッドに接続され、その他方端は内部回路に接続されている。
この実施の形態によれば、PN接合の接合面積を十分に確保することができる。入力に静電気等の高電圧が印加された場合、ドレインのPN接合でのアバランシェブレイクダウンによって、入力電圧は制限される。
実施の形態6
図6は、実施の形態6に係るSOI入力保護回路の断面図である。
図6は、実施の形態6に係るSOI入力保護回路の断面図である。
図6を参照して、SOI入力保護回路は、SOI基板30を備える。SOI基板は、P型シリコン基板1と、シリコン基板1の上に設けられ、シリコン基板1の表面の一部を露出させる開口部を有する埋込酸化膜2と、埋込酸化膜2の開口部の中に設けられたシリコン層38と、埋込酸化膜30およびシリコン層38の上に設けられたシリコン層34とからなる。このようなSOI基板は、図7または図8に示す方法によって形成される。シリコン層34の表面に、n+ 拡散層6とn+ 拡散層16とが離されて形成されている。n+ 拡散層6とn+ 拡散層16は、LOCOS酸化膜7によって分離されている。n+ 拡散層6とn+ 拡散層16を覆うように、SOI基板30の上に層間絶縁膜5が形成されている。層間絶縁膜5中には、n+ 拡散層6の表面の一部を露出させるためのコンタクトホール4aが設けられている。コンタクトホール4aを通って、n+ 拡散層6に、第1の金属配線4が接続されている。第1の金属配線4の一方端は入力パッドに接続され、その他方端は内部回路に接続されている。層間絶縁膜5中には、また、n+ 拡散層16の表面の一部を露出させるためのコンタクトホール14aが設けられている。コンタクトホール14aを通って、第2の金属配線14がn+ 拡散層16に接続されている。n+ 拡散層6とn+ 拡散層16とで、保護トランジスタが形成されている。入力に静電気等による高電圧が印加された場合、保護トランジスタのソース・ドレイン間でのパンチスルーによって入力電圧は制限される。
本実施の形態によるとn+ 拡散層6とP型シリコン基板との間に良質のPN接合を形成することができる。
1 P型シリコン基板、2 埋込酸化膜、3 n+ ポリシリコン層、4 配線、6 シリコン層、30 SOI基板、31 トレンチ。
Claims (12)
- シリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成された、第1導電型のシリコン層とからなるSOI基板と、
前記シリコン層とPN接合によって接続されるように、該シリコン層の上に設けられた第2導電型の導電層と、
前記導電層に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された第1の配線と、
前記導電層と離されて設けられ、かつ前記シリコン層に接続されるように、該シリコン層の上に設けられた第2の配線と、を備えることを特徴とする、
半導体装置。 - シリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成された、第1導電型のシリコン層とからなるSOI基板と、
前記シリコン層とPN接合によって接続されるように、該シリコン層の上に設けられた第2導電型の導電層と、
前記導電層に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された第1の配線と、
前記導電層と離されて設けられ、かつ前記シリコン層に接続されるように、該シリコン層の上に設けられた第2の配線とからなる入力保護回路を備えたことを特徴とする、
半導体装置。 - 入力パッドと内部回路との間に設けられる入力保護回路であって、
シリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成された、第1導電型のシリコン層とからなるSOI基板と、
前記シリコン層とPN接合によって接続されるように、該シリコン層の上に設けられた第2導電型の導電層と、
前記導電層に接続され、かつその一方端が前記入力パッドに接続され、その他方端が前記内部回路に接続された第1の配線と、
前記導電層と離されて設けられ、かつ前記シリコン層に接続されるように、該シリコン層の上に設けられた第2の配線とからなる、
入力保護回路。 - 第1導電型のシリコン基板と、
前記シリコン基板の上に設けられ、該シリコン基板の表面の一部を露出させる開口部を有する埋込酸化膜と、
前記開口部の中に設けられた第1導電型のシリコン層と、
前記シリコン層と接して前記シリコン層の上に設けられた第2導電型の導電層と、
前記導電層に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された配線と、を備えることを特徴とする、
半導体装置。 - 入力パッドと内部回路との間に設けられる入力保護回路であって、
第1導電型のシリコン基板と、
前記シリコン基板の上に設けられ、該シリコン基板の表面の一部を露出させる開口部を有する埋込酸化膜と、
前記開口部の中に設けられた第1導電型のシリコン層と、
前記シリコン層と接して前記シリコン層の上に設けられた第2導電型の導電層と、
前記導電層に接続され、かつその一方端が前記入力パッドに接続され、その他方端が前記内部回路に接続された配線とからなる入力保護回路を備えたことを特徴とする、
半導体装置。
- 入力パッドと内部回路との間に設けられる入力保護回路であって、
第1導電型のシリコン基板と、
前記シリコン基板の上に設けられ、該シリコン基板の表面の一部を露出させる開口部を有する埋込酸化膜と、
前記開口部の中に設けられた第1導電型のシリコン層と、
前記シリコン層と接して前記シリコン層の上に設けられた第2導電型の導電層と、
前記導電層に接続され、かつその一方端が前記入力パッドに接続され、その他方端が前記内部回路に接続された配線とからなる、
入力保護回路。 - シリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成された第1導電型のシリコン層と、からなるSOI基板と、
前記シリコン層に接続されるように、該シリコン層の上に設けられた第2導電型の第1の導電層と、
前記第1の導電層と離されて形成され、かつ前記シリコン層に接続されるように、該シリコン層の上に設けられた第2導電型の第2の導電層と、
前記第1の導電層に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された第1の配線と、
前記第2の導電層に接続された第2の配線と、を備えることを特徴とする、
半導体装置。 - シリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成された第1導電型のシリコン層と、からなるSOI基板と、
前記シリコン層に接続されるように、該シリコン層の上に設けられた第2導電型の第1の導電層と、
前記第1の導電層と離されて形成され、かつ前記シリコン層に接続されるように、該シリコン層の上に設けられた第2導電型の第2の導電層と、
前記第1の導電層に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された第1の配線と、
前記第2の導電層に接続された第2の配線とからなる入力保護回路を備えたことを特徴とする、半導体装置。 - 入力パッドと内部回路との間に設けられるSOI入力保護回路であって、
シリコン基板と、該シリコン基板の上に形成された埋込酸化膜と、該埋込酸化膜の上に形成された第1導電型のシリコン層と、からなるSOI基板と、
前記シリコン層に接続されるように、該シリコン層の上に設けられた第2導電型の第1の導電層と、
前記第1の導電層と離されて形成され、かつ前記シリコン層に接続されるように、該シリコン層の上に設けられた第2導電型の第2の導電層と、
前記第1の導電層に接続され、かつその一方端が前記入力パッドに接続され、その他方端が前記内部回路に接続された第1の配線と、
前記第2の導電層に接続された第2の配線とからなる、入力保護回路。 - 第1導電型のシリコン基板と、
前記シリコン基板の上に設けられ、該シリコン基板の表面の一部を露出させる開口部を有する埋込酸化膜と、
前記開口部の中に、前記シリコン基板と接するように設けられた第1導電型のシリコン層と、
前記シリコン層に接して前記シリコン層の上に設けられ、互いに離れて形成された、第2導電型の第1の導電層と第2導電型の第2の導電層と、
前記シリコン層の上に設けられ、前記第1の導電層と前記第2の導電層とを分離する酸化膜と、
前記第1の導電層に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された第1の配線と、
前記第2の導電層に接続された第2の配線と、を備えることを特徴とする、半導体装置。 - 第1導電型のシリコン基板と、
前記シリコン基板の上に設けられ、該シリコン基板の表面の一部を露出させる開口部を有する埋込酸化膜と、
前記開口部の中に、前記シリコン基板と接するように設けられた第1導電型のシリコン層と、
前記シリコン層に接して前記シリコン層の上に設けられ、互いに離れて形成された、第2導電型の第1の導電層と第2導電型の第2の導電層と、前記シリコン層の上に設けられ、前記第1の導電層と前記第2の導電層とを分離する酸化膜と、
前記第1の導電層に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された第1の配線と、
前記第2の導電層に接続された第2の配線とからなる入力保護回路を備えたことを特徴とする、
半導体装置。 - 入力パッドと内部回路との間に設けられるSOI入力保護回路であって、
第1導電型のシリコン基板と、
前記シリコン基板の上に設けられ、該シリコン基板の表面の一部を露出させる開口部を有する埋込酸化膜と、
前記開口部の中に、前記シリコン基板と接するように設けられた第1導電型のシリコン層と、
前記シリコン層に接して前記シリコン層の上に設けられ、互いに離れて形成された、第2導電型の第1の導電層と第2導電型の第2の導電層と、前記シリコン層の上に設けられ、前記第1の導電層と前記第2の導電層とを分離する酸化膜と、
前記第1の導電層に接続され、かつその一方端が前記入力パッドに接続され、その他方端が前記内部回路に接続された第1の配線と、
前記第2の導電層に接続された第2の配線とからなる、
入力保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161165A JP2006237651A (ja) | 2006-06-09 | 2006-06-09 | 半導体装置および入力保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161165A JP2006237651A (ja) | 2006-06-09 | 2006-06-09 | 半導体装置および入力保護回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7170832A Division JPH0923017A (ja) | 1995-07-06 | 1995-07-06 | Soi入力保護回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009241418A Division JP2010021577A (ja) | 2009-10-20 | 2009-10-20 | 半導体装置および入力保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237651A true JP2006237651A (ja) | 2006-09-07 |
Family
ID=37044876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006161165A Pending JP2006237651A (ja) | 2006-06-09 | 2006-06-09 | 半導体装置および入力保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237651A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008053555A1 (ja) * | 2006-11-02 | 2010-02-25 | 株式会社島津製作所 | 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 |
WO2020017381A1 (ja) * | 2018-07-18 | 2020-01-23 | 株式会社東海理化電機製作所 | 半導体装置 |
-
2006
- 2006-06-09 JP JP2006161165A patent/JP2006237651A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008053555A1 (ja) * | 2006-11-02 | 2010-02-25 | 株式会社島津製作所 | 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 |
JP4692633B2 (ja) * | 2006-11-02 | 2011-06-01 | 株式会社島津製作所 | 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置 |
WO2020017381A1 (ja) * | 2018-07-18 | 2020-01-23 | 株式会社東海理化電機製作所 | 半導体装置 |
JP2020013899A (ja) * | 2018-07-18 | 2020-01-23 | 株式会社東海理化電機製作所 | 半導体装置 |
US11444154B2 (en) | 2018-07-18 | 2022-09-13 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Semiconductor device with a protected element |
JP7180842B2 (ja) | 2018-07-18 | 2022-11-30 | 株式会社東海理化電機製作所 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5172654B2 (ja) | 半導体装置 | |
JP3962729B2 (ja) | 半導体装置 | |
US7709896B2 (en) | ESD protection device and method | |
JP2006286800A (ja) | 半導体装置 | |
JP4961686B2 (ja) | 半導体装置 | |
US8928101B2 (en) | Semiconductor device | |
US10262997B2 (en) | High-voltage LDMOSFET devices having polysilicon trench-type guard rings | |
US6046476A (en) | SOI input protection circuit | |
KR101051684B1 (ko) | 정전기 방전 보호소자 및 그 제조방법 | |
JP5114824B2 (ja) | 半導体装置およびその製造方法 | |
US10256340B2 (en) | High-voltage semiconductor device and method for manufacturing the same | |
US6452234B1 (en) | How to improve the ESD on SOI devices | |
JP3298455B2 (ja) | 半導体装置 | |
JP4579512B2 (ja) | 半導体装置およびその製造方法 | |
JP2006237651A (ja) | 半導体装置および入力保護回路 | |
US7944657B2 (en) | Electrostatic discharge protection circuit | |
KR20130110088A (ko) | 반도체 장치 | |
JP3734413B2 (ja) | 静電保護用mos型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置 | |
JP2010021577A (ja) | 半導体装置および入力保護回路 | |
JP3402244B2 (ja) | 横型mos素子を含む半導体装置 | |
JP2004281843A (ja) | 静電気放電保護素子およびこれを備える半導体集積回路装置 | |
JP2011222971A (ja) | 半導体装置およびその製造方法 | |
WO2021085436A1 (ja) | 半導体集積回路 | |
JP5360460B2 (ja) | 静電保護回路 | |
JP5071652B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060609 |
|
A977 | Report on retrieval |
Effective date: 20090813 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090825 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20091222 Free format text: JAPANESE INTERMEDIATE CODE: A02 |