JP2000277542A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000277542A
JP2000277542A JP11081786A JP8178699A JP2000277542A JP 2000277542 A JP2000277542 A JP 2000277542A JP 11081786 A JP11081786 A JP 11081786A JP 8178699 A JP8178699 A JP 8178699A JP 2000277542 A JP2000277542 A JP 2000277542A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
external connection
connection terminal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11081786A
Other languages
English (en)
Other versions
JP3895884B2 (ja
JP2000277542A5 (ja
Inventor
Haruo Hyodo
治雄 兵藤
Shigeo Kimura
茂夫 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP08178699A priority Critical patent/JP3895884B2/ja
Publication of JP2000277542A publication Critical patent/JP2000277542A/ja
Publication of JP2000277542A5 publication Critical patent/JP2000277542A5/ja
Application granted granted Critical
Publication of JP3895884B2 publication Critical patent/JP3895884B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 実装面積をチップサイズに近似できると共
に、チップの裏面側電極を低抵抗で導出できる半導体装
置を提供する。 【解決手段】 半導体チップ１１の表面側に半田ボー
ル等を形成して第１の外部接続端子１４とする。半導体
チップ１１を基板１６上に固着し、基板１６に第２の外
部接続端子１７を形成する。第１の外部接続端子１４と
第２の外部接続端子１７は高さがほぼ一致する。第１と
第２の外部接続端子１４、１７を対向接着するように構
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に半導体チップ裏面側を取り出し電極の１つとする２
又は３端子素子における、小型化したパッケージに関す
る。
【０００２】
【従来の技術】従来の半導体装置の組立工程において
は、ウェハからダイシングして分離した半導体チップを
リードフレームに固着し、金型と樹脂注入によるトラン
スファーモールドによってリードフレーム上に固着され
た半導体チップを封止し、封止された半導体チップを個
々の半導体装置毎に分離するという工程が行われてい
る。リード端子が樹脂の外側に突出すること、トランス
ファーモールド金型の精度の問題などにより、外形寸法
の縮小化には限界が見えていた。
【０００３】近年、外形寸法を半導体チップサイズと同
等あるいは近似した寸法にまで縮小する事が可能な、ウ
ェハスケールＣＳＰ（チップサイズパッケージ）が注目
され始めている。これは、図４（Ａ）を参照して、半導
体ウェハ１に各種拡散などの前処理を施して多数の半導
体チップ２を形成し、図４（Ｂ）に示すように半導体ウ
ェハ１の上部を樹脂層３で被覆すると共に樹脂層３表面
に外部接続用の電極４を導出し、その後半導体ウェハ１
のダイシングラインに沿って半導体チップ１を分割し
て、図４（Ｃ）に示したような完成品としたものであ
る。
【０００４】樹脂層３は半導体チップ１の表面（裏面を
被覆する場合もある）を被覆するだけであり、半導体チ
ップ１の側壁にはシリコン基板が露出する。電極４は樹
脂層３下部に形成された集積回路網と電気的に接続され
ており、実装基板上に形成した導電パターンに対して電
極４を対向接着することによりこの半導体装置の実装が
実現する。
【０００５】斯かる半導体装置は、装置のパッケージサ
イズが半導体チップのチップサイズと同等であり、実装
基板に対しても対向接着で済むので、実装占有面積を大
幅に減らすことが出来る利点を有する。また、後工程に
拘わるコストを大幅に減じることが出来る利点を有する
ものである（例えば、特開平９−６４０４９号）。
【０００６】
【発明が解決しようとする課題】しかしながら、基板を
コレクタとするバイポーラ型トランジスタや、基板を共
通ドレインとするパワーＭＯＳＦＥＴ装置等の３端子型
の半導体素子や、基板をアノード又はカソードの一方と
する２端子素子等の、半導体基板の裏面側を取り出し電
極の一つとして動作電流を半導体チップの厚み方向に流
す素子では、前記コレクタやドレイン等を半導体チップ
の表面側に導出する手段がなく、この為にウェハスケー
ルでのＣＳＰ装置を実現することが困難である欠点があ
った。
【０００７】他の手法として、半導体チップをプリント
基板上に直接実装するベアボンド実装も行われてはいる
が、上記の問題は同様であるし、更にはベアチップであ
ることの取り扱いの難しさが加わるという欠点があっ
た。
【０００８】
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑みて成されたものであり、半導体チップを搭載
する基板と、前記半導体チップの表面側に形成した第１
の外部接続端子と、前記第１の外部接続端子とその高さ
を合致させるように、前記基板に形成した第２の外部接
続端子とを具備し、前記半導体基板の裏面側の電極を前
記基板と前記第２の外部接続端子を介して前記半導体基
板の表面側に導出し、前記第１と第２の外部接続端子を
対向接着可能なように構成したことを特徴とするもので
ある。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を、Ｎ
ＰＮトランジスタを例にして詳細に説明する。
【００１０】図１は、本発明の半導体装置を示す（Ａ）
平面図、（Ｂ）断面図、（Ｃ）斜視図である。これらの
図に於いて、１１はＮＰＮトランジスタを形成した半導
体チップを示す。この半導体チップ１１は、裏面側にＮ
＋型高濃度層を有し、表面側にＮ型の低濃度層を形成し
たもので、Ｎ型半導体基板の両面にＮ＋層を拡散した後
にウェハを研磨した素材か、あるいはＮ＋基板の上にＮ
型のエピタキシャル層を形成したものを用いる。そし
て、前記Ｎ型の低濃度層の表面に選択的にボロン等のＰ
型不純物を選択拡散してベース領域を形成し、さらにベ
ース領域表面にリン等のＮ型不純物を選択拡散してエミ
ッタ領域等を形成したものである。前記Ｎ＋高濃度層／
Ｎ型低濃度層がコレクタとなる。
【００１１】半導体チップ１１の表面はシリコン酸化
膜、シリコン窒化膜等の絶縁膜１２によって被覆されて
おり、その開口部に前記ベース・エミッタ領域と電気的
に接続されたアルミパッド１３が露出する。このアルミ
パッド１３に対して半田バンプや半田ボール等の導電材
料を接着して第１の外部接続端子１４としている。第１
の外部接続端子１４の先端部は、半導体チップ１１の表
面から０．０１〜０．３ｍｍ程度突出する。
【００１２】半導体チップ１１は、半田、金などの導電
性のプリフォーム剤１５によって平板状の基板１６に接
着されている。基板１６は、鉄あるいは銅系の合金素材
からなり、０．１〜０．３ｍｍ程度の板厚で１辺が０．
８〜２．０ｍｍ程度の大きさを持つ。半導体チップ１１
のチップサイズが０．５〜１．５ｍｍ程度であり、搭載
する半導体チップ１１の大きさよりは若干大きい程度の
ものとする。
【００１３】基板１１の１側辺は半導体チップ１１側に
Ｌ字型に折り曲げられ、その先端部は第１の外部接続端
子１４の高さと同程度の高さまで達して、第２の外部接
続端子１７を形成する。第２の外部接続端子１７は、基
板１６に対して一体化したものでも、基板１６とは別個
に形成したものを基板１６上に接着固定したものでも良
い。そして、第２の外部接続端子１７は半導体チップ１
１の裏面側の領域を導出する端子となる。第２の外部接
続端子１７と半導体チップ１１とが併置されるので、基
板１６の大きさは、主として半導体チップ１１と第２の
外部接続端子１７との間隔をどこまで縮小できるかによ
ってその最小寸法が決定される。
【００１４】半導体チップ１１の周辺部は樹脂封止され
ておらず、所謂ベアボンドに近い状態で供給する形とな
る。場合により封止するときは、半導体チップ１１の周
辺部だけを樹脂のポッティング手法等により部分的に被
覆し、第１の外部接続端子１４だけが露出するような形
態とする。
【００１５】図２は、斯かる半導体装置を、リードフレ
ームを用いて生産する方法を示したものである。即ち図
２（Ａ）に示したように、複数個の基板１６を接続部１
８によって１本の共通細条１９に接続したリードフレー
ムを準備し、図２（Ｂ）に示したように、各々の基板１
６上に第１の外部接続端子１４を形成した半導体チップ
１１をダイボンドし、そして接続部１８をダイシングソ
ー、レーザーなどの手法で切断することにより個々の半
導体装置を製造する。基板１６に対して第２の外部接続
端子１７を一体化する場合は、リードフレームを打ち抜
きまたはエッチングによって加工した後にスタンピング
加工等で基板１６の一側辺を折り曲げることで形成す
る。別個に形成した部材を後から固着する場合は、半導
体チップ１１をダイボンドする前あるいは後に、前記部
材を固着する工程を行う。
【００１６】図３は、斯かる装置を実装する際の状態を
示す為の図である。供給時には図３（Ａ）の様に基板１
６が上を向いて第１と第２の外部接続端子１４、１７が
下方を向くようにして供給され、機種名などの標印は上
を向いた基板１６の平坦面に印字する。そして図３
（Ｂ）に示したように、基板１６の裏面側（半導体チッ
プ１１を搭載した面に対して反対側の面）の端部を角錐
吸着コレット２０に接触させるようにして、これを吸着
・保持する。実装は、角錐吸着コレット２０で搬送した
半導体装置を実装基板２１上に移送し、その表面に形成
した配線２２に対して第１と第２の外部接続端子１４、
１７を半田２３等により対向接着することで行われる。
基板１６の裏面側で装置全体を吸着させるので、半導体
チップ１１の大きさのばらつきによらず、搬送工程を安
定化出来る。第１の外部接続端子１４は各々ベースとコ
レクタの電極、第２の外部接続端子１７はコレクタ端子
となる。半導体チップ１１の表面（活性部分）をプリン
ト基板上に対向接着するので、熱的にも電気的にも抵抗
を小さくできる。また、基板１６は、搬送時と実装後に
半導体チップ１１の保護板として機能する。
【００１７】以上に説明した本発明の半導体装置は、半
導体チップ１６よりは若干大きい程度の基板１６を用い
るので、全体として実装面積の小さな半導体装置を得る
ことが出来るものである。そして、半導体チップ１１の
裏面側の電極を第２の外部接続端子１７を介して導出し
たので、前記裏面側の電極の電気抵抗、熱抵抗を共に減
じることが出来るものである。これはＮＰＮトランジス
タにあってはコレクタ抵抗の増大を抑制し、パワーＭＯ
ＳＦＥＴにあってはドレイン抵抗（オン抵抗ｒｄｓ）の
増大を抑制するという効果をもたらす。更に、半導体チ
ップ１１表面側の電極を第１の外部接続端子１４によっ
て対向接着するので、これらの電気抵抗、熱抵抗をも減
じることが出来る。
【００１８】また、基板１６を用いることにより、ベア
チップで提供するよりはその取り扱い性に優れ、基板１
６に対して半導体チップ１１の保護板としての機能と、
吸着コレット２０の吸着保持面としての機能と、裏面電
極の取り出し電極としての機能を同時に持たせることが
出来るものである。
【００１９】更に、半導体チップ１１の樹脂封止を廃止
することが可能であるので、材料費を抑えると共に半導
体素子の故障と暴走電流による装置の発火、発煙などの
事故を防止できる。
【００２０】なお、半導体素子としてはバイポーラ型ト
ランジスタ、パワーＭＯＳＦＥＴ装置などの３端子型の
場合は、第１の外部接続端子１４として２つ必要である
が、ダイオード素子などの２端子素子である場合は、１
つの第１の外部接続端子１４を配置すれば良いことは言
うまでもない。
【００２１】
【発明の効果】以上に説明したように、本発明によれ
ば、実装面積がチップサイズに極めて近似する半導体装
置得られる利点を有する。しかも、基板１６と第２の外
部接続端子１７により半導体チップ１１の裏面側電極を
低抵抗で導出できる利点を有するものである。更に、樹
脂封止を廃止すれば、故障時の発煙・発火を防止できる
利点を有するものである。
【図面の簡単な説明】
【図１】本発明を説明するための（Ａ）平面図、（Ｂ）
断面図、（Ｃ）斜視図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための（Ａ）斜視図、（Ｂ）
断面図である。
【図４】従来例を説明するための図である。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載する基板と、前記半
    導体チップの表面側に形成した第１の外部接続端子と、
    前記第１の外部接続端子とその高さを合致させるよう
    に、前記基板に形成した第２の外部接続端子とを具備
    し、 前記半導体基板の裏面側の電極を前記基板と前記第２の
    外部接続端子を介して前記半導体基板の表面側に導出
    し、 前記第１と第２の外部接続端子を対向接着可能なように
    構成したことを特徴とする半導体装置。
  2. 【請求項２】 前記基板と前記第２の外部接続端子とが
    一体化してＬ字型に折り曲げられていることを特徴とす
    る請求項１記載の半導体装置。
  3. 【請求項３】 前記半導体チップが３端子素子であるこ
    とを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記半導体チップが２端子素子であるこ
    とを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記基板の裏面側の形状が平面視での外
    形寸法を決定することを特徴とする請求項１記載の半導
    体装置。
  6. 【請求項６】 前記半導体チップが露出していることを
    特徴とする請求項１記載の半導体装置。
JP08178699A 1999-03-25 1999-03-25 半導体装置 Expired - Lifetime JP3895884B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08178699A JP3895884B2 (ja) 1999-03-25 1999-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08178699A JP3895884B2 (ja) 1999-03-25 1999-03-25 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004285690A Division JP4017625B2 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法
JP2006311131A Division JP2007073987A (ja) 2006-11-17 2006-11-17 半導体モジュール

Publications (3)

Publication Number Publication Date
JP2000277542A true JP2000277542A (ja) 2000-10-06
JP2000277542A5 JP2000277542A5 (ja) 2005-06-23
JP3895884B2 JP3895884B2 (ja) 2007-03-22

Family

ID=13756181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08178699A Expired - Lifetime JP3895884B2 (ja) 1999-03-25 1999-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JP3895884B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608372B2 (en) 2001-02-27 2003-08-19 Nec Electronics Corporation Surface mountable chip type semiconductor device and manufacturing method
EP1107311A3 (en) * 1999-12-10 2004-03-03 Siliconix Incorporated Semiconductor die package including cup-shaped leadframe
EP1414065A2 (de) * 2002-10-22 2004-04-28 Siemens Aktiengesellschaft Leistungsbauelementanordnung zur mechatronischen integration von Leistungsbauelementen
WO2004038797A1 (de) * 2002-10-22 2004-05-06 Siemens Aktiengesellschaft Verfahren zum zusammenbau eines leistungsbauelements
US7042063B2 (en) 2003-05-07 2006-05-09 Fuji Electric Device Technology Co., Ltd. Semiconductor wafer, semiconductor device, and process for manufacturing the semiconductor device
US7199455B2 (en) 2002-07-02 2007-04-03 Nec Electronics Corporation Molded resin semiconductor device having exposed semiconductor chip electrodes
US7242085B2 (en) * 2002-07-08 2007-07-10 Nec Electronics Corporation Semiconductor device including a semiconductor chip mounted on a metal base
JP2009530826A (ja) * 2006-03-17 2009-08-27 インターナショナル レクティファイアー コーポレイション 改良されたチップスケールパッケージ
US7595547B1 (en) 2005-06-13 2009-09-29 Vishay-Siliconix Semiconductor die package including cup-shaped leadframe
DE10393769B4 (de) * 2002-11-22 2012-09-27 International Rectifier Corporation Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
EP4044226A1 (en) * 2021-02-16 2022-08-17 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1107311A3 (en) * 1999-12-10 2004-03-03 Siliconix Incorporated Semiconductor die package including cup-shaped leadframe
US6608372B2 (en) 2001-02-27 2003-08-19 Nec Electronics Corporation Surface mountable chip type semiconductor device and manufacturing method
US7199455B2 (en) 2002-07-02 2007-04-03 Nec Electronics Corporation Molded resin semiconductor device having exposed semiconductor chip electrodes
US7534661B2 (en) 2002-07-02 2009-05-19 Nec Electronics Corporation Method of forming molded resin semiconductor device
US7242085B2 (en) * 2002-07-08 2007-07-10 Nec Electronics Corporation Semiconductor device including a semiconductor chip mounted on a metal base
WO2004038797A1 (de) * 2002-10-22 2004-05-06 Siemens Aktiengesellschaft Verfahren zum zusammenbau eines leistungsbauelements
EP1414065A3 (de) * 2002-10-22 2006-05-24 Siemens Aktiengesellschaft Leistungsbauelementanordnung zur mechatronischen integration von Leistungsbauelementen
EP1414065A2 (de) * 2002-10-22 2004-04-28 Siemens Aktiengesellschaft Leistungsbauelementanordnung zur mechatronischen integration von Leistungsbauelementen
DE10393769B4 (de) * 2002-11-22 2012-09-27 International Rectifier Corporation Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
US7042063B2 (en) 2003-05-07 2006-05-09 Fuji Electric Device Technology Co., Ltd. Semiconductor wafer, semiconductor device, and process for manufacturing the semiconductor device
US7595547B1 (en) 2005-06-13 2009-09-29 Vishay-Siliconix Semiconductor die package including cup-shaped leadframe
JP2009530826A (ja) * 2006-03-17 2009-08-27 インターナショナル レクティファイアー コーポレイション 改良されたチップスケールパッケージ
EP4044226A1 (en) * 2021-02-16 2022-08-17 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device

Also Published As

Publication number Publication date
JP3895884B2 (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
US7663212B2 (en) Electronic component having exposed surfaces
JP3819574B2 (ja) 半導体装置の製造方法
US7224045B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
JP3420057B2 (ja) 樹脂封止型半導体装置
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
US6744124B1 (en) Semiconductor die package including cup-shaped leadframe
JP3895884B2 (ja) 半導体装置
JPH10261756A (ja) 半導体装置およびその製造方法
JPH11191561A (ja) 半導体装置の製造方法
JP3877410B2 (ja) 半導体装置の製造方法
JP3500015B2 (ja) 半導体装置及びその製造方法
JP3877405B2 (ja) 半導体装置の製造方法
JP4017625B2 (ja) 半導体装置の製造方法
JP2007073987A (ja) 半導体モジュール
JP3744771B2 (ja) 半導体装置の製造方法
JP2003297994A (ja) 半導体装置およびその製造方法
JP3981324B2 (ja) 双方向ツェナーダイオード
JP3375560B2 (ja) 半導体装置
JP3717597B2 (ja) 半導体装置
JP2000277463A (ja) 半導体装置
JP3500016B2 (ja) 半導体装置及びその製造方法
KR100722322B1 (ko) 반도체 패키지
JP2000223693A (ja) 半導体装置の製造方法
JP4165952B2 (ja) 半導体装置
JP3639390B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term