JP2000250458A

JP2000250458A - 画像形成装置及びその駆動方法

Info

Publication number: JP2000250458A
Application number: JP11048974A
Authority: JP
Inventors: Tomotake Suzuki; 朝岳鈴木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-02-25
Filing date: 1999-02-25
Publication date: 2000-09-14
Anticipated expiration: 2019-02-25
Also published as: JP3679642B2

Abstract

(57)【要約】【課題】電子放出素子のバラ付きが抑えられ、階調数
を落とすことなく、しかも配線抵抗の影響を受けずに駆
動する事ができ、階調の線形性に保たれ、高品位な画像
良好な画像を形成する。【解決手段】入力されたアナログ画像信号はＡＤＣ１
１１で１画素の１色成分につき８ビットのデジタルデー
タに変換される。変換された画像データは、画像データ
メモリ１１６に１フィールドもしくは１フレーム分格納
され、干渉メモリとして用いる。そして、画像データメ
モリから読み出されたデータは、補正演算回路１１７で
各素子に適したデータに補正され、パルス幅変調回路１
０６でパルス幅変調され、走査対象の行の駆動に用いら
れる。このとき、その行の選択状態は、一律ではなく、
走査選択時間メモリ１１８に記憶されたデータで表わさ
れる期間になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子源及びその応
用である画像形成装置及びその駆動方法、より詳しくは
冷陰極電子放出素子、特に表面伝導型電子放出素子を多
数個備える画像形成装置とその駆動方法に関するもので
ある。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型放出素子や、電界放出
型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型
放出素子（以下ＭＩＭ型と記す）、などが知られてい
る。

【０００３】表面伝導型放出素子としては、たとえば、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥ−ｎｇ．Ｅｌ
ｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０，（１９６
５）や、後述する他の例が知られている。

【０００４】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ₂ 薄膜を用いたものの他に、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：”ＴｈｉｎＳｏｌｉｄＦｉ
ｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ₂ Ｏ₃ ／
ＳｎＯ₂ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａｎ
ｄＣ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］や、カ
ーボン薄膜によるもの［荒木久他：真空、第２６巻、
第１号、２２（１９８３）］等が報告されている。

【０００５】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２０に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、
０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００６】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜３００４の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
３００４に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。

【０００７】また、ＦＥ型の例は、たとえば、Ｗ．Ｐ．
Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅ−ｌｄｅｍ
ｉｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒ
ｏｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌｐｒ
ｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅ
ｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知
られている。

【０００８】ＦＥ型の素子構成の典型的な例として、図
２１に、前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断
面図を示す。同図において、３０１０は基板で、３０１
１は導電材料よりなるエミッタ配線、３０１２はエミッ
タコーン、３０１３は絶縁層、３０１４はゲート電極で
ある。本素子は、エミッタコーン３０１２とゲート電極
３０１４の間に適宜の電圧を印加することにより、エミ
ッタコーン３０１２の先端部より電界放出を起こさせる
ものである。

【０００９】また、ＦＥ型の他の素子構成として、図２
１のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。

【００１０】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎｏｆｔｕｎ
ｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ，Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが知
られている。ＭＩＭ型の素子構成の典型的な例を図２２
に示す。同図は断面図であり、図において、３０２０は
基板で、３０２１は金属よりなる下電極、３０２２は厚
さ１００オングストローム程度の薄い絶縁層、３０２３
は厚さ８０〜３００オングストローム程度の金属よりな
る上電極である。ＭＩＭ型においては、上電極３０２３
と下電極３０２１の間に適宜の電圧を印加することによ
り、上電極３０２３の表面より電子放出を起こさせるも
のである。

【００１１】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。

【００１２】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。

【００１３】たとえば、表面伝導型放出素子は、冷陰極
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。そこで、たとえば本出願人による特開昭６４−３１
３３２号公報において開示されるように、多数の素子を
配列して駆動するための方法が研究されている。

【００１４】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。

【００１５】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３号や特
開平２−２５７５５１号公報や特開平４−２８１３７号
公報において開示されているように、表面伝導型放出素
子と電子ビームの照射により発光する蛍光体とを組み合
わせて用いた画像表示装置が研究されている。表面伝導
型放出素子と蛍光体とを組み合わせて用いた画像表示装
置は、従来の他の方式の画像表示装置よりも優れた特性
が期待されている。たとえば、近年普及してきた液晶表
示装置と比較しても、自発光型であるためバックライト
を必要としない点や、視野角が広い点が優れていると言
える。

【００１６】また、ＦＥ型を多数個ならべて駆動する方
法は、たとえば本出願人によるＵＳＰ４，９０４，８９
５号に開示されている。また、ＦＥ型を画像表示装置に
応用した例として、たとえば、Ｒ．Ｍｅｙｅｒらにより
報告された平板型表示装置が知られている。［Ｒ．Ｍｅ
ｙｅｒ：”ＲｅｃｅｎｔＤｅｖｅｌｏｐｍｅｎｔｏｎ
ＭｉｃｒｏｔｉｐｓＤｉｓｐｌａｙａｔＬＥＴ
Ｉ”，Ｔｅｃｈ．Ｄｉｇｅｓｔｏｆ４ｔｈＩｎ
ｔ．ＶａｃｕｕｍＭｉｃｒｏｅｌｅ−ｃｔｒｏｎｉ
ｃｓＣｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９
（１９９１）］また、ＭＩＭ型を多数個並べて画像表示
装置に応用した例は、たとえば本出願人による特開平３
−５５７３８号公報に開示されている。

【００１７】

【発明が解決しようとする課題】発明者は、上記従来技
術に記載したものをはじめとして、さまざまな材料、製
法、構造の冷陰極素子を試みてきた。さらに、多数の冷
陰極素子を配列したマルチ電子ビーム源、ならびにこの
マルチ電子ビーム源を応用した画像表示装置について研
究を行ってきた。

【００１８】発明者は、たとえば図２３に示す電気的な
配線方法によるマルチ電子ビーム源を試みてきた。すな
わち、冷陰極素子を２次元的に多数個配列し、これらの
素子を図示のようにマトリクス状に配線したマルチ電子
ビーム源である。

【００１９】図中、４００１は冷陰極素子を模式的に示
したもの、４００２は行方向配線、４００３は列方向配
線である。行方向配線４００２および列方向配線４００
３は、実際には有限の電気抵抗を有するものであるが、
図においては配線抵抗４００４および４００５として示
されている。上述のような配線方法を、単純マトリクス
配線と呼ぶ。

【００２０】なお、図示の便宜上、６ｘ６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。

【００２１】冷陰極素子を単純マトリクス配線したマル
チ電子ビーム源においては、所望の電子ビームを出力さ
せるため、行方向配線４００２および列方向配線４００
３に適宜の電気信号を印加する。たとえば、マトリクス
の中の任意の１行の冷陰極素子を駆動するには、選択す
る行の行方向配線４００２には選択電圧Ｖｓを印加し、
同時に非選択の行の行方向配線４００２には非選択電圧
Ｖｎｓを印加する。これと同期して列方向配線４００３
に電子ビームを出力するための駆動電圧Ｖｅを印加す
る。この方法によれば、配線抵抗４００４および４００
５による電圧降下を無視すれば、選択する行の冷陰極素
子には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の
冷陰極素子にはＶｅ−Ｖｎｓの電圧が印加される。Ｖ
ｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば選択す
る行の冷陰極素子だけから所望の強度の電子ビームが出
力されるはずであり、また列方向配線の各々に異なる駆
動電圧Ｖｅを印加すれば、選択する行の素子の各々から
異なる強度の電子ビームが出力されるはずである。ま
た、駆動電圧Ｖｅを印加する時間の長さを変えれば、電
子ビームが出力される時間の長さも変えることができる
はずである。

【００２２】したがって、冷陰極素子を単純マトリクス
配線したマルチ電子ビーム源はいろいろな応用可能性が
あり、たとえば画像情報に応じた電気信号を適宜印加す
れば、画像表示装置用の電子源として好適に用いること
ができる。

【００２３】しかしながら、冷陰極素子を単純マトリク
ス配線したマルチ電子ビーム源には、実際には以下に述
べるような問題が発生していた。

【００２４】つまり、実際に電圧源をマルチ電子源に接
続し前記の電圧印加方法で駆動した場合には、配線抵抗
で電圧降下が発生するために各電子放出素子に実効的に
印加される電圧がばらつくという問題が発生していた。

【００２５】各素子に印加される電圧がばらつく原因と
して、まず第１に単純マトリックス配線では各電子放出
素子毎に配線長が異なる（すなわち、配線抵抗の大きさ
が素子毎に異なる）事が挙げられる。

【００２６】第２に行配線の各部分の配線抵抗４００４
で発生する電圧降下の大きさが一様でない事が挙げられ
る。これは、選択する行の行配線から当該行に接続され
た各電子放出素子に電流が分岐して流れるため配線抵抗
４００４のおのおのに流れる電流の大きさが一様でない
ために怒るものである。

【００２７】第３に、駆動するパターン（画像表示装置
の場合は表示するパターン）によって配線抵抗で生じる
電圧降下が変化する為に起きるものである。

【００２８】以上のような原因により、各電子放出素子
に印加される電圧にバラ付きが発生すると、各電子放出
素子から出力される電子ビーム強度が所望の値からずれ
る事になり、応用上不都合であった。例えば、画像表示
装置に応用した場合には、表示画像の輝度が負均一にな
ったり、表示画像パターンによって輝度が変動したりし
た。

【００２９】また、電圧のバラ付きは単純マトリクスの
規模が大きくなるほどに顕著になる傾向があるため、画
像表示装置の場合には画素数を制限する要因ともなっ
た。

【００３０】このような点に鑑みて鋭意研究した結果、
本発明者は上記の電圧印加方法とは異なる駆動方法を既
に試みている。

【００３１】すなわち電子放出素子を単純マトリックス
配線したマルチ電子ビームを駆動する際、列配線には駆
動電圧Ｖｅを印加するための電圧源を接続するのではな
く、所望の電子ビームを出力するのに必要な電流を供給
するための電流源を接続して駆動する方法である。この
方法は、素子電流Ｉｆの大きさを制御する事により放出
電流Ｉｅの大きさを制御するものである。

【００３２】つまり電子放出素子の（素子電流Ｉｆ）対
（放出電流Ｉｅ）特性を参照して各電子放出素子に流す
電流Ｉｆの大きさを決定し、列方向配線に接続した電流
源からこれを供給するのである。具体的には、（素子電
流Ｉｆ）対（放出電流Ｉｅ）特性を記憶させたメモリ
や、流すべき素子電流Ｉｆを決定するための演算器や、
制御電流源などの電気回路を組みあわせる事により駆動
回路を構成すればよい。このうち制御電流源には、流す
べき素子電流Ｉｆの大きさを一旦電圧信号にした後、電
圧／電流交換回路で電流に変換するような回路形式を用
いてもよい。

【００３３】この方法によれば前述の電圧源を接続して
駆動する方法と比較して、配線抵抗で電圧降下が発生し
たとしてもその影響を受け難いため、出力される電子ビ
ーム強度のバラ付きや変動を低減するのに大きな効果が
認められた。

【００３４】しかしながら、電流源を接続して駆動する
方法にも、以下に述べる問題が発生していた。すなわ
ち、多数の素子から構成されるマルチ電子源を作成した
とき、さまざまな理由から素子の（素子電流Ｉｆ）対
（放出電流Ｉｅ）特性にばらつきが生じてします。例え
ば、表面伝導型放出素子の場合について述べるとフォー
ミング前の電子放出部を含む抵抗のばらつきや、活性化
時の配線抵抗による電圧降下などが原因としてあげられ
る。

【００３５】そこで、本発明の目的は、マトリクス配線
された多数の電子放出素子を備えるマルチ電子源から電
子ビームを均一に出力させられる駆動の構成及び駆動方
法を提供する事である。また、輝度むらが無く、階調の
線形性にすぐれた表示装置を提供する事も本発明の目的
に含まれるものである。

【００３６】

【課題を解決するための手段】以上の目的を達成するた
めに、本発明者が鋭意研究を進めた結果、以下の発明を
得た。すなわち、複数の電子放出素子を行配線と列配線
とを用いてマトリックス配線したマルチ電子源と、当該
マルチ電子源と対抗する位置にあって、前記マルチ電子
源からの電子ビームが照射されることで画像を形成する
画像形成部材と、前記行配線に接続され、行単位に駆動
走査する走査手段と、前記列配線に形成すべき画像デー
タに基づく変調信号を印加する変調手段とを有する画像
形成装置であって、素子の効率を記憶する素子効率記憶
手段と、フィールドまたはフレーム毎の画像データを記
憶する画像データ記憶手段と、記憶された効率と記憶さ
れた画像データに基づいて補正輝度信号を演算する手段
と、各走査行に対応して異なる選択時間を記憶する選択
時間記憶手段とを備え、該選択時間記憶手段に記憶され
た選択時間で走査するよう前記走査手段を制御する制御
手段とを備えるものである。

【００３７】また、選択時間は素子効率に応じて決定さ
れることが望ましい。

【００３８】また、変調手段で印加する変調信号は、入
力されたデジタル画像信号から分離されたデジタル輝度
信号でも良いし、アナログ画像信号から分離された輝度
信号をサンプリングしてデジタルの輝度信号に変換され
たものでも良い。

【００３９】また、電子放出素子としては冷陰極素子が
望ましく、表面伝導型放出素子、ＦＥ型放出素子、ＭＩ
Ｍ型放出素子のいずれでも構わない。

【００４０】

【発明の実施の形態】以下、添付図面に従って本発明に
係る実施形態を詳細に説明する。

【００４１】＜表示パネルの構成と製造法＞まず始め
に、本実施形態で適用する画像表示装置の表示パネルの
構成と製造法について、具体的な例を示して説明する。

【００４２】図９は、実施形態に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの一部を切り
欠いて示している。

【００４３】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。

【００４４】ここで気密容器を組み立てるにあたって
は、各部材の接合部に十分な強度と気密性を保持させる
ため封着する必要があるが、たとえばフリットガラスを
接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏
４００〜５００度で１０分以上焼成することにより封着
を達成した。気密容器内部を真空に排気する方法につい
ては後述する。

【００４５】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮｘＭ個形成されている。（Ｎ，Ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上
の数を設定することが望ましい。本実施形態において
は、Ｎ＝３０７２，Ｍ＝１０２４とした。）前記ＮｘＭ
個の冷陰極素子は、Ｍ本の行方向配線１００３とＮ本の
列方向配線１００４により単純マトリクス配線されてい
る。前記、１００１〜１００４によって構成される部分
をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム
源の製造方法や構造については、後で詳しく述べる。

【００４６】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００４７】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜１００８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図１
０（ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体１０１０が設け
てある。黒色の導電体１０１０を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。

【００４８】また、３原色の蛍光体の塗り分け方は前記
図１０（ａ）に示したストライプ状の配列に限られるも
のではなく、たとえば図１０（ｂ）に示すようなデルタ
状配列や、それ以外の配列であってもよい。

【００４９】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜１００８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００５０】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００５１】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【００５２】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。

【００５３】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１ｘ１０マ
イナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。

【００５４】以上、本実施形態の表示パネルの基本構成
と製法を説明した。

【００５５】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、冷陰
極素子を単純マトリクス配線した電子源であれば、冷陰
極素子の材料や形状あるいは製法に制限はない。したが
って、たとえば表面伝導型放出素子やＦＥ型、あるいは
ＭＩＭ型などの冷陰極素子を用いることができる。

【００５６】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、ＦＥ型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出素子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
いだしている。したがって、高輝度で大画面の画像表示
装置のマルチ電子ビーム源に用いるには、最も好適であ
ると言える。そこで、下実施形態の表示パネルにおいて
は、電子放出部もしくはその周辺部を微粒子膜から形成
した表面伝導型放出素子を用いた。そこで、まず好適な
表面伝導型放出素子について基本的な構成と製法および
特性を説明し、その後で多数の素子を単純マトリクス配
線したマルチ電子ビーム源の構造について述べる。

【００５７】＜表面伝導型放出素子の好適な素子構成と
製法＞電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００５８】＜平面型の表面伝導型放出素子＞まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。

【００５９】図１１は、平面型の表面伝導型放出素子の
構成を説明するための図であり、同図（ａ）はその平面
図、同図（ｂ）は断面図である。図中、１１０１は基
板、１１０２と１１０３は素子電極、１１０４は導電性
薄膜、１１０５は通電フォーミング処理により形成した
電子放出部、１１１３は通電活性化処理により形成した
薄膜である。

【００６０】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板、などを用いることができる。

【００６１】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ₂ Ｏ₃ −ＳｎＯ₂をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。

【００６２】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００６３】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００６４】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。

【００６５】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００６６】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ₂ ，Ｉｎ₂Ｏ₃ ，ＰｂＯ，Ｓｂ₂Ｏ₃ ，などをはじめ
とする酸化物や、ＨｆＢ₂ ，ＺｒＢ₂ ，ＬａＢ₆ ，Ｃｅ
Ｂ₆ ，ＹＢ₄ ，ＧｄＢ₄ ，などをはじめとする硼化物
や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，
などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。

【００６７】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００６８】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１１（ｂ）の例におい
ては、下から、基板、素子電極、導電性薄膜の順序で積
層したが、場合によっては下から基板、導電性薄膜、素
子電極、の順序で積層してもさしつかえない。

【００６９】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１１においては模式的に示した。

【００７０】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００７１】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【００７２】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１１においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。

【００７３】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【００７４】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【００７５】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【００７６】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。

【００７７】図１２（ａ）〜（ｄ）は、表面伝導型放出
素子の製造工程を説明するための断面図で、各部材の表
記は前記図１１と同一である。

【００７８】１）まず、同図（ａ）に示すように、基板
１１０１上に素子電極１１０２および１１０３を形成す
る。

【００７９】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【００８０】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。

【００８１】形成するにあたっては、まず同図（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。具体的に
は、本実施形態では主要元素としてＰｄを用いた。ま
た、実施形態では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい。

【００８２】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【００８３】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【００８４】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【００８５】通電方法をより詳しく説明するために、図
１３に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。

【００８６】実施形態においては、たとえば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、た
とえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を
１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【００８７】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【００８８】４）次に、図１３（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。

【００８９】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【００９０】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【００９１】通電方法をより詳しく説明するために、図
１４（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施形態においては、一定
電圧の矩形波を定期的に印加して通電活性化処理を行っ
たが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，
パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０
［ミリ秒］とした。なお、上述の通電条件は、本実施形
態の表面伝導型放出素子に関する好ましい条件であり、
表面伝導型放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。

【００９２】図１２（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉｅを捕捉するため
のアノード電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニターし、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図１４（ｂ）に示すが、活性化電源
１１１２からパルス電圧を印加しはじめると、時間の経
過とともに放出電流Ｉｅは増加するが、やがて飽和して
ほとんど増加しなくなる。このように、放出電流Ｉｅが
ほぼ飽和した時点で活性化用電源１１１２からの電圧印
加を停止し、通電活性化処理を終了する。

【００９３】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【００９４】以上のようにして、図１２（ｅ）に示す平
面型の表面伝導型放出素子を製造した。

【００９５】＜垂直型の表面伝導型放出素子＞次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【００９６】図１５は、垂直型の基本構成を説明するた
めの模式的な断面図である。図中、１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。

【００９７】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、図１１の平面型における素子電極間隔Ｌは、
垂直型においては段差形成部材１２０６の段差高Ｌｓと
して設定される。なお、基板１２０１、素子電極１２０
２および１２０３、微粒子膜を用いた導電性薄膜１２０
４、については、前記平面型の説明中に列挙した材料を
同様に用いることが可能である。また、段差形成部材１
２０６には、たとえばＳｉＯ2 のような電気的に絶縁性
の材料を用いる。

【００９８】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１６（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は図１５と同
一である。

【００９９】１）まず、図１６（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。

【０１００】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。

【０１０１】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１０２】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【０１０３】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【０１０４】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１２（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい。）７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図１２（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。）以上のようにして、図１６（ｆ）に示す垂直型の表面伝
導型放出素子を製造した。

【０１０５】＜表示装置に用いた表面伝導型放出素子の
特性＞以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【０１０６】図１７に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。

【０１０７】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【０１０８】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【０１０９】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【０１１０】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１１１】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１１２】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１１３】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１１４】＜多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造＞次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０１１５】図１８に示すのは、図９の表示パネルに用
いたマルチ電子ビーム源の平面図である。基板上には、
図１１で示したものと同様な表面伝導型放出素子が配列
され、これらの素子は行方向配線電極１００３と列方向
配線電極１００４により単純マトリクス状に配線されて
いる。行方向配線電極１００３と列方向配線電極１００
４の交差する部分には、電極間に絶縁層（不図示）が形
成されており、電気的な絶縁が保たれている。

【０１１６】図１８のＡ−Ａ’に沿った断面を、図１９
に示す。

【０１１７】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０１１８】次に本実施形態の主題である画像表示装置
の駆動方法及び補正方法について図１を用いて説明す
る。

【０１１９】図中、１０１は前述の表示パネルで、端子
Ｄｘ１からＤｘｍ及びＤｙ１からＤｙｎを介して外部の
電気回路と接続されている。またフェースプレート上の
高圧端子Ｈｖも外部の高圧電源Ｖａに接続され放出電子
を加速するようになっている。このうち端子Ｄｘ１から
Ｄｘｍには前述のパネル内に設けられているマルチ電子
ビーム源すなわちＭ行Ｎ列の行列状にマトリックス配線
された表面伝導型放出素子群を１行ずつ順次駆動してゆ
くための走査信号が印加される。一方、端子Ｄｙ１から
Ｄｙｎには前記走査信号により選択された一行の表面伝
導型放出素子の各素子の出力電子ビームを制御する為の
変調信号が印加される。

【０１２０】次に、走査回路１０２について説明する。
同回路は、内部にＭ個のスイッチング素子を備えるもの
で、各スイッチング素子は、直流電圧源Ｖｘの出力電圧
もしくは０［Ｖ］（グランドレベル）のいずれか一方を
選択し、表示パネル１０１の端子Ｄｘ１ないしＤｘｍと
電気的に接続するものである。各スイッチング素子は、
制御回路１０３が出力する制御信号Ｔｓｃａｎにもとづ
いて動作するものだが、実際にはたとえばＦＥＴのよう
なスイッチング素子を組み合わせる事により容易に構成
する事が可能である。

【０１２１】尚、前記直流電圧源Ｖｘは、本実施形態の
場合には図１７で例示した表面伝導型放出素子の特性
（電流放出しきい値電圧が８［Ｖ］）にもとづき、走査
されていない素子に印加される駆動電圧が電子放出しき
い値電圧以下となるよう、７［Ｖ］の一定電圧を出力す
るよう設定されている。

【０１２２】引き続き入力された画像信号の流れについ
て説明する。入力されたコンポジット画像信号をデコー
ダー１１０で３原色の輝度信号及び水平、垂直同期信号
（ここでは説明の都合上両者を併せて同期信号ＴＳＹＮ
Ｃとして表した。）に分離される。

【０１２３】また、制御回路１０３は、外部より入力す
る画像信号にもとづいて適切な表示が行なわれるように
各部の動作を整合させる働きをもつものである。Ｔｓｙ
ｎｃにもとづいて、各部に対してＴａｄ，Ｔｐｓ，Ａｄ
ｒｓ，ＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙ及びＴ
ｍｏｄの各制御信号を発生する。

【０１２４】一方３原色の輝度信号は、ＡＤＣ（アナロ
グ−デジタル変換器）１１１に入力されて、サンプリン
グクロックＴａｄによるタイミングでそれぞれ、８ビッ
トのデジタル信号に変換される。この時のビット数は、
表示する画像の必要な階調数（色数）に応じて決められ
るもので本実施形態に於いては、ＲＧＢ各色２５６階調
（約１６７０万色）を実現するため８ビットに決定し
た。変換されたデジタルの輝度信号は、先に説明したフ
ロントパネル上の各色成分の配列に応じた順番に変換す
るためＰ／Ｓ（パラレル／シリアル）変換回路１１２に
入力される。シリアル変換されたデータ（８ビット）
は、制御回路１１３からのタイミング信号（Ｗ／Ｒ）で
画像データメモリ１１６に書き込まれる。画像データメ
モリは例えばＦＩＦＯ（ファーストインファーストアウ
ト）メモリで構成され、順次Ｒ／Ｗ信号のタイミングで
順番に読み出される。記憶されるデータは、１フィール
ドもしくは１フレーム分である。

【０１２５】読み出された、輝度信号は後述する補正動
作をする補正演算回路１１７を経てシフトレジスター１
０４に入力される。補正された各色成分毎の輝度信号は
補正分のビット数が増えるためこれ以降は９ｂｉｔの信
号になる。

【０１２６】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記デジタル信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔにもとづい
て動作する（すなわち、制御信号Ｔｓｆｔは、シフトレ
ジスタ１０４のシフトクロックであると言い換えても良
い）。シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当する）のデ
ータは、ＩｄｌないしＩｄｎのＮ個の並列信号として前
記シフトレジスタ１０４より出力される。

【０１２７】ラッチ回路１０５は、画像１ライン分のデ
ータを必要時間の間だけ記憶する為の記憶装置であり、
制御回路＄１０３より送られる制御信号Ｔｍｒｙにした
がって適宜ＩｄｌないしＩｄｎの内容を記憶する。記憶
された内容は、Ｉ’ｄｌないしＩ’ｄｎとして出力され
パルス幅変調回路＄１０６に入力される。

【０１２８】パルス幅変調回路１０６は、前記画像デー
タＩ’ｄｌないしＩ’ｄｎの各々に応じた時間幅のパル
スを発生するためのものであり、その出力は端子Ｉｄ”
ｌないしＩｄ”ｎを通じてスイッチゲート（電流スイッ
チ１０８）に接続される。そして、制御回路１０３から
のタイミング信号Ｔｍｏｄに合わせて、データに応じた
パルス幅の電圧信号を出力する。

【０１２９】このパルス幅変調回路１０６の内部構成を
図４を用いて説明する。４０１はダウンカウンターで列
配線数分ｎ個が並んでおりデータ入力端子はそれぞれラ
ッチ回路からのデータ線Ｉｄ’ｌ〜Ｉｄ’ｎに接続され
ている。また、データロード端子ＬＤはは共通配線され
制御回路からの信号Ｔｍｏｄに接続されている事でＴｍ
ｏｄのタイミングに合わせてカウントダウンデータがＩ
ｄ’ｌ〜Ｉｄ’ｎよりロードされる。カウンターのクロ
ックｃｌｋはやはり共通配線されてＰｃｌｋ信号として
制御回路１０３から入力される。Ｐｃｌｋは制御回路１
０３によってＴｓｙｎｃから作られるが、本実施形態に
おいてその周波数は水平走査周波数の２６０倍に設定し
た。これらの設定により４０１ダウンカウンターはＴｍ
ｏｄのタイミングによりデータがロードされると同時に
カウンタークロックＰｃｌｋによりカウントダウンされ
０になった時にｃｌｒ信号が真（５Ｖ）になる。この信
号は１０８電流スイッチのゲート端子により電流源の出
力をスイッチすることになるので、この時刻に対応する
列配線への電流の通電がきれる事になり、パルス幅変調
が実現される。

【０１３０】図１に戻って、電流スイッチ１０８はｐチ
ャネルＭＯＳＦＥＴを用いており、パルス幅変調回路の
出力により電流源１０９の出力電流を表示パネル１０１
側とグランド側とに切り替えるためのものである。

【０１３１】次に、電流源１０９について図３を用いて
説明する。電流源１０９は図３（ａ）に示すようにｎ個
の電流源３０１及び、ｎ個の３０６Ｄ／Ａ変換回路、後
述する方法で測定されるもれ電流補正データから設定さ
れる３０７ラインメモリから構成されており、その制御
電圧Ｖｉｎはラインメモリ３０７に記憶されたデータを
Ｄ／Ａ変換回路３０６によって変換された電圧値で設定
される。本実施形態では、ラインメモリのビット数は前
述の表示階調数２５６に対して十分になるように９ビッ
トとしたが、表示階調数に対して必要十分な精度に決定
すればよくこれに限られるものではない。おのおのの電
流源３０１は図３（ｂ）に示すようなカレントミラー回
路により構成されている。本回路は、オペアンプ３０
２、ＮＰＮトランジスター３０３、ＰＮＰトランジスタ
ー３０４、設定抵抗３０５から成り立っており、制御電
圧Ｖｉｎに対して出力電流Ｉｏｕｔは次に示す式で表さ
れる。

【０１３２】Ｉｏｕｔ＝Ｖｉｎ／Ｒｉ（１）次に補正データ作成時動作、及び補正データを用いた駆
動時の補正動作の詳細について説明する。

【０１３３】先ず、画像形成装置の製造後などに行う補
正データ用ＬＵＴを作成する手順を述べる。この時の、
測定装置を図５に示す。

【０１３４】制御回路５０４はＬＵＴ作成時は、データ
作成に合わせたタイミング制御を行なう。このとき、制
御回路５０４は列選択駆動回路５１１が特定の画素に対
して特定の駆動電圧で特定のパルス幅のドライブ信号を
発生するように制御信号を発生する。このドライブ信号
と走査回路出力によって選択された表面伝導型放出素子
に流れる素子電流Ｉｆを電流モニタ回路５１２でモニタ
抵抗を用いて検知する。同時に電子放出電流Ｉｅを、モ
ニタしＩｆモニタ信号と共に補正データ作成回路５１３
に送る。これを全表面伝導型放出素子に対して行なう。

【０１３５】発明者は表面伝導型放出素子の電子ビーム
Ｉｅ出力と素子に流れる素子電流Ｉｆの間に強い相関が
あることに着目し以下のような補正方法を提案し実施し
た。

【０１３６】先ず、ＬＵＴ１の作成について図２（ａ）
により説明する。

【０１３７】ＬＵＴ１の作成時は走査回路出力である行
側の駆動線Ｄｘ１，Ｄｘ２，Ｄｘ３，…，Ｄｘｍは０Ｖ
にする。この状態で、列選択駆動回路５１１は列半選択
電圧である、＋１／２Ｖｆ〜７．５Ｖのパルス電圧を発
生する。この印加電圧では、どの素子も点灯することは
無く、電流モニタ回路５１５は流れる素子電流を検出す
る。

【０１３８】例えば、位置（Ｍ，Ｎ）の素子を駆動時に
検出される素子電流は列Ｎ上に存在するｍ個のＳＣＥ素
子に＋１／２Ｖｆの電圧を印加した際に流れる素子電流
の総和になる。

【０１３９】Ｉｆ1＝ΣＩｆ［＋１／２Ｖｆ、（Ｋ，Ｎ）］（２）ここで、上式のΣはＫ＝１…ｍまでの合算を示す。ま
た、Ｉｆ［＋１／２Ｖｆ，（Ｋ，Ｎ）］とは、位置
（Ｋ，Ｎ）にある素子に＋１／２Ｖｆの電圧を印加した
ときに流れる素子電流を示す。

【０１４０】図１７の単素子のＩｆ特性から明らかなよ
うに、＋１／２Ｖｆ≒７．５Ｖの電圧ではＩｆはほとん
ど流れない。しかし、単純マトリクスの規模が大きくな
り、ＭやＮが１００を越えるようになると式（２）の電
流は無視できない量になる。単純マトリクス構造にＳＣ
Ｅ素子を並べた表示パネルを電流出力ドライバーで駆動
する場合、このような電流が存在すると選択素子でなく
半選択電圧のかかった素子に電流が流れてしまい、選択
した素子に所望の素子電流を流す事ができない。そこで
ＬＵＴ１には駆動時に半選択素子に流れてしまう電流
（以下無効素子電流Ｉｆｎと呼ぶ。）を予め測定し、ス
トアする。即ち、ｍ×ｎのアドレス空間を有するＬＵＴ
を用意し、位置（Ｍ，Ｎ）の素子を選択時に観測された
無効素子電流Ｉｆｎ（Ｍ，Ｎ）をＬＵＴのアドレス
（Ｍ，Ｎ）にストアした。実際にＩｆｎを観測したとこ
ろ同じ列上では、観測されるＩｆｎはほぼ一致した。そ
こで１×ｎのアドレス空間を有するＬＵＴ１：５０８を
用意し、列毎にＩｆｎデータを観測してストアした。

【０１４１】次にＬＵＴ２：１１５の作成について図２
（ｂ）により説明する。ＬＵＴ２：１１５の作成時は走
査回路出力である行側の駆動線Ｄｘ１，Ｄｘ２，Ｄｘ
３，…Ｄｘｍは画像形成時と同じようにＶｘの出力電圧
もしくは０［Ｖ］（グランドレベル）のいずれか一方を
選択するように制御する。この状態で、パルス幅変調回
路は列半選択電圧である、＋１／２Ｖｆ≒７．５Ｖのパ
ルス電圧を発生する。このとき、行及び列選択電圧が印
加された素子のみが選択され電子放出を行なうが、補正
データ作成回路５１３は各素子に関してＩｆ及びＩｅモ
ニタ信号の検出を行なう。

【０１４２】例えば、位置（Ｍ，Ｎ）の素子を駆動時に
検出されるＩｅ，Ｉｆは以下のように表せる。Ｉｅに関
しては明確なしきい値電圧Ｖｔｈ（本実施形態の素子で
は８［Ｖ］）があり、Ｖｔｈ以上の電圧を印加された時
のみ電子放出が生じる。従ってＩｅ＝Ｉｅ［＋Ｖｆ，（Ｍ，Ｎ）］（３）が検出される。（ただし、Ｉｅ［＋Ｖｆ，（Ｍ，Ｎ）］
とは位置（Ｍ，Ｎ）にある素子に＋Ｖｆの電圧を印加し
たときの電子放出電流）一方、素子電流は、列Ｎ上に存在するｍ−１個のＳＣＥ
素子に＋１／２Ｖｆの電圧を印加した際に流れる素子電
流の総和と位置（Ｍ，Ｎ）に選択素子に＋Ｖｆの電圧を
印加したときに流れる素子電流の和になる。Ｉｆ2＝ΣＩｆ[+1/2Ｖｆ,（Ｋ，Ｎ）]＋Ｉｆ[+Ｖｆ,（Ｋ、Ｎ）] （４）この観測値（４）とＬＵＴ１のデータ（２）から、選択
素子（Ｍ，Ｎ）に真に流れる素子電流が見積もられる。
即ちＭ，Ｎが大きく（＞２００）場合、式（４）から式
（２）を差し引くことで選択素子（Ｍ，Ｎ）に真に流れ
る素子電流（以下Ｉｆｍと呼ぶ）Ｉｆｍ＝Ｉｆ［＋Ｖｆ，（Ｍ，Ｎ）］（５）が算出される。

【０１４３】ＬＵＴ２：５１２には各素子の特性ばらつ
きの補正量として各素子の素子電流に対する電子放出電
流の割合（以下、効率η＝Ｉｅ／Ｉｆｍと呼ぶ。）をス
トアした。即ち、ｍ×ｎのアドレス空間を有するＬＵＴ
を用意し、位置（Ｍ，Ｎ）の素子を選択時に観測された
素子の効率η（Ｍ，Ｎ）をＬＵＴのアドレス（Ｍ，Ｎ）
にストアした。

【０１４４】次に、このＬＵＴ２：５１２にストアーし
た効率ηを元にして実際の補正データを計算して補正デ
ータメモリ１１５に記憶する方法について図８のフロー
チャートを用いて説明する。

【０１４５】本実施形態に於いては、所謂、垂直帰線期
間が２２．５Ｈ（１Ｈは、１水平走査期間）であると
し、この垂直帰線期間分を用いて補償駆動を行うのでど
のようにしてこの垂直帰線期間を振り分けるかについて
図８で説明する。

【０１４６】まず初めに各ラインを選択する時間を記憶
するデータ配列Ｉｓｃａｎ（１）〜Ｉｓｃａｎ（４８
０）の初期化を行い（ライン数が４８０本としてい
る）、すべてに１Ｈを代入する。また、ηの小さい方か
ら何番目までの素子かをカウンターｎに０を代入する。
さらに補償に使用するトータルの時間を計算する変数Ｔ
ｃｍｐを０に初期化する（ステップＳ１）。

【０１４７】次に、ｎをｌだけインクリメント（ステッ
プＳ２）した後、ｎ番目にηが小さい素子を予め測定し
たＬＵＴ２から探し、その素子が存在する行番号（行位
置）を変数Ｌに、その素子のηをηｎに代入する（ステ
ップＳ３）。そしてこのηｎが補償目標効率ηａｖｇと
比較して大きければ（ステップＳ４）、選択時間の補償
は終わったと見なし、補償計算を終了する。そうで無け
れば、次に、このＬに対応する走査選択時間Ｉｓｃａｎ
（Ｌ）が、１Ｈよりも大きいか比較する（ステップＳ
５）ことにより、このラインの選択時間が既に補償され
ているか判定する。未だ補償がされていないラインであ
る事が解ると、選択時間を増加する必要分ΔＩｓｃａｎ
を計算して（ステップＳ６）、これをＴｃｍｐに足し込
み（ステップＳ７）、それがトータル補償時間が２２Ｈ
を超えていないかを比較する（ステップＳ８）。この２
２Ｈを超えた場合は補償可能時間を使い果たしたと判断
して補償計算を終了する。そうでない場合は、対応する
走査選択時間をΔＩｓｃａｎだけ増やしてからステップ
Ｓ２に進み、ｎの１インクリメントすることを行い、次
の処理を行う。このようなサイクルを繰り返して補償走
査選択時間の計算が終了すると、最初に、Ｉｓｃａｎ
（１）〜Ｉｓｃａｎ（４８０）を走査選択時間メモリー
に記憶してシーケンスを終了する。図１の走査選択メモ
リ１１８は、このようにして作成されたデータを記憶す
ることになる。

【０１４８】次に補正データＬＵＴ１，ＬＵＴ２、走査
選択時間メモリーを用いた補正の詳細について説明す
る。本実施形態では、ＬＵＴ１に基づいて各列の駆動電
流を決定し、走査選択時間メモリに記憶された各ライン
の走査選択時間に基づいて走査ラインの駆動をし、さら
にＬＵＴ２の効率データに基づいて補正駆動を行ってい
るので、これについて図６を用いて説明する。

【０１４９】前述の通り、本実施形態では輝度データは
８ビットなので３原色各々の階調は２５６の分解能であ
る。そして、効率ηの最小値が０．１％、平均が０．２
％だった場合を考える。最大輝度信号入力時（２５５）
に劣化素子の輝度を平均値に補正する。今画素（Ｍ，
Ｎ）を補正駆動時に、Ｉｆｎ（Ｎ）が０．５ｍＡ、１１
５ＬＵＴ２に記憶されたη（Ｍ，Ｎ）が０．１５％と補
正データが得られた場合、以下の式によって補正輝度信
号を得る。

【０１５０】補正輝度信号Ａ（Ｍ，Ｎ）＝輝度信号×（ηａｖｇ／η）式（６）＝２５５×（０．２／０．１５）＝３４０この演算は掛け算回路８０３、割り算回路８０１で実現
される。演算回路は、素子（Ｍ，Ｎ）の補正輝度信号を
シフトレジスター１０４に出力する。

【０１５１】次に、前述したＬＵＴ１のデータに基づい
て、図３の電流源の設定の仕方について説明する。ま
ず、表示画像の必要輝度、素子の平均効率等から素子電
流値を１ｍＡに設定するとする。そして、３０６Ｄ／Ａ
変換回路のリファレンス電圧（つまりフルスパン）が５
Ｖ、３０５設定抵抗が２．５ＫΩであるとする。この
時、もれ電流Ｉｆｎ（２）が０．５ｍＡであるとすると
出力電流を１．５ｍＡに設定する必要があるから式
（１）よりＶｉｎ＝Ｉｏｕｔ×Ｒｉ＝１．５×２．５Ｋ＝３．７５Ｖであるから、ラインメモリとしては３．７５／５×５１２＝３８４のデジタル値を記憶すればよい。

【０１５２】同様にしてＩｆｎ（２）〜Ｉｆｎ（ｎ）に
基づいてラインメモリ３０７に記憶するデータを算出す
る。

【０１５３】補正駆動時に、実際のパルス幅変調回路か
らの１列目（Ｉｄ”ｌ）の出力波形が電流源１０９から
の電流を切り替えて所望の素子が駆動される様子を時間
を追って、示したのが図７である。上から順番に、各信
号データについて説明していく。

【０１５４】図７（ａ）のＴｓｃａｎは、前述した走査
回路１０２のシフトクロックであり走査選択時間メモリ
ー１１８に記憶された走査選択時間に基づいて各ライン
異なったタイミングで出力される。

【０１５５】本実施形態に於いては、ＬＵＴ２に記憶さ
れた効率ηが０．１５％以下の場合に走査選択時間が１
Ｈよりも大きく設定されている（つまり０．１５％より
大きい素子しかない行については走査選択時間は１Ｈの
ままである）。図９（ｂ）は駆動時の選択素子アドレス
（Ａｄｒｓ）を示している。図９（ｃ）は、一旦画像デ
ータメモリ１１６に保存された元々の輝度データを表し
ている。また同図（ｄ）は、電流源の出力電流であり前
述のようにＤｙ１に、対応する１．５ｍＡを常時出力し
ている。同図（ｅ）は選択素子に対応してＡｄｒｓで指
定され、補正データメモリ１１５から補正演算回路１１
７に入力される補正データ（前述の効率η）である。こ
れらの輝度データ及び補正データから式（６）に基づい
て補正演算回路１１７に算出された補正駆動輝度データ
が図７（ｆ）である。また、パルス幅変調回路のカウン
トダウン開始トリガー信号を示したのが図７（ｇ）であ
る。

【０１５６】これらを見て解るように、同図（ｂ），
（ｃ），（ｅ），（ｆ），（ｇ）はすべて同図（ａ）の
Ｔｓｃａｎのタイミングに合わせてデータが切り替わっ
ている事が解る。そして、この補正駆動データに応じて
パルス幅駆動されたＩｆ波形が同図（ｇ）、Ｉｅ波形が
同図（ｈ）である。Ｉｅ波形（同図（ｈ））を見ると元
々の輝度データに応じた面積のＩｅが出力されている事
が解る。

【０１５７】以上説明したような構成、設定で画像表示
装置を試作したところ、輝度の不均一になることが少な
く、尚且つ素子のもれ電流や効率のバラ付きが補正さ
れ、高品位の画像が得られる事ができた。なお本実施形
態において、補正目標を効率平均値ηａｖｇに設定した
がこれに限られる訳ではなく、素子バラ付きの分布など
によっては最瀕値や中心値等その他の値に設定する場合
も本特許の趣旨に含まれる。

【０１５８】また、走査選択時間の初期設定として、補
償分（Ｔｃｍｐ）として垂直帰線期間（２２Ｈ）、通常
駆動期間分として４８０Ｈとしたが、合計時間が１フィ
ールドまたは、１フレームを超えない範囲であれば配分
を変える事ができ、例えば、Ｉｓｃａｎの初期設定を１
Ｈよりも小さくする事により、補償分を増やす事が可能
になる。これらの配分は、素子特性のバラ付き、劣化素
子の数などに応じて最適な値に設定する。

【０１５９】また、前述映像信号はアナログでもデジタ
ルでも差し支えないが現在画像信号としては一般的なア
ナログ信号を採用した。さらにシリアル／パラレル変換
手段としてはデジタル信号の処理が容易なシフトレジス
ターを採用しているがこれに限定されるものではない。
また、本実施形態における電子源は、大面積、大マトリ
ックス化の容易な表面伝導型放出素子がもっとも望まし
いが、これに限るものでなく、ＦＥ型、ＭＩＭ型を使用
しても支障はない。

【０１６０】本実施形態により、補正を行う事によって
必要な階調数を落とすことなく、輝度の分布が少なく、
優れた画像表示装置が実現できた。

【０１６１】以上説明したように本実施形態によれば、
表面伝導型放出素子をマトリックス配線したマルチ電子
源を駆動において、予め測定したもれ電流データ、効率
データを用いて、素子のバラ付きを補正する際に、階調
数を落とすことなく、しかも配線抵抗の影響を受けずに
駆動する事ができる。そこで本発明を適応した画像形成
装置に於いては、階調の線形性に優れ、高品位な画像を
実現できる。

【０１６２】

【発明の効果】以上説明したように本発明によれば、素
子のバラ付きが抑えられ、階調数を落とすことなく、し
かも配線抵抗の影響を受けずに駆動する事ができ、階調
の線形性に保たれ、高品位な画像良好な画像を形成する
ことが可能になる。

【図面の簡単な説明】

【図１】実施形態における画像形成装置のブロック構成
図である。

【図２】実施形態におけるＬＵＴを作成方法を示す図で
ある。

【図３】実施形態にいける電流源の構成を示す図であ
る。

【図４】実施形態のパルス幅変調回路の構成を示す図で
ある。

【図５】実施形態の補正データ測定を行う場合の装置構
成図である。

【図６】実施形態における演算回路の構成を示す図であ
る。

【図７】実施形態における駆動時のデータの流れ、駆動
波形を示す図である。

【図８】実施形態の補正データを作成処理手順を示すフ
ローチャートである。

【図９】実施形態における表示パネルの一部切り欠き斜
視図である。

【図１０】実施形態における蛍光膜に形成されるパター
ンを示す図である。

【図１１】実施形態で用いた平面型の表面伝導型放出素
子の平面及び断面図である。

【図１２】平面型の表面伝導型放出素子の製造工程を示
す断面図である。

【図１３】通電フォーミング処理の際の印加電圧波形を
示す図である。

【図１４】通電活性化処理の際の印加電圧波形と放電電
流Ｉｅの変化を示す図である。

【図１５】実施形態で用いた垂直型の表面伝導型放出素
子の断面図である。

【図１６】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。

【図１７】実施形態で用いた表面伝導型放出素子の典型
的な特性を示す図である。

【図１８】実施形態で用いたマルチ電子ビーム源の基板
の平面図である。

【図１９】実施形態で用いたマルチ電子ビーム源の基板
の一部断面図である。

【図２０】表面伝導型放出素子の一例を示す図である。

【図２１】ＦＥ型素子の一例を示す図である。

【図２２】ＭＩＭ型素子の一例を示す図である。

【図２３】電子放出素子の配線方法を説明する図であ
る。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/68 Ｈ０４Ｎ 5/68 ＢＦターム(参考） 5C058 AA14 BA06 BB03 BB11 BB12 BB13 BB20 BB25 5C080 AA08 BB05 CC03 DD05 EE17 EE29 EE30 FF12 GG08 JJ02 JJ04 JJ05 JJ06 JJ07 5C094 AA02 BA21 BA32 CA19 CA24 DA13 DB04 EA04 EA05 EB02 FB12

Claims

【特許請求の範囲】

【請求項１】複数の電子放出素子を行配線と列配線と
を用いてマトリックス配線したマルチ電子源と、当該マ
ルチ電子源と対抗する位置にあって、前記マルチ電子源
からの電子ビームが照射されることで画像を形成する画
像形成部材と、前記行配線に接続され、行単位に駆動走
査する走査手段と、前記列配線に形成すべき画像データ
に基づく変調信号を印加する変調手段とを有する画像形
成装置であって、素子の効率を記憶する素子効率記憶手段と、フィールドまたはフレーム毎の画像データを記憶する画
像データ記憶手段と、記憶された効率と記憶された画像データに基づいて補正
輝度信号を演算する手段と、各走査行に対応して異なる選択時間を記憶する選択時間
記憶手段とを備え、該選択時間記憶手段に記憶された選択時間で走査するよ
う前記走査手段を制御する制御手段とを備えることを特
徴とする画像形成装置。
【請求項２】前記選択時間は素子効率に応じて決定さ
れることを特徴とする請求項第１項に記載の画像形成装
置。
【請求項３】前記変調手段で印加する変調信号は、画
像信号から分離されたデジタル輝度信号に基づいて生成
されることを特徴とする請求項第１項又は第２項のいず
れか１つに記載の画像形成装置。
【請求項４】前記画像信号は、入力されたアナログ画
像信号から分離された輝度信号をサンプリングしてデジ
タルの輝度信号に変換された信号とすることを特徴とす
る請求項第３項に記載の画像形成装置。
【請求項５】前記電子放出素子は、冷陰極電子である
ことを特徴とする請求項第１項乃至第４項のいずれか１
つに記載の画像形成装置。
【請求項６】前記冷陰極素子は、表面伝導型電子放出
素子であることを特徴とする請求項第５項に記載の画像
形成装置。
【請求項７】前記冷陰極素子はＦＥ型放出素子である
ことを特徴とする請求項第５項に記載の画像形成装置。
【請求項８】前記冷陰極素子はＭＩＭ型放出素子であ
ることを特徴とする請求項第５項に記載の画像形成装
置。
【請求項９】各行の選択時間は、基準選択時間とその
行中の素子の効率に応じた補正時間の合計であり、各行
の前記補正時間の総和は、入力される画像信号の垂直帰
線期間以下にすることを特徴とする請求項第１項に記載
の画像形成装置。
【請求項１０】複数の電子放出素子を行配線と列配線
とを用いてマトリックス配線したマルチ電子源と、当該
マルチ電子源と対抗する位置にあって、前記マルチ電子
源からの電子ビームが照射されることで画像を形成する
画像形成部材と、前記行配線に接続され、行単位に駆動
走査する走査手段と、前記列配線に形成すべき画像デー
タに基づく変調信号を印加する変調手段とを有する画像
形成装置の駆動方法であって、素子の効率を記憶し、フィールドまたはフレーム毎の画像データを記憶し、記憶された効率と記憶された画像データに基づいて補正
輝度信号を演算し、各走査行に対応して異なる選択時間を記憶し、記憶された選択時間で走査するよう前記走査手段を制御
することを特徴とする画像形成装置の駆動方法。