JP2000242215A

JP2000242215A - マルチ電子源の駆動装置と方法及び画像形成装置

Info

Publication number: JP2000242215A
Application number: JP3913999A
Authority: JP
Inventors: Tomotake Suzuki; 朝岳鈴木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-02-17
Filing date: 1999-02-17
Publication date: 2000-09-08

Abstract

(57)【要約】【課題】マトリクス配線された多数の電子放出素子を備
えるマルチ電子源から電子ビームを均一に出力させ、輝
度むらが無く、階調の線形性にすぐれた画像表示を可能
とする。【解決手段】複数の冷陰極素子をマトリクス配線してな
る表示パネル１０１を駆動するにおいて、走査回路１０
２は行配線を順次選択して走査電圧を印加し、パルス幅
変調回路１０６は走査選択された行配線上の各冷陰極素
子を映像データに基づいて駆動する。補正データメモリ
１１５には補正駆動するべき補正対象行上の各素子の電
子放出効率が格納され、画像データメモリ１１６には１
フィールドの表示駆動中に補正対象行に対応する映像デ
ータが格納される。そして、垂直帰線期間において、補
正データメモリ１１５と画像データメモリ１１６に格納
されたデータに基づいて補正対象行の各素子の補正駆動
を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチ電子源の駆
動装置と方法、及びその応用である画像形成装置に関
し、更に詳しくは電子源として冷陰極電子放出素子、特
に表面伝導型電子放出素子を多数個備えるマルチ電子源
の駆動装置と方法及び画像形成装置に関する。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型電子放出素子や、電界
放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金
属型放出素子（以下ＭＩＭ型と記す）、などが知られて
いる。

【０００３】表面伝導型電子放出素子としては、たとえ
ば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０，（１９
６５）や、後述する他の例が知られている。

【０００４】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるＳｎＯ₂ 薄膜を用いたものの他に、Ａｕ薄膜による
もの［Ｇ．Ｄｉｔｔｍｅｒ：”ＴｈｉｎＳｏｌｉｄＦ
ｉｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ₂Ｏ₃
／ＳｎＯ₂薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａ
ｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］や、カ
ーボン薄膜によるもの［荒木久他：真空、第２６巻、
第１号、２２（１９８３）］等が報告されている。

【０００５】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、前述のＭ．Ｈａｒｔｗｅｌｌら
による素子の平面図を図２３に示す。同図において、３
００１は基板であり、３００４はスパッタで形成された
金属酸化物よりなる導電性薄膜である。導電性薄膜３０
０４は図示のようにＨ字形の平面形状に形成されてい
る。該導電性薄膜３００４に後述の通電フォーミングと
呼ばれる通電処理を施すことにより、電子放出部３００
５が形成される。図中の間隔Ｌは、０．５〜１［ｍ
ｍ］，Ｗは、０．１［ｍｍ］で設定されている。尚、図
示の便宜から、電子放出部３００５は導電性薄膜３００
４の中央に矩形の形状で示したが、これは模式的なもの
であり、実際の電子放出部の位置や形状を忠実に表現し
ているわけではない。

【０００６】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型電子放出素子においては、電
子放出を行う前に導電性薄膜３００４に通電フォーミン
グと呼ばれる通電処理を施すことにより電子放出部３０
０５を形成するのが一般的であった。すなわち、通電フ
ォーミングとは、前記導電性薄膜３００４の両端に一定
の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆ
っくりとしたレートで昇圧する直流電圧を印加して通電
し、導電性薄膜３００４を局所的に破壊もしくは変形も
しくは変質せしめ、電気的に高抵抗な状態の電子放出部
３００５を形成することである。尚、局所的に破壊もし
くは変形もしくは変質した導電性薄膜３００４の一部に
は、亀裂が発生する。前記通電フォーミング後に導電性
薄膜３００４に適宜の電圧を印加した場合には、前記亀
裂付近において電子放出が行われる。

【０００７】また、ＦＥ型の例は、たとえば、Ｗ．Ｐ．
Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄｅｍｉ
ｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌｐ
ｒｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉ
ｅｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔ
ｈｍｏｌｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが
知られている。

【０００８】ＦＥ型の素子構成の典型的な例として、図
２４に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面
図を示す。同図において、３０１０は基板で、３０１１
は導電材料よりなるエミッタ配線、３０１２はエミッタ
コーン、３０１３は絶縁層、３０１４はゲート電極であ
る。本素子は、エミッタコーン３０１２とゲート電極３
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン３０１２の先端部より電界放出を起こさせるも
のである。

【０００９】また、ＦＥ型の他の素子構成として、図２
４のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。

【００１０】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎｏｆｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが
知られている。ＭＩＭ型の素子構成の典型的な例を図２
５に示す。同図は断面図であり、図において、３０２０
は基板で、３０２１は金属よりなる下電極、３０２２は
厚さ１００オングストローム程度の薄い絶縁層、３０２
３は厚さ８０〜３００オングストローム程度の金属より
なる上電極である。ＭＩＭ型においては、上電極３０２
３と下電極３０２１の間に適宜の電圧を印加することに
より、上電極３０２３の表面より電子放出を起こさせる
ものである。

【００１１】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。

【００１２】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。

【００１３】たとえば、表面伝導型電子放出素子は、冷
陰極素子のなかでも特に構造が単純で製造も容易である
ことから、大面積にわたり多数の素子を形成できる利点
がある。そこで、たとえば本出願人による特開昭６４−
３１３３２において開示されるように、多数の素子を配
列して駆動するための方法が研究されている。

【００１４】また、表面伝導型電子放出素子の応用につ
いては、たとえば、画像表示装置、画像記録装置などの
画像形成装置や、荷電ビーム源、等が研究されている。

【００１５】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特開
平２−２５７５５１や特開平４−２８１３７において開
示されているように、表面伝導型電子放出素子と電子ビ
ームの照射により発光する蛍光体とを組み合わせて用い
た画像表示装置が研究されている。表面伝導型電子放出
素子と蛍光体とを組み合わせて用いた画像表示装置は、
従来の他の方式の画像表示装置よりも優れた特性が期待
されている。たとえば、近年普及してきた液晶表示装置
と比較しても、自発光型であるためバックライトを必要
としない点や、視野角が広い点が優れていると言える。

【００１６】また、ＦＥ型を多数個ならべて駆動する方
法は、たとえば本出願人によるＵＳＰ４，９０４，８９
５に開示されている。また、ＦＥ型を画像表示装置に応
用した例として、たとえば、Ｒ．Ｍｅｙｅｒらにより報
告された平板型表示装置が知られている。［Ｒ．Ｍｅｙ
ｅｒ：”ＲｅｃｅｎｔＤｅｖｅｌｏｐｍｅｎｔｏｎ
ＭｉｃｒｏｔｉｐｓＤｉｓｐｌａｙａｔＬＥＴ
Ｉ”，Ｔｅｃｈ．Ｄｉｇｅｓｔｏｆ４ｔｈＩｎ
ｔ．ＶａｃｕｕｍＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃ
ｓＣｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９（１
９９１）］また、ＭＩＭ型を多数個並べて画像表示装置
に応用した例は、たとえば本出願人による特開平３−５
５７３８に開示されている。

【００１７】

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の冷陰極素子を試みてきた。さらに、多数の
冷陰極素子を配列したマルチ電子ビーム源、ならびにこ
のマルチ電子ビーム源を応用した画像表示装置について
研究を行ってきた。

【００１８】発明者らは、たとえば図２６に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、冷陰極素子を２次元的に多数個配列し、これら
の素子を図示のようにマトリクス状に配線したマルチ電
子ビーム源である。

【００１９】図中、４００１は冷陰極素子を模式的に示
したもの、４００２は行方向配線、４００３は列方向配
線である。行方向配線４００２および列方向配線４００
３は、実際には有限の電気抵抗を有するものであるが、
図においては配線抵抗４００４および４００５として示
されている。上述のような配線方法を、単純マトリクス
配線と呼ぶ。

【００２０】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。

【００２１】冷陰極素子を単純マトリクス配線したマル
チ電子ビーム源においては、所望の電子ビームを出力さ
せるため、行方向配線４００２および列方向配線４００
３に適宜の電気信号を印加する。たとえば、マトリクス
の中の任意の１行の冷陰極素子を駆動するには、選択す
る行の行方向配線４００２には選択電圧Ｖｓを印加し、
同時に非選択の行の行方向配線４００２には非選択電圧
Ｖｎｓを印加する。これと同期して列方向配線４００３
に電子ビームを出力するための駆動電圧Ｖｅを印加す
る。この方法によれば、配線抵抗４００４および４００
５による電圧降下を無視すれば、選択する行の冷陰極素
子には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の
冷陰極素子にはＶｅ−Ｖｎｓの電圧が印加される。Ｖ
ｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば選択す
る行の冷陰極素子だけから所望の強度の電子ビームが出
力されるはずであり、また列方向配線の各々に異なる駆
動電圧Ｖｅを印加すれば、選択する行の素子の各々から
異なる強度の電子ビームが出力されるはずである。ま
た、駆動電圧Ｖｅを印加する時間の長さを変えれば、電
子ビームが出力される時間の長さも変えることができる
はずである。

【００２２】したがって、冷陰極素子を単純マトリクス
配線したマルチ電子ビーム源はいろいろな応用可能性が
あり、たとえば画像情報に応じた電気信号を適宜印加す
れば、画像表示装置用の電子源として好適に用いること
ができる。

【００２３】しかしながら、冷陰極素子を単純マトリク
ス配線したマルチ電子ビーム源には、実際には以下に述
べるような問題が発生していた。

【００２４】つまり、実際に電圧源をマルチ電子源に接
続し前記の電圧印加方法で駆動した場合には、配線抵抗
で電圧降下が発生するために各電子放出素子に実効的に
印加される電圧がばらつくという問題が発生していた。

【００２５】各素子に印加される電圧がばらつく原因と
して、まず第１に単純マトリックス配線では各電子放出
素子毎に配線長が異なる（すなわち、配線抵抗の大きさ
が素子毎に異なる）事が挙げられる。

【００２６】第２に行配線の各部分の配線抵抗４００４
で発生する電圧降下の大きさが一様でない事が挙げられ
る。これは、選択する行の行配線から当該行に接続され
た各電子放出素子に電流が分岐して流れるため配線抵抗
４００４の各々に流れる電流の大きさが一様でないため
に起こるものである。

【００２７】第３に、駆動するパターン（画像表示装置
の場合は表示するパターン）によって配線抵抗で生じる
電圧降下が変化する為に起きるものである。

【００２８】以上のような原因により、各電子放出素子
に印加される電圧にバラ付きが発生すると、各電子放出
素子から出力される電子ビーム強度が所望の値からずれ
る事になり、応用上不都合であった。例えば、画像表示
装置に応用した場合には、表示画像の輝度が不均一にな
ったり、表示画像パターンによって輝度が変動したりし
た。

【００２９】また、電圧のバラ付きは単純マトリクスの
規模が大きくなるほどに顕著になる傾向があるため、画
像表示装置の場合には画素数を制限する要因ともなっ
た。

【００３０】このような点に鑑みて鋭意研究した結果、
本発明者らは上記の電圧印加方法とは異なる駆動方法を
既に試みている。

【００３１】すなわち電子放出素子を単純マトリックス
配線したマルチ電子ビームを駆動する際、列配線には駆
動電圧Ｖｅを印加するための電圧源を接続するのではな
く、所望の電子ビームを出力するのに必要な電流を供給
するための電流源を接続して駆動する方法である。この
方法は、素子電流Ｉｆの大きさを制御する事により放出
電流Ｉｅの大きさを制御するものである。

【００３２】つまり電子放出素子の（素子電流Ｉｆ）対
（放出電流Ｉｅ）特性を参照して各電子放出素子に流す
電流Ｉｆの大きさを決定し、列方向配線に接続した電流
源からこれを供給するのである。具体的には、（素子電
流Ｉｆ）対（放出電流Ｉｅ）特性を記憶させたメモリ
や、流すべき素子電流Ｉｆを決定するための演算器や、
制御電流源などの電気回路を組みあわせる事により駆動
回路を構成すればよい。このうち制御電流源には、流す
べき素子電流Ｉｆの大きさを一旦電圧信号にした後、電
圧／電流変換回路で電流に変換するような回路形式を用
いてもよい。

【００３３】この方法によれば前述の電圧源を接続して
駆動する方法と比較して、配線抵抗で電圧降下が発生し
たとしてもその影響を受け難いため、出力される電子ビ
ーム強度のバラ付きや変動を低減するのに大きな効果が
認められた。

【００３４】しかしながら、電流源を接続して駆動する
方法にも、以下に述べる問題が発生していた。

【００３５】すなわち、多数の素子から構成されるマル
チ電子源を作成したとき、さまざまな理由から素子の
（素子電流Ｉｆ）対（放出電流Ｉｅ）特性にばらつきが
生じてしまう。例えば、表面伝導型電子放出素子の場合
について述べるとフォーミング前の電子放出部を含む抵
抗のばらつきや、活性化時の配線抵抗による電圧降下な
どが原因としてあげられる。

【００３６】本発明は上記の問題に鑑みてなされたもの
であって、その目的は、マトリクス配線された多数の電
子放出素子を備えるマルチ電子源から電子ビームを均一
に出力させられるマルチ電子源の駆動装置及び駆動方法
を提供することにある。

【００３７】また、本発明の他の目的は、輝度むらが無
く、階調の線形性にすぐれた画像形成装置を提供するこ
とにある。

【００３８】

【課題を解決するための手段】上記の目的を達成するた
めの本発明のマルチ電子源の駆動装置は例えば以下の構
成を備える。即ち、複数の電子放出素子を複数の行配線
と複数の列配線を用いてマトリクス配線してあるマルチ
電子源を駆動する装置であって、前記複数の行配線を順
次選択して走査電圧を印加するとともに、選択された行
配線上の各電子放出素子を映像データに基づいて駆動す
る駆動手段と、補正駆動するべく選択された行配線上の
各素子の電子放出効率を格納する第１メモリと、ここ
で、電子放出効率は素子に流れる電流とその時の電子放
出量との比を表わし、１画面に相当する表示駆動が前記
駆動手段によってなされている間に前記選択された行配
線に対応する映像データを格納する第２メモリと、前記
１画面に相当する表示駆動と次の１画面に相当する表示
駆動との間の補正駆動期間に、前記第１メモリに格納さ
れた電子放出効率と前記第２メモリに格納された映像デ
ータとに基づいて前記選択された行の各素子を補正駆動
する補正手段とを備える。

【００３９】

【発明の実施の形態】以下、添付の図面を参照して、本
発明の好適な実施形態を説明する。

【００４０】＜第１の実施形態＞（表示パネルの構成と製造法）まず始めに、本発明を適
用した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。

【００４１】図１２は、実施形態に用いた表示パネルの
斜視図であり、内部構造を示すためにパネルの１部を切
り欠いて示している。

【００４２】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。

【００４３】ここで気密容器を組み立てるにあたって
は、各部材の接合部に十分な強度と気密性を保持させる
ため封着する必要があるが、たとえばフリットガラスを
接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏
４００〜５００度で１０分以上焼成することにより封着
を達成した。気密容器内部を真空に排気する方法につい
ては後述する。

【００４４】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮ×Ｍ個形成されている。（Ｎ，Ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上
の数を設定することが望ましいが本実施形態において
は、ＮＴＳＣテレビ信号を表示する事を前提にＮ＝１４
４０，Ｍ＝４８０とした。）前記Ｎ×Ｍ個の冷陰極素子
は、Ｍ本の行方向配線１００３とＮ本の列方向配線１０
０４により単純マトリクス配線されている。前記、１０
０１〜１００４によって構成される部分をマルチ電子ビ
ーム源と呼ぶ。なお、マルチ電子ビーム源の製造方法や
構造については、後で詳しく述べる。

【００４５】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００４６】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜１００８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青の３原色の蛍光体が
塗り分けられている。各色の蛍光体は、たとえば図１３
の（Ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体１０１０が設け
てある。黒色の導電体１０１０を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。

【００４７】また、３原色の蛍光体の塗り分け方は前記
図１３（Ａ）に示したストライプ状の配列に限られるも
のではなく、たとえば図１３（Ｂ）に示すようなデルタ
状配列や、それ以外の配列であってもよい。

【００４８】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜１００８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００４９】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００５０】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【００５１】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。

【００５２】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１×１０マ
イナス５乗乃至は１×１０マイナス７乗［Ｔｏｒｒ］の
真空度に維持される。

【００５３】以上、本発明実施形態の表示パネルの基本
構成と製法を説明した。

【００５４】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、冷陰
極素子を単純マトリクス配線した電子源であれば、冷陰
極素子の材料や形状あるいは製法に制限はない。したが
って、たとえば表面伝導型電子放出素子やＦＥ型、ある
いはＭＩＭ型などの冷陰極素子を用いることができる。

【００５５】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型電子放出素子が特に好まし
い。すなわち、ＦＥ型ではエミッタコーンとゲート電極
の相対位置や形状が電子放出特性を大きく左右するた
め、極めて高精度の製造技術を必要とするが、これは大
面積化や製造コストの低減を達成するには不利な要因と
なる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄
くてしかも均一にする必要があるが、これも大面積化や
製造コストの低減を達成するには不利な要因となる。そ
の点、表面伝導型電子放出素子は、比較的製造方法が単
純なため、大面積化や製造コストの低減が容易である。
また、発明者らは、表面伝導型電子放出素子の中でも、
電子放出部もしくはその周辺部を微粒子膜から形成した
ものがとりわけ電子放出特性に優れ、しかも製造が容易
に行えることを見いだしている。したがって、高輝度で
大画面の画像表示装置のマルチ電子ビーム源に用いるに
は、最も好適であると言える。そこで、上記実施形態の
表示パネルにおいては、電子放出部もしくはその周辺部
を微粒子膜から形成した表面伝導型電子放出素子を用い
た。そこで、まず好適な表面伝導型電子放出素子につい
て基本的な構成と製法および特性を説明し、その後で多
数の素子を単純マトリクス配線したマルチ電子ビーム源
の構造について述べる。

【００５６】（表面伝導型電子放出素子の好適な素子構
成と製法）電子放出部もしくはその周辺部を微粒子膜か
ら形成する表面伝導型電子放出素子の代表的な構成に
は、平面型と垂直型の２種類があげられる。

【００５７】（平面型の表面伝導型電子放出素子）まず
最初に、平面型の表面伝導型電子放出素子の素子構成と
製法について説明する。図１４に示すのは、平面型の表
面伝導型電子放出素子の構成を説明するための平面図
（ａ）および断面図（ｂ）である。図中、１１０１は基
板、１１０２と１１０３は素子電極、１１０４は導電性
薄膜、１１０５は通電フォーミング処理により形成した
電子放出部、１１１３は通電活性化処理により形成した
薄膜である。

【００５８】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ₂を材料とする絶縁層
を積層した基板、などを用いることができる。

【００５９】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ₂Ｏ₃−ＳｎＯ₂をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法（たとえば印
刷技術）を用いて形成してもさしつかえない。

【００６０】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００６１】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００６２】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。

【００６３】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００６４】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃，などをはじめと
する酸化物や、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，
ＹＢ₄，ＧｄＢ₄，などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などを
はじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。

【００６５】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００６６】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１４の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００６７】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１４においては模式的に示した。

【００６８】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００６９】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【００７０】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１４においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。

【００７１】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【００７２】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【００７３】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【００７４】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。図１５の（ａ）〜
（ｄ）は、表面伝導型電子放出素子の製造工程を説明す
るための断面図で、各部材の表記は前記図１４と同一で
ある。

【００７５】１）まず、図１５（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。形成するにあたっては、あらかじめ基板１１０１
を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電
極の材料を堆積させる。（堆積する方法としては、たと
えば、蒸着法やスパッタ法などの真空成膜技術を用れば
よい。）その後、堆積した電極材料を、フォトリソグラ
フィー・エッチング技術を用いてパターニングし、
（ａ）に示した一対の素子電極（１１０２と１１０３）
を形成する。

【００７６】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。形成するにあたっては、ま
ず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、
加熱焼成処理して微粒子膜を成膜した後、フォトリソグ
ラフィー・エッチングにより所定の形状にパターニング
する。ここで、有機金属溶液とは、導電性薄膜に用いる
微粒子の材料を主要元素とする有機金属化合物の溶液で
ある。（具体的には、本実施形態では主要元素としてＰ
ｄを用いた。また、実施形態では塗布方法として、ディ
ッピング法を用いたが、それ以外のたとえばスピンナー
法やスプレー法を用いてもよい。）また、微粒子膜で作
られる導電性薄膜の成膜方法としては、本実施形態で用
いた有機金属溶液の塗布による方法以外の、たとえば真
空蒸着法やスパッタ法、あるいは化学的気相堆積法など
を用いる場合もある。

【００７７】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。通電フォーミ
ング処理とは、微粒子膜で作られた導電性薄膜１１０４
に通電を行って、その一部を適宜に破壊、変形、もしく
は変質せしめ、電子放出を行うのに好適な構造に変化さ
せる処理のことである。微粒子膜で作られた導電性薄膜
のうち電子放出を行うのに好適な構造に変化した部分
（すなわち電子放出部１１０５）においては、薄膜に適
当な亀裂が形成されている。なお、電子放出部１１０５
が形成される前と比較すると、形成された後は素子電極
１１０２と１１０３の間で計測される電気抵抗は大幅に
増加する。

【００７８】通電方法をより詳しく説明するために、図
１６に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。

【００７９】実施形態においては、たとえば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、た
とえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を
１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１×１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１×１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【００８０】なお、上記の方法は、本実施形態の表面伝
導型電子放出素子に関する好ましい方法であり、たとえ
ば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど
表面伝導型電子放出素子の設計を変更した場合には、そ
れに応じて通電の条件を適宜変更するのが望ましい。

【００８１】４）次に、図１５の（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。通電活性化処理とは、前記
通電フォーミング処理により形成された電子放出部１１
０５に適宜の条件で通電を行って、その近傍に炭素もし
くは炭素化合物を堆積せしめる処理のことである。（図
においては、炭素もしくは炭素化合物よりなる堆積物を
部材１１１３として模式的に示した。）なお、通電活性
化処理を行うことにより、行う前と比較して、同じ印加
電圧における放出電流を典型的には１００倍以上に増加
させることができる。

【００８２】具体的には、１０のマイナス４乗乃至１０
のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【００８３】通電方法をより詳しく説明するために、図
１７の（ａ）に、活性化用電源１１１２から印加する適
宜の電圧波形の一例を示す。本実施形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４
は１０［ミリ秒］とした。なお、上述の通電条件は、本
実施形態の表面伝導型電子放出素子に関する好ましい条
件であり、表面伝導型電子放出素子の設計を変更した場
合には、それに応じて条件を適宜変更するのが望まし
い。

【００８４】図１５の（ｄ）に示す１１１４は該表面伝
導型電子放出素子から放出される放出電流Ｉｅを捕捉す
るためのアノード電極で、直流高電圧電源１１１５およ
び電流計１１１６が接続されている。（なお、基板１１
０１を、表示パネルの中に組み込んでから活性化処理を
行う場合には、表示パネルの蛍光面をアノード電極１１
１４として用いる。）活性化用電源１１１２から電圧を
印加する間、電流計１１１６で放出電流Ｉｅを計測して
通電活性化処理の進行状況をモニターし、活性化用電源
１１１２の動作を制御する。電流計１１１６で計測され
た放出電流Ｉｅの一例を図１７（ｂ）に示すが、活性化
電源１１１２からパルス電圧を印加しはじめると、時間
の経過とともに放出電流Ｉｅは増加するが、やがて飽和
してほとんど増加しなくなる。このように、放出電流Ｉ
ｅがほぼ飽和した時点で活性化用電源１１１２からの電
圧印加を停止し、通電活性化処理を終了する。

【００８５】なお、上述の通電条件は、本実施形態の表
面伝導型電子放出素子に関する好ましい条件であり、表
面伝導型電子放出素子の設計を変更した場合には、それ
に応じて条件を適宜変更するのが望ましい。

【００８６】以上のようにして、図１５（ｅ）に示す平
面型の表面伝導型電子放出素子を製造した。

【００８７】（垂直型の表面伝導型電子放出素子）次
に、電子放出部もしくはその周辺を微粒子膜から形成し
た表面伝導型電子放出素子のもうひとつの代表的な構
成、すなわち垂直型の表面伝導型電子放出素子の構成に
ついて説明する。

【００８８】図１８は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。

【００８９】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図１４の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ₂のような電気的に絶
縁性の材料を用いる。

【００９０】次に、垂直型の表面伝導型電子放出素子の
製法について説明する。図１９の（ａ）〜（ｆ）は、製
造工程を説明するための断面図で、各部材の表記は前記
図１８と同一である。１）まず、図１９（ａ）に示すように、基板１２０１上
に素子電極１２０３を形成する。２）次に、同図（ｂ）に示すように、段差形成部材を形
成するための絶縁層を積層する。絶縁層は、たとえばＳ
ｉＯ₂をスパッタ法で積層すればよいが、たとえば真空
蒸着法や印刷法などの他の成膜方法を用いてもよい。３）次に、同図（ｃ）に示すように、絶縁層の上に素子
電極１２０２を形成する。４）次に、同図（ｄ）に示すように、絶縁層の一部を、
たとえばエッチング法を用いて除去し、素子電極１２０
３を露出させる。５）次に、同図（ｅ）に示すように、微粒子膜を用いた
導電性薄膜１２０４を形成する。形成するには、前記平
面型の場合と同じく、たとえば塗布法などの成膜技術を
用いればよい。６）次に、前記平面型の場合と同じく、通電フォーミン
グ処理を行い、電子放出部を形成する。（図１５（ｃ）
を用いて説明した平面型の通電フォーミング処理と同様
の処理を行えばよい。）７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図１５（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。）以上のよう
にして、図１９（ｆ）に示す垂直型の表面伝導型電子放
出素子を製造した。

【００９１】（表示装置に用いた表面伝導型電子放出素
子の特性）以上、平面型と垂直型の表面伝導型電子放出
素子について素子構成と製法を説明したが、次に表示装
置に用いた素子の特性について述べる。

【００９２】図２０に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるため２
本のグラフは各々異なる単位で図示した。

【００９３】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【００９４】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【００９５】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【００９６】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【００９７】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【００９８】以上のような特性を有するため、表面伝導
型電子放出素子を表示装置に好適に用いることができ
た。たとえば多数の素子を表示画面の画素に対応して設
けた表示装置において、第一の特性を利用すれば、表示
画面を順次走査して表示を行うことが可能である。すな
わち、駆動中の素子には所望の発光輝度に応じて閾値電
圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子に
は閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。

【００９９】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１００】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型電子放
出素子を基板上に配列して単純マトリクス配線したマル
チ電子ビーム源の構造について述べる。

【０１０１】図２１に示すのは、前記図１２の表示パネ
ルに用いたマルチ電子ビーム源の平面図である。基板上
には、前記図１４で示したものと同様な表面伝導型電子
放出素子が配列され、これらの素子は行方向配線電極１
００３と列方向配線電極１００４により単純マトリクス
状に配線されている。行方向配線電極１００３と列方向
配線電極１００４の交差する部分には、電極間に絶縁層
（不図示）が形成されており、電気的な絶縁が保たれて
いる。

【０１０２】図２１のＡ−Ａ’に沿った断面を、図２２
に示す。

【０１０３】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型電子放出素子の素子電極と導電性薄膜を形成した
後、行方向配線電極１００３および列方向配線電極１０
０４を介して各素子に給電して通電フォーミング処理と
通電活性化処理を行うことにより製造した。

【０１０４】＜マルチ電子源の駆動のための構成＞次に
本発明の主題である画像表示装置の駆動方法及び補正方
法について図１を用いて説明する。

【０１０５】図１において、１０１は前述の表示パネル
で、端子Ｄｘ１からＤｘｍ及びＤｙ１からＤｙｎを介し
て外部の電気回路と接続されている。またフェースプレ
ート上の高圧端子Ｈｖも外部の高圧電源Ｖａに接続され
放出電子を加速するようになっている。このうち端子Ｄ
ｘ１からＤｘｍには前述のパネル内に設けられているマ
ルチ電子ビーム源すなわちＭ行Ｎ列の行列状にマトリッ
クス配線された表面伝導型電子放出素子群を１行ずつ順
次駆動してゆくための走査信号が印加される。一方、端
子Ｄｙ１からＤｙｎには前記走査信号により選択された
一行の表面伝導型電子放出素子の各素子の出力電子ビー
ムを制御する為の変調信号が印加される。

【０１０６】１０２は走査回路である。走査回路１０２
は、内部にＭ個のスイッチング素子を備え、各スイッチ
ング素子は、直流電圧源Ｖｘの出力電圧もしくは０
［Ｖ］（グランドレベル）のいずれか一方を選択し、表
示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接続
するものである。各スイッチング素子は、制御回路１０
３が出力する制御信号Ｔｓｃａｎに基づいて動作するも
のであるが、実際にはたとえばＦＥＴのようなスイッチ
ング素子を組み合わせる事により容易に構成する事が可
能である。

【０１０７】尚、前記直流電圧源Ｖｘは、本実施形態の
場合には前記図２０で例示した表面伝導型電子放出素子
の特性（電子放出しきい値電圧が８［Ｖ］）に基づき、
走査されていない素子に印加される駆動電圧が電子放出
しきい値電圧以下となるよう、７［Ｖ］の一定電圧を出
力するよう設定されている。

【０１０８】次に、入力された画像信号の流れに基づい
て、図１に示される各部の機能を説明する。入力された
コンポジット画像信号は、デコーダ１１０で３原色の輝
度信号及び水平、垂直同期信号（ここでは説明の都合上
両者を併せて同期信号Ｔｓｙｎｃとして表した）に分離
される。

【０１０９】また、制御回路１０３は、外部より入力す
る画像信号に基づいて適切な表示が行なわれるように各
部の動作を整合させる働きをもつものである。また、制
御回路１０３は、Ｔｓｙｎｃに基づいて、各部に対して
Ｔａｄ、Ｔｐｓ、Ａｄｒｓ、Ｔｓｃａｎ、Ｔｓｆｔ、Ｔ
ｍｒｙ及びＴｍｏｄの各制御信号を発生する。

【０１１０】一方３原色の輝度信号は、ＡＤＣ（アナロ
グ−デジタル変換器）１１１に入力されて、サンプリン
グクロックＴａｄによるタイミングでそれぞれ、８ビッ
トのデジタル信号に変換される。この時のビット数は、
表示する画像の必要な階調数（色数）に応じて決められ
るものであり、本実施形態に於いては、ＲＧＢ各色２５
６階調（約１６７０万色）を実現するため８ビットに決
定した。変換されたデジタルの輝度信号は、前述の表示
パネル１０３上の画素配列に応じた順番に変換するため
Ｐ／Ｓ（パラレル／シリアル）変換回路１１２に入力さ
れる。シリアル変換されたデータ（８ビット）は、２つ
に分岐され、一方は、後述するように、垂直帰線期間中
に補正を行う行（図８によって後述するフローチャート
によって選択された行）の画像データのみが制御回路１
０３からのタイミング信号（Ｗ／Ｒ）によって画像デー
タメモリ１１６に書き込まれる。画像データメモリ１１
６は例えばＦＩＦＯ（ファーストインファーストアウ
ト）メモリで構成され、後で補正駆動時にやはりＲ／Ｗ
信号のタイミングで順番に読み出され、選択回路１１３
に入力される。もう一方は、垂直帰線期間以外の走査期
間に用いる、表示駆動用の信号として選択回路１１３に
入力される。選択回路１１３は、垂直帰線期間では補正
演算回路１１７より入力される信号を選択し、それ以外
の期間ではＰ／Ｓ変換回路１１２より入力される信号を
選択して、選択した信号をシフトレジスタ１０４に入力
する。

【０１１１】これについて、図２を用いて説明する。図
２は選択回路１１３の構成、動作を説明するブロック図
である。選択回路１１３は、図２（ａ）に示すとおり、
Ｐ／Ｓ変換回路１１２からのデータと、補正演算回路１
１７からのデータを切り替えてシフトレジスタ１０４に
出力するもので、アナログスイッチ或いはリレーなどで
構成される。切り替えのタイミングは図２（ｂ）に示す
ＶＳＹＮＣに従って制御回路１０３が垂直帰線期間を検
出し、垂直帰線期間とそれ以外の期間とで信号Ｓｅｌを
切り換える。この信号Ｓｅｌに従って、選択回路１１３
は、垂直帰線期間の間補正演算回路１１７とシフトレジ
スタ１０４を接続し、その他の時間ではＰ／Ｓ変換回路
１１２とシフトレジスタ１０４を接続する。

【０１１２】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記デジタル信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する。（すなわち、制御信号Ｔｓｆｔは、シフトレ
ジスタ１０４のシフトクロックであると言い換えても良
い。）シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当する）のデ
ータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記
シフトレジスタ１０４より出力される。

【０１１３】ラッチ回路１０５は、画像１ライン分のデ
ータを必要時間の間だけ記憶する為の記憶装置であり、
制御回路１０３より送られる制御信号Ｔｍｒｙにしたが
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ'１乃至Ｉｄ'ｎとして出力されパルス幅
変調回路１０６に入力される。

【０１１４】パルス幅変調回路１０６は、前記画像デー
タＩｄ'１乃至Ｉｄ'ｎの各々に応じた時間幅のパルスを
発生するためのものであり、その出力は端子Ｉｄ"１乃
至Ｉｄ"ｎを通じてスイッチのゲートに接続される。そ
して、制御回路１０３からのタイミング信号Ｔｍｏｄに
合わせて、データに応じたパルス幅の電圧信号を出力す
る。このパルス幅変調回路１０６の内部の構成を図３を
用いて説明する。

【０１１５】図３において、４０１はダウンカウンタで
列配線数分（ｎ個）並んでおり、データ入力端子はそれ
ぞれラッチ回路１０５からのデータ線Ｉｄ'１〜Ｉｄ'ｎ
に接続されている。また、データロード端子ＬＤは共通
配線され、制御回路１０３からの信号Ｔｍｏｄに接続さ
れている事でＴｍｏｄのタイミングに合わせてカウント
ダウンデータがＩｄ'１〜Ｉｄ'ｎよりロードされる。カ
ウンタのクロックｃｌｋはやはり共通配線されて内部の
カウントダウンクロック発生回路４０２のクロック出力
Ｐｃｌｋに接続されている。また、クロック発生回路４
０２のクロックはＴｍｏｄによりリセットされて発生す
る。Ｐｃｌｋの周波数はＴｍｏｄ信号のカウンタのカウ
ント数倍（本実施形態に於いては８ビットカウンタのた
め２５６）以上が必要であるが、本実施形態に於いては
各選択切り替え時間を考慮して２６０倍に設定した。こ
れらの設定によりダウンカウンタ４０１はＴｍｏｄのタ
イミングによりデータがロードされると同時にカウンタ
クロックＰｃｌｋによりカウントダウンされ、０になっ
た時にｃｌｒ信号が真（５Ｖ）になる。この信号は電流
スイッチ１０８のゲート端子により電流源の出力をスイ
ッチすることになるので、この時刻に対応する列配線へ
の電流の通電がきれる事になり、パルス幅変調が実現さ
れる。

【０１１６】電源スイッチ１０８はｐチャネルＭＯＳＦ
ＥＴを用いており、パルス幅変調回路１０６の出力によ
り電流源１０９の出力電流を表示パネル１０１側とグラ
ンド側とに切り替えるためのものである。

【０１１７】次に、電流源１０９について図４を用いて
説明する。電流源１０９は図４（ａ）に示すようにｎ個
の電流源３０１及び、ｎ個のＤ／Ａ変換回路３０６、後
述する方法で測定されるもれ電流補正データから設定さ
れるラインメモリ３０７から構成されている。電流源１
０９に入力される制御電圧Ｖｉｎは、ラインメモリ３０
７に記憶されたデータをＤ／Ａ変換回路３０６によって
変換して得られる電圧値で設定される。本実施形態で
は、ラインメモリ３０７のビット数は前述の表示階調数
２５６に対して十分であるように９ビットとしたが、表
示階調数に対して必要十分な精度に決定すればよく、こ
れに限られるものではない。電流源３０１の各々は、図
４（ｂ）に示すようなカレントミラー回路により構成さ
れている。本カレントミラー回路は、オペアンプ３０
２、ＮＰＮトランジスタ３０３、ＰＮＰトランジスタ３
０４、設定抵抗３０５（抵抗値Ｒｉ）から成り立ってお
り、制御電圧Ｖｉｎに対して出力電流Ｉｏｕｔは、Ｉｏｕｔ＝Ｖｉｎ／Ｒｉ（式１）で表される。

【０１１８】次に補正データ作成時動作、及び補正デー
タを用いた駆動時の補正動作の詳細について説明する。

【０１１９】先ず、画像形成装置の製造後などに行う補
正データ用ＬＵＴを作成する手順を述べる。この時の、
測定装置を図５に示す。

【０１２０】制御回路５０４は、ＬＵＴ作成時は、デー
タ作成に合わせたタイミング制御を行なう。このとき、
制御回路５０４は列選択駆動回路５１１が特定の画素に
対して特定の駆動電圧で特定のパルス幅のドライブ信号
を発生するように制御信号を発生する。このドライブ信
号と走査回路出力によって選択された表面伝導型電子放
出素子に流れる素子電流Ｉｆを電流モニタ回路５１２で
モニタ抵抗を用いて検知する。同時に電子放出電流Ｉｅ
をモニタし、Ｉｆモニタ信号と共に補正データ作成回路
５１３に送る。これを表示パネル１０１内の全表面伝導
型電子放出素子に対して行なう。

【０１２１】発明者は表面伝導型電子放出素子の電子ビ
ームＩｅ出力と素子に流れる素子電流Ｉｆの間に強い相
関があることに着目し、以下のような補正方法を提案し
実施した。

【０１２２】先ず、各素子の区同時における無効なもれ
電流を登録するＬＵＴ１の作成について図６により説明
する。ＬＵＴ１の作成時は走査回路１０２の出力である
行側の駆動線Ｄｘ１，Ｄｘ２，Ｄｘ３…Ｄｘｍは０Ｖに
する。この状態で、列選択駆動回路５１１は列半選択電
圧である、＋Ｖｆ／２〜７．５Ｖのパルス電圧を発生す
る。この印加電圧では、どの素子も点灯することは無
い。この状態で、電流モニタ回路５１５により、流れる
素子電流を検出する。

【０１２３】例えば、位置（Ｍ，Ｎ）の素子を駆動する
時に検出される素子電流は、列Ｎ上に存在するｍ個の表
面伝導型電子放出素子に＋Ｖｆ／２の電圧を印加した際
に流れる素子電流の総和になる。

【０１２４】

【数１】

【０１２５】ただし、Ｉｆ［＋Ｖｆ／２、（Ｋ，Ｎ）］
とは位置（Ｋ，Ｎ）にある素子に＋Ｖｆ／２の電圧を印
加したときに流れる素子電流を表わす。

【０１２６】図２０の単素子のＩｆ特性から明らかなよ
うに、＋Ｖｆ／２≒７．５Ｖの電圧ではＩｆはほとんど
流れない。しかし、単純マトリクスの規模が大きくな
り、ＭやＮが１００を越えるようになると、上式（Ａ）
の電流は無視できない量になる。単純マトリクス構造に
表面伝導型電子放出素子を並べた表示パネルを電流出力
ドライバーで駆動する場合、このような電流が存在する
と選択素子でなく半選択電圧のかかった素子にも電流が
流れてしまい、選択した素子に所望の素子電流を流す事
ができない。そこでＬＵＴ１には駆動時に半選択素子に
流れてしまう電流（以下無効素子電流Ｉｆｎと呼ぶ。）
を予め測定し、これをストアする。即ち、ｍ×ｎのアド
レス空間を有するＬＵＴを用意し、位置（Ｍ，Ｎ）の素
子を選択時に観測された無効素子電流Ｉｆｎ（Ｍ，Ｎ）
をＬＵＴのアドレス（Ｍ，Ｎ）にストアすることにな
る。ただし、実際にＩｆｎを観測したところ同じ列上で
は、観測されるＩｆｎはほぼ一致した。そこで本実施形
態においては、１×ｎのアドレス空間を有するＬＵＴ１
（５０８）を用意し、列毎にＩｆｎデータを観測してそ
の結果をストアした。

【０１２７】次に、各素子の電子放出効率を登録するＬ
ＵＴ２（１１５）の作成について図７を参照して説明す
る。ＬＵＴ２（１１５）の作成時は、走査回路１０２の
出力である行側の駆動線Ｄｘ１，Ｄｘ２，Ｄｘ３…Ｄｘ
ｍは実際の画像形成時と同じようにＶｘの出力電圧もし
くは０［Ｖ］（グランドレベル）のいずれか一方を選択
するように制御する。この状態で、列選択駆動回路５１
１は列半選択電圧である、＋Ｖｆ／２≒７．５Ｖのパル
ス電圧を発生する。この時行及び列選択電圧が印加され
た素子のみが選択され電子放出を行なうが、補正データ
作成回路５１３は各素子に関してＩｆ及びＩｅモニタ信
号の検出を行なう。

【０１２８】例えば、位置（Ｍ，Ｎ）の素子を駆動時に
検出されるＩｅ，Ｉｆは以下のように表せる。Ｉｅに関
しては明確なしきい値電圧Ｖｔｈ（本実施形態の素子で
は８［Ｖ］）があり、Ｖｔｈ以上の電圧を印加された時
のみ電子放出が生じる。従って、

【０１２９】

【数２】が検出される。（ただし、Ｉｅ［＋Ｖｆ，（Ｍ，Ｎ）］
とは位置（Ｍ，Ｎ）にある素子に＋Ｖｆの電圧を印加し
たときの電子放出電流）である。

【０１３０】一方、素子電流は、列Ｎ上に存在するｍ−
１個の表面伝導型電子放出素子に＋Ｖｆ／２の電圧を印
加した際に流れる素子電流の総和と位置（Ｍ，Ｎ）の選
択素子に＋Ｖｆの電圧を印加したときに流れる素子電流
の和になる。即ちこのときの素子電流をＩｆ２とする
と、

【０１３１】

【数３】で表わされる。

【０１３２】式（Ｃ）で表わされる観測値と、式（Ａ）
で表わされるＬＵＴ１のデータから、選択素子（Ｍ，
Ｎ）に真に流れる素子電流が見積もられる。即ちＭ，Ｎ
が十分に大きい（＞２００）場合、式（Ｃ）から式
（Ａ）を差し引くことで選択素子（Ｍ，Ｎ）に真に流れ
る素子電流（以下Ｉｆｍと呼ぶ）

【０１３３】

【数４】が算出される。

【０１３４】ＬＵＴ２（５１２）には、各素子の特性ば
らつきの補正量として各素子の素子電流に対する電子放
出電流の割合（以下、効率η＝Ｉｅ／Ｉｆｍと呼ぶ。）
をストアした。即ち、ｍ×ｎのアドレス空間を有するＬ
ＵＴを用意し、位置（Ｍ，Ｎ）の素子を選択時に観測さ
れた素子の効率η（Ｍ，Ｎ）をＬＵＴのアドレス（Ｍ，
Ｎ）にストアした。

【０１３５】次に、このＬＵＴ２（５１２）にストアー
した効率ηを元にして実際の補正データを計算して補正
データメモリ１１５に記憶する方法について図８のフロ
ーチャートを用いて説明する。

【０１３６】ここで、本実施形態に於いては、図２を用
いて説明した前述の垂直帰線期間が２２．５Ｈ（１Ｈ
は、１水平走査期間）であるとする。この場合、垂直帰
線期間においては２２走査ラインの補償駆動が可能であ
る。そこで、まず初めに補償を行うライン番号を記憶す
るデータ配列ｌｎｏ（１）〜ｌｎｏ（２２）の初期化を
行い、すべてに０を代入する（ステップＳ１１）。次
に、記憶をしたライン数を示すためのカウンタｍと、η
の小さい方から何番目までの素子が調べられたかを示す
ためのカウンタｎに１を代入する（ステップＳ１２）。
次に、ｎ番目にηが小さい素子を予め測定したＬＵＴ２
から捜してその行番号を求め、これをｌ（エル）に代入
する（ステップＳ１３）。次にこのｌ（エル）が既に、
ｌｎｏ（１）〜ｌｎｏ（２２）に登録されているかを調
べて（ステップＳ１４）、既に登録されている場合はス
テップＳ１７へそのまま進む。ステップＳ１４で登録さ
れていないと判断された場合は、これを新たにｌｎｏ
（ｍ）として登録する（ステップＳ１５）。そして新た
な登録が行われた場合は、ｍの値を１インクリメントす
る（ステップＳ１６）。次に、新たな登録の如何に関わ
らずｎの値を１インクリメント（ステップＳ１７）した
後に、ｍが２２よりも大きくなったかを調べ（ステップ
Ｓ１８）、そうでない場合は、つぎのｎ番目の素子を調
べるためにステップＳ１３へ戻る。

【０１３７】一方、ステップＳ１８においてｍが２２よ
りも大きくなっていた場合は、補正行の検索を終了して
ｌｎｏ（１）〜ｌｎｏ（２２）を行番号順に並び替える
（ステップＳ１９）。そして最後に、ｌｎｏ（１）〜ｌ
ｎｏ（２２）自体と、それぞれに対応する各素子のηを
補正データメモリ１１５にストアする（ステップＳ２
０）。ここでもし補償する行中にηの補償目標値（本実
施形態の場合は平均値とする）より大きい数値があった
場合は、目標値に設定する。

【０１３８】次に、ＬＵＴ１（５０８）及び補正データ
メモリ１１５に格納された補正データを用いた補正の詳
細について説明する。本実施形態では、ＬＵＴ１（５０
８）に基づいて各列の駆動電流を決定し、補正データメ
モリ１１５のデータに基づいて垂直帰線期間時に補正駆
動を行う。

【０１３９】まず、前述したＬＵＴ１のデータに基づい
て、図４で説明した電流源１０９を駆動する方法を説明
する。ここで、本実施形態では、表示画像の必要輝度、
素子の平均効率等から素子電流値を１ｍＡに設定すると
する。そして、Ｄ／Ａ変換回路３０６のリファレンス電
圧（つまりフルスパン）が５Ｖ，設定抵抗３０５がＲｉ
＝２．５ＫΩであるとする。この場合、例えば、第１列
目の素子に関するもれ電流Ｉｆｎ（１）（この値はＬＵ
Ｔ１（５０８）に格納されている）が０．５ｍＡである
とすると、出力電流を１．５ｍＡに設定する必要がある
ので、（式１）より、Ｖｉｎ＝Ｉｏｕｔ×Ｒｉ＝１．５×２．５Ｋ＝３．７５
Ｖと求まる。よって、ラインメモリ３０７の第１列目に対
応する値としては、３．７５／５×５１２＝３８４のデジタル値を記憶すればよい。同様にして第２列目以
降の値としてＩｆｎ（２）〜Ｉｆｎ（ｎ）を求め、これ
らをラインメモリ３０７に記憶する。こうして、各電流
源３０１によって出力される駆動電流を、ラインメモリ
３０７より読出した各列に対応する値に応じたものとす
ることで、無効素子電流の影響を排除する。すなわち、
個々の電流源３０１による素子駆動時の電流出力は、も
れ電流を考慮したものとなる。

【０１４０】更に、本実施形態では、垂直帰線期間にお
いて、各素子の効率（η）を考慮した補正動作を行う。
以下、図９を参照して本実施形態の補正動作を説明す
る。図９は、補正演算回路１１７の詳細な構成を説明す
る図である。

【０１４１】前述の通り、本実施形態では輝度データは
８ビットなので３原色各々の階調は２５６の分解能であ
る。そして、効率ηの最小値が０．１％、平均が０．２
％だった場合を考える。最大輝度信号入力時（２５５）
に劣化素子の輝度を平均値に補正する。今画素（Ｍ，
Ｎ）を補正駆動時に、Ｉｆｍ（Ｎ）が０．５ｍＡ、ＬＵ
Ｔ２（１１５）に記憶されたη（Ｍ，Ｎ）が０．１５％
と補正データが得られた場合、以下の式によって補正輝
度信号を得る。

【０１４２】補正輝度信号Ａ（Ｍ，Ｎ）＝輝度信号×（ηａｖｇ／η−１）（式２）従って、上記の場合、補正輝度信号Ａ（Ｍ，Ｎ）＝輝度信号×（ηａｖｇ／η−１）＝２５５×（０．２／０．１５−１）＝８５となる。

【０１４３】この演算は、図９に示されるように、掛け
算回路８０１、足し算回路８０２、割り算回路８０３で
実現される。こうして、補正演算回路１１７は、素子
（Ｍ，Ｎ）の補正輝度信号を選択回路１１３に出力す
る。

【０１４４】図１０は、補正駆動時における動作を説明
するタイミングチャートである。上から順番に、各信号
データについて説明していく。

【０１４５】（ａ）のＴｍｏｄは、前述したパルス幅変
調回路１０６のデータロード及びカウントダウン開始の
タイミング信号であり、このＴｍｏｄで示されるタイミ
ングに間に合うように各部の動作が行われる。

【０１４６】（ｂ）は補正駆動時の選択素子アドレス
（Ａｄｒｓ）を示しており補正駆動ライン数２２本のう
ちの５本のアドレス（１，３１，６０，６２，６９がこ
の場合の補正ラインである）が指定されていく様子を示
したものである。図９では、第１列目の駆動状態を示し
ているが、各Ｔｍｏｄの期間においてｎ列の駆動が同時
に行われることは理解されよう。

【０１４７】（ｃ）は、画像データメモリ１１６に保存
された元々の輝度データを表している。また（ｄ）は、
電流源の出力電流であり前述のようにＤｙ１（第１列
目）には、１．５ｍＡが常時出力されている。

【０１４８】（ｅ）は選択素子に対応してＡｄｒｓで指
定され、補正データメモリ１１５から補正演算回路１１
７に入力される補正データ（前述の効率η）である。こ
れらの輝度データ及び補正データから、上述の（式２）
に従って補正演算回路１１７において算出された補正駆
動輝度データが（ｆ）である。

【０１４９】そして、（ｇ）はの補正駆動データに応じ
てパルス幅駆動されたＩｆ波形を示し、（ｈ）はそのと
きのＩｅ波形を示す。一方、この補正駆動が行われる同
じ素子に関して、その直前の走査期間（通常駆動期間）
の素子電流Ｉｆと放出電流Ｉｅの波形を示したのが
（ｉ），（ｊ）である。（ｊ）においては、実線によっ
てその通常駆動期間における駆動波形が示されており、
一点鎖線によって（ｇ），（ｈ）で示した補償駆動時の
波形による駆動量を重畳した駆動波形を表わしている。
このように、図２（ｂ）で示したＶＳＹＮＣ１周期中
（いわゆる１フィールド期間）に補正駆動が実行される
事によって、放出電流Ｉｅの波高値が実質的に補償され
ることになる。

【０１５０】以上説明したような構成、設定で画像表示
装置を試作したところ、輝度の分布が少なく、尚且つ素
子のもれ電流や効率のバラ付きが補正され、高品位の画
像を得る事ができた。なお本実施形態において、補正目
標を効率平均値ηａｖｇに設定したがこれに限られる訳
ではなく、素子バラ付きの分布などによっては最頻値や
中心値等その他の値に設定するようにしてもよい。

【０１５１】また、前述の映像信号はアナログでもデジ
タルでも差し支えないが、現在画像信号としては一般的
なアナログ信号を採用した。また、説明上画像ソースと
してＮＴＳＣ信号について説明した為、補正の単位とし
てフィールドを用いたが、入力ソースとして、コンピュ
ーターなどの画像信号に対応する場合はノンインターレ
ース駆動になるため、補正の単位としてはフレームにな
る事は言うまでもない。さらにシリアル／パラレル変換
手段としてはデジタル信号の処理が容易なシフトレジス
タ（１０４）を採用しているがこれに限定されるもので
はない。また、本実施形態における電子源は、大面積、
大マトリックス化の容易な表面伝導型電子放出素子がも
っとも望ましいが、これに限るものでなく、ＦＥ型、Ｍ
ＩＭ型を使用しても支障はない。

【０１５２】本実施形態により、補正を行う事によって
必要な階調数を落とすことなく、輝度の分布が少なく、
優れた画像表示装置が実現できた。

【０１５３】なお、上記実施形態において、図８のステ
ップＳ１３〜Ｓ１８では、ηの値が小さい素子を有する
２２行を抽出するので、点欠陥（素子単位の欠陥）によ
りよく対応した補正動作を実現できる。しかしながら、
補正対象とする行の抽出方法はこれに限られるものでは
ない。例えば、ステップＳ１３〜Ｓ１８の処理におい
て、各行毎のηの平均値（或いは総和）が小さいものか
ら順に２２行の抽出を行うようにすれば、ラインを単位
とした欠陥によりよく対応した補正動作を実現できるこ
とになる。

【０１５４】＜第２の実施形態＞次に、第２の実施形態
について説明する。本発明に関する第２の実施形態で
は、第１の実施形態と補正演算回路１１７のみ異なり、
その他の構成、補正データの測定の手順、補正駆動の方
法などは同様のため説明を省略する。

【０１５５】図１１に第２の実施形態による補正演算回
路１１７’を示す。第１の実施形態と同様に輝度データ
は８ビットなので、３原色各々の階調は２５６の分解能
である。補正目標効率（ηｓｅｔ）は、設定スイッチ１
０００１により外部から入力されるとする。設定スイッ
チは、８ビットのいわゆるＤＩＰスイッチで実現され各
ビットをＨＩ（５Ｖ）またはＬＯＷ（ＧＮＤ）に設定す
る。そして、効率ηの最小値が０．１％、設定目標効率
ηｓｅｔが０．２％だった場合を考える。そして、最大
輝度信号入力時（２５５）に劣化素子の輝度を目標値に
補正する。今、画素（Ｍ，Ｎ）を補正駆動時に、Ｉｆｎ
（Ｎ）が０．５ｍＡ、補正データメモリ１１５に記憶さ
れたη（Ｍ，Ｎ）が０．１５％と補正データが得られた
場合、以下の（式３）によって補正輝度信号を得る。即
ち、補正輝度信号Ａ（Ｍ，Ｎ）＝輝度信号×（ηｓｅｔ／η−１） …（式３）従って、補正輝度信号Ａ（Ｍ，Ｎ）＝輝度信号×（ηｓｅｔ／η−１）＝２５５×（０．２／０．１５−１）＝８５この演算は第１の実施形態（図９）と同様の掛け算回路
８０１、足し算回路８０２、割り算回路８０３で実現さ
れる。補正演算回路１１７’は、素子（Ｍ，Ｎ）の補正
輝度信号を選択回路１１３に出力する。なお、設定スイ
ッチ１０００１による目標効率ηｓｅｔの調整は、全白
の画像を表示しながら、補正される劣化素子部分がもっ
とも目立たなくなるように行う。

【０１５６】以上説明したような構成、設定で画像表示
装置を試作したところ、輝度の分布が少なく、尚且つ素
子のもれ電流や効率のバラ付きが補正され、高品位の画
像を得る事ができた。

【０１５７】また、前述の映像信号はアナログでもデジ
タルでも差し支えないが現在画像信号としては一般的な
アナログ信号を採用した。また、説明上画像ソースとし
てＮＴＳＣ信号について説明した為、補正の単位として
フィールドを用いたが、入力ソースとして、コンピュー
ターなどの画像信号に対応する場合はノンインターレー
ス駆動になるため、補正の単位としてはフレームになる
事は言うまでもない。さらにシリアル／パラレル変換手
段としてはデジタル信号の処理が容易なシフトレジスタ
を採用しているがこれに限定されるものではない。ま
た、本実施形態における電子源は、大面積、大マトリッ
クス化の容易な表面伝導型電子放出素子がもっとも望ま
しいが、これに限るものでなく、ＦＥ型、ＭＩＭ型を使
用しても支障はない。

【０１５８】本実施形態により、補正を行う事によって
必要な階調数を落とすことなく、輝度の分布が少なく、
優れた画像表示装置が実現できた。

【０１５９】以上のように、上記各実施形態によれば、
表面伝導型電子放出素子をマトリックス配線したマルチ
電子源の駆動において、予め測定したもれ電流データ、
効率データを用いて素子のバラ付きを補正するに際し、
階調数を落とすことなく、しかも配線抵抗の影響を受け
ずに駆動することが可能となる。そこで本実施形態で説
明した駆動装置を備えた画像形成装置に於いては、階調
の線形性に優れ、高品位な画像表示を実現できる。

【０１６０】

【発明の効果】以上説明したように、本発明によれば、
マトリクス配線された多数の電子放出素子を備えるマル
チ電子源から電子ビームを均一に出力させることが可能
となる。また、本発明によれば、輝度むらが無く、階調
の線形性にすぐれた画像形成装置が提供される。

【図面の簡単な説明】

【図１】第１の実施形態の駆動回路構成を表すブロック
図である。

【図２】第１の実施形態による選択回路を説明する図で
ある。

【図３】第１の実施形態のパルス幅変調回路の構成を表
すブロック図である。

【図４】第１の実施形態の電流源の詳細な構成を説明す
る図である。

【図５】第１の実施形態の補正データ測定回路を示すブ
ロック図である。

【図６】第１の実施形態における、もれ電流を補正する
ためのルックアップテーブルを作成する方法を説明する
図である。

【図７】第１の実施形態における、素子の効率のばらつ
きを補正するためのルックアップテーブルを作成する方
法を説明する図である。

【図８】第１の実施形態による補正データ作成の手順を
示すフローチャートである。

【図９】第１の実施形態の補正演算回路を説明する図で
ある。

【図１０】第１の実施形態による補正駆動を表わすタイ
ミングチャートである。

【図１１】第２の実施形態の補正演算回路を説明する図
である。

【図１２】本発明の実施形態である画像表示装置の、表
示パネルの一部を切り欠いて示した斜視図である。

【図１３】表示パネルのフェースプレートの蛍光体配列
を例示した平面図である。

【図１４】実施形態で用いた平面型の表面伝導型電子放
出素子の平面図（ａ）及び断面図（ｂ）である。

【図１５】平面型の表面伝導型電子放出素子の製造工程
を示す断面図である。

【図１６】通電フォーミング処理の際の印加電圧波形を
示す図である。

【図１７】通電活性化処理の際の印加電圧波形（ａ），
放電電流Ｉｅの変化（ｂ）を示す図である。

【図１８】実施形態で用いた垂直型の表面伝導型電子放
出素子の断面図である。

【図１９】垂直型の表面伝導型電子放出素子の製造工程
を示す断面図である。

【図２０】実施形態で用いた表面伝導型電子放出素子の
典型的な特性を示すグラフである。

【図２１】実施形態で用いたマルチ電子ビーム源の基板
の平面図である。

【図２２】実施形態で用いたマルチ電子ビーム源の基板
の一部断面図である。

【図２３】一般的な表面伝導型電子放出素子の一例を示
す図である。

【図２４】一般的なＦＥ型素子の一例を示す図である。

【図２５】一般的なＭＩＭ型素子の一例を示す図であ
る。

【図２６】マトリクス状に配線したマルチ電子ビーム源
を模式的に示す図である。

Claims

【特許請求の範囲】

【請求項１】複数の電子放出素子を複数の行配線と複
数の列配線を用いてマトリクス配線してあるマルチ電子
源を駆動する装置であって、前記複数の行配線を順次選択して走査電圧を印加すると
ともに、選択された行配線上の各電子放出素子を映像デ
ータに基づいて駆動する駆動手段と、補正駆動するべく選択された行配線上の各素子の電子放
出効率を格納する第１メモリと、ここで、電子放出効率
は素子に流れる電流とその時の電子放出量との比を表わ
し、１画面に相当する表示駆動が前記駆動手段によってなさ
れている間に前記選択された行配線に対応する映像デー
タを格納する第２メモリと、前記１画面に相当する表示駆動と次の１画面に相当する
表示駆動との間の補正駆動期間に、前記第１メモリに格
納された電子放出効率と前記第２メモリに格納された映
像データとに基づいて前記選択された行の各素子を補正
駆動する補正手段とを備えることを特徴とするマルチ電
子源の駆動装置。
【請求項２】前記１画面に相当する表示駆動は、イン
ターレース方式における１フィールド期間の表示駆動で
あり、前記補正手段における補正駆動期間は、映像信号の垂直
帰線消去期間であることを特徴とする請求項１に記載の
マルチ電子源の駆動装置。
【請求項３】前記１画面に相当する表示駆動は、ノン
インターレース方式における１フレーム期間の表示駆動
であり、前記補正手段における補正駆動期間は、映像信号の垂直
帰線消去期間であることを特徴とする請求項１に記載の
マルチ電子源の駆動装置。
【請求項４】前記補正手段は、前記第１メモリに格納
された各素子の電子放出効率と前記第２メモリに格納さ
れた各素子に対応する映像データとに基づいて、各素子
における電子放出量の不足分を算出し、前記補正駆動期
間に該不足分を補うように各素子を駆動することを特徴
とする請求項１に記載のマルチ電子源の駆動装置。
【請求項５】前記補正手段は、表示駆動に適した電子
放出を得るための標準の電子放出効率をη0、前記第１
メモリに格納された素子ｉの電子放出効率をηiとした
場合に、前記第２メモリに格納された素子ｉの映像デー
タに［（η0／ηi）−１］を乗じた値を用いて補正駆動
を行うことを特徴とする請求項１に記載のマルチ電子源
の駆動装置。
【請求項６】前記η0は、前記第１メモリに格納され
た電子放出効率の平均値であることを特徴とする請求項
５に記載のマルチ電子源の駆動装置。
【請求項７】前記η0をユーザ操作によって設定する
設定手段を更に備えることを特徴とする請求項５に記載
のマルチ電子源の駆動装置。
【請求項８】前記選択された行配線は、前記第１メモ
リに格納された電子放出効率の低い素子を含む行から順
に選択されたものであることを特徴とする請求項１に記
載のマルチ電子源の駆動装置。
【請求項９】前記第１メモリに格納された電子放出効
率に基づいて、電子放出効率の低い素子を含む行から順
に所定数の行を選択して、前記選択された行配線を決定
する手段を更に備えることを特徴とする請求項１に記載
のマルチ電子源の駆動装置。
【請求項１０】前記所定数は、前記駆動手段における
１行分の駆動期間の、前記補正期間に入る数であること
を特徴とする請求項９に記載のマルチ電子源の駆動装
置。
【請求項１１】各列に駆動電圧を印加した際に選択さ
れた行配線以外の行配線に接続された電子放出素子へ回
り込む無効電流量を記憶する第３メモリと、前記駆動手
段及び前記補正手段において選択行の各素子を駆動する
際に、前記第３メモリに格納された無効電流量を考慮し
た駆動信号レベルを生成する駆動信号生成手段とを更に
備えることを特徴とする請求項１に記載のマルチ電子源
の駆動装置。
【請求項１２】前記映像データは、入力されたデジタ
ル画像信号から分離されたデジタル輝度信号であること
を特徴とする請求項１に記載のマルチ電子源の駆動装
置。
【請求項１３】前記映像データは、入力されたアナロ
グ画像信号から分離された輝度信号をサンプリングし、
デジタル輝度信号に変換して得られたものであることを
特徴とする請求項１に記載のマルチ電子源の駆動装置。
【請求項１４】前記電子放出素子は表面伝導型電子放
出素子であることを特徴とする請求項１に記載のマルチ
電子源の駆動装置。
【請求項１５】前記電子放出素子はＦＥ型放出素子で
あることを特徴とする請求項１に記載のマルチ電子源の
駆動装置。
【請求項１６】前記電子放出素子はＭＩＭ型放出素子
であることを特徴とする請求項１に記載のマルチ電子源
の駆動装置。
【請求項１７】複数の電子放出素子を複数の行配線と
複数の列配線を用いてマトリクス配線してあるマルチ電
子源を駆動する方法であって、前記複数の行配線を順次選択して走査電圧を印加すると
ともに、選択された行配線上の各電子放出素子を映像デ
ータに基づいて駆動する駆動工程と、補正駆動するべく選択された行配線上の各素子の電子放
出効率を第１メモリに格納する第１格納工程と、ここ
で、電子放出効率は素子に流れる電流とその時の電子放
出量との比を表わし、１画面に相当する表示駆動が前記駆動工程によってなさ
れている間に前記選択された行配線に対応する映像デー
タを第２メモリに格納する第２格納工程と、前記１画面に相当する表示駆動と次の１画面に相当する
表示駆動との間の補正駆動期間に、前記第１メモリに格
納された電子放出効率と前記第２メモリに格納された映
像データとに基づいて前記選択された行の各素子を補正
駆動する補正工程とを備えることを特徴とするマルチ電
子源の駆動方法。
【請求項１８】前記１画面に相当する表示駆動は、イ
ンターレース方式における１フィールド期間の表示駆動
であり、前記補正工程における補正駆動期間は、映像信号の垂直
帰線消去期間であることを特徴とする請求項１７に記載
のマルチ電子源の駆動方法。
【請求項１９】前記１画面に相当する表示駆動は、ノ
ンインターレース方式における１フレーム期間の表示駆
動であり、前記補正工程における補正駆動期間は、映像信号の垂直
帰線消去期間であることを特徴とする請求項１７に記載
のマルチ電子源の駆動方法。
【請求項２０】前記補正工程は、前記第１メモリに格
納された各素子の電子放出効率と前記第２メモリに格納
された各素子に対応する映像データとに基づいて、各素
子における電子放出量の不足分を算出し、前記補正駆動
期間に該不足分を補うように各素子を駆動することを特
徴とする請求項１７に記載のマルチ電子源の駆動方法。
【請求項２１】前記補正工程は、表示駆動に適した電
子放出を得るための標準の電子放出効率をη0、前記第
１メモリに格納された素子ｉの電子放出効率をηiとし
た場合に、前記第２メモリに格納された素子ｉの映像デ
ータに［（η0／ηi）−１］を乗じた値を用いて補正駆
動を行うことを特徴とする請求項１７に記載のマルチ電
子源の駆動方法。
【請求項２２】前記η0は、前記第１メモリに格納さ
れた電子放出効率の平均値であることを特徴とする請求
項２１に記載のマルチ電子源の駆動方法。
【請求項２３】前記η0をユーザ操作によって設定す
る設定工程を更に備えることを特徴とする請求項２３に
記載のマルチ電子源の駆動方法。
【請求項２４】前記選択された行配線は、前記第１メ
モリに格納された電子放出効率の低い素子を含む行から
順に選択されたものであることを特徴とする請求項１７
に記載のマルチ電子源の駆動方法。
【請求項２５】前記第１メモリに格納された電子放出
効率に基づいて、電子放出効率の低い素子を含む行から
順に所定数の行を選択して、前記選択された行配線を決
定する工程を更に備えることを特徴とする請求項１７に
記載のマルチ電子源の駆動方法。
【請求項２６】前記所定数は、前記駆動工程における
１行分の駆動期間が、前記補正期間に入る数であること
を特徴とする請求項２５に記載のマルチ電子源の駆動方
法。
【請求項２７】各列に駆動電圧を印加した際に選択さ
れた行配線以外の行配線に接続された電子放出素子へ回
り込む無効電流量を記憶する第３メモリと、前記駆動工程及び前記補正工程において選択行の各素子
を駆動する際に、前記第３メモリに格納された無効電流
量を考慮した駆動信号レベルを生成する駆動信号生成工
程とを更に備えることを特徴とする請求項１７に記載の
マルチ電子源の駆動方法。
【請求項２８】複数の電子放出素子を複数の行配線と
複数の列配線とを用いてマトリクス配線したマルチ電子
源と、該マルチ電子源と対向する位置にあって該マルチ電子源
から放出される電子ビームの照射に応じて可視像を形成
する画像形成部材とを備え、前記マルチ電子源を請求項１乃至１６のいずれかに記載
の駆動装置によって駆動することを特徴とする画像形成
装置。