KR100421481B1 - 평면 전계방출 표시소자 - Google Patents

평면 전계방출 표시소자 Download PDF

Info

Publication number
KR100421481B1
KR100421481B1 KR10-2001-0038297A KR20010038297A KR100421481B1 KR 100421481 B1 KR100421481 B1 KR 100421481B1 KR 20010038297 A KR20010038297 A KR 20010038297A KR 100421481 B1 KR100421481 B1 KR 100421481B1
Authority
KR
South Korea
Prior art keywords
scan
electrode
electrically connected
connector
data
Prior art date
Application number
KR10-2001-0038297A
Other languages
English (en)
Other versions
KR20030002620A (ko
Inventor
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0038297A priority Critical patent/KR100421481B1/ko
Priority to US10/179,288 priority patent/US7145527B2/en
Publication of KR20030002620A publication Critical patent/KR20030002620A/ko
Application granted granted Critical
Publication of KR100421481B1 publication Critical patent/KR100421481B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화소셀의 균일성을 향상시킬 수 있도록 한 평면 전계방출 표시소자에 관한 것이다.
본 발명의 평면 전계방출 표시소자는 패널에 형성되는 데이터라인들과, 패널에 데이터라인들과 교차되는 방향으로 형성되는 스캔라인들과, 데이터라인들의 일측 끝단에 설치되어 데이터라인과 전기적으로 접속되는 제 1 콘넥터와, 스캔라인들의 일측 끝단에 설치되어 스캔라인들과 전기적으로 접속되는 제 2 콘넥터와, 스캔라인들의 다른측 끝단에 설치되어 스캔라인들과 전기적으로 접속되는 제 3 콘넥터와, 패널의 배면에 설치되는 인쇄 회로 기판과, 인쇄 회로 기판에 스캔라인들과 나란하게 형성됨과 아울러 스캔라인들의 전기적 저항이 낮아질 수 있도록 스캔라인들 각각에 전기적으로 접속되는 보조전극들을 구비한다.

Description

평면 전계방출 표시소자{Metal Insulator Metal Field Emission Display}
본 발명은 평면 전계방출 표시소자에 관한 것으로 특히, 화소셀의 균일성을 향상시킬 수 있도록 한 평면 전계방출 표시소자에 관한 것이다.
최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display : 이하 "FED"라 함) 및 플라즈마 표시장치(Plasma Display Panel), 일렉트로 루미네센스(Electro-Luminescence : 이하 "EL"이라 함) 등이 있다. 표시품질을 개선하기 위하여, 평판 표시장치의 휘도, 콘트라스트 및 색순도를 높이기 위한 연구개발이 활발이 진행되고 있다.
이중 FED는 첨예한 음극(에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의해 전자를 방출시키는 팁형 FED와, 소정 면적을 가지는 금속에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의해 전자를 방출시키는 평면형(Metal Insulator Metal : MIM) FED로 나뉘어진다.
도 1은 종래의 팁형 전계 방출 표시장치를 나타내는 도면이다.
도 1을 참조하면, 애노드 전극(4) 및 형광체(6)가 적층된 상부 유리기판(2)과, 하부 유리기판(8) 상에 형성되는 전계방출 어레이(32)를 구비한 FED가 도시되어 있다. 전계방출 어레이(32)는 도 2와 같이 하부 유리기판(8) 상에 형성되는 캐소드 전극(10) 및 저항층(12)과, 저항층(12)상에 형성되는 게이트 절연층(14) 및 에미터(22)와, 게이트 절연층(14) 상에 형성되는 게이트 전극(16)을 구비한다.
캐소드 전극(10)은 에미터(22)에 전류를 공급하게 되며, 저항층(12)은 캐소드 전극(10)으로부터 에미터(22) 쪽으로 인가되는 과전류를 제한하여 에미터(22)에 균일한 전류를 공급하는 역할을 하게 된다.
게이트 절연층(14)은 캐소드 전극(10)과 게이트 전극(16) 사이를 절연하게 된다. 게이트 전극(16)은 전자를 인출시키기 위한 인출전극으로 이용된다. 상부 유리기판(2)과 하부 유리기판(8) 사이에는 스페이서(40)가 설치된다.
스페이서(40)는 상부 유리기판(2)과 하부 유리기판(8) 사이의 고진공 상태를 유지할 수 있도록 상부 유리기판(2)과 하부 유리기판(8)을 지지한다.
화상을 표시하기 위하여, 캐소드 전극(10)에 부극성(-)의 캐소드전압이 인가되고 애노드 전극(4)에 정극성(+)의 애노드전압이 인가된다. 그리고 게이트 전극(16)에는 정극성(+)의 게이트 전압이 인가된다. 그러면, 에미터(22)로부터 방출된 전자빔(30)이 적색·녹색·청색의 형광체(6)에 충돌하여 형광체(6)를 여기시키게 된다. 이때, 형광체(6)에 따라 적색·녹색·청색 중 어느 한 색의 가시광이 발광된다.
이와 같은 팁형 FED는 전자 방출에 이용되는 에미터의 특성에 따라서 전자의 방출량이 결정된다. 따라서, 하나의 FED에 포함되는 모든 에미터를 균일하게 제작해야 한다. 하지만, 현재의 제조공정으로는 하나의 FED에 포함되는 모든 에미터가균일한 특성을 갖도록 제작하기 곤란하다. 아울러, 에미터를 제작하기 위해 많은 공정시간이 소모되는 단점이 있다.
또한, 팁형 FED는 첨예한 이미터에서 전자가 방출되기 때문에 캐소드 전극(10) 및 게이트전극(16)에 수십 내지 백 볼트 사이의 전압이 인가되야 된다. 따라서, 캐소드전극(10) 및 게이트전극(16)에 인가되는 전압에 의해 많은 소비전력이 소모된다.
도 3은 종래의 평면형 전계 방출 표시장치의 화소셀을 나타내는 도면이다.
도 3을 참조하면, 종래의 평면형 전계 방출 표시소자의 화소셀(100)은 애노드전극(44) 및 형광체(46)가 적층된 상부기판(42)과, 하부기판(48) 상에 형성되는 전계 방출 어레이(56)를 구비한다.
전계 방출 어레이(56)는 하부기판(48) 상에 형성되는 스캔전극(50), 절연층(52) 및 데이터전극(54)을 구비한다. 절연층(52)은 스캔전극(50)으로부터의 전자가 터널링할 수 있도록 박막으로 형성된다.
화상을 표시하기 위하여, 스캔전극(50)에 부극성(-)의 스캔펄스가 인가되고 데이터전극(54)에 정극성(+)의 데이터펄스가 인가된다. 그리고, 애노드전극(44)에 정극성(+)의 애노드전압이 인가된다. 그러면, 전자가 스캔전극(50)으로부터 데이터전극(54)으로 터널링(Tunneling)하여 애노드전극(44) 쪽으로 가속된다.
이 전자들은 적색, 녹색 및 청색의 형광체(46)에 충돌하여 형광체(46)를 여기시키게 된다. 이때, 형광체(46)에 따라 적색, 녹색, 청색 중 어느 한 색의 가시광이 발생된다.
이와 같은 평면형 FED는 스캔전극(50) 및 데이터전극(54)이 소정면적을 가지고 대향되게 설치되기 때문에 팁형 FED에 비해 저전압 구동이 가능하다. 즉, 평면형 FED의 스캔전극(50) 및 데이터전극(54)에는 수 내지 10V 사이의 전압이 인가된다. 또한, 평면형 FED는 전자를 방출하는 스캔전극(50) 및 데이터전극(54)이 소정면적을 가지기 때문에 팁형 FED에 비해 간단한 제조공정으로 스캔전극(50) 및 데이터전극(54)을 제조할 수 있다.
한편, 이와 같은 평면형 FED는 절연층(52)이 박막으로 형성되기 때문에 캐패시턴스 성분이 매우 커지게 된다. 다시 말하여, C=ε×s/d(여기서 ε은 유전율, d는 유전율 두께, s는 셀 면적)의 식에서 유전율의 두께가 박막으로 되어 있기 때문에 캐패시턴스 성분이 매우 커지게 된다. 따라서, 평면형 FED의 화소셀(100)에는 높은 전류가 인가된다.
도 4는 종래의 평면형 전계 방출 표시장치의 구동부를 나타내는 도면이다.
도 4를 참조하면, 종래의 평면형 전계 방출 표시장치는 데이터라인(D)을 구동시키기 위한 데이터 구동부(80)와, 스캔라인(S)을 구동시키기 위한 스캔 구동부(82)와, 하부기판(48)상에 형성되는 제 1 및 제 2 콘넥터(84,86)를 구비한다.
데이터 구동부(80)는 데이터 공급의 유/무에 따라 데이터라인(D)에 데이터펄스를 공급한다. 스캔 구동부(82)는 스캔라인(S)에 순차적으로 스캔펄스를 공급한다. 제 1 콘넥터(84)는 데이터라인(D)과 전기적으로 접속된다. 이러한 제 1 콘넥터(84)는 데이터 구동부(80)와 전기적으로 접속된다. 즉, 제 1 콘넥터(84)는 데이터 구동부(80)로부터 공급되는 구동신호를 데이터라인(D)으로 공급한다.
제 2 콘넥터(86)는 스캔라인(S)과 전기적으로 접속된다. 이러한 제 2 콘넥터(86)는 스캔 구동부(82)와 전기적으로 접속된다. 즉, 제 2 콘넥터(86)는 스캔 구동부(82)로부터 공급되는 구동신호를 스캔라인(S)으로 공급한다.
도 5는 종래의 평면형 전계 방출 표시장치에 공급되는 구동파형을 나타내는 파형도이다.
도 5를 참조하면, 종래의 평면형 FED의 스캔라인(S)에는 부극성의 스캔펄스(SP)가 순차적으로 공급되고 데이터라인(D)에는 부극성의 스캔펄스(SP)에 동기되는 정극성의 데이터펄스(DP)가 공급된다. 스캔펄스(SP) 및 데이터펄스(DP)가 공급된 화소셀에서는 스캔펄스(SP) 및 데이터펄스(DP)의 전압차에 의해 전자가 방출된다.
예를 들어, 도 6와 같이 제 1 스캔라인(S1)에 -5V의 스캔펄스(SP)가 인가되고, 데이터라인(D)에 5V의 데이터펄스(DP)가 인가되면 제 1 스캔라인(S1)에 형성되어 있는 제 1 화소셀들(P1)에서 10V의 전압차가 발생된다. 따라서, 데이터펄스(DP)가 공급된 제 1 화소셀들(P1)에서 전자가 방출된다.
이때, 데이터펄스(DP)의 폭 및/또는 진폭은 계조에 따라 상이하게 설정된다. 예를 들어, 높은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 넓거나 높게 설정되고, 낮은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 좁거나 낮게 설정된다.
한편, 제 2 내지 제 m 스캔라인(S2 내지 Sm)에 형성되어 있는 제 2 내지 제m 화소셀들(P2 내지 Pm)에서는 5V, 즉 데이터펄스(DP)만이 인가되기 때문에 전자가 방출되지 않는다.
이후, 이와 같은 과정을 반복하여 제 m 스캔라인(Sm)까지 순차적으로 스캔펄스(SP) 및 데이터펄스(DP)를 인가하여 제 1 내지 제 m 화소셀(P1 내지 Pm)을 구동하여 화상을 표시한다. 화상이 표시된 후 제 1 내지 제 m 스캔라인(S1 내지 Sm)에는 정극성의 리셋펄스(RP)가 인가된다. 제 1 내지 제 m 스캔라인(S1 내지 Sm)에 리셋펄스(RP)가 인가되면 제 1 내지 제 m 화소셀(P1 내지 Pm)에 충전된 전하들이 제거된다.
하지만, 이와 같은 종래의 평면형 FED에서 제 1 위치(70), 제 2 위치(72) 및 제 3 위치(74)에 인가되는 스캔펄스(SP)의 전압값이 상이하게 된다. 다시 말하여, 종래의 평면형 FED의 스캔라인(S1 내지 Sm)은 높은 저항값을 가지고, 이 높은 저항값에 의하여 전압강하가 발생되어 스캔라인(S1 내지 Sm)의 위치마다 상이한 전압값을 가지는 스캔펄스(SP)가 인가된다. 실례로, 종래의 5.3인치의 평면형 FED의 경우 스캔라인(S1 내지 Sm)들 각각은 100 내지 150Ω정도의 저항값을 갖는다.
한편, 스캔라인(S)의 위치(70,72,74)마다 상이한 전압이 인가되면 화면의 위치에 따라 상이한 밝기의 영상이 표현된다. 다시 말하여, 종래의 평면형 FED는 전압강하에 의하여 균일한 영상을 표현하지 못하였다.
특히, 이러한 전압강하 현상은 평면형 FED가 대면적으로 갈수록 더욱 크게 발생된다. 따라서, 현재에는 평면형 FED를 대면적으로 제작하기 곤란하다.
따라서, 본 발명의 목적은 화소셀의 균일성을 향상시킬 수 있도록 한 평면 전계방출 표시소자를 제공하는데 있다.
도 1은 종래의 팁형 전계 방출 표시소자를 나타내는 사시도.
도 2는 도 1에 도시된 팁형 전계 방출 표시소자를 나타내는 단면도.
도 3은 종래의 평면형 전계 방출 표시소자를 나타내는 단면도.
도 4는 도 3에 도시된 평면형 전계 방출 표시소자의 구동부를 나타내는 도면.
도 5는 도 3에 도시된 평면형 전계 방출 표시소자에 인가되는 구동파형을 나타내는 파형도.
도 6은 도 3에 도시된 전계 방출 표시소자의 화소셀의 배치를 나타내는 도면.
도 7은 본 발명의 실시예에 의한 전계 방출 표시소자의 화소셀을 나타내는 도면.
도 8은 본 발명의 다른 실시예에 의한 전계 방출 표시소자를 나타내는 도면.
도 9는 도 8에 도시된 인쇄 회로 기판을 상세히 나타내는 도면.
도 10은 도 8에 도시된 전계 방출 표시소자에 공급되는 구동파형을 나타내는 파형도.
도 11은 본 발명의 또 다른 실시예에 의한 전계 방출 표시소자를 나타내는 도면.
도 12는 도 11에 도시된 전계 방출 표시소자에 공급되는 구동파형을 나타내는 파형도.
도 13a 내지 도 13c는 도 11에 도시된 스캔 구동부들의 구동에 의하여 나타나는 패널의 휘도를 표시하는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
2,42,102 : 상부기판 4,44,104 : 애노드전극
6,46,106 : 형광체 8,48,108 : 하부기판
10 : 캐소드 전극 12 : 저항층
14 : 게이트 절연층 16 : 게이트 전극
22 : 에미터 30 : 전자빔
32,56,120 : 전계방출 어레이 40 : 스페이서
50,114 : 스캔전극 52,112,116 : 절연층
54,118 : 데이터전극 80,122,144 : 데이터 구동부
82,124,146A,146B : 스캔 구동부 84,86,132,136,144 : 콘넥터
100 : 화소셀 110 : 보조전극
130 : 인쇄 회로 기판 138,140,142 : 접속부
148 : 패널
상기 목적을 달성하기 위하여 본 발명의 평면 전계방출 표시소자는 패널에 형성되는 데이터라인들과, 패널에 데이터라인들과 교차되는 방향으로 형성되는 스캔라인들과, 데이터라인들의 일측 끝단에 설치되어 데이터라인과 전기적으로 접속되는 제 1 콘넥터와, 스캔라인들의 일측 끝단에 설치되어 스캔라인들과 전기적으로 접속되는 제 2 콘넥터와, 스캔라인들의 다른측 끝단에 설치되어 스캔라인들과 전기적으로 접속되는 제 3 콘넥터와, 패널의 배면에 설치되는 인쇄 회로 기판과, 인쇄 회로 기판에 스캔라인들과 나란하게 형성됨과 아울러 스캔라인들의 전기적 저항이 낮아질 수 있도록 스캔라인들 각각에 전기적으로 접속되는 보조전극들을 구비한다.
상기 보조전극들은 스캔라인보다 낮은 저항값을 갖는다.
상기 인쇄 회로 기판의 일측 끝단에 설치되어 보조전극들과 전기적으로 접속되는 제 1 및 제 2 접속부와, 인쇄 회로 기판의 다른측 끝단에 설치되어 보조전극들과 전기적으로 접속되는 제 3 접속부를 구비한다.
상기 제 1 및 2 접속부는 상기 제 2 콘넥터와 전기적으로 접속되고, 상기 제 3 접속부는 상기 제 3 콘넥터와 전기적으로 접속된다.
상기 제 1 콘넥터에 전기적으로 접속되어 제 1 콘넥터에 데이터펄스를 공급하기 위한 데이터 구동부와, 제 1 접속부에 전기적으로 접속되어 제 1 접속부에 스캔펄스를 순차적으로 공급하기 위한 스캔 구동부를 구비한다.
본 발명의 평면 전계방출 표시소자는 하부기판과, 하부기판상에 형성되는 스캔전극과, 스캔전극상에 박막으로 형성되는 제 1 절연막과, 제 1 절역막 상에 형성되는 데이터전극과, 스캔전극과 하부기판 사이에 형성되는 보조전극과, 보조전극과 스캔전극사이에 형성되는 제 2 절연막을 구비한다.
상기 보조전극은 상기 스캔전극과 나란하게 형성됨과 아울러 상기 스캔전극과 전기적으로 접속된다.
상기 보조전극은 스캔전극보다 낮은 저항값을 갖도록 스캔전극보다 넓은 폭으로 형성된다.
상기 보조전극은 스캔전극보다 낮은 저항값을 갖도록 스캔전극보다 두껍게 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 7 내지 도 13c를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 7은 본 발명의 실시예에 의한 전계 방출 표시소자의 화소셀을 나타내는 도면이다.
도 7을 참조하면, 본 발명의 실시예에 의한 전계 방출 표시소자의 화소셀은 애노드전극(104) 및 형광체(106)가 적층된 상부기판(102), 하부기판(108) 상에 형성되는 전계 방출 어레이(120)를 구비한다.
전계 방출 어레이(120)는 하부기판(108) 상에 형성되는 스캔전극(114), 제 1 절연층(116) 및 데이터전극(118)을 구비한다. 또한, 전계 방출 어레이(120)는 스캔전극(114)과 하부기판(108) 사이에 순차적으로 적층되는 보조전극(110) 및 제 2 절연층(112)을 구비한다.
제 1 절연층(116)은 스캔전극(114)으로부터 데이터전극(118)쪽으로 전자가 터널링할 수 있도록 박막으로 형성된다. 제 2 절연층(112)은 보조전극(110)과 스캔전극(114)을 절연시키게 된다. 보조전극(110)은 스캔전극(114)과 나란하게 형성된다. 이러한 보조전극(110)은 스캔전극(114)보다 낮은 저항값을 갖도록 스캔전극(114)보다 두껍게 형성된다. 보조전극(110)과 스캔전극(114)은 양끝단에서 전기적으로 접속된다. 이를 위해, 제 2 절연층(112)의 양끝단(즉, 보조전극(110)과 스캔전극(114)의 양끝단)에는 도시되지 않은 콘택홀이 형성되고, 이 콘택홀을 통해 보조전극(110)과 스캔전극(114)은 전기적으로 접속된다.
다시 말하여, 보조전극(110)과 스캔전극(114)은 병렬로 접속된다. 이와 같이 보조전극(110)과 스캔전극(114)이 병렬로 접속되면 수학식 1 에 의하여 스캔전극(114)의 저항값이 결정된다.
여기서, R1은 스캔전극(114)의 저항값, R2는 보조전극(110)의 저항값이고, R은 스캔전극(114)과 보조전극(110)의 병렬 저항값을 나타낸다. 예를 들어, 스캔전극(114)의 저항값이 150Ω이고, 보조전극(110)의 저항값이 15Ω이라면, 스캔전극(114)과 보조전극(110)의 합성 저항값은 약 14Ω의 저항값을 갖는다. 즉, 스캔전극(114)은 보조전극(110)에 의해 약 14Ω의 저항값을 갖게 된다.
즉, 본 발명의 실시예에서는 스캔전극(114)의 저항값이 낮아지기 때문에 스캔전극(114)의 저항값에 의해 전압강하량을 최소화할 수 있다. 다시 말하여, 본 발명의 실시예에서는 화면의 위치와 관계없이 균일한 밝기의 영상을 표현할 수 있다. 따라서, 본 발명에서는 평면형 FED를 대면적으로 제작할 수 있다.
하지만, 이와 같은 본 발명의 실시예에서는 보조전극(110) 및 제 2 절연층(112)을 추가로 형성해야 한다. 특히, 보조전극(110)이 낮은 저항값을 유지할 수 있도록 보조전극(110)을 소정 이상의 두께로 형성해야 한다.
도 8은 본 발명의 다른 실시예에 의한 전계 방출 표시소자를 나타내는 도면이다.
도 8을 참조하면, 본 발명의 다른 실시예에 의한 전계 방출 표시소자는 데이터라인(D)을 구동하기 위한 데이터 구동부(122)와, 스캔라인(S)을 구동하기 위한스캔 구동부(124)를 구비한다. 데이터라인(D)들은 하부기판(126) 상에 형성되는 제 1 콘넥터(132)에 전기적으로 접속되고, 제 1 콘넥터(132)는 데이터 구동부(122)에 전기적으로 접속된다. 스캔라인(S)들은 하부기판(126) 상에 형성된 제 2 및 제 3 콘텍터(136,144)에 접속된다.
하부기판(126)의 배면에는 인쇄 회로 기판(130)이 설치된다. 이러한 인쇄 회로 기판(130)에는 도 9에 도시된 바와 같이 보조전극(146)이 스캔라인(S)과 나란하게 형성된다. 보조전극(146)은 스캔전극(S)보다 넓은 폭 및/또는 두께로 형성하여 스캔전극(S)보다 낮은 저항값을 갖는다. 이러한, 보조전극(146)들은 제 1 내지 제 3 접속부(138,140,142)에 접속된다.
제 1 접속부(138)는 하부기판(126) 상에 형성된 제 2 콘넥터(136)와 전기적으로 접속된다. 제 2 접속부(140)는 스캔 구동부(124)와 전기적으로 접속된다. 제 3 접속부(142)는 하부기판(126) 상에 형성된 제 3 콘텍터(144)와 전기적으로 접속된다. 이와 같이, 제 1 접속부(138) 및 제 3 접속부(142)가 제 2 콘넥터(136) 및 제 3 콘넥터(144)와 접속되면 보조전극(146)과 스캔라인(S)은 병렬로 배치되게 된다. 이와 같이 보조전극(146)과 스캔라인(S)이 병렬로 배치되면 수학식 1에 의해 스캔라인(S)의 저항값이 결정된다.
예를 들어, 스캔라인(S)의 저항값이 150Ω이고, 보조전극(146)의 저항값이 15Ω이라면, 스캔라인(S)과 보조전극(146)의 합성 저항값은 약 14Ω의 저항값을 갖는다. 즉, 스캔라인(S)은 보조전극(146)에 의해 약 14Ω의 저항값을 갖게 된다.
이와 같이, 본 발명의 다른 실시예에서는 스캔라인(S)의 저항값이 낮아지기때문에 스캔라인(S)의 저항값에 의해 전압강하량을 최소화할 수 있다. 다시 말하여, 본 발명의 다른 실시예에서는 화면의 위치와 관계없이 균일한 밝기의 영상을 표현할 수 있다. 따라서, 본 발명에서는 평면형 FED를 대면적으로 제작할 수 있다.
도 10은 도 8에 도시된 전계 방출 표시소자에 공급되는 구동파형을 나타내는 파형도이다.
도 10을 참조하면, 스캔 구동부(124)는 제 2 접속부(140)에 순차적으로 스캔 펄스(SP)를 공급한다. 제 2 접속부(140)에 공급된 스캔펄스(SP)는 제 1 접속부(138) 및 제 3 접속부(142)를 경유하여 스캔라인들(S)로 공급된다. 데이터 구동부(122)는 데이터라인들(D)에 데이터펄스(DP)를 공급한다. 데이터라인들(D)에 공급되는 데이터펄스(DP)는 FED에 표시되어질 화상에 의해서 공급 유/무가 결정된다. 스캔펄스(SP) 및 데이터펄스(DP)가 공급된 화소셀에서는 스캔펄스(SP) 및 데이터펄스(DP)의 전압차에 의해 전자가 방출된다.
스캔라인들(S)에는 스캔펄스(SP)가 공급된 후 리셋펄스(RP)가 공급된다. 이때, 리셋펄스(RP)는 스캔펄스(SP)가 공급된 스캔라인(S)에만 공급된다. 한편, 리셋펄스(RP)는 모든 스캔라인(S)들에 동시에 공급될 수도 있다.
도 11은 본 발명의 또 다른 실시예에 의한 전계 방출 표시소자를 나타내는 도면이다.
도 11을 참조하면, 본 발명의 또 다른 실시예에 의한 전계 방출 표시소자는 패널(148) 상에 형성된 데이터라인(D)을 구동하기 위한 데이터 구동부(144)와, 스캔라인(S)을 구동하기 위한 제 1 및 제 2 스캔 구동부(146A,146B)를 구비한다. 제 1 스캔 구동부(146A)는 도 12와 같이 기수번째 스캔라인(S1,S3,…,Sm-1)을 구동하고, 제 2 스캔 구동부(146B)는 우수번째 스캔라인(S2,S4,…,Sm)을 구동한다.
동작과정을 상세히 설명하면, 먼저 제 1 스캔 구동부(146A)로부터 스캔펄스(SP)가 제 1 스캔라인(S1)으로 공급된다. 데이터 구동부(144)는 스캔펄스(SP)에 동기되는 데이터펄스(DP)를 데이터라인들(D)로 공급한다. 이때, 스캔펄스(SP) 및 데이터펄스(DP)가 공급된 화소셀에서는 전자가 방출되어 소정의 화상을 표시하게 된다.
이후, 제 2 스캔 구동부(146B)로부터 스캔펄스(SP)가 제 2 스캔라인(S2)으로 공급된다. 데이터 구동부(144)는 스캔펄스(SP)에 동기되는 데이터펄스(DP)를 데이터라인들(D)로 공급한다. 이때, 스캔펄스(SP) 및 데이터펄스(DP)가 공급된 화소셀에서는 전자가 방출되어 소정의 화상을 표시하게 된다.
한편, 제 1 스캔 구동부(146A)에서 스캔펄스(SP)가 공급될 때 화면의 밝기는 도 13a와 같이 좌측에서 우측으로 갈수록 낮아지게 된다. 즉, 스캔라인(S)의 저항에 의해 제 1 스캔 구동부(146A)로부터 멀리 위치되는 지점일수록 낮은 밝기의 휘도를 갖게된다. 또한, 제 2 스캔 구동부(146B)에서 스캔펄스(SP)가 공급될 때 화면의 밝기는 도 13b와 같이 좌측에서 우측으로 갈수록 높아지게 된다. 즉, 스캔라인(S)의 저항에 의해 제 2 스캔 구동부(146B)로부터 멀리 위치되는 지점일수록 낮은 밝기의 휘도를 갖게된다.
한편, 본 발명의 또 다른 실시예에서는 기수번째 스캔라인(S1,S3,…,Sm-1)및 우수번째 스캔라인(S2,S4,…,Sm)이 교번적으로 동작된다. 따라서, 패널(148)의 밝기는 도 13c와 같이 시각적으로 균일하게 표시된다. 다시 말하여, 본 발명의 또 다른 실시예에서는 패널의 위치에 상관없이 균일한 휘도의 영상을 표시할 수 있다.
상술한 바와 같이, 본 발명에 따른 평면 전계방출 표시소자에 의하면, 스캔라인의 저항값을 최소화하여 균일한 화상을 표시할 수 있다. 또한, 본 발명에서는 스캔라인의 저항값이 최소화되기 때문에 대화면의 평면 전계방출 표시소자를 제작할 수 있다. 아울러, 스캔라인의 저항값이 낮아 지기 때문에 전계방출 표시소자의 소비전력을 저감할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

  1. 패널에 형성되는 데이터라인들과,
    상기 패널에 상기 데이터라인들과 교차되는 방향으로 형성되는 스캔라인들과,
    상기 데이터라인들의 일측 끝단에 설치되어 상기 데이터라인과 전기적으로 접속되는 제 1 콘넥터와,
    상기 스캔라인들의 일측 끝단에 설치되어 상기 스캔라인들과 전기적으로 접속되는 제 2 콘넥터와,
    상기 스캔라인들의 다른측 끝단에 설치되어 상기 스캔라인들과 전기적으로 접속되는 제 3 콘넥터와,
    상기 패널의 배면에 설치되는 인쇄 회로 기판과,
    상기 인쇄 회로 기판에 상기 스캔라인들과 나란하게 형성됨과 아울러 상기 스캔라인들의 전기적 저항이 낮아질 수 있도록 상기 스캔라인들 각각에 전기적으로 접속되는 보조전극들을 구비하는 것을 특징으로 하는 평면 전계방출 표시소자.
  2. 제 1 항에 있어서,
    상기 보조전극들은 상기 스캔라인보다 낮은 저항값을 가지는 것을 특징으로 하는 평면 전계방출 표시소자.
  3. 제 1 항에 있어서,
    상기 인쇄 회로 기판의 일측 끝단에 설치되어 상기 보조전극들과 전기적으로 접속되는 제 1 및 제 2 접속부와,
    상기 인쇄 회로 기판의 다른측 끝단에 설치되어 상기 보조전극들과 전기적으로 접속되는 제 3 접속부를 구비하는 것을 특징으로 하는 평면 전계방출 표시소자.
  4. 제 3 항에 있어서,
    상기 제 1 및 2 접속부는 상기 제 2 콘넥터와 전기적으로 접속되고, 상기 제 3 접속부는 상기 제 3 콘넥터와 전기적으로 접속되는 것을 특징으로 하는 평면 전계방출 표시소자.
  5. 제 3 항에 있어서,
    상기 제 1 콘넥터에 전기적으로 접속되어 상기 제 1 콘넥터에 데이터펄스를 공급하기 위한 데이터 구동부와,
    상기 제 1 접속부에 전기적으로 접속되어 상기 제 1 접속부에 스캔펄스를 순차적으로 공급하기 위한 스캔 구동부를 구비하는 것을 특징으로 하는 평면 전계방출 표시소자.
  6. 하부기판과,
    상기 하부기판상에 형성되는 스캔전극과,
    상기 스캔전극상에 박막으로 형성되는 제 1 절연막과,
    상기 제 1 절역막 상에 형성되는 데이터전극과,
    상기 스캔전극과 상기 하부기판 사이에 형성되는 보조전극과,
    상기 보조전극과 스캔전극사이에 형성되는 제 2 절연막을 구비하는 것을 특징으로 하는 평면 전계방출 표시소자.
  7. 제 6 항에 있어서,
    상기 보조전극은 상기 스캔전극과 나란하게 형성됨과 아울러 상기 스캔전극과 전기적으로 접속되는 것을 특징으로 하는 평면 전계방출 표시소자.
  8. 제 7 항에 있어서,
    상기 보조전극은 상기 스캔전극보다 낮은 저항값을 갖도록 상기 스캔전극보다 넓은 폭으로 형성되는 것을 특징으로 하는 평면 전계방출 표시소자.
  9. 제 7 항에 있어서,
    상기 보조전극은 상기 스캔전극보다 낮은 저항값을 갖도록 상기 스캔전극보다 두껍게 형성되는 것을 특지으로 하는 평면 전계방출 표시소자.
  10. 삭제
  11. 삭제
  12. 삭제
KR10-2001-0038297A 2001-06-29 2001-06-29 평면 전계방출 표시소자 KR100421481B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0038297A KR100421481B1 (ko) 2001-06-29 2001-06-29 평면 전계방출 표시소자
US10/179,288 US7145527B2 (en) 2001-06-29 2002-06-26 Field emission display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038297A KR100421481B1 (ko) 2001-06-29 2001-06-29 평면 전계방출 표시소자

Publications (2)

Publication Number Publication Date
KR20030002620A KR20030002620A (ko) 2003-01-09
KR100421481B1 true KR100421481B1 (ko) 2004-03-12

Family

ID=27712325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038297A KR100421481B1 (ko) 2001-06-29 2001-06-29 평면 전계방출 표시소자

Country Status (1)

Country Link
KR (1) KR100421481B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302689A (ja) * 1988-05-30 1989-12-06 Sharp Corp Ｅｌ表示装置の駆動回路
JPH0954566A (ja) * 1995-08-11 1997-02-25 Denso Corp Ｅｌ表示装置
JP2000250458A (ja) * 1999-02-25 2000-09-14 Canon Inc 画像形成装置及びその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302689A (ja) * 1988-05-30 1989-12-06 Sharp Corp Ｅｌ表示装置の駆動回路
JPH0954566A (ja) * 1995-08-11 1997-02-25 Denso Corp Ｅｌ表示装置
JP2000250458A (ja) * 1999-02-25 2000-09-14 Canon Inc 画像形成装置及びその駆動方法

Also Published As

Publication number Publication date
KR20030002620A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
CN100373526C (zh) 图像显示装置和图像显示装置的制造方法
KR100447117B1 (ko) 평판 디스플레이 패널
KR100421481B1 (ko) 평면 전계방출 표시소자
KR100415607B1 (ko) 전계 방출 표시소자
KR100415614B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR20030008692A (ko) 평면 전계방출 표시소자의 구동장치 및 방법
US20110316411A1 (en) Active Matrix Phosphor Cold Cathode Display
KR100415601B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR100430085B1 (ko) 평판 디스플레이 패널 및 그 구동방법
KR100415602B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR100342831B1 (ko) 전계 방출 표시소자와 그의 구동장치 및 방법
KR100509757B1 (ko) 평면 전계방출 표시소자 및 그 구동방법
KR100531476B1 (ko) 전계 방출 표시장치의 구동방법
KR100352977B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100448478B1 (ko) 평면형 전계 방출소자 및 그 구동방법
KR100475159B1 (ko) 평면형 전계방출표시소자와 그의 구동방법 및 장치
KR100444503B1 (ko) 전계방출 표시소자
KR100469975B1 (ko) 정전류 회로를 사용하는 평면형 전계방출 표시장치의구동장치
KR20060124028A (ko) 전자 방출 표시장치 및 그 구동 방법
KR100359020B1 (ko) 전계 방출 표시소자
KR100727306B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100353951B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100293513B1 (ko) 전계방출표시장치의구동방법
KR20030014882A (ko) 평면 전계방출 표시소자의 구동장치 및 방법
KR100500777B1 (ko) 평면형 전계방출 표시소자의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee