KR100352977B1 - 전계 방출 표시소자 및 그 구동방법 - Google Patents

전계 방출 표시소자 및 그 구동방법 Download PDF

Info

Publication number
KR100352977B1
KR100352977B1 KR1020000047891A KR20000047891A KR100352977B1 KR 100352977 B1 KR100352977 B1 KR 100352977B1 KR 1020000047891 A KR1020000047891 A KR 1020000047891A KR 20000047891 A KR20000047891 A KR 20000047891A KR 100352977 B1 KR100352977 B1 KR 100352977B1
Authority
KR
South Korea
Prior art keywords
odd
electrode
cathode electrode
numbered
gate electrode
Prior art date
Application number
KR1020000047891A
Other languages
English (en)
Other versions
KR20020014550A (ko
Inventor
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000047891A priority Critical patent/KR100352977B1/ko
Publication of KR20020014550A publication Critical patent/KR20020014550A/ko
Application granted granted Critical
Publication of KR100352977B1 publication Critical patent/KR100352977B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 칼럼전극의 수를 저감시킴과 아울러 색순도를 향상시킬 수 있도록 한 전계방출 표시소자에 관한 것이다.
본 발명의 전계 방출 표시소자의 게이트전극은 폭 방향으로 적어도 2개 이상의 화소를 포함할 수 있도록 폭 방향으로 신장되는 것을 특징으로 한다.
본 발명에 의하면, 우수번째 애노드 전극라인과 기수번째 애노드 전극라인을 분할 구동함으로써 인접되는 화소간에 발생되는 크로스토크 현상을 최소화 할 수 있다. 또한, 애노드 전극라인들 분할 구동함으로써 소비전력을 최소화함과 아울러 색순도를 향상시킬 수 있다. 나아가, VGA(480×640)급의 해상도를 가지는 본 발명의 전계 방출 표시소자의 게이트 전극은 종래의 절반인 960라인이 형성된다. 이러한 게이트 전극은 480 라인씩 분할 구동된다. 따라서, 본 발명의 FED가 고해상도로 가더라도 전극수가 적기 때문에 픽셀의 발광면적이 줄어들지 않아 휘도를 향상시킬 수 있다.

Description

전계 방출 표시소자 및 그 구동방법{Field Emission Display and Driving Method thereof}
본 발명은 전계 방출 표시소자 및 그 구동방법에 관한 것으로 특히, 칼럼전극의 수를 저감시킴과 아울러 색순도를 향상시킬 수 있도록 한 전계방출 표시소자 및 그 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display : 이하 "FED"라 함) 및 플라즈마 표시장치(Plasma Display Panel : 이하 "PDP"라 함), 일렉트로 루미네센스(Electro-luminescence : 이하 "EL"이라 함) 등이 있다. 표시품질을 개선하기 위하여, 평판 표시장치의 휘도, 콘트라스트 및 색순도를 높이기 위한 연구개발이 활발히 진행되고 있다.
FED는 첨예한 음극(에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의하여 전자를 방출하고, 방출된 전자를 이용하여 형광체를 여기시킴으로써 화상을 표시하게 된다.
도 1 및 도 2를 참조하면, 애노드 전극(4) 및 형광체(6)가 적층된 상부 유리기판(2)과, 하부 유리기판(8) 상에 형성되는 전계방출 어레이(32)를 구비한 FED가 도시되어 있다. 전계방출 어레이(32)는 하부 유리기판(8) 상에 형성되는 캐소드 전극(10) 및 저항층(12)과, 저항층(12)상에 형성되는 게이트 절연층(14) 및 에미터(22)와, 게이트 절연층(14) 상에 형성되는 게이트 전극(16)을 구비한다. 캐소드 전극(10)은 에미터(22)에 전류를 공급하게 되며, 저항층(12)은 캐소드 전극(10)으로부터 에미터(22) 쪽으로 인가되는 과전류를 제한하여 에미터(22)에 균일한 전류를 공급하는 역할을 하게 된다. 게이트 절연층(14)은 캐소드 전극(10)과 게이트 전극(16) 사이를 절연하게 된다. 게이트 전극(16)은 전자를 인출시키기 위한 인출전극으로 이용된다. 상부 유리기판(2)과 하부 유리기판(8) 사이에는 스페이서(40)가 설치된다. 스페이서(40)는 상부 유리기판(2)과 하부 유리기판(8) 사이의 고진공 상태를 유지할 수 있도록 상부 유리기판(2)과 하부 유리기판(8)을 지지한다.
도 3은 종래의 전계 방출 표시소자의 구동장치를 나타내는 도면이다.
도 3을 참조하면, 종래의 전계 방출 표시소자의 구동장치는 m 개의 캐소드 전극라인들(R)에 접속되어 각각의 캐소드 전극라인들(R)을 순차적으로 인에이블 시키는 캐소드 구동부(52)와, n 개의 게이트 전극라인들(C)에 접속되어 캐소드 전극라인들(R)이 인에이블 되는 기간동안 화상 데이터를 게이트 전극라인들(C)에 순차적으로 공급하는 게이트 구동부(50)를 구비한다. 게이트 전극라인들(C)과 캐소드 전극라인들(R)의 교차부에 매트릭스(Matrix) 형태로 형성된 화소(Pixel)(48)가 위치된다. 캐소드 구동부(52)는 제 1 내지 제 m 캐소드 전극들(R1내지Rm)에 순차적으로 스캔펄스(Scan Pulse)를 공급한다. 게이트 구동부(50)는 제 1 내지 제 m 캐소드 전극들(R1내지Rm)에 스캔펄스가 공급될 때 인에이블 되어 화상 데이터를 제 1 내지 제 n 게이트 전극라인들(C1내지Cn)에 공급한다.
화상을 표시하기 위하여, 도 3과 같이 캐소드 전극(10)에 부극성(-)의 캐소드전압이 인가되고 애노드 전극(4)에 정극성(+)의 애노드전압이 인가된다. 그리고 게이트 전극(16)에는 정극성(+)의 게이트 전압이 인가된다. 그러면, 에미터(22)로부터 방출된 전자빔(30)이 적색·녹색·청색의 형광체(6)에 충돌하여 형광체(6)를 여기시키게 된다. 이때, 형광체(6)에 따라 적색·녹색·청색 중 어느 한 색의 가시광이 발광된다. 형광체(6)는 적색, 녹색, 청색의 순으로 배치되어 있다. 따라서, 서브화소 또는 화소 내에서 발생된 전자빔(30)이 형광체(6) 쪽으로 가속될 때, 전자빔(30)의 확산에 의해 인접한 다른 색의 형광체(6)를 발광시키게 된다. 즉, 인접되는 화소(48)간에 크로스토크 현상이 발생된다. 이때, 형광체(6)상에 형성되는 모든 애노드 전극(4)에는 전자를 가속시키기 위하여 10㎸정도의 고전압이 인가된다. 따라서, 애노드 전극(4)에 인가되는 고전압에 의해 전자빔(30) 확산현상을 촉진시키게 됨과 아울러 많은 소비전력이 낭비된다. 그 결과, 많은 소비전력이 소모될 뿐만 아니라 표시되는 화상의 색순도가 떨어지게 된다. 또한, 종래의 VGA(480×640)급의 해상도를 가지는 FED에서 게이트전극(16)은 640×3 = 1920 라인이 된다. 특히, FED가 고해상도를 갈수록 게이트전극(16)의 수는 더욱 늘어나게 되고, 이와 같이 게이트전극(16)의 수가 늘어나게 되면 화소(48)의 발광면적을 축소되어 휘도가 저하되게 된다.
따라서, 본 발명의 목적은 칼럼전극의 수를 저감시킴과 아울러 색순도를 향상시킬 수 있도록 한 전계방출 표시소자 및 그 구동방법에 관한 것이다.
도 1은 종래의 전계 방출 표시소자를 나타내는 사시도.
도 2는 도 1에 도시된 전계 방출 표시소자의 단면도.
도 3은 종래의 전계 방출 표시소자의 구동장치를 나타내는 도면.
도 4는 본 발명의 실시예에 의한 전계 방출 표시소자의 전극구조를 나타내는 평면도.
도 5는 도 4에 도시된 전극라인들에 공급되는 파형을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 상부 유리기판 4 : 애노드전극
6 : 형광체 8 : 하부 유기기판
10 : 캐소드전극 12 : 저항층
14 : 게이트 절연층 16 : 게이트전극
22 : 에미터 30 : 전자빔
32 : 전계 방출 어레이 40 : 스페이서
48,60 : 화소 50 : 게이트 구동부
52 : 캐소드 구동부
상기 목적을 달성하기 위하여 본 발명의 전계 방출 표시소자의 게이트전극은 폭 방향으로 적어도 2개 이상의 화소를 포함할 수 있도록 폭 방향으로 신장되는 것을 특징으로 한다.
본 발명의 전계 방출 표시소자의 구동방법은 n(n은 1 이상의 홀수)번째 캐소드전극과 n+1번째 캐소드전극에 순차적으로 스캔펄스가 공급되는 단계와, 스캔펄스에 동기되어 게이트전극에 화상 데이터가 공급되는 단계와, 스캔펄스에 동기되어 기수번째 및 우수번째 애노드전극에 순차적으로 고전압이 인가되는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 의한 FED의 전극구조를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 FED의 전극은 하부기판 상에 형성되는 2m 개의 캐소드 전극라인들(R)과, 하부기판 상에 캐소드 전극라인들(R)과 교차되는 방향으로 형성되는 n/2 개의 게이트 전극라인들(C)과, 상부기판 상에 게이트 전극라인들(C)과 나란하게 형성되는 애노드 전극라인들(A)로 구성된다. 캐소드 전극라인들(R)과 게이트 전극라인들(C)이 교차되는 부분에는 화소(60)가 위치된다. 이러한 화소(60)는 기수번째(odd) 캐소드 전극라인들(R1,R3,…,R2m-1)과 우수번째(even) 캐소드 전극라인들(R2,R4,…,R2m)의 사이에 위치된다. 게이트 전극라인들(C)은 하나의 게이트 전극라인들(C)에 폭 방향으로 2개의 화소(60)가 위치될 수 있도록 넓은 폭으로 형성된다. 즉, 하나의 게이트 전극라인들(C)에는 기수번째 캐소드 전극라인들(R1,R3,…,R2m-1)과 우수번째캐소드 전극라인들(R2,R4,…,R2m)에 의해 화소(60)가 형성된다. 따라서, 게이트 전극라인들(C)의 수는 종래에 비해 절반으로 감소한다. 이와 같은 게이트 전극라인들(C) 상/하로 분할되어 구동된다. 즉, 기수번째 게이트 전극라인들(C1,C3,…,Cn/2-1)은 도시되지 않은 제 1 캐소드 구동부로부터 화상데이터를 공급받고, 우수번째 게이트전극라인들(C2,C4,…,Cn/2)은 도시되지 않은 제 2 캐소드 구동부로부터 화상데이터를 공급받는다. 애노드 전극라인들(A)은 게이트 전극라인들(C)과 나란하게 형성됨과 아울러 게이트 전극라인들(C)의 절반 이하의 폭으로 형성된다. 즉, 각각의 게이트 전극라인(C) 마다 2개의 애노드 전극라인(A)이 형성된다. 이와 같은 애노드 전극라인들(A)은 우수번째와 기수번째로 분할되어 구동파형을 공급받는다.
도 5는 본 발명의 FED의 전극라인들에 공급되는 구동파형을 나타내는 파형도이다.
도 5를 참조하면, 먼저 제 1 캐소드 전극라인(R1)은 도시되지 않은 캐소드 구동부로부터 스캔펄스를 공급받는다. 이때, 기수번째 및 우수번째 게이트전극(C)에는 제 1 캐소드 전극라인(R1)에 공급되는 스캔펄스에 동기되어 화상데이터가 공급된다. 또한, 기수번째 애노드 전극라인(A1,A3,…,An-1)들에는 스캔펄스에 동기되어 고전압의 인가된다. 이와 같이 제 1 캐소드 전극(R1)에 부극성(-)의 스캔펄스가 인가되고, 기수번째 애노드 전극라인(A1,A3,…,An-1)에 정극성(+)의 고전압이 인가됨과 아울러 제 기수번째 및 우수번째 게이트 전극라인(C)에 정극성(+)의 화상데이터가 공급되면 도시되지 않은 에미터로부터 전자빔이 방출되게 된다. 이와 같은 전자빔은 애노드 전극라인들(A)의 배면에 형성된 도시되지 않은 형광체와 충돌하여 형광체를 여기시키고, 여기된 형광체에서는 가시광이 발광된다. 이때, 인접되게 형성되어 있는 우수번째 애노드 전극라인들(A2,A4,…,An)에 고전압이 인가되지 않기 때문에 크로스토크를 최소화 할 수 있다. 제 1 캐소드 전극라인(R1)에 스캔펄스가 인가된 후 제 2 캐소드 전극라인(R2)에 스캔펄스가 인가된다. 이때, 기수번째 및 우수번째 게이트전극(C)에는 제 2 캐소드 전극라인(R2)에 공급되는 스캔펄스에 동기되어 화상데이터가 공급된다. 또한, 우수번째 애노드 전극라인(A2,A4,…,An)들에는 스캔펄스에 동기되어 고전압이 인가되어 화상을 표시하게 된다. 즉, 본 발명에 따른 FED는 기수번째 캐소드 전극라인들(R1,R3,…,R2m-1)에 스캔펄스가 공급될 때 기수번째 애노드 전극라인들(A1,A3,…,An-1)에 고전압이 인가되고, 우수번째 캐소드 전극라인들(R2,R4,…,R2m)에 스캔펄스가 공급될 때 우수번째 애노드전극라인들(A2,A4,…,An)에 고전압이 인가된다. 즉, 기수번째 애노드 전극라인들(A1,A3,…,An-1)과 우수번째 애노드 전극라인들(A2,A4,…,An)에 교번적으로 고전압을 인가함으로써 크로스토크를 최소화함과 아울러 색순도를 향상시킬 수 있다.
상술한 바와 같이, 본 발명에 따른 전계 방출 표시소자 및 그 구동방법에 의하면 우수번째 애노드 전극라인과 기수번째 애노드 전극라인을 분할 구동함으로써 인접되는 화소간에 발생되는 크로스토크 현상을 최소화 할 수 있다. 또한, 애노드 전극라인들 분할 구동함으로써 소비전력을 최소화함과 아울러 색순도를 향상시킬 수 있다. 나아가, VGA(480×640)급의 해상도를 가지는 본 발명의 FED에서 게이트 전극은 종래의 절반인 960라인이 형성된다. 이러한 게이트 전극은 480 라인씩 분할되어 구동된다. 따라서, 본 발명의 FED가 고해상도로 가더라도 전극수가 적기 때문에 픽셀의 발광면적이 줄어들지 않아 휘도를 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 하부기판 상에 형성되는 캐소드전극 및 게이트전극과, 상부기판 상에 형성되는 애노드전극을 구비하는 전계 방출 표시소자에 있어서,
    상기 게이트전극은 폭 방향으로 적어도 2개 이상의 화소를 포함할 수 있도록 폭 방향으로 신장되는 것을 특징으로 하는 전계 방출 표시소자.
  2. 제 1 항에 있어서,
    상기 n(n은 1 이상의 홀수)번째 캐소드전극과 n+1번째 캐소드전극 사이에 다수개의 화소가 위치되는 것을 특징으로 하는 전계 방출 표시소자.
  3. 제 2 항에 있어서,
    상기 n번째 캐소드전극과 n+1번째 캐소드전극의 사이에 위치되는 다수개의 화소중 기수번째 화소는 n번째 캐소드전극과 전기적으로 접속되고, 우수번째 화소는 n+1번째 캐소드전극과 전기적으로 접속되는 것을 특징으로 하는 전계 방출 표시소자.
  4. 제 1 항에 있어서,
    상기 애노드전극은 상기 게이트전극과 나란하게 형성됨과 아울러 상기 게이트전극의 절반 이하의 폭으로 형성되는 것을 특징으로 하는 전계 방출 표시소자.
  5. 제 4 항에 있어서,
    상기 애노드전극은 상기 게이트 전극의 폭 방향으로 위치되는 상기 화소마다 형성되는 것을 특징으로 하는 전계 방출 표시소자.
  6. 제 4 항에 있어서,
    상기 기수번째 애노드전극들은 전기적으로 서로 접속되고, 상기 우수번째 애노드전극들은 전기적으로 접속되는 것을 특징으로 하는 전계 방출 표시소자.
  7. 제 1 항에 있어서,
    상기 기수번째 게이트전극에 구동파형을 공급하기 위한 제 1 게이트구동부와,
    상기 우수번째 게이트전극에 구동파형을 공급하기 위한 제 2 게이트구동부를 구비하는 것을 특징으로 하는 전계 방출 표시소자.
  8. n(n은 1 이상의 홀수)번째 캐소드전극과 n+1번째 캐소드전극에 순차적으로 스캔펄스가 공급되는 단계와,
    상기 스캔펄스에 동기되어 게이트전극에 화상 데이터가 공급되는 단계와,
    상기 스캔펄스에 동기되어 기수번째 및 우수번째 애노드전극에 순차적으로 고전압이 인가되는 단계를 포함하는 것을 특징으로 하는 전계 방출 표시소자의 구동방법.
  9. 제 8 항에 있어서,
    상기 n번째 캐소드전극에 스캔펄스가 공급될 때 상기 기수번째 애노드전극에 고전압이 인가되고,
    상기 n+1번째 캐소드전극에 스캔펄스가 공급될 때 상기 우수번째 애노드전극에 고전압이 인가되는 것을 특징으로 하는 전계 방출 표시소자의 구동방법.
KR1020000047891A 2000-08-18 2000-08-18 전계 방출 표시소자 및 그 구동방법 KR100352977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000047891A KR100352977B1 (ko) 2000-08-18 2000-08-18 전계 방출 표시소자 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000047891A KR100352977B1 (ko) 2000-08-18 2000-08-18 전계 방출 표시소자 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20020014550A KR20020014550A (ko) 2002-02-25
KR100352977B1 true KR100352977B1 (ko) 2002-09-18

Family

ID=19683840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000047891A KR100352977B1 (ko) 2000-08-18 2000-08-18 전계 방출 표시소자 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100352977B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459407B1 (ko) * 2002-04-30 2004-12-03 엘지전자 주식회사 필드 에미션 디스플레이의 구동방법
KR100459904B1 (ko) * 2002-08-05 2004-12-03 삼성에스디아이 주식회사 분리된 상부 전극 구조를 가지는 전계방출소자

Also Published As

Publication number Publication date
KR20020014550A (ko) 2002-02-25

Similar Documents

Publication Publication Date Title
KR100352977B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100447117B1 (ko) 평판 디스플레이 패널
KR100342831B1 (ko) 전계 방출 표시소자와 그의 구동장치 및 방법
KR20020014551A (ko) 전계 방출 표시소자 및 그 구동방법
KR100353951B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100727306B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100293509B1 (ko) 전계방출표시장치의구동방법
KR100658339B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100804814B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100625466B1 (ko) 전계 방출 표시소자
KR100747358B1 (ko) 평판 디스플레이 패널 및 그 구동방법
KR100415614B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR100430085B1 (ko) 평판 디스플레이 패널 및 그 구동방법
KR100727304B1 (ko) 전계방출표시소자의 구동방법
KR100359020B1 (ko) 전계 방출 표시소자
KR100448478B1 (ko) 평면형 전계 방출소자 및 그 구동방법
KR100415601B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR100293513B1 (ko) 전계방출표시장치의구동방법
KR100565729B1 (ko) 전계방출 표시소자 및 그 구동방법
KR20010100663A (ko) 전계 방출 표시소자 및 그 구동방법
KR100415602B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR100710211B1 (ko) 전계 방출 표시 소자
KR100475159B1 (ko) 평면형 전계방출표시소자와 그의 구동방법 및 장치
KR100608889B1 (ko) 유기 전계발광 표시소자 및 그 구동방법
KR20000074559A (ko) 플라즈마 어드레스 일렉트로루미네센스 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee