JP2000201073A - 可変温度補償付き定電流源回路 - Google Patents
可変温度補償付き定電流源回路Info
- Publication number
- JP2000201073A JP2000201073A JP11363822A JP36382299A JP2000201073A JP 2000201073 A JP2000201073 A JP 2000201073A JP 11363822 A JP11363822 A JP 11363822A JP 36382299 A JP36382299 A JP 36382299A JP 2000201073 A JP2000201073 A JP 2000201073A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- current source
- output
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 温度の変化によって生じるパフォーマンスの
変化を補償する電流を供給する定電流源回路を提供す
る。 【解決手段】 この回路は、負の温度係数を有する可変
量の電流と、正の温度係数を有する電流とを混合する。
この回路のアナログ実施形態とディジタル実施形態を開
示する。アナログ実施形態では、トランジスタに入力さ
れる可変制御電圧とバンドギャップ基準電圧との電圧差
に応じて、正の温度係数を有する電流の量を負の温度係
数を有する電流の量に加える。２つの各電流セレクタ内
のトランジスタは可変制御電圧に接続され、そのうちの
一方が接地に接続され、他方は出力である。各電流セレ
クタ内の別のトランジスタが基準電圧に接続され、この
場合も、一方のトランジスタは接地され、他方のトラン
ジスタは出力であり、この出力の電流が、可変制御電圧
に接続された第１の電流セレクタ内のトランジスタから
の出力と混合される。
変化を補償する電流を供給する定電流源回路を提供す
る。 【解決手段】 この回路は、負の温度係数を有する可変
量の電流と、正の温度係数を有する電流とを混合する。
この回路のアナログ実施形態とディジタル実施形態を開
示する。アナログ実施形態では、トランジスタに入力さ
れる可変制御電圧とバンドギャップ基準電圧との電圧差
に応じて、正の温度係数を有する電流の量を負の温度係
数を有する電流の量に加える。２つの各電流セレクタ内
のトランジスタは可変制御電圧に接続され、そのうちの
一方が接地に接続され、他方は出力である。各電流セレ
クタ内の別のトランジスタが基準電圧に接続され、この
場合も、一方のトランジスタは接地され、他方のトラン
ジスタは出力であり、この出力の電流が、可変制御電圧
に接続された第１の電流セレクタ内のトランジスタから
の出力と混合される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般には電子回路
の温度補償に関し、より詳細には、定電流を供給して負
荷のパフォーマンスを安定させるために選択可能な温度
係数を有する回路に関する。負荷は、温度の影響を受け
る垂直キャビティ面発光レーザ（ＶＣＳＥＬ）の並列ア
レイなどの光電子回路とすることができる。
の温度補償に関し、より詳細には、定電流を供給して負
荷のパフォーマンスを安定させるために選択可能な温度
係数を有する回路に関する。負荷は、温度の影響を受け
る垂直キャビティ面発光レーザ（ＶＣＳＥＬ）の並列ア
レイなどの光電子回路とすることができる。
【０００２】
【従来の技術】電子回路が熱エネルギーを発生し、それ
によって回路の温度が上がり、回路のパフォーマンスに
影響を与えることはよく知られている。たとえば、電流
源および電流ミラーの出力が温度と共に変化する。この
ような電流源のうちの１つの出力電流はさらに、電流源
以外の集積回路またはチップ上に配置された負荷を駆動
したりバイアスさせたりすることがあり、それにも温度
の変化に対する予測不能な反応または未知の反応がある
場合がある。予測不能または未知の温度係数を有するこ
のようなオフ・チップ負荷は、光キャビティの方向に平
行な光を発する半導体レーザである垂直キャビティ面発
光レーザ（ＶＣＳＥＬ）である。
によって回路の温度が上がり、回路のパフォーマンスに
影響を与えることはよく知られている。たとえば、電流
源および電流ミラーの出力が温度と共に変化する。この
ような電流源のうちの１つの出力電流はさらに、電流源
以外の集積回路またはチップ上に配置された負荷を駆動
したりバイアスさせたりすることがあり、それにも温度
の変化に対する予測不能な反応または未知の反応がある
場合がある。予測不能または未知の温度係数を有するこ
のようなオフ・チップ負荷は、光キャビティの方向に平
行な光を発する半導体レーザである垂直キャビティ面発
光レーザ（ＶＣＳＥＬ）である。
【０００３】ＶＣＳＥＬは、産業用として十分な、また
は一貫した特性評価がなされておらず、製造工程も一定
していないため、ＶＣＳＥＬにおける必要バイアス電流
の予測は困難であった。ＶＣＳＥＬ電流をオフ／オンす
るのではなく、電流を発光しきい値電流のすぐ上のレベ
ルと最大光パワーが放出されるレベルとの間で変調した
場合、ＶＣＳＥＬはより高い周波数で動作することが知
られている。また、発光しきい値電流と、ＶＣＳＥＬの
最大光パワーを決定する微分量子効率は両方とも、温度
と共にドリフトすることも知られている。したがって、
しきい値電流とＶＣＳＥＬの最大放出のための電流のい
ずれか一方または両方の温度変動を補償することができ
る電流を供給する調整可能手段が必要である。
は一貫した特性評価がなされておらず、製造工程も一定
していないため、ＶＣＳＥＬにおける必要バイアス電流
の予測は困難であった。ＶＣＳＥＬ電流をオフ／オンす
るのではなく、電流を発光しきい値電流のすぐ上のレベ
ルと最大光パワーが放出されるレベルとの間で変調した
場合、ＶＣＳＥＬはより高い周波数で動作することが知
られている。また、発光しきい値電流と、ＶＣＳＥＬの
最大光パワーを決定する微分量子効率は両方とも、温度
と共にドリフトすることも知られている。したがって、
しきい値電流とＶＣＳＥＬの最大放出のための電流のい
ずれか一方または両方の温度変動を補償することができ
る電流を供給する調整可能手段が必要である。
【０００４】定電流源またはミラーの温度変動を補償す
るために、バンドギャップ基準を使用してゼロ温度係数
を得ることができる。また、負の温度係数または正の温
度係数を有する定電流源を補償のために使用することも
できる。この３つの場合のいずれでも、半導体デバイス
の寸法、すなわちエミッタ幅、抵抗値、またはＭＯＳＦ
ＥＴデバイス寸法を選定することによって、温度係数が
設定され、回路が製造された後は、温度係数を変更する
ことができない。さらに、これらの方法のいずれも、負
荷における温度係数の変化を補償することができない。
負荷を抑制して、温度変動と共に変化するパフォーマン
スを制御する周知の技法は、負荷を駆動する電流源にフ
ィードバックを供給することである。たとえば、ＶＣＳ
ＥＬの光出力を監視し、光パワーが調整を必要とする場
合、ＶＣＳＥＬを駆動する電流を必要に応じて増減し
て、一定の光出力を維持することができる。ＶＣＳＥＬ
またはその他の光デバイスを平行光伝送のために配置す
る場合、各光デバイスの出力を監視するのは実行不可能
である。
るために、バンドギャップ基準を使用してゼロ温度係数
を得ることができる。また、負の温度係数または正の温
度係数を有する定電流源を補償のために使用することも
できる。この３つの場合のいずれでも、半導体デバイス
の寸法、すなわちエミッタ幅、抵抗値、またはＭＯＳＦ
ＥＴデバイス寸法を選定することによって、温度係数が
設定され、回路が製造された後は、温度係数を変更する
ことができない。さらに、これらの方法のいずれも、負
荷における温度係数の変化を補償することができない。
負荷を抑制して、温度変動と共に変化するパフォーマン
スを制御する周知の技法は、負荷を駆動する電流源にフ
ィードバックを供給することである。たとえば、ＶＣＳ
ＥＬの光出力を監視し、光パワーが調整を必要とする場
合、ＶＣＳＥＬを駆動する電流を必要に応じて増減し
て、一定の光出力を維持することができる。ＶＣＳＥＬ
またはその他の光デバイスを平行光伝送のために配置す
る場合、各光デバイスの出力を監視するのは実行不可能
である。
【０００５】
【発明が解決しようとする課題】したがって、本発明の
目的は、温度効果を補償する調整可能温度係数範囲を有
する定電流源のアナログ版およびディジタル版を提供す
ることである。温度係数の範囲は、定温度反応を含む正
の値から負の値までとすることができる。温度補償され
た電流出力を使用して並列負荷を駆動することができ
る。
目的は、温度効果を補償する調整可能温度係数範囲を有
する定電流源のアナログ版およびディジタル版を提供す
ることである。温度係数の範囲は、定温度反応を含む正
の値から負の値までとすることができる。温度補償され
た電流出力を使用して並列負荷を駆動することができ
る。
【０００６】
【課題を解決するための手段】したがって、電流源が第
１のバイアス電圧を発生する正の温度補償係数を有する
第１の電流源と、第２のバイアス電圧を発生する負の温
度補償係数を有する第２の電流源と、第１のバイアス電
圧に接続された第１の電流セレクタと、第２のバイアス
電圧に接続された第２の電流セレクタと、第１の電流セ
レクタと第２の電流セレクタからの電流を選択的に結合
することから得られる出力電流とを含む、定電流源回路
を提供する。第１と第２の各電流セレクタは、２つのト
ランジスタを含むことができ、一方のトランジスタは可
変制御電圧に接続され、第２のトランジスタは基準電圧
に接続される。これらのトランジスタはｐｎｐバイポー
ラ・トランジスタ、ｎｐｎバイポーラ・トランジスタ、
ｐチャネル・エンハンスメントＭＯＳＦＥＴ、ｎチャネ
ル・エンハンスメントＭＯＳＦＥＴ、ｐチャネル・デプ
レッションＭＯＳＦＥＴ、ｎチャネル・デプレッション
ＭＯＳＦＥＴ、ＧＡＳＦＥＴ、またはＪＦＥＴとするこ
とができる。一実施形態では、可変制御電圧が上昇する
と、温度を基準にした出力電流の偏導関数が小さくな
る。本発明の他の実施形態では、可変制御電圧が低下す
ると、温度を基準にした出力電流の偏導関数が大きくな
る。本発明の他の実施形態は、可変制御電圧が上昇する
と、温度を基準にした出力電流の偏導関数が大きくな
る。本発明の他の実施形態は、可変制御電圧が低下する
と温度を基準にした出力電流の偏導関数が小さくなる。
１のバイアス電圧を発生する正の温度補償係数を有する
第１の電流源と、第２のバイアス電圧を発生する負の温
度補償係数を有する第２の電流源と、第１のバイアス電
圧に接続された第１の電流セレクタと、第２のバイアス
電圧に接続された第２の電流セレクタと、第１の電流セ
レクタと第２の電流セレクタからの電流を選択的に結合
することから得られる出力電流とを含む、定電流源回路
を提供する。第１と第２の各電流セレクタは、２つのト
ランジスタを含むことができ、一方のトランジスタは可
変制御電圧に接続され、第２のトランジスタは基準電圧
に接続される。これらのトランジスタはｐｎｐバイポー
ラ・トランジスタ、ｎｐｎバイポーラ・トランジスタ、
ｐチャネル・エンハンスメントＭＯＳＦＥＴ、ｎチャネ
ル・エンハンスメントＭＯＳＦＥＴ、ｐチャネル・デプ
レッションＭＯＳＦＥＴ、ｎチャネル・デプレッション
ＭＯＳＦＥＴ、ＧＡＳＦＥＴ、またはＪＦＥＴとするこ
とができる。一実施形態では、可変制御電圧が上昇する
と、温度を基準にした出力電流の偏導関数が小さくな
る。本発明の他の実施形態では、可変制御電圧が低下す
ると、温度を基準にした出力電流の偏導関数が大きくな
る。本発明の他の実施形態は、可変制御電圧が上昇する
と、温度を基準にした出力電流の偏導関数が大きくな
る。本発明の他の実施形態は、可変制御電圧が低下する
と温度を基準にした出力電流の偏導関数が小さくなる。
【０００７】本発明はさらに、第１のバイアス電圧を発
生する正の温度補償係数を有する第１の電流源と、第２
のバイアス電圧を発生する負の温度補償係数を有する第
２の電流源と、第１のバイアス電圧に接続された少なく
とも１つの第１のトランジスタと、第２のバイアス電圧
に接続された少なくとも１つの第２のトランジスタとを
含む定電流源回路で実施される。この回路は、第１のト
ランジスタに接続され、第１のトランジスタが正の温度
補償係数を有する電流を伝導することができるようにす
る第１のプログラム可能イネーブル・スイッチと、第２
のトランジスタに接続され、第２のトランジスタが負の
温度補償係数を有する電流を伝導することができるよう
にする第２のプログラム可能イネーブル・スイッチとを
さらに含み、それによって出力電流が、電流を伝導可能
にされた各トランジスタからの結合電流になるようにす
る。第１のプログラム可能イネーブル・スイッチと第２
のプログラム可能イネーブル・スイッチとの間に、両ス
イッチを接続するインバータを設けることができ、第１
のトランジスタと第２のトランジスタが同じ物理的寸法
を有することができ、それによって一度に第１と第２の
トランジスタのいずれか一方のみがオンになるようにす
る。第１のトランジスタおよび第１のプログラム可能イ
ネーブル・スイッチと、第２のトランジスタおよび第２
のプログラム可能イネーブル・スイッチとは、１つの統
合相補ユニット・セルとして構成することができる。
生する正の温度補償係数を有する第１の電流源と、第２
のバイアス電圧を発生する負の温度補償係数を有する第
２の電流源と、第１のバイアス電圧に接続された少なく
とも１つの第１のトランジスタと、第２のバイアス電圧
に接続された少なくとも１つの第２のトランジスタとを
含む定電流源回路で実施される。この回路は、第１のト
ランジスタに接続され、第１のトランジスタが正の温度
補償係数を有する電流を伝導することができるようにす
る第１のプログラム可能イネーブル・スイッチと、第２
のトランジスタに接続され、第２のトランジスタが負の
温度補償係数を有する電流を伝導することができるよう
にする第２のプログラム可能イネーブル・スイッチとを
さらに含み、それによって出力電流が、電流を伝導可能
にされた各トランジスタからの結合電流になるようにす
る。第１のプログラム可能イネーブル・スイッチと第２
のプログラム可能イネーブル・スイッチとの間に、両ス
イッチを接続するインバータを設けることができ、第１
のトランジスタと第２のトランジスタが同じ物理的寸法
を有することができ、それによって一度に第１と第２の
トランジスタのいずれか一方のみがオンになるようにす
る。第１のトランジスタおよび第１のプログラム可能イ
ネーブル・スイッチと、第２のトランジスタおよび第２
のプログラム可能イネーブル・スイッチとは、１つの統
合相補ユニット・セルとして構成することができる。
【０００８】正の温度補償係数を有する第１の電流源に
電気的に接続された第１のｎビット（ただしｎ≧１）デ
ィジタル−アナログ変換器と、負の温度補償係数を有す
る第２の電流源に電気的に接続された第２のｍビット
（ただしｍ≧１）ディジタル−アナログ変換器とを含む
定電流源回路の一実施形態が提供される。この実施形態
の定電流源回路は、第１のｎビット・ディジタル−アナ
ログ変換器に接続された少なくともｎ本の第１のプログ
ラム可能イネーブル線と、第２のｍビット・ディジタル
−アナログ変換器に接続された少なくともｍ本のプログ
ラム可能イネーブル線とをさらに含み、それによって第
１のディジタル−アナログ変換器の第１の電流出力の混
合出力が、オンになっている第１および第２のプログラ
ム可能イネーブル線の数によって決まる正味温度係数を
有する第２のディジタル−アナログ変換器の第２の電流
出力に加えられる。ｎ＝ｍの場合、第１のｎビット・デ
ィジタル−アナログ変換器と第２のｍビット・ディジタ
ル−アナログ変換器は、共通中心構成の
電気的に接続された第１のｎビット（ただしｎ≧１）デ
ィジタル−アナログ変換器と、負の温度補償係数を有す
る第２の電流源に電気的に接続された第２のｍビット
（ただしｍ≧１）ディジタル−アナログ変換器とを含む
定電流源回路の一実施形態が提供される。この実施形態
の定電流源回路は、第１のｎビット・ディジタル−アナ
ログ変換器に接続された少なくともｎ本の第１のプログ
ラム可能イネーブル線と、第２のｍビット・ディジタル
−アナログ変換器に接続された少なくともｍ本のプログ
ラム可能イネーブル線とをさらに含み、それによって第
１のディジタル−アナログ変換器の第１の電流出力の混
合出力が、オンになっている第１および第２のプログラ
ム可能イネーブル線の数によって決まる正味温度係数を
有する第２のディジタル−アナログ変換器の第２の電流
出力に加えられる。ｎ＝ｍの場合、第１のｎビット・デ
ィジタル−アナログ変換器と第２のｍビット・ディジタ
ル−アナログ変換器は、共通中心構成の
【数２】 統合相補ユニット・セルをさらに含むことができる。
【０００９】正の温度係数を有する第１のバイアス電圧
を発生する手段と、負の温度係数を有する第２のバイア
ス電圧を発生する手段と、前記第１のバイアス電圧に応
答して正の温度係数を有する第１の電流を発生する第１
の電流発生手段と、前記第２のバイアス電圧に応答して
負の温度係数を有する第２の電流を発生する第２の電流
発生手段と、変動する量の前記第１の電流と前記第２の
電流とを選択的に加えることによって混合電流を出力す
る手段とを含む定電流源回路も提供される。第１の電流
発生手段は、第１のトランジスタのゲートが調整可能制
御電圧に接続され、第１のトランジスタのドレインが出
力に接続され、第２のトランジスタのゲートがバンドギ
ャップ基準電圧に接続され、第２のトランジスタのドレ
インが接地に接続された、２つのトランジスタを含むこ
とができ、第２の電流発生手段は、２つの追加のトラン
ジスタを含み、第３のトランジスタのゲートが調整可能
制御電圧に接続され、第３のトランジスタのドレインが
接地に接続され、第４のトランジスタのゲートがバンド
ギャップ基準電圧に接続され、第４のトランジスタのド
レインが出力に接続されている。出力手段は、バンドギ
ャップ基準電圧と調整可能制御電圧との差に応じて、第
１のトランジスタと前記第４のトランジスタの出力とを
加える。第１の電流発生手段は、第１のｎビット・ディ
ジタル−アナログ変換器を含むことができ、第２の電流
発生手段は第２のｍビット・ディジタル−アナログ変換
器を含むことができ、出力手段は、第１のディジタル−
アナログ変換器のｎビットのうちのいずれかを第１の出
力電流を出力するように選択的にイネーブルにする手段
と第２のディジタル−アナログ変換器のｍビットのいず
れかを第２の出力電流を出力するように選択的にイネー
ブルにする手段とを含むことができる。この実施形態
は、第１の出力電流と第２の出力電流とを加える手段も
含む。第１のディジタル−アナログ変換器のｎビット
は、ｎ＝ｍの場合に前記第２のディジタル−アナログ変
換器のｍビットと相補的にすることができ、第１のディ
ジタル−アナログ変換器のｎビットを選択的にイネーブ
ルにする手段は、第２のディジタル−アナログ変換器の
ｍビットを選択的にイネーブルにする手段との間に相互
接続されたスイッチング手段をさらに含むことができ、
第１のディジタル−アナログ変換器のｎビットのうちの
１ビットがオンのときに第２のディジタル−アナログ変
換器のｍビットのうちの相補的１ビットがオフになる。
を発生する手段と、負の温度係数を有する第２のバイア
ス電圧を発生する手段と、前記第１のバイアス電圧に応
答して正の温度係数を有する第１の電流を発生する第１
の電流発生手段と、前記第２のバイアス電圧に応答して
負の温度係数を有する第２の電流を発生する第２の電流
発生手段と、変動する量の前記第１の電流と前記第２の
電流とを選択的に加えることによって混合電流を出力す
る手段とを含む定電流源回路も提供される。第１の電流
発生手段は、第１のトランジスタのゲートが調整可能制
御電圧に接続され、第１のトランジスタのドレインが出
力に接続され、第２のトランジスタのゲートがバンドギ
ャップ基準電圧に接続され、第２のトランジスタのドレ
インが接地に接続された、２つのトランジスタを含むこ
とができ、第２の電流発生手段は、２つの追加のトラン
ジスタを含み、第３のトランジスタのゲートが調整可能
制御電圧に接続され、第３のトランジスタのドレインが
接地に接続され、第４のトランジスタのゲートがバンド
ギャップ基準電圧に接続され、第４のトランジスタのド
レインが出力に接続されている。出力手段は、バンドギ
ャップ基準電圧と調整可能制御電圧との差に応じて、第
１のトランジスタと前記第４のトランジスタの出力とを
加える。第１の電流発生手段は、第１のｎビット・ディ
ジタル−アナログ変換器を含むことができ、第２の電流
発生手段は第２のｍビット・ディジタル−アナログ変換
器を含むことができ、出力手段は、第１のディジタル−
アナログ変換器のｎビットのうちのいずれかを第１の出
力電流を出力するように選択的にイネーブルにする手段
と第２のディジタル−アナログ変換器のｍビットのいず
れかを第２の出力電流を出力するように選択的にイネー
ブルにする手段とを含むことができる。この実施形態
は、第１の出力電流と第２の出力電流とを加える手段も
含む。第１のディジタル−アナログ変換器のｎビット
は、ｎ＝ｍの場合に前記第２のディジタル−アナログ変
換器のｍビットと相補的にすることができ、第１のディ
ジタル−アナログ変換器のｎビットを選択的にイネーブ
ルにする手段は、第２のディジタル−アナログ変換器の
ｍビットを選択的にイネーブルにする手段との間に相互
接続されたスイッチング手段をさらに含むことができ、
第１のディジタル−アナログ変換器のｎビットのうちの
１ビットがオンのときに第２のディジタル−アナログ変
換器のｍビットのうちの相補的１ビットがオフになる。
【００１０】
【発明の実施の形態】プログラム可能定電流源回路は、
正の温度係数を有する電流源からの電流を負の温度係数
を有する第２の電流源からの電流と調整可能な比率で混
合する。その後、出力電流は負荷に供給され、温度変化
の結果生じる負荷の最適パフォーマンスに満たないパフ
ォーマンスを補償する。図１および図２は、本発明の原
理により製作され、使用される定電流源回路のブロック
図である。２つの電流源１２０および１３０が設けられ
ている。第１の電流源１２０は、負の温度係数を有し、
温度が上昇すると電流源１２０から供給される電流の量
が減少するようになっている。電流源１２０からの出力
電流は、温度が上昇すると、たとえば、摂氏１度ごとに
−１．３パーセントの割合で減少する。第２の電流源１
３０は、電流源１３０の温度が上昇すると電流が増える
正の電流源を有する。温度が上昇すると電流源１３０か
らの出力電流は、たとえば、摂氏１度ごとに＋１．３パ
ーセントの割合で増える。各電流源からの電流は、ミキ
サ１００に入力され、ミキサ１００は可変電圧１１０に
よって制御されて各電流源１２０、１３０からの電流を
所望の比率で混合し、出力電流１４０を出力する。
正の温度係数を有する電流源からの電流を負の温度係数
を有する第２の電流源からの電流と調整可能な比率で混
合する。その後、出力電流は負荷に供給され、温度変化
の結果生じる負荷の最適パフォーマンスに満たないパフ
ォーマンスを補償する。図１および図２は、本発明の原
理により製作され、使用される定電流源回路のブロック
図である。２つの電流源１２０および１３０が設けられ
ている。第１の電流源１２０は、負の温度係数を有し、
温度が上昇すると電流源１２０から供給される電流の量
が減少するようになっている。電流源１２０からの出力
電流は、温度が上昇すると、たとえば、摂氏１度ごとに
−１．３パーセントの割合で減少する。第２の電流源１
３０は、電流源１３０の温度が上昇すると電流が増える
正の電流源を有する。温度が上昇すると電流源１３０か
らの出力電流は、たとえば、摂氏１度ごとに＋１．３パ
ーセントの割合で増える。各電流源からの電流は、ミキ
サ１００に入力され、ミキサ１００は可変電圧１１０に
よって制御されて各電流源１２０、１３０からの電流を
所望の比率で混合し、出力電流１４０を出力する。
【００１１】電流源１２０、１３０は、電流発生器また
は電流ミラーとすることができる。本発明のある種の実
施形態では、電流源１２０、１３０は整合しているこ
と、すなわち２つの電流源は、大きさは同じだが異符号
の係数を出力可能であることが好ましいが、必ずしも整
合させる必要はない。実際には、一方の電流源が他方の
電流源よりより大きい電流を出力したり、より大きな温
度係数を有したりする応用分野も本発明の範囲に含まれ
るものと企図される。たとえば、２つの電流源は、同じ
大きさの温度係数を有する必要はなく、異なっていても
よい。たとえば、電流源１３０からの出力電流は摂氏１
度につき＋１パーセントであるのに対して、電流源１２
０からの出力電流は摂氏１度につき−１．５パーセント
とすることもできる。
は電流ミラーとすることができる。本発明のある種の実
施形態では、電流源１２０、１３０は整合しているこ
と、すなわち２つの電流源は、大きさは同じだが異符号
の係数を出力可能であることが好ましいが、必ずしも整
合させる必要はない。実際には、一方の電流源が他方の
電流源よりより大きい電流を出力したり、より大きな温
度係数を有したりする応用分野も本発明の範囲に含まれ
るものと企図される。たとえば、２つの電流源は、同じ
大きさの温度係数を有する必要はなく、異なっていても
よい。たとえば、電流源１３０からの出力電流は摂氏１
度につき＋１パーセントであるのに対して、電流源１２
０からの出力電流は摂氏１度につき−１．５パーセント
とすることもできる。
【００１２】本発明のアナログ実施形態およびディジタ
ル実施形態を企図し、提示する。図１は、ミキサ１００
がｐｎｐバイポーラまたはｐチャネル・エンハンスメン
トＭＯＳＦＥＴ半導体デバイスで形成されている構成で
あり、図２は、ｎｐｎバイポーラ・デバイスまたはｎチ
ャネル・エンハンスメントＭＯＳＦＥＴ半導体デバイス
で形成された回路構成要素を示す。これらの構成要素
は、デプレッションＭＯＳＦＥＴ、ＧＡＳＦＥＴ、ＪＦ
ＥＴなど他の電子材料で形成することもでき、真空管ま
たはどのような制御可能電流源でも、本発明の原理によ
り機能するものと企図される。
ル実施形態を企図し、提示する。図１は、ミキサ１００
がｐｎｐバイポーラまたはｐチャネル・エンハンスメン
トＭＯＳＦＥＴ半導体デバイスで形成されている構成で
あり、図２は、ｎｐｎバイポーラ・デバイスまたはｎチ
ャネル・エンハンスメントＭＯＳＦＥＴ半導体デバイス
で形成された回路構成要素を示す。これらの構成要素
は、デプレッションＭＯＳＦＥＴ、ＧＡＳＦＥＴ、ＪＦ
ＥＴなど他の電子材料で形成することもでき、真空管ま
たはどのような制御可能電流源でも、本発明の原理によ
り機能するものと企図される。
【００１３】図３および図４に、本発明のディジタル実
施形態のブロック図を示す。それぞれ負および正の温度
係数を有する２つの電流源２２０および２３０が、定電
流源回路２００に電流を供給する。定電流源回路２００
は、２つ以上のディジタル−アナログ変換器（ＤＡＣ）
２５０、２６０を含む。負の温度係数を有する電流源２
２０はディジタル−アナログ変換器２５０に接続され、
ディジタル−アナログ変換器２５０から出力される電流
の量はｎビット・ディジタル制御信号線２１０ -によっ
て決定される。同様に、正の温度係数を有する電流源２
３０は、ｍビット・ディジタル制御信号線２１０+を有
するディジタル−アナログ変換器２６０に接続されてお
り、典型的にはｍ＝ｎであるが、必ずしもそうである必
要はない。ディジタル−アナログ変換器２５０および２
６０からの出力は、ディジタル制御信号に従って結合さ
れ、図３のｎ型ＭＯＳＦＥＴ２４０または図４のＰ型Ｍ
ＯＳＦＥＴを介して出力される。ディジタル−アナログ
変換器２５０および２６０とディジタル制御信号線２１
０-および２１０+が相補的または反転された一実施形態
が提供されるが、これらは必ずしもそうである必要はな
いものと企図される。
施形態のブロック図を示す。それぞれ負および正の温度
係数を有する２つの電流源２２０および２３０が、定電
流源回路２００に電流を供給する。定電流源回路２００
は、２つ以上のディジタル−アナログ変換器（ＤＡＣ）
２５０、２６０を含む。負の温度係数を有する電流源２
２０はディジタル−アナログ変換器２５０に接続され、
ディジタル−アナログ変換器２５０から出力される電流
の量はｎビット・ディジタル制御信号線２１０ -によっ
て決定される。同様に、正の温度係数を有する電流源２
３０は、ｍビット・ディジタル制御信号線２１０+を有
するディジタル−アナログ変換器２６０に接続されてお
り、典型的にはｍ＝ｎであるが、必ずしもそうである必
要はない。ディジタル−アナログ変換器２５０および２
６０からの出力は、ディジタル制御信号に従って結合さ
れ、図３のｎ型ＭＯＳＦＥＴ２４０または図４のＰ型Ｍ
ＯＳＦＥＴを介して出力される。ディジタル−アナログ
変換器２５０および２６０とディジタル制御信号線２１
０-および２１０+が相補的または反転された一実施形態
が提供されるが、これらは必ずしもそうである必要はな
いものと企図される。
【００１４】図５は、本発明の一実施形態のアナログ回
路構成をより詳細に示す図である。電流源３３０は、温
度の上昇と共に電流の大きさが、好ましくは線形または
その他の適切に特徴づけられた仕方で増大する、正の温
度係数を有する。電流源３２０は、負の温度係数を有
し、温度の低下と共に電流の大きさが、やはり好ましく
は線形またはその他の適切に特徴づけられた仕方で増大
する。２つの電流源３２０および３３０からの電流の混
合は、ミキサ差動対３００を使用して行う。ｐ型ＭＯＳ
ＦＥＴ Ｐ１、Ｐ２、Ｐ３、およびＰ４のソースが、そ
れぞれ抵抗器Ｒ１、Ｒ２、Ｒ３、およびＲ４を介して、
たとえば３．３ボルト程度の動作電圧Ｖddに接続されて
いる。この場合も、トランジスタの寸法は、異なる応用
分野に必要な電流および電圧の値に合わせて調整するこ
とができる。正の温度係数を有する電流源３３０にはＰ
１が接続され、その電流がＰ２にミラーリングされる。
Ｐ２の出力は、ｐ型ＭＯＳＦＥＴ Ｐ５とＰ６の間で分
割される。負の温度係数を有する電流源３２０には、Ｐ
４が電気的に接続され、その電流がＰ３にミラーリング
される。Ｐ３の出力は、ｐ型ＭＯＳＦＥＴ Ｐ７とＰ８
の間で分割される。Ｐ５およびＰ７のゲートは基準電圧
Ｖrefに接続されている。基準電圧Ｖrefは、供給電圧お
よび温度から独立したバンドギャップまたはその他の安
定電圧源である。Ｐ６およびＰ８のゲートは可変制御電
圧３１０に接続されている。可変制御電圧３１０は、出
力３４０に結合されるＰ６およびＰ７の電流出力の比率
を判断することによって総出力電流の温度係数を選択す
るように可変制御信号を供給する。Ｐ５およびＰ８の電
流出力は接地される。
路構成をより詳細に示す図である。電流源３３０は、温
度の上昇と共に電流の大きさが、好ましくは線形または
その他の適切に特徴づけられた仕方で増大する、正の温
度係数を有する。電流源３２０は、負の温度係数を有
し、温度の低下と共に電流の大きさが、やはり好ましく
は線形またはその他の適切に特徴づけられた仕方で増大
する。２つの電流源３２０および３３０からの電流の混
合は、ミキサ差動対３００を使用して行う。ｐ型ＭＯＳ
ＦＥＴ Ｐ１、Ｐ２、Ｐ３、およびＰ４のソースが、そ
れぞれ抵抗器Ｒ１、Ｒ２、Ｒ３、およびＲ４を介して、
たとえば３．３ボルト程度の動作電圧Ｖddに接続されて
いる。この場合も、トランジスタの寸法は、異なる応用
分野に必要な電流および電圧の値に合わせて調整するこ
とができる。正の温度係数を有する電流源３３０にはＰ
１が接続され、その電流がＰ２にミラーリングされる。
Ｐ２の出力は、ｐ型ＭＯＳＦＥＴ Ｐ５とＰ６の間で分
割される。負の温度係数を有する電流源３２０には、Ｐ
４が電気的に接続され、その電流がＰ３にミラーリング
される。Ｐ３の出力は、ｐ型ＭＯＳＦＥＴ Ｐ７とＰ８
の間で分割される。Ｐ５およびＰ７のゲートは基準電圧
Ｖrefに接続されている。基準電圧Ｖrefは、供給電圧お
よび温度から独立したバンドギャップまたはその他の安
定電圧源である。Ｐ６およびＰ８のゲートは可変制御電
圧３１０に接続されている。可変制御電圧３１０は、出
力３４０に結合されるＰ６およびＰ７の電流出力の比率
を判断することによって総出力電流の温度係数を選択す
るように可変制御信号を供給する。Ｐ５およびＰ８の電
流出力は接地される。
【００１５】図５に示す本発明の実施形態からの出力電
流３４０は、基準電圧３７０と可変制御電圧３１０との
差に依存する。可変制御電圧３１０が上昇すると、Ｐ
５、Ｐ６、Ｐ７、およびＰ８のデバイス比率に関係な
く、温度を基準にした出力電流３４０の偏導関数が小さ
くなる。可変制御電圧３１０が低下すると、Ｐ５、Ｐ
６、Ｐ７、およびＰ８のデバイス比率に関係なく、温度
を基準にした出力電流３４０の偏導関数が大きくなる。
電流源３２０および３３０の等しい大きさで異符号の温
度係数を仮定し、Ｐ５、Ｐ６、Ｐ７、およびＰ８のＷ／
Ｌが等しいと仮定すると、制御電圧３１０が基準電圧３
８０より低い場合、出力電流３４０は正の温度係数を有
することになる。可変制御電圧３１０が基準電圧３７０
より高い場合、出力電流３４０は負の温度係数を有す
る。正の温度係数を有する電流は正温度電流源３３０か
ら得られる。その電流ミラーＰ２から、電流がＰ５とＰ
６の間、第１の電流セレクタで分割される。可変制御電
圧３１０はＰ６のゲートに接続され、安定基準電圧３７
０がＰ５のゲートを制御する。したがって、基準電圧３
７０が可変制御電圧３１０より高い場合、Ｐ６からの電
流は接地されたＰ５の電流出力よりも高い。同様に、負
温度係数電流源３２０からの電流は、そのＰ３にミラー
リングされ、Ｐ７とＰ８の間、第２の電流セレクタで等
分される。基準電圧３７０がより高い場合、より多くの
電流がＰ８を流れ、接地される。Ｐ６とＰ７からの電流
の結合時、一致する値を仮定すると、Ｐ６の出力はＰ７
の出力より大きく、したがって出力電流３４０は正の温
度係数を有することになる。
流３４０は、基準電圧３７０と可変制御電圧３１０との
差に依存する。可変制御電圧３１０が上昇すると、Ｐ
５、Ｐ６、Ｐ７、およびＰ８のデバイス比率に関係な
く、温度を基準にした出力電流３４０の偏導関数が小さ
くなる。可変制御電圧３１０が低下すると、Ｐ５、Ｐ
６、Ｐ７、およびＰ８のデバイス比率に関係なく、温度
を基準にした出力電流３４０の偏導関数が大きくなる。
電流源３２０および３３０の等しい大きさで異符号の温
度係数を仮定し、Ｐ５、Ｐ６、Ｐ７、およびＰ８のＷ／
Ｌが等しいと仮定すると、制御電圧３１０が基準電圧３
８０より低い場合、出力電流３４０は正の温度係数を有
することになる。可変制御電圧３１０が基準電圧３７０
より高い場合、出力電流３４０は負の温度係数を有す
る。正の温度係数を有する電流は正温度電流源３３０か
ら得られる。その電流ミラーＰ２から、電流がＰ５とＰ
６の間、第１の電流セレクタで分割される。可変制御電
圧３１０はＰ６のゲートに接続され、安定基準電圧３７
０がＰ５のゲートを制御する。したがって、基準電圧３
７０が可変制御電圧３１０より高い場合、Ｐ６からの電
流は接地されたＰ５の電流出力よりも高い。同様に、負
温度係数電流源３２０からの電流は、そのＰ３にミラー
リングされ、Ｐ７とＰ８の間、第２の電流セレクタで等
分される。基準電圧３７０がより高い場合、より多くの
電流がＰ８を流れ、接地される。Ｐ６とＰ７からの電流
の結合時、一致する値を仮定すると、Ｐ６の出力はＰ７
の出力より大きく、したがって出力電流３４０は正の温
度係数を有することになる。
【００１６】可変制御電圧３１０が基準電圧３７０より
も高い場合、Ｐ５を流れる電流はＰ６を流れる電流より
も大きいが、Ｐ５は接地され、したがって、出力電流の
唯一の電流源はＰ６を流れる電流である。同様に、Ｐ７
を流れる電流はＰ８を流れる電流よりも大きいが、Ｐ８
は接地される。結合時、Ｐ７を流れる電流は、Ｐ６を流
れる電流よりも大きい。したがって、可変制御電圧３１
０が基準電圧３７０よりも高い場合、負の温度係数を有
する電流がより多くなる。
も高い場合、Ｐ５を流れる電流はＰ６を流れる電流より
も大きいが、Ｐ５は接地され、したがって、出力電流の
唯一の電流源はＰ６を流れる電流である。同様に、Ｐ７
を流れる電流はＰ８を流れる電流よりも大きいが、Ｐ８
は接地される。結合時、Ｐ７を流れる電流は、Ｐ６を流
れる電流よりも大きい。したがって、可変制御電圧３１
０が基準電圧３７０よりも高い場合、負の温度係数を有
する電流がより多くなる。
【００１７】ＭＯＳＦＥＴと電流源がすべて整合する場
合、可変制御電圧３１０が下がると、Ｐ５およびＰ７が
オフになり、Ｐ６は正の温度係数を有するすべての電流
を有し、Ｐ８は負の温度係数を有するすべての電流を有
する。しかし、Ｐ８は接地されるため、出力電流３４０
はＰ６のみから得られる。同様に、可変制御電圧３１０
が上昇すると、Ｐ６とＰ８がオフになり、Ｐ５は接地さ
れるため、負の温度係数を有する電流はＰ７からのみ得
られる。Ｐ５、Ｐ６、Ｐ７、およびＰ８のＷ／Ｌが等し
く、電流源３２０と３３０が大きさは同じで異符号の温
度係数を有する場合、可変制御電圧３１０が基準電圧３
７０と等しいときには、Ｐ６とＰ７を通って同じ量の電
流が出力され、温度補償は行われない。
合、可変制御電圧３１０が下がると、Ｐ５およびＰ７が
オフになり、Ｐ６は正の温度係数を有するすべての電流
を有し、Ｐ８は負の温度係数を有するすべての電流を有
する。しかし、Ｐ８は接地されるため、出力電流３４０
はＰ６のみから得られる。同様に、可変制御電圧３１０
が上昇すると、Ｐ６とＰ８がオフになり、Ｐ５は接地さ
れるため、負の温度係数を有する電流はＰ７からのみ得
られる。Ｐ５、Ｐ６、Ｐ７、およびＰ８のＷ／Ｌが等し
く、電流源３２０と３３０が大きさは同じで異符号の温
度係数を有する場合、可変制御電圧３１０が基準電圧３
７０と等しいときには、Ｐ６とＰ７を通って同じ量の電
流が出力され、温度補償は行われない。
【００１８】図６および図７は、本発明の原理によるデ
ィジタル回路を示す図４の詳細図である。正および負の
温度係数を有する電流源がそれぞれ４３０および４２０
として図示されている。負の温度係数を有する電流源４
２０には、トランジスタ４２５および４２６が接続され
ている。同様に、正の温度係数を有する電流源４３０に
は、トランジスタ４３５および４３６が接続されてい
る。ｎ型ＭＯＳＦＥＴ（以下ＮＦＥＴと呼ぶ）４２５、
４２６、４３５、および４３６は、入力電流から必要な
バイアス電圧を生じさせ、このバイアス電圧が非スイッ
チング・トランジスタに接続される。ＮＦＥＴ４２５に
は、電流ディジタル−アナログ変換器（ＤＡＣ）４５０
が接続され、ＮＦＥＴ４３５には相補ディジタル−アナ
ログ変換器４６０が接続されている。電流ディジタル−
アナログ変換器４５０は、４５１およびそれに対応する
スイッチ４５２と、４５３、４５５、４５７およびそれ
ぞれのＮＦＥＴスイッチ４５４、４５６、４８５として
図示されている複数のＮＦＥＴを有する。Ｗ／Ｌの幅対
長さ比を有するＦＥＴ４５１は、スイッチ４５２、イン
バータ４１２、およびスイッチ４６２を介して、同じ幅
対長さ比Ｗ／Ｌを有する対応する相補ＮＦＥＴ４６１と
整合され、接続されている。同様に、ディジタル−アナ
ログ変換器４５０内の各ＮＦＥＴ４５３、４５５、４５
７は、対応するそれぞれのスイッチ４５４および４６
４，４５６および４６６、４５８および４６８と、それ
ぞれのインバータ４１４、４１６、４１８を介して、デ
ィジタル−アナログ変換器４６０内の一致するそれぞれ
の相補ＮＦＥＴ４６３、４６５、４６７に接続されてい
る。入力ビット４１１、４１３、４１５、４１７によっ
て、対応するそれぞれのＮＦＥＴ４５２または４６２、
４５４または４６４、４５６または４６６、および４５
８または４６８がオンかオフかが決まる。入力ビット４
１１が高（high）の場合、スイッチ４６２のゲートは高
であり、４６１がオンになる。インバータ４１２が、ス
イッチ４５２のゲートを低（low）にし、それによって
ＮＦＥＴ４５１がオフになる。したがって、インバータ
４１２、４１４、４１６、４１８が図のように配置され
ていることによって、一方のディジタル−アナログ変換
器４５０内のＮＦＥＴ４１５、４５３、４５５、４５７
がオンの場合、他方のディジタル−アナログ変換器４６
０内の相補ＮＦＥＴ（４６１、４６３、４６５、４６
７）がオフになる。スイッチと導通ＮＦＥＴの特定の組
合せをイネーブルにするディジタル信号を入力すること
によって、スイッチ温度係数の離散的変化を選択するこ
とができる。
ィジタル回路を示す図４の詳細図である。正および負の
温度係数を有する電流源がそれぞれ４３０および４２０
として図示されている。負の温度係数を有する電流源４
２０には、トランジスタ４２５および４２６が接続され
ている。同様に、正の温度係数を有する電流源４３０に
は、トランジスタ４３５および４３６が接続されてい
る。ｎ型ＭＯＳＦＥＴ（以下ＮＦＥＴと呼ぶ）４２５、
４２６、４３５、および４３６は、入力電流から必要な
バイアス電圧を生じさせ、このバイアス電圧が非スイッ
チング・トランジスタに接続される。ＮＦＥＴ４２５に
は、電流ディジタル−アナログ変換器（ＤＡＣ）４５０
が接続され、ＮＦＥＴ４３５には相補ディジタル−アナ
ログ変換器４６０が接続されている。電流ディジタル−
アナログ変換器４５０は、４５１およびそれに対応する
スイッチ４５２と、４５３、４５５、４５７およびそれ
ぞれのＮＦＥＴスイッチ４５４、４５６、４８５として
図示されている複数のＮＦＥＴを有する。Ｗ／Ｌの幅対
長さ比を有するＦＥＴ４５１は、スイッチ４５２、イン
バータ４１２、およびスイッチ４６２を介して、同じ幅
対長さ比Ｗ／Ｌを有する対応する相補ＮＦＥＴ４６１と
整合され、接続されている。同様に、ディジタル−アナ
ログ変換器４５０内の各ＮＦＥＴ４５３、４５５、４５
７は、対応するそれぞれのスイッチ４５４および４６
４，４５６および４６６、４５８および４６８と、それ
ぞれのインバータ４１４、４１６、４１８を介して、デ
ィジタル−アナログ変換器４６０内の一致するそれぞれ
の相補ＮＦＥＴ４６３、４６５、４６７に接続されてい
る。入力ビット４１１、４１３、４１５、４１７によっ
て、対応するそれぞれのＮＦＥＴ４５２または４６２、
４５４または４６４、４５６または４６６、および４５
８または４６８がオンかオフかが決まる。入力ビット４
１１が高（high）の場合、スイッチ４６２のゲートは高
であり、４６１がオンになる。インバータ４１２が、ス
イッチ４５２のゲートを低（low）にし、それによって
ＮＦＥＴ４５１がオフになる。したがって、インバータ
４１２、４１４、４１６、４１８が図のように配置され
ていることによって、一方のディジタル−アナログ変換
器４５０内のＮＦＥＴ４１５、４５３、４５５、４５７
がオンの場合、他方のディジタル−アナログ変換器４６
０内の相補ＮＦＥＴ（４６１、４６３、４６５、４６
７）がオフになる。スイッチと導通ＮＦＥＴの特定の組
合せをイネーブルにするディジタル信号を入力すること
によって、スイッチ温度係数の離散的変化を選択するこ
とができる。
【００１９】図６および図７のディジタル−アナログ変
換器４５０、４６０は、ＮＦＥＴ４５１が値Ｗ／Ｌを有
し、ＮＦＥＴ４５３が値２Ｗ／Ｌを有し、ＮＦＥＴ４５
５が値４Ｗ／Ｌを有し、以下、値ｎＷ／Ｌ（ｎは２の整
数乗）を有するＮＦＥＴ４５７まで同様に、二進重み付
けされる。５ビットまたは６ビット二進重み付きディジ
タル−アナログ変換器が、ＶＣＳＥＬの温度に対する反
応の制御を含めて、ほとんどのディジタル用途にとって
十分な温度係数の制御を実現することが判明している。
異なる温度係数範囲の場合、電気または電子機械システ
ムおよび装置の温度ドリフトの調整、温度ドリフトの検
知または温度効果を補正するように設計されるセンサの
調整または設計などの用途におけるディジタル制御に
は、より多くのビットを使用すればより高精度の調整を
達成することができる。
換器４５０、４６０は、ＮＦＥＴ４５１が値Ｗ／Ｌを有
し、ＮＦＥＴ４５３が値２Ｗ／Ｌを有し、ＮＦＥＴ４５
５が値４Ｗ／Ｌを有し、以下、値ｎＷ／Ｌ（ｎは２の整
数乗）を有するＮＦＥＴ４５７まで同様に、二進重み付
けされる。５ビットまたは６ビット二進重み付きディジ
タル−アナログ変換器が、ＶＣＳＥＬの温度に対する反
応の制御を含めて、ほとんどのディジタル用途にとって
十分な温度係数の制御を実現することが判明している。
異なる温度係数範囲の場合、電気または電子機械システ
ムおよび装置の温度ドリフトの調整、温度ドリフトの検
知または温度効果を補正するように設計されるセンサの
調整または設計などの用途におけるディジタル制御に
は、より多くのビットを使用すればより高精度の調整を
達成することができる。
【００２０】６ビット二進重み付き方式を使用すると、
ＮＦＥＴ４５１および４６１とそれに対応するスイッチ
４５２および４６２は値Ｗ／Ｌを有し、ＮＦＥＴ４５３
および４６３とそれに対応するスイッチ４５４および４
６４は値２Ｗ／Ｌを有し、ＮＦＥＴ４５５および４５６
とそれに対応するスイッチ４５６および４６６は値４Ｗ
／Ｌを有し、以下、値３２Ｗ／Ｌを有するＮＦＥＴ４５
７および４５６とそれに対応するスイッチ４５８および
４６８まで続く。二進重み付けに加えて、非重み付け、
単純加法重み付け、または指数または対数重み付けな
ど、トランジスタの値間の他の関係方式も本発明の範囲
に含まれるものと企図される。たとえば、ＮＦＥＴ４５
１および４６１は値Ｗ／Ｌを有し、ＮＦＥＴ４５３およ
び４６３は値２Ｗ／Ｌを有し、ＮＦＥＴ４５５および４
６５は値３Ｗ／Ｌを有するというようにすることもでき
る。二進重み付きＮＦＥＴによって、温度係数の離散的
変化が可能になると同時に、スイッチ、ディジタル・カ
ウンタ、またはコンピュータによる予測可能な制御が実
現される。
ＮＦＥＴ４５１および４６１とそれに対応するスイッチ
４５２および４６２は値Ｗ／Ｌを有し、ＮＦＥＴ４５３
および４６３とそれに対応するスイッチ４５４および４
６４は値２Ｗ／Ｌを有し、ＮＦＥＴ４５５および４５６
とそれに対応するスイッチ４５６および４６６は値４Ｗ
／Ｌを有し、以下、値３２Ｗ／Ｌを有するＮＦＥＴ４５
７および４５６とそれに対応するスイッチ４５８および
４６８まで続く。二進重み付けに加えて、非重み付け、
単純加法重み付け、または指数または対数重み付けな
ど、トランジスタの値間の他の関係方式も本発明の範囲
に含まれるものと企図される。たとえば、ＮＦＥＴ４５
１および４６１は値Ｗ／Ｌを有し、ＮＦＥＴ４５３およ
び４６３は値２Ｗ／Ｌを有し、ＮＦＥＴ４５５および４
６５は値３Ｗ／Ｌを有するというようにすることもでき
る。二進重み付きＮＦＥＴによって、温度係数の離散的
変化が可能になると同時に、スイッチ、ディジタル・カ
ウンタ、またはコンピュータによる予測可能な制御が実
現される。
【００２１】図８は、図５のアナログ定電流源回路から
の出力電流の温度係数の族を示す扇状図である。図８に
は、アナログ定電流源回路とその温度係数範囲が示され
ている。図５のアナログ定電流源回路上の制御電圧３１
０を変化させると、出力電流は、Ｉｎｅｇで示す線とＩ
ｐｏｓで示す線との間の領域内のいずれかの温度係数を
有する。
の出力電流の温度係数の族を示す扇状図である。図８に
は、アナログ定電流源回路とその温度係数範囲が示され
ている。図５のアナログ定電流源回路上の制御電圧３１
０を変化させると、出力電流は、Ｉｎｅｇで示す線とＩ
ｐｏｓで示す線との間の領域内のいずれかの温度係数を
有する。
【００２２】定電流源回路のアナログ版とディジタル版
の両方にとって重要な結果は、総電流の大きさが変化せ
ず、変化するのは電流に付随する温度係数であることで
ある。たとえば、出力電流によって駆動される負荷がＶ
ＣＳＥＬであり、ＶＣＳＥＬの光パワー出力が負の光パ
ワー温度係数を有する場合、光パワー出力は定電流での
温度の上昇につれて低下する。ある温度範囲にわたって
一定した光出力パワーを維持するには、正の温度係数を
有する電流源からの追加の電流によって、負の温度係数
を持つＶＣＳＥＬを補償する必要がある。ＶＣＳＥＬの
温度係数と電流源温度係数の大きさが一致するが異符号
である場合、負荷に定直流バイアス電力を供給する。本
明細書に記載の定電流源回路では、さらに、ＶＣＳＥＬ
などの被駆動負荷の温度係数が仕様外れになったり、時
の経過と共に変化した場合、または異なる供給業者を使
用する場合、入力を変化させることによってドライバの
新しい温度係数を選択することができる。
の両方にとって重要な結果は、総電流の大きさが変化せ
ず、変化するのは電流に付随する温度係数であることで
ある。たとえば、出力電流によって駆動される負荷がＶ
ＣＳＥＬであり、ＶＣＳＥＬの光パワー出力が負の光パ
ワー温度係数を有する場合、光パワー出力は定電流での
温度の上昇につれて低下する。ある温度範囲にわたって
一定した光出力パワーを維持するには、正の温度係数を
有する電流源からの追加の電流によって、負の温度係数
を持つＶＣＳＥＬを補償する必要がある。ＶＣＳＥＬの
温度係数と電流源温度係数の大きさが一致するが異符号
である場合、負荷に定直流バイアス電力を供給する。本
明細書に記載の定電流源回路では、さらに、ＶＣＳＥＬ
などの被駆動負荷の温度係数が仕様外れになったり、時
の経過と共に変化した場合、または異なる供給業者を使
用する場合、入力を変化させることによってドライバの
新しい温度係数を選択することができる。
【００２３】図９は、本発明の図６および図７による５
ビット二進重み付き定電流源回路の出力電流と温度との
関係のグラフを示す扇状図である。したがって、図６お
よび図７と図９を参照すると、５つの入力ビット４１
１、４１３、４１５．．．４１７すべてへの入力が論理
高の場合、正温度係数ディジタル−アナログ変換器４６
０内のすべてのＮＦＥＴがオンになる。この場合、出力
電流４４０は、図９で１１１１１で示されている線上の
温度係数を有する。同様に、５つの入力ビット４１１、
４１３、４１５．．．４１７すべてへの入力が論理低の
場合、正温度係数ディジタル−アナログ変換器４６０内
のすべてのＮＦＥＴがオフになり、負温度係数ディジタ
ル−アナログ変換器４５０内のすべてのＮＦＥＴがオン
になる。この場合、出力電流４４０は、０００００で示
されている線上の負の温度係数を有する。特定のビット
線をイネーブルにするようにディジタル信号を入力する
ことによって、図９に示すようにこの２つの値の間の離
散的刻みが可能である。ディジタル入力信号が１１１１
１と０００００の間にある場合、選択されたイネーブル
・ビット線に応じて、指定された所望の比率の混合電流
が出力される。
ビット二進重み付き定電流源回路の出力電流と温度との
関係のグラフを示す扇状図である。したがって、図６お
よび図７と図９を参照すると、５つの入力ビット４１
１、４１３、４１５．．．４１７すべてへの入力が論理
高の場合、正温度係数ディジタル−アナログ変換器４６
０内のすべてのＮＦＥＴがオンになる。この場合、出力
電流４４０は、図９で１１１１１で示されている線上の
温度係数を有する。同様に、５つの入力ビット４１１、
４１３、４１５．．．４１７すべてへの入力が論理低の
場合、正温度係数ディジタル−アナログ変換器４６０内
のすべてのＮＦＥＴがオフになり、負温度係数ディジタ
ル−アナログ変換器４５０内のすべてのＮＦＥＴがオン
になる。この場合、出力電流４４０は、０００００で示
されている線上の負の温度係数を有する。特定のビット
線をイネーブルにするようにディジタル信号を入力する
ことによって、図９に示すようにこの２つの値の間の離
散的刻みが可能である。ディジタル入力信号が１１１１
１と０００００の間にある場合、選択されたイネーブル
・ビット線に応じて、指定された所望の比率の混合電流
が出力される。
【００２４】図６および図７の定電流源回路において、
ディジタル−アナログ変換器４５０はディジタル−アナ
ログ変換器４６０に対して相補的である。この定電流源
回路の相補的性質によっていくつかの利点が得られる
が、この定電流源回路は相補的ディジタル−アナログ変
換器を有する必要はない。他方、整合された相補的ディ
ジタル−アナログ変換器を有する定電流源回路は、実現
がより容易である。温度係数は、ディジタル−アナログ
変換器の混合比率を変えることによって、ＩnegからＩ
posまでのうちから選択された温度係数の離散的刻みの
線形範囲全体から選択することができる。
ディジタル−アナログ変換器４５０はディジタル−アナ
ログ変換器４６０に対して相補的である。この定電流源
回路の相補的性質によっていくつかの利点が得られる
が、この定電流源回路は相補的ディジタル−アナログ変
換器を有する必要はない。他方、整合された相補的ディ
ジタル−アナログ変換器を有する定電流源回路は、実現
がより容易である。温度係数は、ディジタル−アナログ
変換器の混合比率を変えることによって、ＩnegからＩ
posまでのうちから選択された温度係数の離散的刻みの
線形範囲全体から選択することができる。
【００２５】さらに、一方のディジタル−アナログ変換
器の相補ＮＦＥＴが、相補ディジタル−アナログ変換器
内の対応するＮＦＥＴと一致する場合、より大きな利点
が得られる。一方のディジタル−アナログ変換器の最下
位ビットがオフのとき、相補ディジタル−アナログ変換
器の最下位ビットがオンになる。温度係数設定値の単調
性と、等しい温度係数刻みサイズを保証するために、隣
接する制御入力の組合せ間で、オフにされる出力電流の
大きさはオンにされる電流の大きさと一致しなければな
らない。ディジタル−アナログ変換器の単調性は、分解
能、すなわちビット数の増大とともに達成がより困難に
なるが、多くの統計的分散を平均することによって、単
一偏差の影響が最小限になる。たとえば、ディジタル−
アナログ変換器では、上位ビットは並列接続されたいく
つかの供給源とスイッチを有し、それによって１つのユ
ニット・セルの許容差が下がった場合にその隣のセルが
上昇して補償する統計的可能性があるようにする。２つ
のディジタル−アナログ変換器の相補ビットを、空間的
に近接させて機械的および電気的に構成し、別々の構成
要素の工程偏差の影響を減らすことができる。たとえ
ば、２つのディジタル−アナログ変換器を同じ向きで各
変換器が１００μｍ×１００μｍの面積を占める有効相
対距離に分離したとすれば、相補ユニット・セルは少な
くとも１００μｍ離れることになる。これらの相補ＮＦ
ＥＴを同じユニット・セル内で互いに空間的に近接させ
た場合、相補ビットは、１桁より近くてより良好な整合
が保証される。
器の相補ＮＦＥＴが、相補ディジタル−アナログ変換器
内の対応するＮＦＥＴと一致する場合、より大きな利点
が得られる。一方のディジタル−アナログ変換器の最下
位ビットがオフのとき、相補ディジタル−アナログ変換
器の最下位ビットがオンになる。温度係数設定値の単調
性と、等しい温度係数刻みサイズを保証するために、隣
接する制御入力の組合せ間で、オフにされる出力電流の
大きさはオンにされる電流の大きさと一致しなければな
らない。ディジタル−アナログ変換器の単調性は、分解
能、すなわちビット数の増大とともに達成がより困難に
なるが、多くの統計的分散を平均することによって、単
一偏差の影響が最小限になる。たとえば、ディジタル−
アナログ変換器では、上位ビットは並列接続されたいく
つかの供給源とスイッチを有し、それによって１つのユ
ニット・セルの許容差が下がった場合にその隣のセルが
上昇して補償する統計的可能性があるようにする。２つ
のディジタル−アナログ変換器の相補ビットを、空間的
に近接させて機械的および電気的に構成し、別々の構成
要素の工程偏差の影響を減らすことができる。たとえ
ば、２つのディジタル−アナログ変換器を同じ向きで各
変換器が１００μｍ×１００μｍの面積を占める有効相
対距離に分離したとすれば、相補ユニット・セルは少な
くとも１００μｍ離れることになる。これらの相補ＮＦ
ＥＴを同じユニット・セル内で互いに空間的に近接させ
た場合、相補ビットは、１桁より近くてより良好な整合
が保証される。
【００２６】別々の半導体ロットの製造中に発生する工
程変動を大幅に低減することによって整合を実現するた
めと、温度係数刻みサイズの単調性を強化するために、
図６および図７の整合ディジタル−アナログ変換器の電
流源およびスイッチを、図１０に示す統合相補ユニット
・セル７００で実施することができる。工程変動および
製造変動の結果生じるトランジスタの個々の差違が最小
限になり、したがって、独自の「統合相補ユニット・セ
ルと、ユニット・セル内のスイッチの組合せとによって
単調性が強化される。各統合相補セル７００は、４つの
トランジスタを有し、このトランジスタはこの実施形態
ではｎチャネル・エンハンスメントＭＯＳＦＥＴ（ＮＦ
ＥＴとも呼ぶ）であるが、相補セルは、バイポーラ・ト
ランジスタ、デプレッションＭＯＳＦＥＴ、ＧＡＳＦＥ
Ｔ、ＪＦＥＴ、さらには真空管、または本発明の原理に
より機能するどのような制御可能電流源としても実施す
ることもできる。ＮＦＥＴ７５７は、負温度係数電流源
７２０によって生じるバイアス電圧に接続され、ＮＦＥ
Ｔ７６７は正温度係数電流源７３０によって生じるバイ
アス電圧に接続される。スイッチ７５２のドレインはＮ
ＦＥＴ７５７のソースに接続され、ゲートはイネーブル
線７７２によって制御される。スイッチ７６２のドレイ
ンはトランジスタ７６７のソースに接続され、ゲートは
イネーブル線７８２によって制御される。したがって、
イネーブル線７８２が高になると、スイッチ７６２がオ
ンになり、それによってトランジスタ７６７は、正の温
度係数を有する電流源のコピーである電流を出力７４０
に伝導する。同様に、イネーブル線７７２が高になる
と、スイッチ７５２がオンになり、それによってトラン
ジスタ７５７は負温度係数電流源のコピーを伝導する。
図１０には図示されていないが、イネーブル線７７２お
よび７８２は図７に示すようにインバータの両反対端に
接続されることが好ましい。一時に相補形集積ユニット
の半分だけがオンになる。各ユニット・セルは同じトラ
ンジスタ寸法を有し、それによってすべてのセル内を等
しい電流が流れるようになる。電流量が等しいことによ
って、ディジタル入力やディジタル−アナログ変換器内
の物理的な場所に関係なく各ユニット・セル電流が同じ
電流を伝導するため、電力消散がディジタル−アナログ
変換器全体で均等に分散されることになる。
程変動を大幅に低減することによって整合を実現するた
めと、温度係数刻みサイズの単調性を強化するために、
図６および図７の整合ディジタル−アナログ変換器の電
流源およびスイッチを、図１０に示す統合相補ユニット
・セル７００で実施することができる。工程変動および
製造変動の結果生じるトランジスタの個々の差違が最小
限になり、したがって、独自の「統合相補ユニット・セ
ルと、ユニット・セル内のスイッチの組合せとによって
単調性が強化される。各統合相補セル７００は、４つの
トランジスタを有し、このトランジスタはこの実施形態
ではｎチャネル・エンハンスメントＭＯＳＦＥＴ（ＮＦ
ＥＴとも呼ぶ）であるが、相補セルは、バイポーラ・ト
ランジスタ、デプレッションＭＯＳＦＥＴ、ＧＡＳＦＥ
Ｔ、ＪＦＥＴ、さらには真空管、または本発明の原理に
より機能するどのような制御可能電流源としても実施す
ることもできる。ＮＦＥＴ７５７は、負温度係数電流源
７２０によって生じるバイアス電圧に接続され、ＮＦＥ
Ｔ７６７は正温度係数電流源７３０によって生じるバイ
アス電圧に接続される。スイッチ７５２のドレインはＮ
ＦＥＴ７５７のソースに接続され、ゲートはイネーブル
線７７２によって制御される。スイッチ７６２のドレイ
ンはトランジスタ７６７のソースに接続され、ゲートは
イネーブル線７８２によって制御される。したがって、
イネーブル線７８２が高になると、スイッチ７６２がオ
ンになり、それによってトランジスタ７６７は、正の温
度係数を有する電流源のコピーである電流を出力７４０
に伝導する。同様に、イネーブル線７７２が高になる
と、スイッチ７５２がオンになり、それによってトラン
ジスタ７５７は負温度係数電流源のコピーを伝導する。
図１０には図示されていないが、イネーブル線７７２お
よび７８２は図７に示すようにインバータの両反対端に
接続されることが好ましい。一時に相補形集積ユニット
の半分だけがオンになる。各ユニット・セルは同じトラ
ンジスタ寸法を有し、それによってすべてのセル内を等
しい電流が流れるようになる。電流量が等しいことによ
って、ディジタル入力やディジタル−アナログ変換器内
の物理的な場所に関係なく各ユニット・セル電流が同じ
電流を伝導するため、電力消散がディジタル−アナログ
変換器全体で均等に分散されることになる。
【００２７】図１１から図１４に、図６および図７で略
図を示した定電流源回路のディジタル−アナログ変換器
で使用可能な相補ユニット・セルの概念的発展図を示
す。図１１から図１４は、本発明の様々な原理による３
ビット・ディジタル−アナログ変換器の回路図である。
図１１で、トランジスタ８６１、８６３および８６５
は、正の温度係数を有する電流源によって生じるバイア
ス電圧８３０に接続されている。トランジスタ８６５は
トランジスタ８６１の４倍の大きさであり、それによっ
て４倍の電流がトランジスタ８６５を流れることができ
る。トランジスタ８６３は、トランジスタ８６１の２倍
の大きさであり、２倍の電流が流れる。トランジスタ８
５１、８５３、および８５５は、負の温度係数を有する
電流源によって生じるバイアス電圧８２０に接続されて
いる。トランジスタ８５５は、トランジスタ８５１の４
倍の大きさであり、それによって４倍の電流がトランジ
スタ８５５を流れることができる。トランジスタ８５３
は、トランジスタ８５１の２倍の大きさであり、２倍の
電流が流れる。これらのトランジスタは、それぞれのビ
ット線によってイネーブルにされる。ビット線８８２が
イネーブルにされた場合、スイッチ８６２がオンにな
り、それによってトランジスタ８６１に電流が流れるこ
とができる。ビット線８８４がイネーブルにされた場
合、スイッチ８６４がオンになり、トランジスタ８６３
がオンになる。ビット線８８６はスイッチ８６６を制御
し、スイッチ８６６はトランジスタ８６５を制御する。
同様に、ビット線８６７はスイッチ８５６を制御し、ス
イッチ８５６はトランジスタ８５５のコンダクタンスを
制御する。ビット線８７４はスイッチ８５４を制御して
トランジスタ８５３をオンまたはオフにする。ビット線
８７２はスイッチ８５２を制御し、スイッチ８５２はト
ランジスタ８５１を制御する。電流の大きさが変化しな
いように保証し、温度補償係数のみが変化するように保
証するためには、オン状態のトランジスタの総数は一定
でなければならない。したがって、温度補償係数の一方
の極性を有する電流源に接続されたすべてのトランジス
タについて、温度補償係数の逆の極性の電流源に接続さ
れた対応するトランジスタをオフにしなければならな
い。このようにして、トランジスタ８５５はトランジス
タ８６５に対して相補関係にあり、トランジスタ８５３
はトランジスタ８６３に対して相補関係にあり、トラン
ジスタ８５１はトランジスタ８６１に対して相補関係に
ある。したがって、特定のトランジスタをオンにし、そ
れに対応する相補トランジスタをオフにすること、すな
わち、トランジスタ８５１とトランジスタ８６１のいず
れか一方、トランジスタ８５３とトランジスタ８６３の
いずれか一方、およびトランジスタ８５５とトランジス
タ８６５のいずれか一方を、それぞれのビット線８７２
または８８２、８７４または８８４、８７６または８８
６によってイネーブルにされたそれぞれの対応するスイ
ッチ８５２または８６２、８５４または８６４、８５６
または８６６を介してオンにすることが好ましい。所望
の温度補償係数を有する正の電流源８３０および負の電
流源８２０からの電流を混合して、正の温度係数と負の
温度係数の正味和を有する総電流８４０を出力する。
図を示した定電流源回路のディジタル−アナログ変換器
で使用可能な相補ユニット・セルの概念的発展図を示
す。図１１から図１４は、本発明の様々な原理による３
ビット・ディジタル−アナログ変換器の回路図である。
図１１で、トランジスタ８６１、８６３および８６５
は、正の温度係数を有する電流源によって生じるバイア
ス電圧８３０に接続されている。トランジスタ８６５は
トランジスタ８６１の４倍の大きさであり、それによっ
て４倍の電流がトランジスタ８６５を流れることができ
る。トランジスタ８６３は、トランジスタ８６１の２倍
の大きさであり、２倍の電流が流れる。トランジスタ８
５１、８５３、および８５５は、負の温度係数を有する
電流源によって生じるバイアス電圧８２０に接続されて
いる。トランジスタ８５５は、トランジスタ８５１の４
倍の大きさであり、それによって４倍の電流がトランジ
スタ８５５を流れることができる。トランジスタ８５３
は、トランジスタ８５１の２倍の大きさであり、２倍の
電流が流れる。これらのトランジスタは、それぞれのビ
ット線によってイネーブルにされる。ビット線８８２が
イネーブルにされた場合、スイッチ８６２がオンにな
り、それによってトランジスタ８６１に電流が流れるこ
とができる。ビット線８８４がイネーブルにされた場
合、スイッチ８６４がオンになり、トランジスタ８６３
がオンになる。ビット線８８６はスイッチ８６６を制御
し、スイッチ８６６はトランジスタ８６５を制御する。
同様に、ビット線８６７はスイッチ８５６を制御し、ス
イッチ８５６はトランジスタ８５５のコンダクタンスを
制御する。ビット線８７４はスイッチ８５４を制御して
トランジスタ８５３をオンまたはオフにする。ビット線
８７２はスイッチ８５２を制御し、スイッチ８５２はト
ランジスタ８５１を制御する。電流の大きさが変化しな
いように保証し、温度補償係数のみが変化するように保
証するためには、オン状態のトランジスタの総数は一定
でなければならない。したがって、温度補償係数の一方
の極性を有する電流源に接続されたすべてのトランジス
タについて、温度補償係数の逆の極性の電流源に接続さ
れた対応するトランジスタをオフにしなければならな
い。このようにして、トランジスタ８５５はトランジス
タ８６５に対して相補関係にあり、トランジスタ８５３
はトランジスタ８６３に対して相補関係にあり、トラン
ジスタ８５１はトランジスタ８６１に対して相補関係に
ある。したがって、特定のトランジスタをオンにし、そ
れに対応する相補トランジスタをオフにすること、すな
わち、トランジスタ８５１とトランジスタ８６１のいず
れか一方、トランジスタ８５３とトランジスタ８６３の
いずれか一方、およびトランジスタ８５５とトランジス
タ８６５のいずれか一方を、それぞれのビット線８７２
または８８２、８７４または８８４、８７６または８８
６によってイネーブルにされたそれぞれの対応するスイ
ッチ８５２または８６２、８５４または８６４、８５６
または８６６を介してオンにすることが好ましい。所望
の温度補償係数を有する正の電流源８３０および負の電
流源８２０からの電流を混合して、正の温度係数と負の
温度係数の正味和を有する総電流８４０を出力する。
【００２８】図１２に示す回路では、図１１に示す値４
Ｗ／Ｌを有する単一のトランジスタ８６５が、今度は４
個の同じトランジスタ８６５ａ、８６５ｂ、８６５ｃ、
８６５ｄから成り、各トランジスタは値Ｗ／Ｌを有し、
電流を伝導するために単一のスイッチ８６６に接続され
ている。同様に、値４Ｗ／Ｌを有するトランジスタ８５
５は４個のトランジスタ８５５ａ、８５５ｂ、８５５
ｃ、および８５５ｄから成り、各トランジスタは値Ｗ／
Ｌを有し、ビット線８７６によってイネーブルされるス
イッチ８５６に接続されている。トランジスタ８５３
は、２つのトランジスタ８５３ａおよび８５３ｂから成
り、各トランジスタはトランジスタ８５１の同じ値Ｗ／
Ｌを有し、ビット線８７４によってイネーブルにされる
スイッチ８５４に接続されている。トランジスタ８６３
ａおよび８６３ｂは値Ｗ／Ｌを有し、ビット線８８４に
よってイネーブルにされる単一のスイッチング・トラン
ジスタ８６４に接続されている。ユニット値Ｗ／Ｌを有
するトランジスタ８５１は、ビット線８７２によってイ
ネーブルにされるスイッチ８５２に接続され、それに対
応する相補トランジスタ８６１は同様の値Ｗ／Ｌを有
し、ビット線８８２によってイネーブルにされるスイッ
チ８６２に接続されている。正の温度係数を有する電流
源によって生じるバイアス電圧８３０がトランジスタ８
６１、８６３ａ、８６３ｂ、８６５ａ、８６５ｂ、８６
５ｃ、８６５ｄに接続されている。同様に、負の温度係
数を有する電流源によって生じるバイアス電圧がトラン
ジスタ８５１、８５３ａ、８５３ｂ、８５５ａ、８５５
ｂ、８５５ｃ、８５５ｄに接続されている。スイッチ８
５６がオンでスイッチ８６６がオフの場合、４つのトラ
ンジスタ８５５ａ〜８５５ｄを電流が流れる。したがっ
て、接続されているスイッチ８５２〜８６６をオンにし
てトランジスタ８５１〜８６５ｄを電流が流れることが
できるように、どのビット線８７２〜８８６をイネーブ
ルにするかを選択することによって、所望の温度補償係
数を有する安定した電流を８４０で出力することができ
る。
Ｗ／Ｌを有する単一のトランジスタ８６５が、今度は４
個の同じトランジスタ８６５ａ、８６５ｂ、８６５ｃ、
８６５ｄから成り、各トランジスタは値Ｗ／Ｌを有し、
電流を伝導するために単一のスイッチ８６６に接続され
ている。同様に、値４Ｗ／Ｌを有するトランジスタ８５
５は４個のトランジスタ８５５ａ、８５５ｂ、８５５
ｃ、および８５５ｄから成り、各トランジスタは値Ｗ／
Ｌを有し、ビット線８７６によってイネーブルされるス
イッチ８５６に接続されている。トランジスタ８５３
は、２つのトランジスタ８５３ａおよび８５３ｂから成
り、各トランジスタはトランジスタ８５１の同じ値Ｗ／
Ｌを有し、ビット線８７４によってイネーブルにされる
スイッチ８５４に接続されている。トランジスタ８６３
ａおよび８６３ｂは値Ｗ／Ｌを有し、ビット線８８４に
よってイネーブルにされる単一のスイッチング・トラン
ジスタ８６４に接続されている。ユニット値Ｗ／Ｌを有
するトランジスタ８５１は、ビット線８７２によってイ
ネーブルにされるスイッチ８５２に接続され、それに対
応する相補トランジスタ８６１は同様の値Ｗ／Ｌを有
し、ビット線８８２によってイネーブルにされるスイッ
チ８６２に接続されている。正の温度係数を有する電流
源によって生じるバイアス電圧８３０がトランジスタ８
６１、８６３ａ、８６３ｂ、８６５ａ、８６５ｂ、８６
５ｃ、８６５ｄに接続されている。同様に、負の温度係
数を有する電流源によって生じるバイアス電圧がトラン
ジスタ８５１、８５３ａ、８５３ｂ、８５５ａ、８５５
ｂ、８５５ｃ、８５５ｄに接続されている。スイッチ８
５６がオンでスイッチ８６６がオフの場合、４つのトラ
ンジスタ８５５ａ〜８５５ｄを電流が流れる。したがっ
て、接続されているスイッチ８５２〜８６６をオンにし
てトランジスタ８５１〜８６５ｄを電流が流れることが
できるように、どのビット線８７２〜８８６をイネーブ
ルにするかを選択することによって、所望の温度補償係
数を有する安定した電流を８４０で出力することができ
る。
【００２９】図１３は、図１２のすべての機構と、さら
に他の機構を有する。単一のトランジスタ・スイッチで
はなく、トランジスタ・スイッチ８５２、８５４、８５
６、８６２、および８６６は複数ユニット・トランジス
タであり、各トランジスタはユニット値Ｗ／Ｌを有す
る。たとえば、値４Ｗ／Ｌを有する図１１および図１２
の制御スイッチ８５６は、今度は４つのトランジスタ８
５６ａ、８５６ｂ、８５６ｃ、８５６ｄから成り、各ト
ランジスタが値Ｗ／Ｌを有して合計４Ｗ／Ｌになり、各
トランジスタがビット線８７６に電気的に接続されてい
る。制御スイッチ８５６ａはトランジスタ８５５ａのコ
ンダクタンスを制御し、スイッチ８５６ｂはトランジス
タ８５５ｂを制御し、スイッチ８５６ｃはスイッチ８５
５ｃを制御し、スイッチ８５６ｄはスイッチ８５５ｄを
制御する。同様に、値２Ｗ／Ｌを有する図１１および図
１２の制御スイッチ８５４は、今度は２つのトランジス
タ８５４ａおよび８５４ｂから成り、各トランジスタが
値Ｗ／Ｌを有し、ビット線８７４に接続されている。制
御トランジスタ８５４ａはトランジスタ８５３ａを制御
し、トランジスタスイッチ８５４ｂはトランジスタ８５
３ｂをオンまたはオフにする。この電気接続と制御のパ
ターンは、正の温度補償係数を有する電流源に接続され
た導電トランジスタ８６１〜８６５ｄについても繰り返
される。値４Ｗ／Ｌを有する図１１および図１２の制御
スイッチ８６６は、今度は４つのトランジスタ８６６
ａ、８６６ｂ、８６６ｃ、および８６６ｄから成り、各
トランジスタが値Ｗ／Ｌを有して合計４Ｗ／Ｌになり、
各トランジスタがビット線８８６に電気的に接続されて
いる。したがって、制御スイッチ８６６ａはトランジス
タ８６５ａのコンダクタンスを制御し、スイッチ８６６
ｂはトランジスタ８６５ｂを制御し、スイッチ８６６ｃ
はスイッチ８６５ｃを制御し、スイッチ８６６ｄはスイ
ッチ８６５ｄを制御する。同様にして、値２Ｗ／Ｌを有
する図１１および図１２の制御スイッチ８６４は今度は
２つのトランジスタ８６４ａおよび８６４ｂから成り、
各トランジスタは値Ｗ／Ｌを有し、ビット線８８４に接
続されている。制御トランジスタ８６４ａはトランジス
タ８６３ａを制御し、トランジスタ・スイッチ８６４ｂ
はトランジスタ８６３ｂをオンまたはオフにする。
に他の機構を有する。単一のトランジスタ・スイッチで
はなく、トランジスタ・スイッチ８５２、８５４、８５
６、８６２、および８６６は複数ユニット・トランジス
タであり、各トランジスタはユニット値Ｗ／Ｌを有す
る。たとえば、値４Ｗ／Ｌを有する図１１および図１２
の制御スイッチ８５６は、今度は４つのトランジスタ８
５６ａ、８５６ｂ、８５６ｃ、８５６ｄから成り、各ト
ランジスタが値Ｗ／Ｌを有して合計４Ｗ／Ｌになり、各
トランジスタがビット線８７６に電気的に接続されてい
る。制御スイッチ８５６ａはトランジスタ８５５ａのコ
ンダクタンスを制御し、スイッチ８５６ｂはトランジス
タ８５５ｂを制御し、スイッチ８５６ｃはスイッチ８５
５ｃを制御し、スイッチ８５６ｄはスイッチ８５５ｄを
制御する。同様に、値２Ｗ／Ｌを有する図１１および図
１２の制御スイッチ８５４は、今度は２つのトランジス
タ８５４ａおよび８５４ｂから成り、各トランジスタが
値Ｗ／Ｌを有し、ビット線８７４に接続されている。制
御トランジスタ８５４ａはトランジスタ８５３ａを制御
し、トランジスタスイッチ８５４ｂはトランジスタ８５
３ｂをオンまたはオフにする。この電気接続と制御のパ
ターンは、正の温度補償係数を有する電流源に接続され
た導電トランジスタ８６１〜８６５ｄについても繰り返
される。値４Ｗ／Ｌを有する図１１および図１２の制御
スイッチ８６６は、今度は４つのトランジスタ８６６
ａ、８６６ｂ、８６６ｃ、および８６６ｄから成り、各
トランジスタが値Ｗ／Ｌを有して合計４Ｗ／Ｌになり、
各トランジスタがビット線８８６に電気的に接続されて
いる。したがって、制御スイッチ８６６ａはトランジス
タ８６５ａのコンダクタンスを制御し、スイッチ８６６
ｂはトランジスタ８６５ｂを制御し、スイッチ８６６ｃ
はスイッチ８６５ｃを制御し、スイッチ８６６ｄはスイ
ッチ８６５ｄを制御する。同様にして、値２Ｗ／Ｌを有
する図１１および図１２の制御スイッチ８６４は今度は
２つのトランジスタ８６４ａおよび８６４ｂから成り、
各トランジスタは値Ｗ／Ｌを有し、ビット線８８４に接
続されている。制御トランジスタ８６４ａはトランジス
タ８６３ａを制御し、トランジスタ・スイッチ８６４ｂ
はトランジスタ８６３ｂをオンまたはオフにする。
【００３０】最後に、図１４および図１５で、３ビット
・ディジタル−アナログ変換器８１０には、図１０の統
合相補ユニット・セルが組み込まれ、製造の際の統計的
平均化と理想に近いパフォーマンスが得られる。すべて
の導電トランジスタはユニット値を有し、すべて適切な
電流源に接続されている。すべての制御スイッチはもう
一つのユニット値も有し、それぞれのイネーブル・ビッ
ト線に接続されている。ただ１つのスイッチと、負の温
度係数を有する電流源によって生じるバイアス電圧に接
続されたそれに対応するトランジスタと、正の温度係数
を有する電流源によって生じるバイアス電圧に接続され
た整合トランジスタのための制御スイッチとの整合によ
って相補性が実現される。例示に過ぎないが、３ビット
・ディジタル−アナログ変換器の場合、定電流源回路は
７個の相補ユニット・セルを含む。各ユニット・セルの
バイアス電圧入力８３０は、正温度係数電流源によって
生じるバイアス電圧に接続され、各ユニット・セルのバ
イアス電圧入力８２０は負温度係数電流源によって生じ
るバイアス電圧に接続されている。値４Ｗ／Ｌを得るた
めに、４個のユニット・セルが相互接続され、各ユニッ
ト・セルの半分にあるトランジスタは正温度係数電流源
に接続され、各ユニット・セルの他の半分にあるトラン
ジスタは負温度係数電流源に接続されている。各トラン
ジスタはそれに対応するスイッチに接続され、各ユニッ
ト・セルの半分にある４個のスイッチすべてが同じイネ
ーブル線に接続されている。各相補ユニット・セルの他
方の半分にあるスイッチも同様にそのイネーブル線に接
続されている。したがって、図１１に示すようにそれぞ
れのスイッチ８５６を有するトランジスタ８５５とそれ
ぞれのスイッチ８６６を有するトランジスタ８６５な
ど、各トランジスタが値４Ｗ／Ｌを有する２つのトラン
ジスタが、１５図の８９５ａ、８９５ｂ、８９５ｃ、８
９５ｄの４つの相補ユニット・セルによって置き換えら
れる。
・ディジタル−アナログ変換器８１０には、図１０の統
合相補ユニット・セルが組み込まれ、製造の際の統計的
平均化と理想に近いパフォーマンスが得られる。すべて
の導電トランジスタはユニット値を有し、すべて適切な
電流源に接続されている。すべての制御スイッチはもう
一つのユニット値も有し、それぞれのイネーブル・ビッ
ト線に接続されている。ただ１つのスイッチと、負の温
度係数を有する電流源によって生じるバイアス電圧に接
続されたそれに対応するトランジスタと、正の温度係数
を有する電流源によって生じるバイアス電圧に接続され
た整合トランジスタのための制御スイッチとの整合によ
って相補性が実現される。例示に過ぎないが、３ビット
・ディジタル−アナログ変換器の場合、定電流源回路は
７個の相補ユニット・セルを含む。各ユニット・セルの
バイアス電圧入力８３０は、正温度係数電流源によって
生じるバイアス電圧に接続され、各ユニット・セルのバ
イアス電圧入力８２０は負温度係数電流源によって生じ
るバイアス電圧に接続されている。値４Ｗ／Ｌを得るた
めに、４個のユニット・セルが相互接続され、各ユニッ
ト・セルの半分にあるトランジスタは正温度係数電流源
に接続され、各ユニット・セルの他の半分にあるトラン
ジスタは負温度係数電流源に接続されている。各トラン
ジスタはそれに対応するスイッチに接続され、各ユニッ
ト・セルの半分にある４個のスイッチすべてが同じイネ
ーブル線に接続されている。各相補ユニット・セルの他
方の半分にあるスイッチも同様にそのイネーブル線に接
続されている。したがって、図１１に示すようにそれぞ
れのスイッチ８５６を有するトランジスタ８５５とそれ
ぞれのスイッチ８６６を有するトランジスタ８６５な
ど、各トランジスタが値４Ｗ／Ｌを有する２つのトラン
ジスタが、１５図の８９５ａ、８９５ｂ、８９５ｃ、８
９５ｄの４つの相補ユニット・セルによって置き換えら
れる。
【００３１】図１０の統合相補ユニット・セル７００で
は、セルの半分はオンであり、半分はオフである。ディ
ジタル−アナログ変換器がこれらの相補ユニット・セル
から成る場合、熱は等しく放散され、したがってホット
・スポットがなくなり、ユニット・セル内を流れる電流
の整合が改善される。多くの相補ユニット・セルを有す
る定電流源回路の場合、均一な熱放散と電力消散は、相
補ユニット・セルを図１６および図１７に示すような共
通中心構成に配置した場合に最良になる。本質的には、
２つのディジタル−アナログ変換器を、共通中心構成の
複数の相補ユニット・セルに縮小する。特定の有効ビッ
トに対応するユニット・セルの対称間隔配置によるバラ
ンスのため、パフォーマンスの向上が達成される。図１
６および図１７には、６ビット・ディジタル−アナログ
変換器を使用する定電流源回路を実現するために９×７
マトリックスに配置された６３個の相補ユニット・セル
が図示されている。マトリックスの中心には、最下位ビ
ットに対応する、符号１が付されたユニット・セルがあ
る。この中心から等距離の、４番目の行の相反する両端
に符号２が付された２つのセルがある。符号４が付され
た４つのセルも、行２および６の縁部に、中心の両側に
等距離に間隔をおいて配置されている。６ビット・ディ
ジタル−アナログ変換器の最上位ビットは、３２個のユ
ニット・セルに対応し、各ユニット・セルは中心を中心
にして対称に配置され符号３２が付されている。符号
Ｄ、Ｄ＿Ｔ、およびＤ＿Ｂと符号が付されたディジタル
−アナログ変換器の外縁に沿ったすべてのセルは、他の
セルと物理的には同じであるが、すべてオフであって出
力には接続されていないダミー・セルである。ダミー・
セルは、ディジタル−アナログ変換器の周縁のトランジ
スタ・パターン密度が内部のように等しくなるように保
証する。符号Ｒが付されたセルは、ディジタル−アナロ
グ変換器のバイアス電圧を生じさせるダイオード接続基
準ユニット・セルである。図のような共通中心構成で
は、プログラム可能ビットがイネーブルにされたときに
定電流源回路全体で熱が均等に放散される。
は、セルの半分はオンであり、半分はオフである。ディ
ジタル−アナログ変換器がこれらの相補ユニット・セル
から成る場合、熱は等しく放散され、したがってホット
・スポットがなくなり、ユニット・セル内を流れる電流
の整合が改善される。多くの相補ユニット・セルを有す
る定電流源回路の場合、均一な熱放散と電力消散は、相
補ユニット・セルを図１６および図１７に示すような共
通中心構成に配置した場合に最良になる。本質的には、
２つのディジタル−アナログ変換器を、共通中心構成の
複数の相補ユニット・セルに縮小する。特定の有効ビッ
トに対応するユニット・セルの対称間隔配置によるバラ
ンスのため、パフォーマンスの向上が達成される。図１
６および図１７には、６ビット・ディジタル−アナログ
変換器を使用する定電流源回路を実現するために９×７
マトリックスに配置された６３個の相補ユニット・セル
が図示されている。マトリックスの中心には、最下位ビ
ットに対応する、符号１が付されたユニット・セルがあ
る。この中心から等距離の、４番目の行の相反する両端
に符号２が付された２つのセルがある。符号４が付され
た４つのセルも、行２および６の縁部に、中心の両側に
等距離に間隔をおいて配置されている。６ビット・ディ
ジタル−アナログ変換器の最上位ビットは、３２個のユ
ニット・セルに対応し、各ユニット・セルは中心を中心
にして対称に配置され符号３２が付されている。符号
Ｄ、Ｄ＿Ｔ、およびＤ＿Ｂと符号が付されたディジタル
−アナログ変換器の外縁に沿ったすべてのセルは、他の
セルと物理的には同じであるが、すべてオフであって出
力には接続されていないダミー・セルである。ダミー・
セルは、ディジタル−アナログ変換器の周縁のトランジ
スタ・パターン密度が内部のように等しくなるように保
証する。符号Ｒが付されたセルは、ディジタル−アナロ
グ変換器のバイアス電圧を生じさせるダイオード接続基
準ユニット・セルである。図のような共通中心構成で
は、プログラム可能ビットがイネーブルにされたときに
定電流源回路全体で熱が均等に放散される。
【００３２】以上、本発明の様々な実施形態について説
明したが、これらは例示として示したものであって限定
的なものではなく、変形態様が可能であることを理解さ
れたい。たとえば、本発明の定電流源回路を不整合に
し、負の領域または正の領域の温度係数が得られるよう
にして、その場合、ゼロ温度係数では一致制御入力がそ
れらの範囲の中間にくる必要がないようにすることもで
きる。ディジタル版の場合、ディジタル−アナログ変換
器を整合させず、５０／５０パーセントの混合を選定し
た場合、６ビット・ディジタル−アナログ変換器では、
０度温度係数制御入力は二進入力０１１１１１と１００
０００の間にすることができる。これは、一致制御入力
を使用し、５０／５０の混合を選択し、一方のディジタ
ル−アナログ変換器が他方のディジタル−アナログ変換
器から整合されず、それによって、個々の出力電流の大
きさが最終出力で異なる重みを有するようにした場合に
は当てはまらない。この場合、０度温度係数制御入力
は、二進００００００と１１１１１１の中間の２つの設
定値である０１１１１１と１０００００の間にはならな
い。
明したが、これらは例示として示したものであって限定
的なものではなく、変形態様が可能であることを理解さ
れたい。たとえば、本発明の定電流源回路を不整合に
し、負の領域または正の領域の温度係数が得られるよう
にして、その場合、ゼロ温度係数では一致制御入力がそ
れらの範囲の中間にくる必要がないようにすることもで
きる。ディジタル版の場合、ディジタル−アナログ変換
器を整合させず、５０／５０パーセントの混合を選定し
た場合、６ビット・ディジタル−アナログ変換器では、
０度温度係数制御入力は二進入力０１１１１１と１００
０００の間にすることができる。これは、一致制御入力
を使用し、５０／５０の混合を選択し、一方のディジタ
ル−アナログ変換器が他方のディジタル−アナログ変換
器から整合されず、それによって、個々の出力電流の大
きさが最終出力で異なる重みを有するようにした場合に
は当てはまらない。この場合、０度温度係数制御入力
は、二進００００００と１１１１１１の中間の２つの設
定値である０１１１１１と１０００００の間にはならな
い。
【００３３】制御入力が一致しない場合、ディジタル−
アナログ変換器が整合し、電流入力の大きさが等しく逆
の温度反応を有する場合であっても、一致制御入力で不
可能な他の混合が可能である。上述の６ビット制御の例
では、０／３１、１／３１、２／２９、３／２８、４／
２７．．．２７／４、２８／３、２９／２、３０／１、
３１／０の３１個の混合比を選択することができる。デ
ィジタル制御入力が相補的に駆動されない場合、電流な
しで０／０の混合、５０パーセントの混合で１／１、ま
たは前者の組合せの大きさの３１倍の３１／３１が可能
である。したがって、本発明の範囲は、上述の実施例の
いずれにも限定されず、特許請求の範囲およびそれに相
当するものによってのみ規定される。
アナログ変換器が整合し、電流入力の大きさが等しく逆
の温度反応を有する場合であっても、一致制御入力で不
可能な他の混合が可能である。上述の６ビット制御の例
では、０／３１、１／３１、２／２９、３／２８、４／
２７．．．２７／４、２８／３、２９／２、３０／１、
３１／０の３１個の混合比を選択することができる。デ
ィジタル制御入力が相補的に駆動されない場合、電流な
しで０／０の混合、５０パーセントの混合で１／１、ま
たは前者の組合せの大きさの３１倍の３１／３１が可能
である。したがって、本発明の範囲は、上述の実施例の
いずれにも限定されず、特許請求の範囲およびそれに相
当するものによってのみ規定される。
【００３４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３５】（１）正の温度補償係数を有する第１の電
流源と、負の温度補償係数を有する第２の電流源と、前
記第１の電流源に接続された第１の電流セレクタと、前
記第２の電流源に接続された第２の電流セレクタと、前
記第１の電流セレクタと第２の電流セレクタからの電流
を選択的に組み合わせることによって得られる出力電流
とを含む定電流源回路。 （２）前記第１および第２の各電流セレクタが、２つの
トランジスタから成り、一方のトランジスタが可変制御
電圧に接続され、第２のトランジスタが基準電圧に接続
された、上記（１）に記載の定電流源回路。 （３）前記トランジスタが、ｐｎｐバイポーラ・トラン
ジスタ、ｐチャネル・エンハンスメントＭＯＳＦＥＴ、
ｐチャネル・デプレッションＭＯＳＦＥＴ、ＧＡＳＦＥ
Ｔ、およびＪＦＥＴから成るグループから選択された、
上記（２）に記載の定電流源回路。 （４）前記可変制御電圧が上昇するにつれて、温度を基
準にした前記出力電流の偏導関数が小さくなる、上記
（２）に記載の定電流源回路。 （５）前記可変制御電圧が下降するにつれて、温度を基
準にした前記出力電流の偏導関数が大きくなる、上記
（２）に記載の定電流源回路。 （６）前記トランジスタが、ｎｐｎバイポーラ・トラン
ジスタ、ｎチャネル・エンハンスメントＭＯＳＦＥＴ、
ｎチャネル・デプレッションＭＯＳＦＥＴ、ＧＡＳＦＥ
Ｔ、およびＪＦＥＴから成るグループから選択された、
上記（２）に記載の定電流源回路。 （７）前記可変制御電圧が上昇するにつれて、温度を基
準にした前記出力電流の偏導関数が大きくなる、上記
（２）に記載の定電流源回路。 （８）前記可変制御電圧が下降するにつれて、温度を基
準にした前記出力電流の偏導関数が小さくなる、上記
（２）に記載の定電流源回路。 （９）第１のバイアス電圧を発生するように正の温度補
償係数を有する第１の電流源と、第２のバイアス電圧を
発生するように負の温度補償係数を有する第２の電流源
と、前記第１のバイアス電圧に接続された少なくとも１
つの第１のトランジスタと、前記第２のバイアス電圧に
接続された少なくとも１つの第２のトランジスタと、前
記第１のトランジスタに接続され、前記第１のトランジ
スタが正の温度補償係数を有する電流を伝導することが
できるようにする第１のプログラム可能イネーブル・ス
イッチと、前記第２のトランジスタに接続され、前記第
２のトランジスタが負の温度補償係数を有する電流を伝
導することができるようにする第２のプログラム可能イ
ネーブル・スイッチと、電流を伝導することができるよ
うにされたトランジスタからの電流を結合する出力電流
とを含む定電流源回路。 （１０）前記第１のプログラム可能イネーブル・スイッ
チと前記第２のプログラム可能イネーブル・スイッチと
の間にあり、前記第１のプログラム可能イネーブル・ス
イッチと前記第２のプログラム可能イネーブル・スイッ
チを結合するインバータをさらに含み、それによって一
度に前記第１と第２のトランジスタのいずれか一方のみ
がオンになるように、前記第１のトランジスタと前記第
２のトランジスタが同じ物理寸法を有する、上記（９）
に記載の定電流源回路。 （１１）前記第１のトランジスタおよび前記第１のプロ
グラム可能イネーブルスイッチと、前記第２のトランジ
スタおよび前記第２のプログラム可能イネーブル・スイ
ッチが統合相補ユニット・セルとして構成された、上記
（９）に記載の定電流源回路。 （１２）正の温度補償係数を有する第１の電流源に電気
的に接続され、ｎ≧１である第１のｎビット・ディジタ
ル−アナログ変換器と、負の温度補償係数を有する第２
の電流源に電気的に接続され、ｍ≧１である第２のｍビ
ット・ディジタル・アナログ変換器と、前記第１のｎビ
ット・ディジタル−アナログ変換器に接続された少なく
ともｎ本の第１のプログラム可能イネーブル線と、前記
第２のｍビット・ディジタル−アナログ変換器に接続さ
れた少なくともｍ本の第２のプログラム可能イネーブル
線と、オンになっている前記第１および第２のプログラ
ム可能イネーブル線の数によって決まる正味温度係数を
有する、前記第１のディジタル−アナログ変換器の第１
の電流出力を前記第２のディジタル−アナログ変換器の
第２の電流出力に加えた混合出力とを含む、定電流源回
路。 （１３）ｎ＝ｍであり、前記第１のｎビット・ディジタ
ル−アナログ変換器および前記第２のｍビット・ディジ
タル−アナログ変換器が、共通中心配置構成の
流源と、負の温度補償係数を有する第２の電流源と、前
記第１の電流源に接続された第１の電流セレクタと、前
記第２の電流源に接続された第２の電流セレクタと、前
記第１の電流セレクタと第２の電流セレクタからの電流
を選択的に組み合わせることによって得られる出力電流
とを含む定電流源回路。 （２）前記第１および第２の各電流セレクタが、２つの
トランジスタから成り、一方のトランジスタが可変制御
電圧に接続され、第２のトランジスタが基準電圧に接続
された、上記（１）に記載の定電流源回路。 （３）前記トランジスタが、ｐｎｐバイポーラ・トラン
ジスタ、ｐチャネル・エンハンスメントＭＯＳＦＥＴ、
ｐチャネル・デプレッションＭＯＳＦＥＴ、ＧＡＳＦＥ
Ｔ、およびＪＦＥＴから成るグループから選択された、
上記（２）に記載の定電流源回路。 （４）前記可変制御電圧が上昇するにつれて、温度を基
準にした前記出力電流の偏導関数が小さくなる、上記
（２）に記載の定電流源回路。 （５）前記可変制御電圧が下降するにつれて、温度を基
準にした前記出力電流の偏導関数が大きくなる、上記
（２）に記載の定電流源回路。 （６）前記トランジスタが、ｎｐｎバイポーラ・トラン
ジスタ、ｎチャネル・エンハンスメントＭＯＳＦＥＴ、
ｎチャネル・デプレッションＭＯＳＦＥＴ、ＧＡＳＦＥ
Ｔ、およびＪＦＥＴから成るグループから選択された、
上記（２）に記載の定電流源回路。 （７）前記可変制御電圧が上昇するにつれて、温度を基
準にした前記出力電流の偏導関数が大きくなる、上記
（２）に記載の定電流源回路。 （８）前記可変制御電圧が下降するにつれて、温度を基
準にした前記出力電流の偏導関数が小さくなる、上記
（２）に記載の定電流源回路。 （９）第１のバイアス電圧を発生するように正の温度補
償係数を有する第１の電流源と、第２のバイアス電圧を
発生するように負の温度補償係数を有する第２の電流源
と、前記第１のバイアス電圧に接続された少なくとも１
つの第１のトランジスタと、前記第２のバイアス電圧に
接続された少なくとも１つの第２のトランジスタと、前
記第１のトランジスタに接続され、前記第１のトランジ
スタが正の温度補償係数を有する電流を伝導することが
できるようにする第１のプログラム可能イネーブル・ス
イッチと、前記第２のトランジスタに接続され、前記第
２のトランジスタが負の温度補償係数を有する電流を伝
導することができるようにする第２のプログラム可能イ
ネーブル・スイッチと、電流を伝導することができるよ
うにされたトランジスタからの電流を結合する出力電流
とを含む定電流源回路。 （１０）前記第１のプログラム可能イネーブル・スイッ
チと前記第２のプログラム可能イネーブル・スイッチと
の間にあり、前記第１のプログラム可能イネーブル・ス
イッチと前記第２のプログラム可能イネーブル・スイッ
チを結合するインバータをさらに含み、それによって一
度に前記第１と第２のトランジスタのいずれか一方のみ
がオンになるように、前記第１のトランジスタと前記第
２のトランジスタが同じ物理寸法を有する、上記（９）
に記載の定電流源回路。 （１１）前記第１のトランジスタおよび前記第１のプロ
グラム可能イネーブルスイッチと、前記第２のトランジ
スタおよび前記第２のプログラム可能イネーブル・スイ
ッチが統合相補ユニット・セルとして構成された、上記
（９）に記載の定電流源回路。 （１２）正の温度補償係数を有する第１の電流源に電気
的に接続され、ｎ≧１である第１のｎビット・ディジタ
ル−アナログ変換器と、負の温度補償係数を有する第２
の電流源に電気的に接続され、ｍ≧１である第２のｍビ
ット・ディジタル・アナログ変換器と、前記第１のｎビ
ット・ディジタル−アナログ変換器に接続された少なく
ともｎ本の第１のプログラム可能イネーブル線と、前記
第２のｍビット・ディジタル−アナログ変換器に接続さ
れた少なくともｍ本の第２のプログラム可能イネーブル
線と、オンになっている前記第１および第２のプログラ
ム可能イネーブル線の数によって決まる正味温度係数を
有する、前記第１のディジタル−アナログ変換器の第１
の電流出力を前記第２のディジタル−アナログ変換器の
第２の電流出力に加えた混合出力とを含む、定電流源回
路。 （１３）ｎ＝ｍであり、前記第１のｎビット・ディジタ
ル−アナログ変換器および前記第２のｍビット・ディジ
タル−アナログ変換器が、共通中心配置構成の
【数３】 統合相補ユニット・セルをさらに含む、上記（１２）に
記載の定電流源回路。 （１４）正の温度係数を有する第１のバイアス電圧を発
生する手段と、負の温度係数を有する第２のバイアス電
圧を発生する手段と、前記第１のバイアス電圧に応答し
て、正の温度係数を有する第１の電流を発生する第１の
電流発生手段と、前記第２のバイアス電圧に応答して、
負の温度係数を有する第２の電流を発生する第２の電流
発生源と、前記第１の電流の量と前記第２の電流の量と
を選択的に加えることによって混合電流を出力する手段
とを含む、定電流源回路。 （１５）前記第１の電流発生手段が２つのトランジスタ
を含み、第１のトランジスタのゲートが前記調整可能制
御電圧に接続され、前記第１のトランジスタのドレイン
が出力に接続され、第２のトランジスタのゲートが前記
バンドギャップ基準電圧に接続され、前記第２のトラン
ジスタのドレインが接地に接続され、前記第２の電流発
生手段が２つのトランジスタを有し、第３のトランジス
タのゲートが前記調整可能制御電圧に接続され、前記第
３のトランジスタのドレインが接地に接続され、第４の
トランジスタのゲートが前記バンドギャップ基準電圧に
接続され、前記第４のトランジスタのドレインが前記出
力に接続され、前記出力手段が、前記バンドギャップ基
準電圧と前記調整可能制御電圧との差に応じて、前記第
１のトランジスタの出力と前記第４のトランジスタの出
力とを加える、上記（１４）に記載の定電流源回路。 （１６）前記第１の電流発生手段が第１のｎビット・デ
ィジタル−アナログ変換器を含み、前記第２の電流発生
手段が第２のｍビット・ディジタル−アナログ変換器を
含み、前記出力手段が、前記第１のディジタル−アナロ
グ変換器の前記ｎビットのいずれかを選択的にイネーブ
ルにして第１の出力電流を出力させる手段と、前記第２
のディジタル−アナログ変換器の前記ｍビットのいずれ
かを選択的にイネーブルにして第２の出力電流を出力さ
せる手段と、前記第１の出力電流と前記第２の出力電流
とを加える手段とを含む、上記（１４）に記載の定電流
源回路。 （１７）前記第１のディジタル−アナログ変換器の前記
ｎビットが前記第２のディジタル−アナログ変換器の前
記ｍビットに対して相補的で、ｎ＝ｍであり、前記第１
のディジタル−アナログ変換器の前記ｎビットを選択的
にイネーブルにする前記手段が、前記第２のディジタル
−アナログ変換器の前記ｍビットを選択的にイネーブル
にする前記手段との間に相互接続されたスイッチング手
段をさらに含み、前記第１のディジタル−アナログ変換
器の前記ｎビットのうちの１つがオンのときに、前記第
２のディジタル−アナログ変換器の前記ｍビットのうち
の１つがオフである、上記（１６）に記載の定電流源回
路。
記載の定電流源回路。 （１４）正の温度係数を有する第１のバイアス電圧を発
生する手段と、負の温度係数を有する第２のバイアス電
圧を発生する手段と、前記第１のバイアス電圧に応答し
て、正の温度係数を有する第１の電流を発生する第１の
電流発生手段と、前記第２のバイアス電圧に応答して、
負の温度係数を有する第２の電流を発生する第２の電流
発生源と、前記第１の電流の量と前記第２の電流の量と
を選択的に加えることによって混合電流を出力する手段
とを含む、定電流源回路。 （１５）前記第１の電流発生手段が２つのトランジスタ
を含み、第１のトランジスタのゲートが前記調整可能制
御電圧に接続され、前記第１のトランジスタのドレイン
が出力に接続され、第２のトランジスタのゲートが前記
バンドギャップ基準電圧に接続され、前記第２のトラン
ジスタのドレインが接地に接続され、前記第２の電流発
生手段が２つのトランジスタを有し、第３のトランジス
タのゲートが前記調整可能制御電圧に接続され、前記第
３のトランジスタのドレインが接地に接続され、第４の
トランジスタのゲートが前記バンドギャップ基準電圧に
接続され、前記第４のトランジスタのドレインが前記出
力に接続され、前記出力手段が、前記バンドギャップ基
準電圧と前記調整可能制御電圧との差に応じて、前記第
１のトランジスタの出力と前記第４のトランジスタの出
力とを加える、上記（１４）に記載の定電流源回路。 （１６）前記第１の電流発生手段が第１のｎビット・デ
ィジタル−アナログ変換器を含み、前記第２の電流発生
手段が第２のｍビット・ディジタル−アナログ変換器を
含み、前記出力手段が、前記第１のディジタル−アナロ
グ変換器の前記ｎビットのいずれかを選択的にイネーブ
ルにして第１の出力電流を出力させる手段と、前記第２
のディジタル−アナログ変換器の前記ｍビットのいずれ
かを選択的にイネーブルにして第２の出力電流を出力さ
せる手段と、前記第１の出力電流と前記第２の出力電流
とを加える手段とを含む、上記（１４）に記載の定電流
源回路。 （１７）前記第１のディジタル−アナログ変換器の前記
ｎビットが前記第２のディジタル−アナログ変換器の前
記ｍビットに対して相補的で、ｎ＝ｍであり、前記第１
のディジタル−アナログ変換器の前記ｎビットを選択的
にイネーブルにする前記手段が、前記第２のディジタル
−アナログ変換器の前記ｍビットを選択的にイネーブル
にする前記手段との間に相互接続されたスイッチング手
段をさらに含み、前記第１のディジタル−アナログ変換
器の前記ｎビットのうちの１つがオンのときに、前記第
２のディジタル−アナログ変換器の前記ｍビットのうち
の１つがオフである、上記（１６）に記載の定電流源回
路。
【図１】ｐｎｐバイポーラまたはｐチャネルＭＯＳＦＥ
Ｔ半導体実施態様により適した、本発明の原理によるア
ナログ定電流源回路を示すブロック図である。
Ｔ半導体実施態様により適した、本発明の原理によるア
ナログ定電流源回路を示すブロック図である。
【図２】ｎｐｎバイポーラまたはｎチャネルＭＯＳＦＥ
Ｔ半導体実施態様により適した、本発明の原理によるア
ナログ定電流源回路を示すブロック図である。
Ｔ半導体実施態様により適した、本発明の原理によるア
ナログ定電流源回路を示すブロック図である。
【図３】ｐｎｐバイポーラまたはｐチャネルＭＯＳＦＥ
Ｔ半導体実施態様により適した、本発明の原理によるデ
ィジタルにプログラム可能な定電流源回路を示すブロッ
ク図である。
Ｔ半導体実施態様により適した、本発明の原理によるデ
ィジタルにプログラム可能な定電流源回路を示すブロッ
ク図である。
【図４】ｎｐｎバイポーラまたはｎチャネルＭＯＳＦＥ
Ｔ半導体実施態様により適した、本発明の原理によるデ
ィジタルにプログラム可能な定電流源回路を示すブロッ
ク図である。
Ｔ半導体実施態様により適した、本発明の原理によるデ
ィジタルにプログラム可能な定電流源回路を示すブロッ
ク図である。
【図５】本発明の原理による定電流源回路のアナログ実
施形態を示す回路図である。
施形態を示す回路図である。
【図６】本発明の原理による定電流源回路においてディ
ジタル−アナログ変換器を使用する実施形態を示す回路
図である。
ジタル−アナログ変換器を使用する実施形態を示す回路
図である。
【図７】本発明の原理による定電流源回路においてディ
ジタル−アナログ変換器を使用する実施形態を示す回路
図である。
ジタル−アナログ変換器を使用する実施形態を示す回路
図である。
【図８】本発明の原理による定電流源回路のアナログ実
施形態を使用して達成可能な温度係数の範囲を示すグラ
フである。
施形態を使用して達成可能な温度係数の範囲を示すグラ
フである。
【図９】本発明の原理による定電流源回路のディジタル
実施形態を使用して達成可能な温度係数の範囲を示すグ
ラフである。
実施形態を使用して達成可能な温度係数の範囲を示すグ
ラフである。
【図１０】本発明の統合相補ユニット・セルの回路図で
ある。
ある。
【図１１】本発明の原理による定電流源回路において使
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的発展を示す回路図である。
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的発展を示す回路図である。
【図１２】本発明の原理による定電流源回路において使
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的改良を示す回路図である。
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的改良を示す回路図である。
【図１３】本発明の原理による定電流源回路において使
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的発展を示す回路図である。
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的発展を示す回路図である。
【図１４】本発明の原理による定電流源回路において使
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的発展を示す回路図である。
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的発展を示す回路図である。
【図１５】本発明の原理による定電流源回路において使
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的発展を示す回路図である。
用するディジタル−アナログ変換器における統合相補ユ
ニット・セルの漸進的発展を示す回路図である。
【図１６】本発明の原理による６ビット定電流源回路を
実現するための統合相補ユニット・セルの構成を示す図
である。
実現するための統合相補ユニット・セルの構成を示す図
である。
【図１７】本発明の原理による６ビット定電流源回路を
実現するための統合相補ユニット・セルの構成を示す図
である。
実現するための統合相補ユニット・セルの構成を示す図
である。
１００ ミキサ １１０ 可変電圧 １２０ 電流源 １３０ 電流源 １４０ 出力電流 ２００ 定電流源回路 ２１０- ｎビット・ディジタル制御信号線 ２１０+ ｍビット・ディジタル制御信号線 ２２０ 電流源 ２３０ 電流源 ２５０ ディジタル−アナログ変換器 ２６０ ディジタル−アナログ変換器 ３１０ 可変制御電圧 ３２０ 電流源 ３３０ 電流源 ３４０ 出力電流 ３７０ 基準電圧 ４２０ 正温度係数電流源 ４２５ ｎ型ＭＯＳＦＥＴ ４２６ ｎ型ＭＯＳＦＥＴ ４３０ 負温度係数電流源 ４３５ ｎ型ＭＯＳＦＥＴ ４３６ ｎ型ＭＯＳＦＥＴ ４５０ ディジタル−アナログ変換器 ４６０ ディジタル−アナログ変換器 ７００ 統合相補ユニット・セル ７５１ ｎチャネル・エンハンスメントＭＯＳＦＥＴ ７６１ ｎチャネル・エンハンスメントＭＯＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン・ポール・デムスキー アメリカ合衆国55902 ミネソタ州ロチェ スター ワシントン・レーン サウス・ウ エスト2018 (72)発明者 ジョン・ファーリー・ユーエン アメリカ合衆国55901 ミネソタ州ロチェ スター マナー・ウッズ・ドライブ ノー ス・ウエスト4222 (72)発明者 マシュー・ジェームズ・パスカル アメリカ合衆国55906 ミネソタ州ロチェ スター エイトス・アベニュー ノース・ イースト2121
Claims (17)
- 【請求項１】正の温度補償係数を有する第１の電流源
と、 負の温度補償係数を有する第２の電流源と、 前記第１の電流源に接続された第１の電流セレクタと、 前記第２の電流源に接続された第２の電流セレクタと、
前記第１の電流セレクタと第２の電流セレクタからの電
流を選択的に組み合わせることによって得られる出力電
流とを含む定電流源回路。 - 【請求項２】前記第１および第２の各電流セレクタが、
２つのトランジスタから成り、一方のトランジスタが可
変制御電圧に接続され、第２のトランジスタが基準電圧
に接続された、請求項１に記載の定電流源回路。 - 【請求項３】前記トランジスタが、ｐｎｐバイポーラ・
トランジスタ、ｐチャネル・エンハンスメントＭＯＳＦ
ＥＴ、ｐチャネル・デプレッションＭＯＳＦＥＴ、ＧＡ
ＳＦＥＴ、およびＪＦＥＴから成るグループから選択さ
れた、請求項２に記載の定電流源回路。 - 【請求項４】前記可変制御電圧が上昇するにつれて、温
度を基準にした前記出力電流の偏導関数が小さくなる、
請求項２に記載の定電流源回路。 - 【請求項５】前記可変制御電圧が下降するにつれて、温
度を基準にした前記出力電流の偏導関数が大きくなる、
請求項２に記載の定電流源回路。 - 【請求項６】前記トランジスタが、ｎｐｎバイポーラ・
トランジスタ、ｎチャネル・エンハンスメントＭＯＳＦ
ＥＴ、ｎチャネル・デプレッションＭＯＳＦＥＴ、ＧＡ
ＳＦＥＴ、およびＪＦＥＴから成るグループから選択さ
れた、請求項２に記載の定電流源回路。 - 【請求項７】前記可変制御電圧が上昇するにつれて、温
度を基準にした前記出力電流の偏導関数が大きくなる、
請求項２に記載の定電流源回路。 - 【請求項８】前記可変制御電圧が下降するにつれて、温
度を基準にした前記出力電流の偏導関数が小さくなる、
請求項２に記載の定電流源回路。 - 【請求項９】第１のバイアス電圧を発生するように正の
温度補償係数を有する第１の電流源と、 第２のバイアス電圧を発生するように負の温度補償係数
を有する第２の電流源と、 前記第１のバイアス電圧に接続された少なくとも１つの
第１のトランジスタと、 前記第２のバイアス電圧に接続された少なくとも１つの
第２のトランジスタと、 前記第１のトランジスタに接続され、前記第１のトラン
ジスタが正の温度補償係数を有する電流を伝導すること
ができるようにする第１のプログラム可能イネーブル・
スイッチと、 前記第２のトランジスタに接続され、前記第２のトラン
ジスタが負の温度補償係数を有する電流を伝導すること
ができるようにする第２のプログラム可能イネーブル・
スイッチと、 電流を伝導することができるようにされたトランジスタ
からの電流を結合する出力電流とを含む定電流源回路。 - 【請求項１０】前記第１のプログラム可能イネーブル・
スイッチと前記第２のプログラム可能イネーブル・スイ
ッチとの間にあり、前記第１のプログラム可能イネーブ
ル・スイッチと前記第２のプログラム可能イネーブル・
スイッチを結合するインバータをさらに含み、 それによって一度に前記第１と第２のトランジスタのい
ずれか一方のみがオンになるように、前記第１のトラン
ジスタと前記第２のトランジスタが同じ物理寸法を有す
る、請求項９に記載の定電流源回路。 - 【請求項１１】前記第１のトランジスタおよび前記第１
のプログラム可能イネーブルスイッチと、前記第２のト
ランジスタおよび前記第２のプログラム可能イネーブル
・スイッチが統合相補ユニット・セルとして構成され
た、請求項９に記載の定電流源回路。 - 【請求項１２】正の温度補償係数を有する第１の電流源
に電気的に接続され、ｎ≧１である第１のｎビット・デ
ィジタル−アナログ変換器と、 負の温度補償係数を有する第２の電流源に電気的に接続
され、ｍ≧１である第２のｍビット・ディジタル・アナ
ログ変換器と、 前記第１のｎビット・ディジタル−アナログ変換器に接
続された少なくともｎ本の第１のプログラム可能イネー
ブル線と、 前記第２のｍビット・ディジタル−アナログ変換器に接
続された少なくともｍ本の第２のプログラム可能イネー
ブル線と、 オンになっている前記第１および第２のプログラム可能
イネーブル線の数によって決まる正味温度係数を有す
る、前記第１のディジタル−アナログ変換器の第１の電
流出力を前記第２のディジタル−アナログ変換器の第２
の電流出力に加えた混合出力とを含む、定電流源回路。 - 【請求項１３】ｎ＝ｍであり、前記第１のｎビット・デ
ィジタル−アナログ変換器および前記第２のｍビット・
ディジタル−アナログ変換器が、共通中心配置構成の 【数１】 統合相補ユニット・セルをさらに含む、請求項１２に記
載の定電流源回路。 - 【請求項１４】正の温度係数を有する第１のバイアス電
圧を発生する手段と、 負の温度係数を有する第２のバイアス電圧を発生する手
段と、 前記第１のバイアス電圧に応答して、正の温度係数を有
する第１の電流を発生する第１の電流発生手段と、 前記第２のバイアス電圧に応答して、負の温度係数を有
する第２の電流を発生する第２の電流発生源と、 前記第１の電流の量と前記第２の電流の量とを選択的に
加えることによって混合電流を出力する手段とを含む、
定電流源回路。 - 【請求項１５】前記第１の電流発生手段が２つのトラン
ジスタを含み、第１のトランジスタのゲートが前記調整
可能制御電圧に接続され、前記第１のトランジスタのド
レインが出力に接続され、第２のトランジスタのゲート
が前記バンドギャップ基準電圧に接続され、前記第２の
トランジスタのドレインが接地に接続され、 前記第２の電流発生手段が２つのトランジスタを有し、
第３のトランジスタのゲートが前記調整可能制御電圧に
接続され、前記第３のトランジスタのドレインが接地に
接続され、第４のトランジスタのゲートが前記バンドギ
ャップ基準電圧に接続され、前記第４のトランジスタの
ドレインが前記出力に接続され、 前記出力手段が、前記バンドギャップ基準電圧と前記調
整可能制御電圧との差に応じて、前記第１のトランジス
タの出力と前記第４のトランジスタの出力とを加える、
請求項１４に記載の定電流源回路。 - 【請求項１６】前記第１の電流発生手段が第１のｎビッ
ト・ディジタル−アナログ変換器を含み、 前記第２の電流発生手段が第２のｍビット・ディジタル
−アナログ変換器を含み、 前記出力手段が、 前記第１のディジタル−アナログ変換器の前記ｎビット
のいずれかを選択的にイネーブルにして第１の出力電流
を出力させる手段と、 前記第２のディジタル−アナログ変換器の前記ｍビット
のいずれかを選択的にイネーブルにして第２の出力電流
を出力させる手段と、 前記第１の出力電流と前記第２の出力電流とを加える手
段とを含む、請求項１４に記載の定電流源回路。 - 【請求項１７】前記第１のディジタル−アナログ変換器
の前記ｎビットが前記第２のディジタル−アナログ変換
器の前記ｍビットに対して相補的で、ｎ＝ｍであり、 前記第１のディジタル−アナログ変換器の前記ｎビット
を選択的にイネーブルにする前記手段が、前記第２のデ
ィジタル−アナログ変換器の前記ｍビットを選択的にイ
ネーブルにする前記手段との間に相互接続されたスイッ
チング手段をさらに含み、前記第１のディジタル−アナ
ログ変換器の前記ｎビットのうちの１つがオンのとき
に、前記第２のディジタル−アナログ変換器の前記ｍビ
ットのうちの１つがオフである、請求項１６に記載の定
電流源回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/218,340 US6265857B1 (en) | 1998-12-22 | 1998-12-22 | Constant current source circuit with variable temperature compensation |
| US09/218340 | 1998-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000201073A true JP2000201073A (ja) | 2000-07-18 |
| JP3549094B2 JP3549094B2 (ja) | 2004-08-04 |
Family
ID=22814716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36382299A Expired - Fee Related JP3549094B2 (ja) | 1998-12-22 | 1999-12-22 | 可変温度補償付き定電流源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6265857B1 (ja) |
| JP (1) | JP3549094B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040084176A (ko) * | 2003-03-27 | 2004-10-06 | 엘지전자 주식회사 | 전류 기준회로 |
| JP2006146906A (ja) * | 2004-11-15 | 2006-06-08 | Samsung Electronics Co Ltd | 抵抗素子のないバイアス電流発生回路 |
| JP2007514988A (ja) * | 2003-10-07 | 2007-06-07 | アナログ・デバイシス・インコーポレーテッド | 半導体プロセスおよび半導体回路における温度ドリフトを補償するための方法ならびに装置 |
| JP2007300429A (ja) * | 2006-04-28 | 2007-11-15 | Omron Corp | 発光素子回路、光伝送システム、光伝送モジュール、電子機器 |
| JP2008523465A (ja) * | 2004-12-07 | 2008-07-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 温度補償された出力電圧を供給する基準電圧発生器 |
| CN111064453A (zh) * | 2019-12-13 | 2020-04-24 | 南京中感微电子有限公司 | 电压比较器 |
| CN112162584A (zh) * | 2020-08-31 | 2021-01-01 | 江苏东海半导体科技有限公司 | 一种电流值可调可补偿的电流偏置电路 |
| CN114812846A (zh) * | 2022-04-13 | 2022-07-29 | 湖南四灵电子科技有限公司 | 一种兼容正负温度系数传感器的温度采样电路 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3385995B2 (ja) * | 1999-03-01 | 2003-03-10 | 日本電気株式会社 | 過電流検出回路及びこれを内蔵した半導体集積回路 |
| US6532245B1 (en) * | 1999-10-28 | 2003-03-11 | International Business Machines Corporation | Vertical cavity surface emitting laser (VCSEL) driver with low duty cycle distortion and digital modulation adjustment |
| JP2003521113A (ja) * | 2000-01-19 | 2003-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バンドギャップ電圧の参照電圧源 |
| US6433556B1 (en) * | 2000-09-06 | 2002-08-13 | National Semiconductor Corporation | Circuit for generating a ramp signal between two temperature points of operation |
| US6683489B1 (en) | 2001-09-27 | 2004-01-27 | Applied Micro Circuits Corporation | Methods and apparatus for generating a supply-independent and temperature-stable bias current |
| KR100825769B1 (ko) * | 2002-02-21 | 2008-04-29 | 삼성전자주식회사 | 온-칩 기준전류 발생회로 및 기준전압 발생회로 |
| US6674377B1 (en) * | 2002-04-25 | 2004-01-06 | Rambus Inc. | Circuit, apparatus and method for improved current distribution of output drivers enabling improved calibration efficiency and accuracy |
| DE10222307A1 (de) * | 2002-05-18 | 2003-12-04 | Atmel Germany Gmbh | Verfahren zur Erzeugung eines Ausgangsstromes mit einem vorgegebenen Temperaturkoeffizienten |
| US7110729B1 (en) * | 2003-01-22 | 2006-09-19 | National Semiconductor Corporation | Apparatus and method for generating a temperature insensitive reference current |
| US7026860B1 (en) | 2003-05-08 | 2006-04-11 | O2Micro International Limited | Compensated self-biasing current generator |
| US7075360B1 (en) | 2004-01-05 | 2006-07-11 | National Semiconductor Corporation | Super-PTAT current source |
| DE102004002007B4 (de) * | 2004-01-14 | 2012-08-02 | Infineon Technologies Ag | Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation |
| US7030793B2 (en) * | 2004-02-18 | 2006-04-18 | Standard Microsystems Corporation | Accurate testing of temperature measurement unit |
| KR100517517B1 (ko) * | 2004-02-20 | 2005-09-28 | 삼성전자주식회사 | 중간 시점 영상 합성 방법 및 그를 적용한 3ｄ 디스플레이장치 |
| CA2513956A1 (en) * | 2004-07-27 | 2006-01-27 | Sachdev Manjo | Adjustable and programmable temperature coefficient - proportional to absolute temperature (aptc-ptat) circuit |
| TWI244270B (en) * | 2005-01-17 | 2005-11-21 | Novatek Microelectronics Corp | Digital-to-analog converter |
| US7250806B2 (en) * | 2005-03-02 | 2007-07-31 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Apparatus and method for generating an output signal that tracks the temperature coefficient of a light source |
| CN101501996B (zh) * | 2006-08-07 | 2011-09-07 | 松下电器产业株式会社 | 多通道电流相加型dac |
| US7675450B1 (en) * | 2007-06-13 | 2010-03-09 | Aquantia Corporation | Digital-to-analog converter (DAC) for high frequency and high resolution environments |
| US7791401B1 (en) * | 2008-02-08 | 2010-09-07 | National Semiconductor Corporation | Adjustment of op amp offset voltage temperature coefficient |
| CN102064765B (zh) * | 2010-12-24 | 2012-08-22 | 烽火通信科技股份有限公司 | 应用于激光驱动器的温度补偿电路 |
| US8536932B2 (en) * | 2011-07-12 | 2013-09-17 | Intel IP Corporation | Temperature compensation circuit |
| US8489044B2 (en) | 2011-08-11 | 2013-07-16 | Fujitsu Semiconductor Limited | System and method for reducing or eliminating temperature dependence of a coherent receiver in a wireless communication device |
| CN103529896B (zh) * | 2012-07-02 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 参考电流源及参考电流产生电路 |
| CN103532546B (zh) * | 2012-07-02 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 振荡器 |
| US9237625B1 (en) * | 2012-12-18 | 2016-01-12 | Universal Lighting Technologies, Inc. | Driver circuit with a common interface for negative temperature coefficient resistor and bi-metallic strip temperature sensing |
| US9331707B1 (en) * | 2015-07-28 | 2016-05-03 | Ixys Corporation | Programmable temperature compensated voltage generator |
| US9876329B2 (en) * | 2015-08-03 | 2018-01-23 | Technische Universiteit Eindhoven | One plus one redundant optical interconnects with automated recovery from light source failure |
| TWI751335B (zh) * | 2017-06-01 | 2022-01-01 | 日商艾普凌科有限公司 | 參考電壓電路以及半導體裝置 |
| JP7075172B2 (ja) * | 2017-06-01 | 2022-05-25 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
| US10290330B1 (en) | 2017-12-05 | 2019-05-14 | Xilinx, Inc. | Programmable temperature coefficient analog second-order curvature compensated voltage reference |
| JP7281464B2 (ja) * | 2017-12-05 | 2023-05-25 | ザイリンクス インコーポレイテッド | プログラマブル温度係数アナログ二次曲率補償電圧基準、および電圧基準回路のトリミング手法 |
| FR3076127B1 (fr) * | 2017-12-22 | 2020-01-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Pvt detection circuit |
| CN110543201A (zh) * | 2018-05-28 | 2019-12-06 | 深圳指芯智能科技有限公司 | 电流源控制电路和电流源 |
| US11949297B2 (en) | 2019-03-08 | 2024-04-02 | Covidien Lp | Methods for analog temperature compensation of bias and offsets of a differential sensor |
| US11112315B1 (en) * | 2020-06-09 | 2021-09-07 | Qualcomm Incorporated | Blending temperature-dependent currents to generate bias current with temperature dependent profile |
| CN112099563B (zh) * | 2020-11-17 | 2021-04-09 | 四川科道芯国智能技术股份有限公司 | 用于nfc芯片的低功耗cmos电流源电路 |
| CN113885643B (zh) * | 2021-10-28 | 2022-10-11 | 中国电子科技集团公司第二十四研究所 | 一种针对基准电压的修调电路及修调方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2525346B2 (ja) | 1983-10-27 | 1996-08-21 | 富士通株式会社 | 定電流源回路を有する差動増幅回路 |
| US4819241A (en) | 1985-08-16 | 1989-04-04 | Kabushiki Kaisha Toshiba | Laser diode driving circuit |
| US4899152A (en) | 1986-12-23 | 1990-02-06 | Analog Devices, Inc. | Method and apparatus for temperature compensating a digital to analog converter |
| US4958155A (en) | 1989-01-31 | 1990-09-18 | Zdzislaw Gulczynski | Ultra fast digital-to-analog converter with independent bit current source calibration |
| EP0448328B1 (en) | 1990-03-20 | 1995-12-06 | Fujitsu Limited | Digital-to-analog converter having a circuit for compensating for variation in output dependent on temperature change |
| US5019769A (en) | 1990-09-14 | 1991-05-28 | Finisar Corporation | Semiconductor laser diode controller and laser diode biasing control method |
| US5125112A (en) | 1990-09-17 | 1992-06-23 | Motorola, Inc. | Temperature compensated current source |
| US5198701A (en) * | 1990-12-24 | 1993-03-30 | Davies Robert B | Current source with adjustable temperature variation |
| US5283631A (en) | 1991-11-01 | 1994-02-01 | Hewlett-Packard Co. | Programmable capacitance delay element having inverters controlled by adjustable voltage to offset temperature and voltage supply variations |
| JP3322685B2 (ja) * | 1992-03-02 | 2002-09-09 | 日本テキサス・インスツルメンツ株式会社 | 定電圧回路および定電流回路 |
| US5812582A (en) | 1995-10-03 | 1998-09-22 | Methode Electronics, Inc. | Vertical cavity surface emitting laser feedback system and method |
| US5629612A (en) * | 1996-03-12 | 1997-05-13 | Maxim Integrated Products, Inc. | Methods and apparatus for improving temperature drift of references |
| US5910751A (en) | 1997-02-14 | 1999-06-08 | International Business Machines Corporation | Circuit arrangement and method with temperature dependent signal swing |
| JPH10290144A (ja) | 1997-04-16 | 1998-10-27 | Matsushita Electron Corp | 半導体装置 |
| GB9716838D0 (en) | 1997-08-08 | 1997-10-15 | Philips Electronics Nv | Temperature sensing circuits |
| US6181191B1 (en) | 1999-09-01 | 2001-01-30 | International Business Machines Corporation | Dual current source circuit with temperature coefficients of equal and opposite magnitude |
-
1998
- 1998-12-22 US US09/218,340 patent/US6265857B1/en not_active Expired - Lifetime
-
1999
- 1999-12-22 JP JP36382299A patent/JP3549094B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040084176A (ko) * | 2003-03-27 | 2004-10-06 | 엘지전자 주식회사 | 전류 기준회로 |
| JP2007514988A (ja) * | 2003-10-07 | 2007-06-07 | アナログ・デバイシス・インコーポレーテッド | 半導体プロセスおよび半導体回路における温度ドリフトを補償するための方法ならびに装置 |
| JP2006146906A (ja) * | 2004-11-15 | 2006-06-08 | Samsung Electronics Co Ltd | 抵抗素子のないバイアス電流発生回路 |
| JP4491405B2 (ja) * | 2004-11-15 | 2010-06-30 | 三星電子株式会社 | 抵抗素子のないバイアス電流発生回路 |
| JP2008523465A (ja) * | 2004-12-07 | 2008-07-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 温度補償された出力電圧を供給する基準電圧発生器 |
| JP2007300429A (ja) * | 2006-04-28 | 2007-11-15 | Omron Corp | 発光素子回路、光伝送システム、光伝送モジュール、電子機器 |
| CN111064453A (zh) * | 2019-12-13 | 2020-04-24 | 南京中感微电子有限公司 | 电压比较器 |
| CN111064453B (zh) * | 2019-12-13 | 2023-07-04 | 南京中感微电子有限公司 | 电压比较器 |
| CN112162584A (zh) * | 2020-08-31 | 2021-01-01 | 江苏东海半导体科技有限公司 | 一种电流值可调可补偿的电流偏置电路 |
| CN112162584B (zh) * | 2020-08-31 | 2022-05-20 | 江苏东海半导体科技有限公司 | 一种电流值可调可补偿的电流偏置电路 |
| CN114812846A (zh) * | 2022-04-13 | 2022-07-29 | 湖南四灵电子科技有限公司 | 一种兼容正负温度系数传感器的温度采样电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3549094B2 (ja) | 2004-08-04 |
| US6265857B1 (en) | 2001-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3549094B2 (ja) | 可変温度補償付き定電流源回路 | |
| US5506541A (en) | Bias voltage distribution system | |
| US6507304B1 (en) | Current steering segmented DAC system | |
| US5017919A (en) | Digital-to-analog converter with bit weight segmented arrays | |
| US6181191B1 (en) | Dual current source circuit with temperature coefficients of equal and opposite magnitude | |
| US8063808B2 (en) | Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| JPS6238894B2 (ja) | ||
| US8248325B2 (en) | Drive circuit | |
| US8531491B2 (en) | Control circuit for an organic light emitting diode panel | |
| EP0255172B1 (en) | Switching circuit with hysteresis | |
| EP0252321B1 (en) | Digital-to-analog converter with gain compensation | |
| US9385742B1 (en) | Wideband multi-mode current switch for digital to analog converter | |
| US20110050470A1 (en) | Digital-to-analog converter | |
| US9419636B1 (en) | Clocked current-steering circuit for a digital-to-analog converter | |
| US6608577B2 (en) | Digital/analog converter including MOS transistor type current switches | |
| CN109062307B (zh) | 多比特数字控制的精确电流源电路 | |
| US4644325A (en) | Low voltage, single power supply operated digital analog converter | |
| US11251806B2 (en) | Binary weighted current source and digital-to-analog converter | |
| US10511321B2 (en) | Digital-to-analog converter and method for digital-to-analog conversion | |
| US6922162B2 (en) | Current source blocks in monotonic precise current DAC | |
| JPH11239059A (ja) | ディジタル・アナログ変換器 | |
| EP3297168A1 (en) | Digital-to-analog converter circuit | |
| US11212893B2 (en) | LED driver circuit and method | |
| US20240120930A1 (en) | Apparatus comprising a comparator device, and operating method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040302 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040405 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20040405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |