JP2000194647A - デ―タ転送装置 - Google Patents
デ―タ転送装置Info
- Publication number
- JP2000194647A JP2000194647A JP10372810A JP37281098A JP2000194647A JP 2000194647 A JP2000194647 A JP 2000194647A JP 10372810 A JP10372810 A JP 10372810A JP 37281098 A JP37281098 A JP 37281098A JP 2000194647 A JP2000194647 A JP 2000194647A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer device
- bus
- register
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Abstract
(57)【要約】
【課題】データ転送に伴うＣＰＵの負荷を軽減する。
【解決手段】データ転送装置が、転送元からのデータを
転送先へ送るためのデータバスのデータを一時的に保持
し、かつ保持したデータをデータバスに出力するラッチ
(７)と、あらかじめデータを格納することができるレジ
スタ（９）と、レジスタとラッチとを用いて所定の演算
を行う演算器（８）と、を具備する。 【効果】演算器により簡単な演算を行うので、ＣＰＵの
負荷が軽減される。
転送先へ送るためのデータバスのデータを一時的に保持
し、かつ保持したデータをデータバスに出力するラッチ
(７)と、あらかじめデータを格納することができるレジ
スタ（９）と、レジスタとラッチとを用いて所定の演算
を行う演算器（８）と、を具備する。 【効果】演算器により簡単な演算を行うので、ＣＰＵの
負荷が軽減される。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータ（以下、マイコンという）等の半導体集積回路に内
蔵され、半導体集積回路のデータ転送を行うデータ転送
装置に関するものである。
ータ（以下、マイコンという）等の半導体集積回路に内
蔵され、半導体集積回路のデータ転送を行うデータ転送
装置に関するものである。
【０００２】
【従来の技術】従来のデータ転送装置を内蔵したマイコ
ンにおいては、データ転送装置，中央演算装置（Centra
l Processing Unit 以下、ＣＰＵという），読み出し専
用メモリ（Read Only Memory以下、ＲＯＭという），読
み書き可能なメモリ（RandomAccess Memory以下、ＲＡ
Ｍという）がそれぞれバスに接続され相互にデータのや
りとりをする。
ンにおいては、データ転送装置，中央演算装置（Centra
l Processing Unit 以下、ＣＰＵという），読み出し専
用メモリ（Read Only Memory以下、ＲＯＭという），読
み書き可能なメモリ（RandomAccess Memory以下、ＲＡ
Ｍという）がそれぞれバスに接続され相互にデータのや
りとりをする。
【０００３】ＲＯＭからＲＡＭへデータ転送する時には
データ転送装置を起動するとともに、ＣＰＵを停止す
る。次にデータ転送装置はＲＯＭのデータをバスから取
り込んで、取り込んだデータをＲＡＭへ転送するデータ
としてバスへ出力する。
データ転送装置を起動するとともに、ＣＰＵを停止す
る。次にデータ転送装置はＲＯＭのデータをバスから取
り込んで、取り込んだデータをＲＡＭへ転送するデータ
としてバスへ出力する。
【０００４】通常ＲＡＭ→ＲＡＭ，ＲＯＭ→ＲＡＭ等の
データ転送はＣＰＵを使用することもできるが、この場
合、ＣＰＵはＲＯＭを読む命令を読み込み、ＲＯＭデー
タをＣＰＵ内に取り込む、そしてＲＡＭに書く命令を読
み、ＣＰＵ内のデータをRAMに転送するという動作をす
るので、大量のデータを転送するには時間がかかる。そ
の間、他の制御や計算ができない。場合によっては、よ
り高速なＣＰＵが必要になるが、これはアプリケーショ
ンコストアップ，消費電力アップにつながる。ところ
が、上記に示したデータ転送装置はＣＰＵに比べ論理規
模が約１／３と小さく、論理が簡単で命令リードをする
必要がなく、直接データをリード，ライトできるので、
大量のデータを転送する場合、ＣＰＵに比べ高速かつ、
低消費電力でデータ転送を実現できる。
データ転送はＣＰＵを使用することもできるが、この場
合、ＣＰＵはＲＯＭを読む命令を読み込み、ＲＯＭデー
タをＣＰＵ内に取り込む、そしてＲＡＭに書く命令を読
み、ＣＰＵ内のデータをRAMに転送するという動作をす
るので、大量のデータを転送するには時間がかかる。そ
の間、他の制御や計算ができない。場合によっては、よ
り高速なＣＰＵが必要になるが、これはアプリケーショ
ンコストアップ，消費電力アップにつながる。ところ
が、上記に示したデータ転送装置はＣＰＵに比べ論理規
模が約１／３と小さく、論理が簡単で命令リードをする
必要がなく、直接データをリード，ライトできるので、
大量のデータを転送する場合、ＣＰＵに比べ高速かつ、
低消費電力でデータ転送を実現できる。
【０００５】なお従来技術の具体例としては、特開平6
−98155号公報に記載の技術が有る。
−98155号公報に記載の技術が有る。
【０００６】
【発明が解決しようとする課題】データ転送装置は、デ
ータバスからのデータがラッチを通ってデータバスへ戻
るという簡単な論理のため高速転送を実現してきた。し
かし、データを転送し、かつデータの重要性を判断する
必要があるとき、その判断をＣＰＵが行っている。ＣＰ
Ｕを起動することにより消費電力は増大する。また、大
量のデータの場合、データ転送装置とＣＰＵとの遷移が
多くなり、速度が低下するため、高性能なＣＰＵが必要
になり、アプリケーションのコストアップという問題が
ある。
ータバスからのデータがラッチを通ってデータバスへ戻
るという簡単な論理のため高速転送を実現してきた。し
かし、データを転送し、かつデータの重要性を判断する
必要があるとき、その判断をＣＰＵが行っている。ＣＰ
Ｕを起動することにより消費電力は増大する。また、大
量のデータの場合、データ転送装置とＣＰＵとの遷移が
多くなり、速度が低下するため、高性能なＣＰＵが必要
になり、アプリケーションのコストアップという問題が
ある。
【０００７】
【課題を解決するための手段】データ転送の度にＣＰＵ
を起動することによる消費電力増大を避け、データ転送
装置−ＣＰＵ間の遷移多発による速度低下を避けるた
め、データ転送装置内にあらかじめ設定したデータと転
送するデータと間で比較や簡単な演算が行える演算器を
内蔵する。データ転送装置の高速性を損なうことがない
ように、この演算器は比較器のようなゲート段数数段程
度の簡単な論理とする。
を起動することによる消費電力増大を避け、データ転送
装置−ＣＰＵ間の遷移多発による速度低下を避けるた
め、データ転送装置内にあらかじめ設定したデータと転
送するデータと間で比較や簡単な演算が行える演算器を
内蔵する。データ転送装置の高速性を損なうことがない
ように、この演算器は比較器のようなゲート段数数段程
度の簡単な論理とする。
【０００８】上記のような本発明によるデータ転送装置
の構成は、転送元からのデータを転送先へ送るためのデ
ータバスのデータを一時的に保持し、かつ保持した前記
データを前記データバスに出力するラッチと、あらかじ
めデータを格納することができるレジスタと、前記レジ
スタと前記ラッチとを用いて所定の演算を行う演算器
と、を具備するものである。
の構成は、転送元からのデータを転送先へ送るためのデ
ータバスのデータを一時的に保持し、かつ保持した前記
データを前記データバスに出力するラッチと、あらかじ
めデータを格納することができるレジスタと、前記レジ
スタと前記ラッチとを用いて所定の演算を行う演算器
と、を具備するものである。
【０００９】上記構成の本発明によるデータ転送装置
は、中央演算装置とメモリとデータ転送装置とがデータ
バスに接続されるマイクロコンピュータ，中央演算装置
及びデータ転送装置を内蔵する複数の情報機器が互いに
接続されるネットワーク，第１のバス及び第２のバスに
接続されるメモリと第１のバスに接続される中央演算装
置と第２のバスに接続されるデータ転送装置とを備えか
つメモリがデータ転送装置のアドレス情報を格納するシ
ステムに応用するのに好適である。これらの各応用にお
いて、本発明によれば、データ転送の高速性を保持しな
がら、中央演算装置の負荷を軽減することができる。
は、中央演算装置とメモリとデータ転送装置とがデータ
バスに接続されるマイクロコンピュータ，中央演算装置
及びデータ転送装置を内蔵する複数の情報機器が互いに
接続されるネットワーク，第１のバス及び第２のバスに
接続されるメモリと第１のバスに接続される中央演算装
置と第２のバスに接続されるデータ転送装置とを備えか
つメモリがデータ転送装置のアドレス情報を格納するシ
ステムに応用するのに好適である。これらの各応用にお
いて、本発明によれば、データ転送の高速性を保持しな
がら、中央演算装置の負荷を軽減することができる。
【００１０】
【発明の実施の形態】図１は本発明の実施例であるデー
タ転送装置の構成図である。１は転送データの転送元ア
ドレスを設定するソースアドレスレジスタである。２は
ソースアドレスレジスタをインクリメントもしくはデク
リメントする演算器である。３は転送データの転送先ア
ドレスを設定するデスティネーションレジスタである。
４はデータアドレスレジスタをインクリメントもしくは
デクリメントする演算器である。５はデータ転送の転送
回数を設定する転送カウントレジスタである。６は転送
カウントレジスタをデクリメントする演算器である。７
はデータバスからの転送データを取り込み、データバス
に出力するラッチである。８は転送データの比較や簡単
な演算を行う比較器もしくは演算器である。９は８の演
算器に接続されていて、転送データとの演算等に使われ
るレジスタである。１０は、アドレスレジスタとデステ
ィネーションレジスタの計算方法の情報，転送するデー
タのサイズの情報，１回の起動要求に対し複数のデータ
転送を連続して行うチェイン転送等の転送方法の情報，
データ転送終了後ＣＰＵへの割り込みを禁止または許可
の情報を設定するモードレジスタである。１１は、１０
のモードレジスタの設定にしたがって２，４，６，７の
演算器を制御するほか、データ転送装置の起動／停止，
データ転送終了後にＣＰＵへの割り込みなどを行うデー
タ転送装置のコントローラである。
タ転送装置の構成図である。１は転送データの転送元ア
ドレスを設定するソースアドレスレジスタである。２は
ソースアドレスレジスタをインクリメントもしくはデク
リメントする演算器である。３は転送データの転送先ア
ドレスを設定するデスティネーションレジスタである。
４はデータアドレスレジスタをインクリメントもしくは
デクリメントする演算器である。５はデータ転送の転送
回数を設定する転送カウントレジスタである。６は転送
カウントレジスタをデクリメントする演算器である。７
はデータバスからの転送データを取り込み、データバス
に出力するラッチである。８は転送データの比較や簡単
な演算を行う比較器もしくは演算器である。９は８の演
算器に接続されていて、転送データとの演算等に使われ
るレジスタである。１０は、アドレスレジスタとデステ
ィネーションレジスタの計算方法の情報，転送するデー
タのサイズの情報，１回の起動要求に対し複数のデータ
転送を連続して行うチェイン転送等の転送方法の情報，
データ転送終了後ＣＰＵへの割り込みを禁止または許可
の情報を設定するモードレジスタである。１１は、１０
のモードレジスタの設定にしたがって２，４，６，７の
演算器を制御するほか、データ転送装置の起動／停止，
データ転送終了後にＣＰＵへの割り込みなどを行うデー
タ転送装置のコントローラである。
【００１１】データ転送装置は、以下のようなシーケン
スになる。
スになる。
【００１２】Ｉ．１，３，５，９の各レジスタの設定 II. データ転送装置起動，ＣＰＵ停止 III.１のソースアドレスレジスタの内容をアドレスバス
へ出力 IV. データバスのデータを７のラッチに取り込むと同時
に、そのデータとレジスタ９に予め格納されているデー
タとを内蔵の比較器８で比較する Ｖ．３のデスティネーションレジスタの内容をアドレス
バスへ出力 VI. ７のラッチのデータをデータバスへ出力 VII.５の転送カウントレジスタをデクリメントする VIII. IVでの比較結果によっては、データ転送を中止
し、ＣＰＵへ割り込み発生 IX. チェイン転送ならIII へ Ｘ．５の転送カウントレジスタが０でないならIII へ XI. ＣＰＵへ割り込み発生、もしくはデータ転送装置を
終了する なお、IIIとIVとＶ，VIとVIIとVIIIとIXとＸは同時に実
行される。
へ出力 IV. データバスのデータを７のラッチに取り込むと同時
に、そのデータとレジスタ９に予め格納されているデー
タとを内蔵の比較器８で比較する Ｖ．３のデスティネーションレジスタの内容をアドレス
バスへ出力 VI. ７のラッチのデータをデータバスへ出力 VII.５の転送カウントレジスタをデクリメントする VIII. IVでの比較結果によっては、データ転送を中止
し、ＣＰＵへ割り込み発生 IX. チェイン転送ならIII へ Ｘ．５の転送カウントレジスタが０でないならIII へ XI. ＣＰＵへ割り込み発生、もしくはデータ転送装置を
終了する なお、IIIとIVとＶ，VIとVIIとVIIIとIXとＸは同時に実
行される。
【００１３】図２は、温度制御が可能な、本発明による
マイコンの実施例である。３１は図１に示したデータ転
送装置、３２はＣＰＵ、３３はＲＯＭ、３４はＲＡＭ、
３５はＡ／Ｄ変換器である。データ転送装置３１，ＣＰ
Ｕ３２，ＲＯＭ３３，RAM34,Ａ／Ｄ変換器３５は、それ
ぞれデータバス及びアドレスバスに接続され、各バスか
らのデータを取り込んだり、各バスへデータを出力した
りする。Ａ／Ｄ変換器３５は、マイコンの外部に在る温
度センサ３６に接続され、温度センサから入力する温度
検出信号をデジタルデータに変換してから、各バスへデ
ータを出力する。
マイコンの実施例である。３１は図１に示したデータ転
送装置、３２はＣＰＵ、３３はＲＯＭ、３４はＲＡＭ、
３５はＡ／Ｄ変換器である。データ転送装置３１，ＣＰ
Ｕ３２，ＲＯＭ３３，RAM34,Ａ／Ｄ変換器３５は、それ
ぞれデータバス及びアドレスバスに接続され、各バスか
らのデータを取り込んだり、各バスへデータを出力した
りする。Ａ／Ｄ変換器３５は、マイコンの外部に在る温
度センサ３６に接続され、温度センサから入力する温度
検出信号をデジタルデータに変換してから、各バスへデ
ータを出力する。
【００１４】図３に図２のマイコンの制御の流れを示
す。あらかじめ、データ転送装置内の９のレジスタに被
比較対象であるデータ１００℃を設定して、１，３，５
のレジスタも設定する。データ転送装置を起動し
て、温度センサ３６からＡ／Ｄ変換器３５を経た温度デ
ータをＲＡＭへ逐次転送する。転送中にデータ転送
装置内の８の比較器（以後、特に指定がなければ比較
器，演算器は８をさす）が９のレジスタと転送データを
比較することによって、温度が１００℃か否かを判断
するため、論理規模が大きいＣＰＵを起動する必要はな
い。ＣＰＵは温度制御を行うだけとなる。温度制御を
行わない間はＣＰＵを休ませることで低消費電力化が実
現できる。また、その間にＣＰＵは別の制御や計算がで
きる。さらに、温度１００℃であることが少なければ、
データ転送装置とＣＰＵ間の制御の遷移回数が少なくな
り、結果的に高速なデータ転送が実現できる。
す。あらかじめ、データ転送装置内の９のレジスタに被
比較対象であるデータ１００℃を設定して、１，３，５
のレジスタも設定する。データ転送装置を起動し
て、温度センサ３６からＡ／Ｄ変換器３５を経た温度デ
ータをＲＡＭへ逐次転送する。転送中にデータ転送
装置内の８の比較器（以後、特に指定がなければ比較
器，演算器は８をさす）が９のレジスタと転送データを
比較することによって、温度が１００℃か否かを判断
するため、論理規模が大きいＣＰＵを起動する必要はな
い。ＣＰＵは温度制御を行うだけとなる。温度制御を
行わない間はＣＰＵを休ませることで低消費電力化が実
現できる。また、その間にＣＰＵは別の制御や計算がで
きる。さらに、温度１００℃であることが少なければ、
データ転送装置とＣＰＵ間の制御の遷移回数が少なくな
り、結果的に高速なデータ転送が実現できる。
【００１５】図４は本発明によるデータ転送装置とＣＰ
Ｕとを内蔵する複数の情報機器が接続されるネットワー
クを示した概略図である。ネットワーク上の大量のデー
タの中から、自身宛のデータか否かを、論理規模が大き
く消費電力の大きなＣＰＵではなく、データ転送装置に
内蔵した比較器で判断する。自身宛のデータと判断した
ならば、そのままデータ転送装置でデータ転送を行え
る。このため、データ転送が終了してＣＰＵへの割り込
みが発生するまで、ＣＰＵを停止でき、低消費電力化が
実現できる。
Ｕとを内蔵する複数の情報機器が接続されるネットワー
クを示した概略図である。ネットワーク上の大量のデー
タの中から、自身宛のデータか否かを、論理規模が大き
く消費電力の大きなＣＰＵではなく、データ転送装置に
内蔵した比較器で判断する。自身宛のデータと判断した
ならば、そのままデータ転送装置でデータ転送を行え
る。このため、データ転送が終了してＣＰＵへの割り込
みが発生するまで、ＣＰＵを停止でき、低消費電力化が
実現できる。
【００１６】図５は、本発明によるデータ転送装置で扱
う可変長データ構造の一例の概要図である。本発明によ
るデータ転送装置を内蔵したマイコンを携帯機器に用い
ることを考えると、携帯機器にはコンパクトで低消費電
力であることが求められている。機器をコンパクトにす
るために、メモリの節約の観点から、メモリのデータ構
造に可変長データを取り入れることも考えられる。その
際、各データの区切りとなるビットの検出が必要となっ
てくるが、このビット検出は、単純比較そのものであ
る。このビット検出を、論理規模の大きなＣＰＵでな
く、データ転送装置内蔵の８の演算器で行うことによ
り、低消費電力化が実現できる。
う可変長データ構造の一例の概要図である。本発明によ
るデータ転送装置を内蔵したマイコンを携帯機器に用い
ることを考えると、携帯機器にはコンパクトで低消費電
力であることが求められている。機器をコンパクトにす
るために、メモリの節約の観点から、メモリのデータ構
造に可変長データを取り入れることも考えられる。その
際、各データの区切りとなるビットの検出が必要となっ
てくるが、このビット検出は、単純比較そのものであ
る。このビット検出を、論理規模の大きなＣＰＵでな
く、データ転送装置内蔵の８の演算器で行うことによ
り、低消費電力化が実現できる。
【００１７】図６は本発明の一実施例であり、転送デー
タの誤り訂正（パリティチェック）に応用した場合の概
略図である。本発明によるデータ転送装置を内蔵するマ
イコンを搭載した機器と他の機器とのデータ通信（転
送）を行う際、通信中の何かの理由でデータの一部分が
真のデータと異なったものとなってしまった場合に備え
て、通信中に異なってしまったデータ自身から真のデー
タに復元できるように、データを誤り訂正符号化してデ
ータ通信を行う場合である。本発明によるデータ転送装
置の内蔵演算器を用いて、受信したデータの誤り訂正演
算を行うことができる。また、データの発信を行う際に
は、データを誤り訂正符合化する演算を内蔵演算器で行
うことができる。データの発信／受信の際のデータのエ
ンコード／デコードをデータ転送装置が行うので、その
度にＣＰＵを起動する必要がない。よって、前述のよう
に低消費電力化が実現できる。
タの誤り訂正（パリティチェック）に応用した場合の概
略図である。本発明によるデータ転送装置を内蔵するマ
イコンを搭載した機器と他の機器とのデータ通信（転
送）を行う際、通信中の何かの理由でデータの一部分が
真のデータと異なったものとなってしまった場合に備え
て、通信中に異なってしまったデータ自身から真のデー
タに復元できるように、データを誤り訂正符号化してデ
ータ通信を行う場合である。本発明によるデータ転送装
置の内蔵演算器を用いて、受信したデータの誤り訂正演
算を行うことができる。また、データの発信を行う際に
は、データを誤り訂正符合化する演算を内蔵演算器で行
うことができる。データの発信／受信の際のデータのエ
ンコード／デコードをデータ転送装置が行うので、その
度にＣＰＵを起動する必要がない。よって、前述のよう
に低消費電力化が実現できる。
【００１８】図７は、本発明の一実施例で、温度制御に
関して、プラントなどの温度データに高い信頼性を要す
ときの制御の流れ図である。温度センサが正常に動作し
ない可能性があり、これを想定して複数のセンサを使っ
てデータの多数決のような統括的比較演算処理を行う。
レジスタ情報をメモリ上に格納することで、複数チャン
ネル分のレジスタ情報が設定可能となり、一回の起動で
複数チャンネルでのデータ転送が可能になる。ある時刻
の温度データを、前述（図３のとき）のように各チャン
ネルのデータの転送と異常判断を行い、真の場合、９の
レジスタでインクリメントする、全チャンネル分のデー
タの転送と異常判断が終了した後、結果をレジスタ９よ
り読み出して、値が過半数か否かの多数決処理をデータ
転送装置で行うことができる。また、少数意見となった
センサを特定できるようにしておくと、そのセンサは正
常動作している可能性が低く、センサの修理などの対処
がしやすくなり、制御システムのメンテナンスの面で利
点をうる。また、複数のセンサに対して、複数のマイコ
ンを用いずに、一つのマイコンで多数決まで処理できる
のでアプリケーションコストの削減につながる。プラン
トなど大規模な制御システムについて、一般に不具合と
部品数は、部品そのものという面でも、製造工程数とい
う面でも相関関係があり、不具合要因を減らすという面
からも、制御システムの信頼性向上につながる。
関して、プラントなどの温度データに高い信頼性を要す
ときの制御の流れ図である。温度センサが正常に動作し
ない可能性があり、これを想定して複数のセンサを使っ
てデータの多数決のような統括的比較演算処理を行う。
レジスタ情報をメモリ上に格納することで、複数チャン
ネル分のレジスタ情報が設定可能となり、一回の起動で
複数チャンネルでのデータ転送が可能になる。ある時刻
の温度データを、前述（図３のとき）のように各チャン
ネルのデータの転送と異常判断を行い、真の場合、９の
レジスタでインクリメントする、全チャンネル分のデー
タの転送と異常判断が終了した後、結果をレジスタ９よ
り読み出して、値が過半数か否かの多数決処理をデータ
転送装置で行うことができる。また、少数意見となった
センサを特定できるようにしておくと、そのセンサは正
常動作している可能性が低く、センサの修理などの対処
がしやすくなり、制御システムのメンテナンスの面で利
点をうる。また、複数のセンサに対して、複数のマイコ
ンを用いずに、一つのマイコンで多数決まで処理できる
のでアプリケーションコストの削減につながる。プラン
トなど大規模な制御システムについて、一般に不具合と
部品数は、部品そのものという面でも、製造工程数とい
う面でも相関関係があり、不具合要因を減らすという面
からも、制御システムの信頼性向上につながる。
【００１９】図８は本発明の一実施例であり、データの
内容によって、ＣＰＵへの割り込み優先順位を決める具
体例である。温度制御をより高等にしてみる。温度が１
００℃を超えて、異常処理を行っているのにもかかわら
ず、さらに１２０℃を超えてしまった場合には、非常手
段として、その制御システムを止める場合、システム停
止は最優先の割り込みで実施できる。
内容によって、ＣＰＵへの割り込み優先順位を決める具
体例である。温度制御をより高等にしてみる。温度が１
００℃を超えて、異常処理を行っているのにもかかわら
ず、さらに１２０℃を超えてしまった場合には、非常手
段として、その制御システムを止める場合、システム停
止は最優先の割り込みで実施できる。
【００２０】図９は本発明の一実施例であるデータ転送
装置とＣＰＵを同時に使用するシステムの具体例であ
る。ＲＡＭに２つの独立したバスをもち、一方がＣＰＵ
に接続されていて、他方がデータ転送装置に接続されて
いて、データ転送装置のレジスタ情報をメモリに格納し
ているシステムを考える。このシステムの具体例とし
て、前述（図４のとき）のデジタル情報家電を考える。
自身宛のデータを待っている間も、家電品は動いている
ことがありうる。ステレオで音楽を録音し、聴きなが
ら、記録媒体に入力する曲目編集をパソコンで行うと
き、ステレオ内のデータ転送装置は、パソコンからの編
集データを待ち、受信と同時にデータ転送する。その間
もステレオは、ＣＰＵの指令の元で、内部のモータ，増
幅器等の機器を動かして、音を出している。このシステ
ムは、メモリがデータ転送装置とＣＰＵの独立した二つ
のバスをもっている。そのため、データ転送装置とＣＰ
Ｕを独立に動作することが可能となり、高いパフォーマ
ンスを得られる。
装置とＣＰＵを同時に使用するシステムの具体例であ
る。ＲＡＭに２つの独立したバスをもち、一方がＣＰＵ
に接続されていて、他方がデータ転送装置に接続されて
いて、データ転送装置のレジスタ情報をメモリに格納し
ているシステムを考える。このシステムの具体例とし
て、前述（図４のとき）のデジタル情報家電を考える。
自身宛のデータを待っている間も、家電品は動いている
ことがありうる。ステレオで音楽を録音し、聴きなが
ら、記録媒体に入力する曲目編集をパソコンで行うと
き、ステレオ内のデータ転送装置は、パソコンからの編
集データを待ち、受信と同時にデータ転送する。その間
もステレオは、ＣＰＵの指令の元で、内部のモータ，増
幅器等の機器を動かして、音を出している。このシステ
ムは、メモリがデータ転送装置とＣＰＵの独立した二つ
のバスをもっている。そのため、データ転送装置とＣＰ
Ｕを独立に動作することが可能となり、高いパフォーマ
ンスを得られる。
【００２１】また、このシステムを、前述した温度制御
でデータの割り込み優先順位を決める例と併用する。温
度データが１００℃から１２０℃の間では、ＣＰＵとデ
ータ転送装置が独立に動作可能となり、ＣＰＵが異常処
理している間も、データ転送装置はリアルタイムで温度
データのデータ転送ができる。
でデータの割り込み優先順位を決める例と併用する。温
度データが１００℃から１２０℃の間では、ＣＰＵとデ
ータ転送装置が独立に動作可能となり、ＣＰＵが異常処
理している間も、データ転送装置はリアルタイムで温度
データのデータ転送ができる。
【００２２】
【発明の効果】本発明によって、データ転送装置でデー
タ転送するだけで、そのデータに対して簡単な比較演算
を行うことが可能となる。そのため従来のように、簡単
な作業のためにＣＰＵを用いる必要がなくなる。本発明
のデータ転送装置を内蔵したマイコンを、携帯機器，小
規模のネットワーク機器，データ転送を要する機器など
に用いれば、データ転送装置の高速性を維持しつつ、デ
ータ転送にともなうCPUの負荷を低減できる。よって、
低消費電力化の実現、もしくは、ＣＰＵが別の仕事を行
うことにより高いパフォーマンスが得られる。
タ転送するだけで、そのデータに対して簡単な比較演算
を行うことが可能となる。そのため従来のように、簡単
な作業のためにＣＰＵを用いる必要がなくなる。本発明
のデータ転送装置を内蔵したマイコンを、携帯機器，小
規模のネットワーク機器，データ転送を要する機器など
に用いれば、データ転送装置の高速性を維持しつつ、デ
ータ転送にともなうCPUの負荷を低減できる。よって、
低消費電力化の実現、もしくは、ＣＰＵが別の仕事を行
うことにより高いパフォーマンスが得られる。
【図１】本発明の実施例を示すデータ転送装置の構成
図。
図。
【図２】図１のデータ転送装置を内蔵したマイコンの例
【図３】本発明の一実施例での温度制御の流れ図。
【図４】本発明の一実施例でのデジタル情報家電におけ
るネットワークとマイコンの概略図。
るネットワークとマイコンの概略図。
【図５】本発明の一実施例での可変長データの概要図。
【図６】本発明の一実施例での転送データの誤り訂正の
概略図。
概略図。
【図７】本発明の一実施例での複数センサの温度の多数
決制御の流れ図。
決制御の流れ図。
【図８】本発明の一実施例での温度データによる割り込
み優先制御の流れ図。
み優先制御の流れ図。
【図９】本発明の一実施例での音楽録音と曲目編集の同
時作業の概念図。
時作業の概念図。
１…ソースアドレスレジスタ、２，４，６，８，２２，
２４，２６…演算器、３，２３…デスティネーションア
ドレスレジスタ、５，２５…転送カウンタ、７，２７…
ラッチ、９…レジスタ、１０，２８…モードレジスタ、
１１，２９…コントローラ、２１…ソースアドレスレジ
スタ。
２４，２６…演算器、３，２３…デスティネーションア
ドレスレジスタ、５，２５…転送カウンタ、７，２７…
ラッチ、９…レジスタ、１０，２８…モードレジスタ、
１１，２９…コントローラ、２１…ソースアドレスレジ
スタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎌田 誠司 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 谷口 一哉 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 Ｆターム(参考） 5B014 EB03 GC02 GC05 GD07 GD17 5B062 AA03 AA05 AA08 CC01 DD05 DD06 DD10 EE10 JJ03 5K032 AA03 BA04 BA14 BA15 CB06 CC03 DB23 DB26 5K034 AA07 CC01 CC05 DD01 FF01 FF13 GG05 HH02 HH09 HH13 HH22 HH36 MM01
Claims (8)
- 【請求項１】転送元からのデータを転送先へ送るためデ
ータバスのデータを一時的に保持し、かつ保持した前記
データを前記データバスに出力するラッチと、あらかじ
めデータを格納することができるレジスタと、前記レジ
スタと前記ラッチとを用いて所定の演算を行う演算器
と、を具備することを特徴とするデータ転送装置。 - 【請求項２】請求項１において、前記演算器が前記レジ
スタと前記ラッチとを比較演算する比較器であることを
特徴とするデータ転送装置。 - 【請求項３】請求項１において、前記演算器が転送デー
タの誤り符号訂正機能を持つことを特徴とするデータ転
送装置。 - 【請求項４】請求項１において、メモリに格納されたレ
ジスタ情報に基づいて複数チャンネルのデータ転送を行
い、複数の転送データに対して統括的な比較演算処理を
行うことを特徴とするデータ転送装置。 - 【請求項５】請求項１において、データ転送終了後の割
り込み優先順位を、転送データの内容によって決めるこ
とを特徴とするデータ転送装置。 - 【請求項６】中央演算装置と、メモリと、データ転送装
置と、がデータバスに接続され、 前記データ転送装置が、転送元からのデータを転送先へ
送るためのデータバスのデータを一時的に保持し、かつ
保持した前記データを前記データバスに出力するラッチ
と、あらかじめデータを格納することができるレジスタ
と、前記レジスタと前記ラッチとを用いて所定の演算を
行う演算器と、を具備することを特徴とするマイクロコ
ンピュータ。 - 【請求項７】中央演算装置及びデータ転送装置を内蔵す
る複数の情報機器が互いに接続され、前記データ転送装
置が、転送元からのデータを転送先へ送るためのデータ
バスのデータを一時的に保持し、かつ保持した前記デー
タを前記データバスに出力するラッチと、あらかじめデ
ータを格納することができるレジスタと、前記レジスタ
と前記ラッチとを用いて所定の演算を行う演算器と、を
具備することを特徴とするネットワーク。 - 【請求項８】第１のバス及び第２のバスに接続されるメ
モリと、 前記第１のバスに接続される中央演算装置と、 前記第２のバスに接続されるデータ転送装置と、を備
え、 前記メモリは、前記データ転送装置のアドレス情報を格
納し、 前記データ転送装置が、転送元からのデータを転送先へ
送るためのデータバスのデータを一時的に保持し、かつ
保持した前記データを前記データバスに出力するラッチ
と、あらかじめデータを格納することができるレジスタ
と、前記レジスタと前記ラッチとを用いて所定の演算を
行う演算器と、を具備することを特徴とするシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10372810A JP2000194647A (ja) | 1998-12-28 | 1998-12-28 | デ―タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10372810A JP2000194647A (ja) | 1998-12-28 | 1998-12-28 | デ―タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000194647A true JP2000194647A (ja) | 2000-07-14 |
| JP2000194647A5 JP2000194647A5 (ja) | 2006-03-23 |
Family
ID=18501083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10372810A Pending JP2000194647A (ja) | 1998-12-28 | 1998-12-28 | デ―タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000194647A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9652229B2 (en) | 2013-12-25 | 2017-05-16 | Renesas Electronics Corporation | Semiconductor device |
| US10049063B2 (en) | 2014-01-07 | 2018-08-14 | Renesas Electronics Corporation | Semiconductor apparatus |
| US10102161B2 (en) | 2014-08-18 | 2018-10-16 | Renesas Electronics Corporation | Microcomputer |
| US10223304B2 (en) | 2013-11-07 | 2019-03-05 | Renesas Electronics Corporation | Semiconductor device |
-
1998
- 1998-12-28 JP JP10372810A patent/JP2000194647A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10223304B2 (en) | 2013-11-07 | 2019-03-05 | Renesas Electronics Corporation | Semiconductor device |
| US9652229B2 (en) | 2013-12-25 | 2017-05-16 | Renesas Electronics Corporation | Semiconductor device |
| US9977753B2 (en) | 2013-12-25 | 2018-05-22 | Renesas Electronics Corporation | Semiconductor device |
| US10049063B2 (en) | 2014-01-07 | 2018-08-14 | Renesas Electronics Corporation | Semiconductor apparatus |
| US10102161B2 (en) | 2014-08-18 | 2018-10-16 | Renesas Electronics Corporation | Microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02227765A (ja) | デジタル・コンピユータのデータ転送装置 | |
| JP2000194647A (ja) | デ―タ転送装置 | |
| JPH09319693A (ja) | データ転送装置および並列コンピュータシステム | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JPS63123130A (ja) | パイプライン制御方式 | |
| JPH1063617A (ja) | シリアル通信装置 | |
| JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
| JP2006119982A (ja) | コンピュータシステム | |
| JPH06301641A (ja) | 電子計算機 | |
| JP2888654B2 (ja) | データ入力制御方式 | |
| CN114968874A (zh) | 一种适用于多传感器系统快速并行中断检测电路 | |
| KR100261080B1 (ko) | Pci버스와isa버스사이의통신제어회로및알고리듬 | |
| JPH05120205A (ja) | Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 | |
| KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
| JPS62259158A (ja) | 割込み要求回路 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JPH04369065A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH0836554A (ja) | マルチプロセッサシステム | |
| JPH04266147A (ja) | バスアダプタ装置 | |
| JPH05334234A (ja) | 高速ｄｍａ転送装置 | |
| JPH04138555A (ja) | 並列型ディジタル信号処理装置 | |
| JPS6379439A (ja) | シリアル通信装置 | |
| JP2004021505A (ja) | 通信制御装置及びマイクロコンピュータ | |
| JPH07302239A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |