JP2000194607A - メモリ・バックアップ方法 - Google Patents
メモリ・バックアップ方法Info
- Publication number
- JP2000194607A JP2000194607A JP10366559A JP36655998A JP2000194607A JP 2000194607 A JP2000194607 A JP 2000194607A JP 10366559 A JP10366559 A JP 10366559A JP 36655998 A JP36655998 A JP 36655998A JP 2000194607 A JP2000194607 A JP 2000194607A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- power
- volatile memory
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 電池が不要で、かつプロセッサの処理速度が
下がることのない、メモリ・バックアップ方法を提供す
る。 【解決手段】 不揮発性メモリとメモリ制御手段と揮発
性メモリの直流電源ラインと並列に電気二重層コンデン
サを設けて、この電気二重層コンデンサは、通電時に充
電し、電源断時に不揮発性メモリとメモリ制御手段と揮
発性メモリとに、少なくとも不揮発性メモリへデータ退
避が終了するまでの間、電源を供給し、メモリ制御手段
は、電源断時に、揮発性メモリからデータを読み出し、
圧縮してから不揮発性メモリへ書き込み、電源復帰時
に、不揮発性メモリからデータを読み出し、復元してか
ら揮発性メモリへ書き込むようにした。
下がることのない、メモリ・バックアップ方法を提供す
る。 【解決手段】 不揮発性メモリとメモリ制御手段と揮発
性メモリの直流電源ラインと並列に電気二重層コンデン
サを設けて、この電気二重層コンデンサは、通電時に充
電し、電源断時に不揮発性メモリとメモリ制御手段と揮
発性メモリとに、少なくとも不揮発性メモリへデータ退
避が終了するまでの間、電源を供給し、メモリ制御手段
は、電源断時に、揮発性メモリからデータを読み出し、
圧縮してから不揮発性メモリへ書き込み、電源復帰時
に、不揮発性メモリからデータを読み出し、復元してか
ら揮発性メモリへ書き込むようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、揮発性メモリを使
用している機器において、停電等の電源断が発生した際
に揮発性メモリに記憶されているデータのバックアップ
を行うメモリ・バックアップ方法に関する。
用している機器において、停電等の電源断が発生した際
に揮発性メモリに記憶されているデータのバックアップ
を行うメモリ・バックアップ方法に関する。
【０００２】
【従来の技術】ＤＲＡＭ(Dynamic Random-Access Memor
y)等の揮発性メモリを使用している機器では、予期しな
い停電等の電源断が発生した場合、メモリ内のデータは
消滅してしまう。このため、失いたくないデータがある
場合や、復電時にメモリ内のデータを必要とする場合
は、メモリ内容のバックアップ手段が必要となる。従来
は、揮発性メモリを使用している機器と電源の間に無停
電電源を設けたり、図８に示すように、交流電源１２が
電源断となっても揮発性メモリ９へ電力供給を続けるた
めに、直流電源回路１１と揮発性メモリ９の間の電源配
線に電池１３を並列に接続し、直流電源回路１１と電池
１３の間の電源配線に逆流防止ダイオード６を接続した
バックアップ回路を設けたりしている。また、この問題
を避けるために、フラッシュメモリのような不揮発性メ
モリを使用する場合もある。
y)等の揮発性メモリを使用している機器では、予期しな
い停電等の電源断が発生した場合、メモリ内のデータは
消滅してしまう。このため、失いたくないデータがある
場合や、復電時にメモリ内のデータを必要とする場合
は、メモリ内容のバックアップ手段が必要となる。従来
は、揮発性メモリを使用している機器と電源の間に無停
電電源を設けたり、図８に示すように、交流電源１２が
電源断となっても揮発性メモリ９へ電力供給を続けるた
めに、直流電源回路１１と揮発性メモリ９の間の電源配
線に電池１３を並列に接続し、直流電源回路１１と電池
１３の間の電源配線に逆流防止ダイオード６を接続した
バックアップ回路を設けたりしている。また、この問題
を避けるために、フラッシュメモリのような不揮発性メ
モリを使用する場合もある。
【０００３】
【発明が解決しようとする課題】ところが、無停電電源
やバックアップ回路の電池を用いた場合、いずれも電池
を用いているためデータ保持時間に制限があり、この時
間内に電源が復帰しないとデータが消滅してしまうとい
う問題がある。また、ＤＲＡＭの消費電流が大きいため
大容量の電池が必要であり、機器の大型化や重量増大に
つながるという問題がある。また、サービスマンが電池
を定期的に交換する必要があり、保守費用の増大につな
がるという問題もある。
やバックアップ回路の電池を用いた場合、いずれも電池
を用いているためデータ保持時間に制限があり、この時
間内に電源が復帰しないとデータが消滅してしまうとい
う問題がある。また、ＤＲＡＭの消費電流が大きいため
大容量の電池が必要であり、機器の大型化や重量増大に
つながるという問題がある。また、サービスマンが電池
を定期的に交換する必要があり、保守費用の増大につな
がるという問題もある。
【０００４】また、フラッシュメモリなどの不揮発性メ
モリを採用した場合では、ＤＲＡＭと比較してデータ書
き込み・読み込み時間が長く、高速のプロセッサを使用
している機器においては、処理速度が低下するという問
題がある。
モリを採用した場合では、ＤＲＡＭと比較してデータ書
き込み・読み込み時間が長く、高速のプロセッサを使用
している機器においては、処理速度が低下するという問
題がある。
【０００５】本発明は、このような課題を解決するため
になされたもので、その目的とするところは、電池が不
要で、かつプロセッサの処理速度が下がることのない、
メモリ・バックアップ方法を提供することにある。
になされたもので、その目的とするところは、電池が不
要で、かつプロセッサの処理速度が下がることのない、
メモリ・バックアップ方法を提供することにある。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、本発明によるメモリ・バックアップ方法は、不
揮発性メモリとメモリ制御手段と揮発性メモリと電源断
・復帰検出部とを有し、揮発性メモリを使用する機器に
内蔵されて、電源断を検出して揮発性メモリのデータを
不揮発性メモリに退避させ、かつ電源復帰を検出して不
揮発性メモリのデータを揮発性メモリに復元させるメモ
リ・バックアップ装置において、不揮発性メモリとメモ
リ制御手段と揮発性メモリの直流電源ラインと並列に電
気二重層コンデンサを設けて、この電気二重層コンデン
サは、通電時に充電し、電源断時に不揮発性メモリとメ
モリ制御手段と揮発性メモリとに、少なくとも不揮発性
メモリへデータ退避が終了するまでの間、電源を供給
し、メモリ制御手段は、電源断時に、揮発性メモリから
データを読み出し、圧縮してから不揮発性メモリへ書き
込み、電源復帰時に、不揮発性メモリからデータを読み
出し、復元してから揮発性メモリへ書き込むようにした
ものである。
ために、本発明によるメモリ・バックアップ方法は、不
揮発性メモリとメモリ制御手段と揮発性メモリと電源断
・復帰検出部とを有し、揮発性メモリを使用する機器に
内蔵されて、電源断を検出して揮発性メモリのデータを
不揮発性メモリに退避させ、かつ電源復帰を検出して不
揮発性メモリのデータを揮発性メモリに復元させるメモ
リ・バックアップ装置において、不揮発性メモリとメモ
リ制御手段と揮発性メモリの直流電源ラインと並列に電
気二重層コンデンサを設けて、この電気二重層コンデン
サは、通電時に充電し、電源断時に不揮発性メモリとメ
モリ制御手段と揮発性メモリとに、少なくとも不揮発性
メモリへデータ退避が終了するまでの間、電源を供給
し、メモリ制御手段は、電源断時に、揮発性メモリから
データを読み出し、圧縮してから不揮発性メモリへ書き
込み、電源復帰時に、不揮発性メモリからデータを読み
出し、復元してから揮発性メモリへ書き込むようにした
ものである。
【０００７】また、上記メモリ・バックアップ方法にお
いて、揮発性メモリより小さい記憶容量の不揮発性メモ
リと容量オーバー通知手段とを設けて、前記メモリ制御
手段は、通電時、定期的に揮発性メモリのデータを圧縮
して、そのデータ量が不揮発性メモリの記憶容量を越え
ないか確認し、越える場合は容量オーバー通知手段に信
号を送り、容量オーバー通知手段は信号を受けて容量オ
ーバーを通知するようにしたものである。
いて、揮発性メモリより小さい記憶容量の不揮発性メモ
リと容量オーバー通知手段とを設けて、前記メモリ制御
手段は、通電時、定期的に揮発性メモリのデータを圧縮
して、そのデータ量が不揮発性メモリの記憶容量を越え
ないか確認し、越える場合は容量オーバー通知手段に信
号を送り、容量オーバー通知手段は信号を受けて容量オ
ーバーを通知するようにしたものである。
【０００８】
【発明の実施の形態】以下に図を用いて発明の実施の形
態を説明する。図１は、本発明に係るメモリ・バックア
ップ装置の第１の実施の形態を示すブロック図である。
このメモリ・バックアップ装置１は、空調監視装置１４
に内蔵され、直流電源回路１１の出力側に機器制御回路
１０と並列に接続されている。
態を説明する。図１は、本発明に係るメモリ・バックア
ップ装置の第１の実施の形態を示すブロック図である。
このメモリ・バックアップ装置１は、空調監視装置１４
に内蔵され、直流電源回路１１の出力側に機器制御回路
１０と並列に接続されている。
【０００９】メモリ・バックアップ装置１は、電気二重
層コンデンサ２と、ＤＲＡＭ３と、メモリ制御回路４
と、フラッシュメモリ５と、逆流防止ダイオード６と、
電源断・復帰検出部７とから構成されている。この場
合、空調監視装置１４の直流電源回路１１に電源断・復
帰検出部７が接続されており、電源断・復帰検出部７の
出力から信号線１５がメモリ制御回路４に接続されてい
る。また、直流電源回路１１の出力が、逆流防止ダイオ
ード６を通した後に電気二重層コンデンサ２とＤＲＡＭ
３とメモリ制御回路４とフラッシュメモリ５とに並列接
続されている。また、ＤＲＡＭ３とメモリ制御回路４と
フラッシュメモリ５と機器制御回路１０は、アドレス／
データバス８で接続されている。
層コンデンサ２と、ＤＲＡＭ３と、メモリ制御回路４
と、フラッシュメモリ５と、逆流防止ダイオード６と、
電源断・復帰検出部７とから構成されている。この場
合、空調監視装置１４の直流電源回路１１に電源断・復
帰検出部７が接続されており、電源断・復帰検出部７の
出力から信号線１５がメモリ制御回路４に接続されてい
る。また、直流電源回路１１の出力が、逆流防止ダイオ
ード６を通した後に電気二重層コンデンサ２とＤＲＡＭ
３とメモリ制御回路４とフラッシュメモリ５とに並列接
続されている。また、ＤＲＡＭ３とメモリ制御回路４と
フラッシュメモリ５と機器制御回路１０は、アドレス／
データバス８で接続されている。
【００１０】直流電源回路１１は、外部の交流電源１２
に接続され、交流電源１２から供給される交流電圧を空
調監視装置１４で使用する直流電圧に変換する。電源断
・復帰検出部７は、直流電源回路１１の電源断及び復帰
を検出し、メモリ制御回路４に制御信号を出力する。
に接続され、交流電源１２から供給される交流電圧を空
調監視装置１４で使用する直流電圧に変換する。電源断
・復帰検出部７は、直流電源回路１１の電源断及び復帰
を検出し、メモリ制御回路４に制御信号を出力する。
【００１１】逆流防止ダイオード６は、電源断時に電気
二重層コンデンサ２の放電電流がメモリ・バックアップ
装置１から逆流するのを阻止する。電気二重層コンデン
サ２は、誘電体を使用せずに電気二重層に電荷を蓄える
大容量のコンデンサで、少なくともメモリ・バックアッ
プ装置１がバックアップ動作を完了するまでの時間、電
力供給できる容量を有するものを用いる。
二重層コンデンサ２の放電電流がメモリ・バックアップ
装置１から逆流するのを阻止する。電気二重層コンデン
サ２は、誘電体を使用せずに電気二重層に電荷を蓄える
大容量のコンデンサで、少なくともメモリ・バックアッ
プ装置１がバックアップ動作を完了するまでの時間、電
力供給できる容量を有するものを用いる。
【００１２】ＤＲＡＭ３は、記憶保持動作（リフレッシ
ュ）が必要なＲＡＭ(Random-AccessMemory)で、４８時
間分の時系列データを保持する記憶容量を備えている。
メモリ制御回路４は、ＡＳＩＣ（特定用途向けＩＣ）を
用いており、次の機能を有する。 １）定期的にＤＲＡＭ３のリフレッシュを行う機能。 ２）電源断・復帰検出部７の電源断信号により、ＤＲＡ
Ｍ３からデータを読み出し、データを圧縮し、フラッシ
ュメモリ５に書き込む機能。 ３）電源断・復帰検出部７の電源復帰信号により、フラ
ッシュメモリ５からデータを読み出し、データを復元
し、ＤＲＡＭ３に書き込む機能。 なお、データ圧縮のアルゴリズムは、データの種類に適
した任意のもの、例えば、ハフマン符号や算術符号など
を用いる。フラッシュメモリ５は、ＤＲＡＭ３と同じ記
憶容量を有するように構成される。機器制御回路１０
は、空調監視装置１４のメモリ・バックアップ装置１と
直流電源回路１１を除く全ての回路で、例えば各種セン
サーが計測したデータを収集しデジタルデータに変換し
た後、フォーマット化して、アドレス／データバス８を
介してＤＲＡＭ３にサイクリックに書き込む機能などを
有している。
ュ）が必要なＲＡＭ(Random-AccessMemory)で、４８時
間分の時系列データを保持する記憶容量を備えている。
メモリ制御回路４は、ＡＳＩＣ（特定用途向けＩＣ）を
用いており、次の機能を有する。 １）定期的にＤＲＡＭ３のリフレッシュを行う機能。 ２）電源断・復帰検出部７の電源断信号により、ＤＲＡ
Ｍ３からデータを読み出し、データを圧縮し、フラッシ
ュメモリ５に書き込む機能。 ３）電源断・復帰検出部７の電源復帰信号により、フラ
ッシュメモリ５からデータを読み出し、データを復元
し、ＤＲＡＭ３に書き込む機能。 なお、データ圧縮のアルゴリズムは、データの種類に適
した任意のもの、例えば、ハフマン符号や算術符号など
を用いる。フラッシュメモリ５は、ＤＲＡＭ３と同じ記
憶容量を有するように構成される。機器制御回路１０
は、空調監視装置１４のメモリ・バックアップ装置１と
直流電源回路１１を除く全ての回路で、例えば各種セン
サーが計測したデータを収集しデジタルデータに変換し
た後、フォーマット化して、アドレス／データバス８を
介してＤＲＡＭ３にサイクリックに書き込む機能などを
有している。
【００１３】次に図１を用いて第１の実施の形態による
メモリ・バックアップ装置の動作を説明する。交流電源
１２から電流が正常に供給されているとき、これを直流
電源回路１１が空調監視装置１４で使用する直流電圧に
変換し、機器制御回路１０とメモリ・バックアップ装置
１に電力供給する。メモリ・バックアップ装置１内で
は、逆流防止ダイオード６を通じて電気二重層コンデン
サ２とＤＲＡＭ３とメモリ制御回路４とフラッシュメモ
リ５とに電力供給される。この時に電気二重層コンデン
サ２が充電される。この状態では、電源断・復帰検出部
７が信号を出さないため、機器制御回路１０がＤＲＡＭ
３に自由にアクセスして通常の動作をおこなっている。
また、メモリ制御回路４が定期的にＤＲＡＭ３のリフレ
ッシュを行っている。フラッシュメモリ５は、電源断時
のデータ書き込みに備え、メモリ制御回路４によってデ
ータ内容のクリアが行われる。
メモリ・バックアップ装置の動作を説明する。交流電源
１２から電流が正常に供給されているとき、これを直流
電源回路１１が空調監視装置１４で使用する直流電圧に
変換し、機器制御回路１０とメモリ・バックアップ装置
１に電力供給する。メモリ・バックアップ装置１内で
は、逆流防止ダイオード６を通じて電気二重層コンデン
サ２とＤＲＡＭ３とメモリ制御回路４とフラッシュメモ
リ５とに電力供給される。この時に電気二重層コンデン
サ２が充電される。この状態では、電源断・復帰検出部
７が信号を出さないため、機器制御回路１０がＤＲＡＭ
３に自由にアクセスして通常の動作をおこなっている。
また、メモリ制御回路４が定期的にＤＲＡＭ３のリフレ
ッシュを行っている。フラッシュメモリ５は、電源断時
のデータ書き込みに備え、メモリ制御回路４によってデ
ータ内容のクリアが行われる。
【００１４】交流電源１２が停電等で電源断となると、
これに連動して直流電源回路１１の電力供給が止まる。
電源断後の電力供給は電気二重層コンデンサ２と逆流防
止ダイオード６によりＤＲＡＭ３とメモリ制御回路４と
フラッシュメモリ５に対してのみ行われる。
これに連動して直流電源回路１１の電力供給が止まる。
電源断後の電力供給は電気二重層コンデンサ２と逆流防
止ダイオード６によりＤＲＡＭ３とメモリ制御回路４と
フラッシュメモリ５に対してのみ行われる。
【００１５】また、電源断・復帰検出部７が電源断を検
出し、信号線１５を通じてメモリ制御回路４に伝える。
図２は電源断時のメモリ制御回路４の動作を示すフロー
チャートであり、同図のステップ１００に示すように電
源断・復帰検出部７の電源断信号によりデータ待避のた
めの割り込みが行われて処理が開始される。
出し、信号線１５を通じてメモリ制御回路４に伝える。
図２は電源断時のメモリ制御回路４の動作を示すフロー
チャートであり、同図のステップ１００に示すように電
源断・復帰検出部７の電源断信号によりデータ待避のた
めの割り込みが行われて処理が開始される。
【００１６】まず、ステップ１０１に示すように機器制
御回路１０がＤＲＡＭ３にアクセスすることを禁止す
る。次に、ＤＲＡＭ３からデータを読み出して（ステッ
プ１０２）、圧縮し（ステップ１０３）、フラッシュメ
モリ５に圧縮したデータを書き込む（ステップ１０
４）。次に、ステップ１０５において全ての退避データ
の書き込みが完了したか確認し、未完の場合は上記ステ
ップ１０２からステップ１０４までの動作を繰り返す。
完了したらステップ１０６に示すように処理を終了す
る。なお、この退避動作中もＤＲＡＭ３のリフレッシュ
は定期的に行われる。
御回路１０がＤＲＡＭ３にアクセスすることを禁止す
る。次に、ＤＲＡＭ３からデータを読み出して（ステッ
プ１０２）、圧縮し（ステップ１０３）、フラッシュメ
モリ５に圧縮したデータを書き込む（ステップ１０
４）。次に、ステップ１０５において全ての退避データ
の書き込みが完了したか確認し、未完の場合は上記ステ
ップ１０２からステップ１０４までの動作を繰り返す。
完了したらステップ１０６に示すように処理を終了す
る。なお、この退避動作中もＤＲＡＭ３のリフレッシュ
は定期的に行われる。
【００１７】ここで、例えばＤＲＡＭ３の記憶容量を２
Ｍバイトと仮定し、これに空調監視装置の４８時間分の
時系列データが記憶されている場合、ハフマン符号等を
用いてデータ圧縮を行うとデータ量は約１．２Ｍバイト
になる（約６０％の圧縮率）。また、フラッシュメモリ
の書き込み速度は約１２５Ｋバイト／秒であり、書き込
み時間は１０．４秒である。２Ｍバイトを圧縮せずに書
き込む時間は１６．８秒なので、データ圧縮と書き込み
時間を含めたデータの待避時間が、１６．８秒以下とな
るようなデータ圧縮のアルゴリズムを選定することで、
本発明の効果が得られる。なお、データ圧縮と書き込み
動作は、同時進行で実行することもできる。ここで、デ
ータ退避時間が１２秒とすると、この間の消費電力は
１．２Ｗであるから、容量１Ｆの電気二重層コンデンサ
を使用できる。書き込み終了後に電気二重層コンデンサ
２の電力供給は終了するが、フラッシュメモリ５に書き
込まれたデータは保存される。
Ｍバイトと仮定し、これに空調監視装置の４８時間分の
時系列データが記憶されている場合、ハフマン符号等を
用いてデータ圧縮を行うとデータ量は約１．２Ｍバイト
になる（約６０％の圧縮率）。また、フラッシュメモリ
の書き込み速度は約１２５Ｋバイト／秒であり、書き込
み時間は１０．４秒である。２Ｍバイトを圧縮せずに書
き込む時間は１６．８秒なので、データ圧縮と書き込み
時間を含めたデータの待避時間が、１６．８秒以下とな
るようなデータ圧縮のアルゴリズムを選定することで、
本発明の効果が得られる。なお、データ圧縮と書き込み
動作は、同時進行で実行することもできる。ここで、デ
ータ退避時間が１２秒とすると、この間の消費電力は
１．２Ｗであるから、容量１Ｆの電気二重層コンデンサ
を使用できる。書き込み終了後に電気二重層コンデンサ
２の電力供給は終了するが、フラッシュメモリ５に書き
込まれたデータは保存される。
【００１８】交流電源１２が復電したとき、電源断・復
帰検出部７が電源の復帰を検出し、メモリ制御回路４に
信号を伝える。図３は電源復帰時のメモリ制御回路４の
動作を示すフローチャートであり、同図のステップ２０
０に示すように電源断・復帰検出部７の復帰信号により
データ復元のための割り込みが行われて処理が開始され
る。
帰検出部７が電源の復帰を検出し、メモリ制御回路４に
信号を伝える。図３は電源復帰時のメモリ制御回路４の
動作を示すフローチャートであり、同図のステップ２０
０に示すように電源断・復帰検出部７の復帰信号により
データ復元のための割り込みが行われて処理が開始され
る。
【００１９】まず、ステップ２０１に示すように機器制
御回路１０がＤＲＡＭ３にアクセスすることを禁止した
後、ＤＲＡＭ３を初期化する（ステップ２０２）。次
に、フラッシュメモリ５からデータを読み出して（ステ
ップ２０３）、復元し（ステップ２０４）、ＤＲＡＭ３
の該当エリアに復元したデータを書き込む（ステップ２
０５）。次に、ステップ２０６において全ての復元デー
タの書き込みが完了したか確認し、未完の場合は上記ス
テップ２０３からステップ２０５までの動作を繰り返
す。完了したらステップ２０７に示すように機器制御回
路１０がＤＲＡＭ３にアクセスすることを許可した後、
処理を終了する（ステップ２０８）。なお、この復元動
作中もＤＲＡＭ３のリフレッシュは定期的に行われる。
御回路１０がＤＲＡＭ３にアクセスすることを禁止した
後、ＤＲＡＭ３を初期化する（ステップ２０２）。次
に、フラッシュメモリ５からデータを読み出して（ステ
ップ２０３）、復元し（ステップ２０４）、ＤＲＡＭ３
の該当エリアに復元したデータを書き込む（ステップ２
０５）。次に、ステップ２０６において全ての復元デー
タの書き込みが完了したか確認し、未完の場合は上記ス
テップ２０３からステップ２０５までの動作を繰り返
す。完了したらステップ２０７に示すように機器制御回
路１０がＤＲＡＭ３にアクセスすることを許可した後、
処理を終了する（ステップ２０８）。なお、この復元動
作中もＤＲＡＭ３のリフレッシュは定期的に行われる。
【００２０】図４は、本発明のメモリ・バックアップ装
置の第２の実施の形態を示すブロック図であり、同図に
おいて図１と同一符号は同一部分を示す。このメモリ・
バックアップ装置２１が図１に示すものと異なる点は、
フラッシュメモリ２５の記憶容量をＤＲＡＭ３の記憶容
量より少なく構成したこと、メモリ制御回路２４に定期
的に揮発性メモリのデータを圧縮しそのデータ量を確認
する機能を設けたこと及び容量オーバー通知部２９が加
えられたことである。この場合、容量オーバー通知部２
９は、例えばブザーやＬＥＤ等のアラーム通知手段から
構成されており、信号線１６でメモリ制御回路２４に接
続されていて、メモリ制御回路２４がＤＲＡＭ３から読
み出したデータを圧縮した後のデータ量がフラッシュメ
モリ２５の記憶容量より多い場合に信号を受けてアラー
ムを発して警告する。
置の第２の実施の形態を示すブロック図であり、同図に
おいて図１と同一符号は同一部分を示す。このメモリ・
バックアップ装置２１が図１に示すものと異なる点は、
フラッシュメモリ２５の記憶容量をＤＲＡＭ３の記憶容
量より少なく構成したこと、メモリ制御回路２４に定期
的に揮発性メモリのデータを圧縮しそのデータ量を確認
する機能を設けたこと及び容量オーバー通知部２９が加
えられたことである。この場合、容量オーバー通知部２
９は、例えばブザーやＬＥＤ等のアラーム通知手段から
構成されており、信号線１６でメモリ制御回路２４に接
続されていて、メモリ制御回路２４がＤＲＡＭ３から読
み出したデータを圧縮した後のデータ量がフラッシュメ
モリ２５の記憶容量より多い場合に信号を受けてアラー
ムを発して警告する。
【００２１】次に、第２の実施の形態によるメモリ・バ
ックアップ装置２１の動作を説明する。第２の実施の形
態では、通電中、メモリ制御回路２４が定期的にＤＲＡ
Ｍ３にアクセスしてデータ圧縮を行い、フラッシュメモ
リ２５の容量以下となるか確認する動作を行う。図５
は、第２の実施の形態における通電時のメモリ制御回路
２４の動作を示すフローチャートであり、同図のステッ
プ３００に示すように定期的に割り込みが行われて処理
が開始される。
ックアップ装置２１の動作を説明する。第２の実施の形
態では、通電中、メモリ制御回路２４が定期的にＤＲＡ
Ｍ３にアクセスしてデータ圧縮を行い、フラッシュメモ
リ２５の容量以下となるか確認する動作を行う。図５
は、第２の実施の形態における通電時のメモリ制御回路
２４の動作を示すフローチャートであり、同図のステッ
プ３００に示すように定期的に割り込みが行われて処理
が開始される。
【００２２】まず、ステップ３０１に示すように機器制
御回路１０がＤＲＡＭ３にアクセスすることを禁止す
る。次に、ＤＲＡＭ３からデータを読み出して（ステッ
プ３０２）、圧縮し（ステップ３０３）、そのデータ容
量を求めて（ステップ３０４）、さらに圧縮されたデー
タの容量の和を求める（ステップ３０５）。次に、ステ
ップ３０６において全ての退避データの読み込みが完了
したか確認し、未完の場合は上記ステップ３０２からス
テップ３０５までの動作を繰り返す。完了したらステッ
プ３０７に示すように機器制御回路１０がＤＲＡＭ３に
アクセスすることを許可する。次に、フラッシュメモリ
２５の待避データ記録エリアの容量と圧縮されたデータ
の容量の和を比較する（ステップ３０８）。ここで、圧
縮されたデータの方が大きいと判断されたときはステッ
プ３０９に進み、そうでなければテップ３１０に進んで
処理を終了する。ステップ３０９においては、容量オー
バー通知部２９に信号を送った後、ステップ３１０へ進
んで処理を終了する。
御回路１０がＤＲＡＭ３にアクセスすることを禁止す
る。次に、ＤＲＡＭ３からデータを読み出して（ステッ
プ３０２）、圧縮し（ステップ３０３）、そのデータ容
量を求めて（ステップ３０４）、さらに圧縮されたデー
タの容量の和を求める（ステップ３０５）。次に、ステ
ップ３０６において全ての退避データの読み込みが完了
したか確認し、未完の場合は上記ステップ３０２からス
テップ３０５までの動作を繰り返す。完了したらステッ
プ３０７に示すように機器制御回路１０がＤＲＡＭ３に
アクセスすることを許可する。次に、フラッシュメモリ
２５の待避データ記録エリアの容量と圧縮されたデータ
の容量の和を比較する（ステップ３０８）。ここで、圧
縮されたデータの方が大きいと判断されたときはステッ
プ３０９に進み、そうでなければテップ３１０に進んで
処理を終了する。ステップ３０９においては、容量オー
バー通知部２９に信号を送った後、ステップ３１０へ進
んで処理を終了する。
【００２３】なお、信号を受けた容量オーバー通知部２
９は容量オーバーを表示と発音で警告する。また、この
確認動作中もＤＲＡＭ３のリフレッシュは定期的に行わ
れる。
９は容量オーバーを表示と発音で警告する。また、この
確認動作中もＤＲＡＭ３のリフレッシュは定期的に行わ
れる。
【００２４】第２の実施の形態において、交流電源１２
が停電等で電源断となった場合の電源バックアップ動作
は、第１の実施の形態と同じなので、説明を省略する。
次に、第２の実施の形態における電源断時のメモリ・バ
ックアップ装置２１の動作を説明する。図６は電源断時
のメモリ制御回路２４の動作を示すフローチャートであ
り、同図ステップ４００に示すように電源断・復帰検出
部７の電源断信号によりデータ待避のための割り込みが
行われて処理が開始される。
が停電等で電源断となった場合の電源バックアップ動作
は、第１の実施の形態と同じなので、説明を省略する。
次に、第２の実施の形態における電源断時のメモリ・バ
ックアップ装置２１の動作を説明する。図６は電源断時
のメモリ制御回路２４の動作を示すフローチャートであ
り、同図ステップ４００に示すように電源断・復帰検出
部７の電源断信号によりデータ待避のための割り込みが
行われて処理が開始される。
【００２５】まず、ステップ４０１に示すように機器制
御回路１０がＤＲＡＭ３にアクセスすることを禁止す
る。次に、ＤＲＡＭ３からデータを読み出して（ステッ
プ４０２）、圧縮する（ステップ４０３）。次に、ステ
ップ４０４において、圧縮されたデータサイズとフラッ
シュメモリ２５の待避データ格納エリアの書き込み可能
容量を比較する。ここで、圧縮されたデータサイズの方
が大きいと判断されたときは、ステップ４０８に進んで
未完ステータスをフラッシュメモリ２５の待避状況デー
タ格納エリアに書き込んだ後、ステップ４０９に進んで
処理を終了する。また、書き込み可能な場合は、ステッ
プ４０５に進んでフラッシュメモリ２５の待避データ格
納エリアに圧縮したデータを書き込む。次に、ステップ
４０６において、全ての退避データの書き込みが完了し
たか確認し、未完の場合は上記ステップ４０２からステ
ップ４０５までの動作を繰り返す。完了したらステップ
４０７に進んで完了ステータスをフラッシュメモリ２５
の待避状況データ格納エリアに書き込んだ後、ステップ
４０９に進んで処理を終了する。なお、この退避動作中
もＤＲＡＭ３のリフレッシュは定期的に行われる。
御回路１０がＤＲＡＭ３にアクセスすることを禁止す
る。次に、ＤＲＡＭ３からデータを読み出して（ステッ
プ４０２）、圧縮する（ステップ４０３）。次に、ステ
ップ４０４において、圧縮されたデータサイズとフラッ
シュメモリ２５の待避データ格納エリアの書き込み可能
容量を比較する。ここで、圧縮されたデータサイズの方
が大きいと判断されたときは、ステップ４０８に進んで
未完ステータスをフラッシュメモリ２５の待避状況デー
タ格納エリアに書き込んだ後、ステップ４０９に進んで
処理を終了する。また、書き込み可能な場合は、ステッ
プ４０５に進んでフラッシュメモリ２５の待避データ格
納エリアに圧縮したデータを書き込む。次に、ステップ
４０６において、全ての退避データの書き込みが完了し
たか確認し、未完の場合は上記ステップ４０２からステ
ップ４０５までの動作を繰り返す。完了したらステップ
４０７に進んで完了ステータスをフラッシュメモリ２５
の待避状況データ格納エリアに書き込んだ後、ステップ
４０９に進んで処理を終了する。なお、この退避動作中
もＤＲＡＭ３のリフレッシュは定期的に行われる。
【００２６】交流電源１２が復電したとき、電源断・復
帰検出部７が電源の復帰を検出し、メモリ制御回路２４
に信号を伝える。図７は電源復帰時のメモリ制御回路２
４の動作を示すフローチャートであり、同図ステップ５
００に示すように電源断・復帰検出部７の復帰信号によ
りデータ復元のための割り込みが行われて処理が開始さ
れる。
帰検出部７が電源の復帰を検出し、メモリ制御回路２４
に信号を伝える。図７は電源復帰時のメモリ制御回路２
４の動作を示すフローチャートであり、同図ステップ５
００に示すように電源断・復帰検出部７の復帰信号によ
りデータ復元のための割り込みが行われて処理が開始さ
れる。
【００２７】まず、ステップ５０１に示すように機器制
御回路１０がＤＲＡＭ３にアクセスすることを禁止した
後、ＤＲＡＭ３を初期化する（ステップ５０２）。次
に、フラッシュメモリ２５からデータを読み出して（ス
テップ５０３）、復元し（ステップ５０４）、ＤＲＡＭ
３の該当エリアに復元したデータを書き込む（ステップ
５０５）。次に、ステップ５０６において全ての復元デ
ータの書き込みが完了したか確認し、未完の場合は上記
ステップ５０３からステップ５０５までの動作を繰り返
す。完了したら、フラッシュメモリ２５の待避状況デー
タ格納エリアのデータを読み出し（ステップ５０７）、
そのステータスをステップ５０８においてチェックす
る。このステータスは待避データが全て記憶できたか否
かを表しており、データが全て書き込まれていると判断
されるとステップ５１０に進む。しかし、書き込まれて
いないデータがあると判断されたときはステップ５０９
に進み、ステップ５０９において容量オーバー通知部２
９に信号を送った後、ステップ５１０に進む。ステップ
５１０において、機器回路１０がＤＲＡＭ３にアクセス
することを許可し、ステップ５１１に進んで処理を終了
する。
御回路１０がＤＲＡＭ３にアクセスすることを禁止した
後、ＤＲＡＭ３を初期化する（ステップ５０２）。次
に、フラッシュメモリ２５からデータを読み出して（ス
テップ５０３）、復元し（ステップ５０４）、ＤＲＡＭ
３の該当エリアに復元したデータを書き込む（ステップ
５０５）。次に、ステップ５０６において全ての復元デ
ータの書き込みが完了したか確認し、未完の場合は上記
ステップ５０３からステップ５０５までの動作を繰り返
す。完了したら、フラッシュメモリ２５の待避状況デー
タ格納エリアのデータを読み出し（ステップ５０７）、
そのステータスをステップ５０８においてチェックす
る。このステータスは待避データが全て記憶できたか否
かを表しており、データが全て書き込まれていると判断
されるとステップ５１０に進む。しかし、書き込まれて
いないデータがあると判断されたときはステップ５０９
に進み、ステップ５０９において容量オーバー通知部２
９に信号を送った後、ステップ５１０に進む。ステップ
５１０において、機器回路１０がＤＲＡＭ３にアクセス
することを許可し、ステップ５１１に進んで処理を終了
する。
【００２８】なお、この復元動作中もＤＲＡＭ３のリフ
レッシュは定期的に行われる。なお、容量オーバー通知
部２９は、メモリ制御回路２４の信号を受けるとアラー
ムを発生して待避データに信頼性がないことを警告す
る。この時、機器は待機状態となる。これによって誤っ
たデータを使用する事がなくなる。
レッシュは定期的に行われる。なお、容量オーバー通知
部２９は、メモリ制御回路２４の信号を受けるとアラー
ムを発生して待避データに信頼性がないことを警告す
る。この時、機器は待機状態となる。これによって誤っ
たデータを使用する事がなくなる。
【００２９】なお、メモリ制御回路４又は２４は、ＡＳ
ＩＣ（特定用途向けＩＣ）に限られるものではなく、例
えばリフレッシュ制御ＩＣとワンチップマイクロコンピ
ュータの組み合わせを用いたり、機器制御回路１０のＣ
ＰＵが処理してもよい。
ＩＣ（特定用途向けＩＣ）に限られるものではなく、例
えばリフレッシュ制御ＩＣとワンチップマイクロコンピ
ュータの組み合わせを用いたり、機器制御回路１０のＣ
ＰＵが処理してもよい。
【００３０】
【発明の効果】揮発性メモリのデータを不揮発性メモリ
に退避させるので、電源断が長時間に渡ってもデータ消
滅が発生しないという効果が得られる。また、揮発性メ
モリのデータを圧縮して不揮発性メモリに書き込むの
で、書き込み時間が短縮されて消費電力が削減でき、コ
ンデンサでデータの退避処理ができるため、電池を使用
しなくて済むので機器の小型化及び軽量化が可能とな
り、電池の交換も不要となる効果が得られる。
に退避させるので、電源断が長時間に渡ってもデータ消
滅が発生しないという効果が得られる。また、揮発性メ
モリのデータを圧縮して不揮発性メモリに書き込むの
で、書き込み時間が短縮されて消費電力が削減でき、コ
ンデンサでデータの退避処理ができるため、電池を使用
しなくて済むので機器の小型化及び軽量化が可能とな
り、電池の交換も不要となる効果が得られる。
【００３１】また、通電中はデータの書き込み・読み出
しに時間のかかる不揮発性メモリを使用しないので、高
速のプロセッサを使用している機器においても、処理速
度が低下しないという効果が得られる。
しに時間のかかる不揮発性メモリを使用しないので、高
速のプロセッサを使用している機器においても、処理速
度が低下しないという効果が得られる。
【００３２】また、揮発性メモリのデータを圧縮するこ
とにより、不揮発性メモリの記憶容量を少なくすること
ができ、実装面積の縮小やコストダウンが図れるという
効果が得られる。また、通電時に定期的に揮発性メモリ
のデータを圧縮して、そのデータ量が不揮発性メモリの
記憶容量を越えないか確認し、越える場合は通知するよ
うにしたので、別にバックアップをとるなどの処置を行
うことができる。
とにより、不揮発性メモリの記憶容量を少なくすること
ができ、実装面積の縮小やコストダウンが図れるという
効果が得られる。また、通電時に定期的に揮発性メモリ
のデータを圧縮して、そのデータ量が不揮発性メモリの
記憶容量を越えないか確認し、越える場合は通知するよ
うにしたので、別にバックアップをとるなどの処置を行
うことができる。
【００３３】また、データ退避時にデータが全て退避で
きたか不揮発性メモリに書き込み、電源復帰時にそれを
確認するようにしたので、揮発性メモリの圧縮されたデ
ータ量が不揮発性メモリの記憶容量を越えた場合は、電
源復帰時に異常を知ることができ、処置を行うことがで
きるという効果が得られる。
きたか不揮発性メモリに書き込み、電源復帰時にそれを
確認するようにしたので、揮発性メモリの圧縮されたデ
ータ量が不揮発性メモリの記憶容量を越えた場合は、電
源復帰時に異常を知ることができ、処置を行うことがで
きるという効果が得られる。
【図１】 本発明の第１の実施の形態を示すメモリ・バ
ックアップ装置のブロック図である。
ックアップ装置のブロック図である。
【図２】 図１のメモリ制御回路の電源断時の動作を説
明するためのフローチャートである。
明するためのフローチャートである。
【図３】 図１のメモリ制御回路の電源復帰時の動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図４】 本発明の第２の実施の形態を示すメモリ・バ
ックアップ装置のブロック図である。
ックアップ装置のブロック図である。
【図５】 図４のメモリ制御回路の通電時の動作を説明
するためのフローチャートである。
するためのフローチャートである。
【図６】 図４のメモリ制御回路の電源断時の動作を説
明するためのフローチャートである。
明するためのフローチャートである。
【図７】 図４のメモリ制御回路の電源復帰時の動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図８】 電池を用いた従来のメモリ・バックアップ装
置のブロック図である。
置のブロック図である。
１，２１…メモリ・バックアップ装置 、２…電気二重
層コンデンサ、３…ＤＲＡＭ、４，２４…メモリ制御回
路、５，２５…フラッシュメモリ、６…逆流防止ダイオ
ード、７…電源断・復帰検出部、８…アドレス／データ
バス、９…揮発性メモリ、１０…機器制御回路、１１…
直流電源回路、１２…交流電源、１３…電池、１４，２
０…空調監視装置、１５，１６…信号線、２９…容量オ
ーバー通知部。
層コンデンサ、３…ＤＲＡＭ、４，２４…メモリ制御回
路、５，２５…フラッシュメモリ、６…逆流防止ダイオ
ード、７…電源断・復帰検出部、８…アドレス／データ
バス、９…揮発性メモリ、１０…機器制御回路、１１…
直流電源回路、１２…交流電源、１３…電池、１４，２
０…空調監視装置、１５，１６…信号線、２９…容量オ
ーバー通知部。
Claims (2)
- 【請求項１】 不揮発性メモリと、メモリ制御手段と、
揮発性メモリと、電源断・復帰検出部とを有し、前記揮
発性メモリを使用する機器に内蔵されて、電源断を検出
して前記揮発性メモリのデータを前記不揮発性メモリに
退避させ、かつ電源復帰を検出して前記不揮発性メモリ
のデータを前記揮発性メモリに復元させるメモリ・バッ
クアップ装置において、 前記不揮発性メモリと前記メモリ制御手段と前記揮発性
メモリの直流電源ラインと並列に電気二重層コンデンサ
を設けて、 この電気二重層コンデンサは、 通電時に充電し、電源断時に前記不揮発性メモリと前記
メモリ制御手段と前記揮発性メモリとに、少なくとも前
記不揮発性メモリへデータ退避が終了するまでの間、電
源を供給し、 前記メモリ制御手段は、 電源断時に、前記揮発性メモリからデータを読み出し、
圧縮してから前記不揮発性メモリへ書き込み、 電源復帰時に、前記不揮発性メモリからデータを読み出
し、復元してから前記揮発性メモリへ書き込むようにし
たことを特徴とするメモリ・バックアップ方法。 - 【請求項２】 請求項１記載のメモリ・バックアップ方
法において、 前記揮発性メモリより小さい記憶容量の前記不揮発性メ
モリと、 容量オーバー通知手段とを設けて、 前記メモリ制御手段は、 通電時、定期的に前記揮発性メモリのデータを圧縮し
て、そのデータ量が前記不揮発性メモリの記憶容量を越
えないか確認し、越える場合は前記容量オーバー通知手
段に信号を送り、 前記容量オーバー通知手段は、 前記信号を受けて、容量オーバーを通知するようにした
ことを特徴とするメモリ・バックアップ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10366559A JP2000194607A (ja) | 1998-12-24 | 1998-12-24 | メモリ・バックアップ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10366559A JP2000194607A (ja) | 1998-12-24 | 1998-12-24 | メモリ・バックアップ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000194607A true JP2000194607A (ja) | 2000-07-14 |
Family
ID=18487091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10366559A Pending JP2000194607A (ja) | 1998-12-24 | 1998-12-24 | メモリ・バックアップ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000194607A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302315A (ja) * | 2003-07-07 | 2006-11-02 | Hitachi Ulsi Systems Co Ltd | 記憶装置および記憶システム |
| JP2008059007A (ja) * | 2006-08-29 | 2008-03-13 | Hitachi Ltd | 半導体記憶装置 |
| US7385845B2 (en) | 2002-02-08 | 2008-06-10 | Sony Corporation | Composite storage circuit and semiconductor device having the same |
| JP2010117752A (ja) * | 2008-11-11 | 2010-05-27 | Yamatake Corp | 電子機器のデータ保持方法および電子機器 |
| WO2011099117A1 (ja) * | 2010-02-09 | 2011-08-18 | 三菱電機株式会社 | プログラマブルコントローラ |
| US8037380B2 (en) | 2008-07-08 | 2011-10-11 | International Business Machines Corporation | Verifying data integrity of a non-volatile memory system during data caching process |
| US8040750B2 (en) | 2008-06-25 | 2011-10-18 | International Business Machines Corporation | Dual mode memory system for reducing power requirements during memory backup transition |
| US8093868B2 (en) | 2008-09-04 | 2012-01-10 | International Business Machines Corporation | In situ verification of capacitive power support |
| CN102339243A (zh) * | 2010-07-28 | 2012-02-01 | 昆达电脑科技(昆山)有限公司 | 内存存取控制方法 |
| US8161310B2 (en) | 2008-04-08 | 2012-04-17 | International Business Machines Corporation | Extending and scavenging super-capacitor capacity |
| US8219740B2 (en) | 2008-06-25 | 2012-07-10 | International Business Machines Corporation | Flash sector seeding to reduce program times |
| US8291149B2 (en) | 2003-07-07 | 2012-10-16 | Hitachi Ulsi Systems Co., Ltd. | Storage device and storage system having a hard disk drive and flash memory |
| JP2014044648A (ja) * | 2012-08-28 | 2014-03-13 | Azbil Corp | 制御パラメータのデータバックアップ装置および方法 |
| JP2014229313A (ja) * | 2013-05-20 | 2014-12-08 | エルエス産電株式会社Lsis Co., Ltd. | データ保存方法 |
| WO2016051557A1 (ja) * | 2014-10-01 | 2016-04-07 | 富士機械製造株式会社 | コントローラ |
| JP5963228B2 (ja) * | 2013-05-30 | 2016-08-03 | 株式会社日立製作所 | ストレージシステム及びデータバックアップ方法 |
| WO2017126130A1 (ja) * | 2016-01-22 | 2017-07-27 | 株式会社日立製作所 | コンピュータ装置及びコンピュータ読取可能記憶媒体 |
| CN112000276A (zh) * | 2020-06-19 | 2020-11-27 | 浙江绍兴青逸信息科技有限责任公司 | 一种内存条 |
-
1998
- 1998-12-24 JP JP10366559A patent/JP2000194607A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385845B2 (en) | 2002-02-08 | 2008-06-10 | Sony Corporation | Composite storage circuit and semiconductor device having the same |
| US8291149B2 (en) | 2003-07-07 | 2012-10-16 | Hitachi Ulsi Systems Co., Ltd. | Storage device and storage system having a hard disk drive and flash memory |
| JP2006302315A (ja) * | 2003-07-07 | 2006-11-02 | Hitachi Ulsi Systems Co Ltd | 記憶装置および記憶システム |
| JP2008059007A (ja) * | 2006-08-29 | 2008-03-13 | Hitachi Ltd | 半導体記憶装置 |
| US8161310B2 (en) | 2008-04-08 | 2012-04-17 | International Business Machines Corporation | Extending and scavenging super-capacitor capacity |
| US8706956B2 (en) | 2008-06-25 | 2014-04-22 | International Business Machines Corporation | Flash sector seeding to reduce program times |
| US8040750B2 (en) | 2008-06-25 | 2011-10-18 | International Business Machines Corporation | Dual mode memory system for reducing power requirements during memory backup transition |
| US8219740B2 (en) | 2008-06-25 | 2012-07-10 | International Business Machines Corporation | Flash sector seeding to reduce program times |
| US8037380B2 (en) | 2008-07-08 | 2011-10-11 | International Business Machines Corporation | Verifying data integrity of a non-volatile memory system during data caching process |
| US8093868B2 (en) | 2008-09-04 | 2012-01-10 | International Business Machines Corporation | In situ verification of capacitive power support |
| JP2010117752A (ja) * | 2008-11-11 | 2010-05-27 | Yamatake Corp | 電子機器のデータ保持方法および電子機器 |
| WO2011099117A1 (ja) * | 2010-02-09 | 2011-08-18 | 三菱電機株式会社 | プログラマブルコントローラ |
| CN102339243A (zh) * | 2010-07-28 | 2012-02-01 | 昆达电脑科技(昆山)有限公司 | 内存存取控制方法 |
| JP2014044648A (ja) * | 2012-08-28 | 2014-03-13 | Azbil Corp | 制御パラメータのデータバックアップ装置および方法 |
| JP2014229313A (ja) * | 2013-05-20 | 2014-12-08 | エルエス産電株式会社Lsis Co., Ltd. | データ保存方法 |
| JP5963228B2 (ja) * | 2013-05-30 | 2016-08-03 | 株式会社日立製作所 | ストレージシステム及びデータバックアップ方法 |
| WO2016051557A1 (ja) * | 2014-10-01 | 2016-04-07 | 富士機械製造株式会社 | コントローラ |
| JPWO2016051557A1 (ja) * | 2014-10-01 | 2017-07-20 | 富士機械製造株式会社 | コントローラ |
| WO2017126130A1 (ja) * | 2016-01-22 | 2017-07-27 | 株式会社日立製作所 | コンピュータ装置及びコンピュータ読取可能記憶媒体 |
| US10514740B2 (en) | 2016-01-22 | 2019-12-24 | Hitachi, Ltd. | Computer device and computer-readable storage medium |
| CN112000276A (zh) * | 2020-06-19 | 2020-11-27 | 浙江绍兴青逸信息科技有限责任公司 | 一种内存条 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000194607A (ja) | メモリ・バックアップ方法 | |
| US5717936A (en) | Data terminal and method of protecting memory items stored in non-persistent memory in a data terminal | |
| US6336174B1 (en) | Hardware assisted memory backup system and method | |
| JP3477689B2 (ja) | 磁気ディスク制御装置 | |
| US5414861A (en) | Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time | |
| JP2008511832A (ja) | ファームウェアパワーサイクルルーチン | |
| JP3302847B2 (ja) | 記憶装置 | |
| US6760846B1 (en) | System for determining and supplying stabilized voltage from a power supply to a data processor after a fluctuating period | |
| JPH0612153A (ja) | プログラマブルコントローラ | |
| JPH1153271A (ja) | 車両用ナビゲーション装置 | |
| JP4731995B2 (ja) | 電子機器装置及びその処理方法 | |
| JP3811149B2 (ja) | キャッシュメモリバックアップ装置 | |
| JPH11328045A (ja) | バッテリバックアップ機能付きｄｒａｍ装置の初期化制御方式 | |
| JP2003006056A (ja) | メモリバックアップ回路 | |
| JP3164729B2 (ja) | バッテリー起動装置の電源管理機構 | |
| JPH0728572A (ja) | 停電時自動データ保存装置 | |
| JP3768565B2 (ja) | Ｄｒａｍ制御装置 | |
| JP2834619B2 (ja) | ガス漏れ警報装置 | |
| JPH1040351A (ja) | Ｉｃメモリカード | |
| JPH0720967A (ja) | 情報処理装置 | |
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JP3053270B2 (ja) | 電源バックアップ方法及びその装置 | |
| JPH01185137A (ja) | 停電検出方式 | |
| JPH0733464Y2 (ja) | 積算値バックアップ装置 | |
| JPH04287108A (ja) | ディスクキャッシュ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |