JP2000188299A - 半導体素子の実装構造 - Google Patents
半導体素子の実装構造Info
- Publication number
- JP2000188299A JP2000188299A JP36343198A JP36343198A JP2000188299A JP 2000188299 A JP2000188299 A JP 2000188299A JP 36343198 A JP36343198 A JP 36343198A JP 36343198 A JP36343198 A JP 36343198A JP 2000188299 A JP2000188299 A JP 2000188299A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- filler
- wiring board
- connection
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 強固でかつ長期にわたり安定した電気接続を
維持させることのできる長期使用信頼性に顕著に優れた
半導体素子の実装構造を提供すること。 【解決手段】 配線基板２の上面４に形成した電極８
に、半導体素子１の下面５に形成した電極６を接続する
ように成した半導体素子１の実装構造であって、配線基
板２の上面４に半導体素子１の下面５と同面積もしくは
それより小さい面積で突出せしめた半導体素子接続面７
を形成するとともに、該半導体素子接続面７と半導体素
子１との間にフィラーを混入した熱硬化性樹脂から成る
充填材１０を介在させたことを特徴とする。
維持させることのできる長期使用信頼性に顕著に優れた
半導体素子の実装構造を提供すること。 【解決手段】 配線基板２の上面４に形成した電極８
に、半導体素子１の下面５に形成した電極６を接続する
ように成した半導体素子１の実装構造であって、配線基
板２の上面４に半導体素子１の下面５と同面積もしくは
それより小さい面積で突出せしめた半導体素子接続面７
を形成するとともに、該半導体素子接続面７と半導体素
子１との間にフィラーを混入した熱硬化性樹脂から成る
充填材１０を介在させたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の実装
構造に関し、特に大型の配線基板上に半導体素子を例え
ばロウ付けにより表面実装し、更にその配線基板と半導
体素子の間に熱硬化性樹脂を含む充填材を注入硬化させ
た実装構造を有し、熱履歴特性，使用耐久性，信頼性等
に優れた半導体素子の実装構造に関する。
構造に関し、特に大型の配線基板上に半導体素子を例え
ばロウ付けにより表面実装し、更にその配線基板と半導
体素子の間に熱硬化性樹脂を含む充填材を注入硬化させ
た実装構造を有し、熱履歴特性，使用耐久性，信頼性等
に優れた半導体素子の実装構造に関する。
【０００２】
【従来の技術】従来より、配線基板は絶縁基板の表面あ
るいは内部にメタライズ配線層が配設された構造のもの
が知られている。また、このような配線基板の代表的な
例として、半導体素子（特にＬＳＩ（大規模集積回路素
子）等の半導体集積回路素子）を収容するための半導体
素子収納用パッケージは、例えばアルミナセラミックス
からなる絶縁基板の表面および内部に、タングステン，
モリブデン等の高融点金属粉末から成る複数個のメタラ
イズ配線層が配設され、上部に載置される半導体素子と
電気的に接続される。
るいは内部にメタライズ配線層が配設された構造のもの
が知られている。また、このような配線基板の代表的な
例として、半導体素子（特にＬＳＩ（大規模集積回路素
子）等の半導体集積回路素子）を収容するための半導体
素子収納用パッケージは、例えばアルミナセラミックス
からなる絶縁基板の表面および内部に、タングステン，
モリブデン等の高融点金属粉末から成る複数個のメタラ
イズ配線層が配設され、上部に載置される半導体素子と
電気的に接続される。
【０００３】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴い半導体収納用パッケージにおける端子数も増大す
ることになる。そして、電極数が増大しても、対応させ
る接続端子の設置密度を変えない場合は、パッケージ自
体の寸法を大きくする必要があるが、最近では、パッケ
ージの小型化ニーズが強いため、その寸法増大には限界
がある。
ど、半導体素子に形成される電極数も増大するが、これ
に伴い半導体収納用パッケージにおける端子数も増大す
ることになる。そして、電極数が増大しても、対応させ
る接続端子の設置密度を変えない場合は、パッケージ自
体の寸法を大きくする必要があるが、最近では、パッケ
ージの小型化ニーズが強いため、その寸法増大には限界
がある。
【０００４】したがって、パッケージにおける接続端子
の設置密度は勢い高くならざるをえないが、それも最近
の半導体素子の高度集積化傾向に対しては、従来のワイ
ヤボンディング方式の接続方法では十分な対応が困難で
あり、限界に近づきつつある。
の設置密度は勢い高くならざるをえないが、それも最近
の半導体素子の高度集積化傾向に対しては、従来のワイ
ヤボンディング方式の接続方法では十分な対応が困難で
あり、限界に近づきつつある。
【０００５】そのため最近では、パッケージと半導体素
子との接続は、半導体素子の周辺からパッケージの接続
端子ワイヤーで繋ぐ所謂ワイヤボンディング方式から、
半導体素子下面の接続用電極とパッケージの接続端子と
を直接ロウ付けするフリップチップ仕様へと移行しつつ
ある。
子との接続は、半導体素子の周辺からパッケージの接続
端子ワイヤーで繋ぐ所謂ワイヤボンディング方式から、
半導体素子下面の接続用電極とパッケージの接続端子と
を直接ロウ付けするフリップチップ仕様へと移行しつつ
ある。
【０００６】また、このようなフリップチップ仕様によ
る接続では、半導体素子とパッケージの間に、球状のフ
ィラーを含む熱硬化性の樹脂から成る充填材を注入・硬
化させ、半導体素子のロウ付け接続部を機械的に補強す
ることがしばしば行われる。さらに、配線基板の実装構
造は、前記半導体素子が装着されたパッケージ（配線基
板）の接続端子と外部電極回路基板の配線導体とを電気
的に接続して成る。
る接続では、半導体素子とパッケージの間に、球状のフ
ィラーを含む熱硬化性の樹脂から成る充填材を注入・硬
化させ、半導体素子のロウ付け接続部を機械的に補強す
ることがしばしば行われる。さらに、配線基板の実装構
造は、前記半導体素子が装着されたパッケージ（配線基
板）の接続端子と外部電極回路基板の配線導体とを電気
的に接続して成る。
【０００７】外部電極回路基板は、しばしば、プリント
基板などの樹脂成分を含有する有機質材料や有機質材料
と無機質材料との複合材等で構成される。
基板などの樹脂成分を含有する有機質材料や有機質材料
と無機質材料との複合材等で構成される。
【０００８】しかしながら、ＢＧＡ（ボールグリッドア
レイ）のような高密度で接続用端子を形成した配線基板
において、絶縁基板として従来より使用されているアル
ミナ，ムライト等のセラミックスを用いると、ガラス−
エポキシ樹脂複合材料などの有機樹脂を含むプリント基
板等の外部電気回路基板に表面実装した場合、半導体素
子の作動時に発する熱が、絶縁基板と外部電気回路基板
の両方に繰り返し印加され、前記外部電気回路基板と絶
縁基板との熱膨張係数差によって熱応力が発生し、この
応力によって接続用端子が絶縁基板より剥離したり、接
続部にクラックなどが生じ、配線基板を外部電気回路基
板上に長期にわたり安定に維持できないという問題があ
った。
レイ）のような高密度で接続用端子を形成した配線基板
において、絶縁基板として従来より使用されているアル
ミナ，ムライト等のセラミックスを用いると、ガラス−
エポキシ樹脂複合材料などの有機樹脂を含むプリント基
板等の外部電気回路基板に表面実装した場合、半導体素
子の作動時に発する熱が、絶縁基板と外部電気回路基板
の両方に繰り返し印加され、前記外部電気回路基板と絶
縁基板との熱膨張係数差によって熱応力が発生し、この
応力によって接続用端子が絶縁基板より剥離したり、接
続部にクラックなどが生じ、配線基板を外部電気回路基
板上に長期にわたり安定に維持できないという問題があ
った。
【０００９】そこで、従来のアルミナ，ムライト等のセ
ラミックスに代えて、絶縁基板を高熱膨張ガラスセラミ
ックスによって形成することによって、配線基板と外部
電気回路基板との熱膨張差を小さくすることにより接続
信頼性を改善するに至った（例えば、特開平８−２７９
５７４号公報，特願平８−３２２０３８号を参照）。
ラミックスに代えて、絶縁基板を高熱膨張ガラスセラミ
ックスによって形成することによって、配線基板と外部
電気回路基板との熱膨張差を小さくすることにより接続
信頼性を改善するに至った（例えば、特開平８−２７９
５７４号公報，特願平８−３２２０３８号を参照）。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな高熱膨張材料を絶縁基板として用いた場合には、配
線基板表面に実装されるシリコンより成る半導体素子
（熱膨張係数: ２〜３ｐｐｍ／℃）との熱膨張係数差が
大きくなり、その結果、半導体素子と配線基板との熱膨
張係数差により半導体素子の作動，停止で発生する応力
によって、半導体素子と配線基板との間の接着層が剥離
するという新たな問題が発生することがあった。
うな高熱膨張材料を絶縁基板として用いた場合には、配
線基板表面に実装されるシリコンより成る半導体素子
（熱膨張係数: ２〜３ｐｐｍ／℃）との熱膨張係数差が
大きくなり、その結果、半導体素子と配線基板との熱膨
張係数差により半導体素子の作動，停止で発生する応力
によって、半導体素子と配線基板との間の接着層が剥離
するという新たな問題が発生することがあった。
【００１１】上記高熱膨張材料を絶縁基板として半導体
素子を載置，実装した場合、半導体素子の作動時に発す
る熱が絶縁基板に繰り返し印加されると、半導体素子と
絶縁基板との熱膨張係数差が５ｐｐｍ／℃以上で大きい
ために、熱応力歪みが発生する。
素子を載置，実装した場合、半導体素子の作動時に発す
る熱が絶縁基板に繰り返し印加されると、半導体素子と
絶縁基板との熱膨張係数差が５ｐｐｍ／℃以上で大きい
ために、熱応力歪みが発生する。
【００１２】この熱応力は、パッケージにおける端子数
が３００未満の比較的少ない場合には発生する熱応力も
小さいが、接続端子数が３００以上となるような大型の
パッケージでは、発生する応力も増大する傾向にあり、
半導体素子の作動・停止により、この応力がパッケージ
の半導体素子の実装部に繰り返し印加されると、半導体
素子と絶縁基板と間の接着層に応力が集中し、半導体素
子と接着層の界面及び接着層と絶縁基板の界面で剥離が
生じ、半導体素子を安定に固定できない致命的な欠点を
有していた。
が３００未満の比較的少ない場合には発生する熱応力も
小さいが、接続端子数が３００以上となるような大型の
パッケージでは、発生する応力も増大する傾向にあり、
半導体素子の作動・停止により、この応力がパッケージ
の半導体素子の実装部に繰り返し印加されると、半導体
素子と絶縁基板と間の接着層に応力が集中し、半導体素
子と接着層の界面及び接着層と絶縁基板の界面で剥離が
生じ、半導体素子を安定に固定できない致命的な欠点を
有していた。
【００１３】そこで本発明では、上記のような従来の問
題を完全に解消することができ、しかも強固でかつ長期
にわたり安定した電気接続を維持させることのできる長
期使用信頼性に顕著に優れた半導体素子の実装構造を提
供することを目的とする。
題を完全に解消することができ、しかも強固でかつ長期
にわたり安定した電気接続を維持させることのできる長
期使用信頼性に顕著に優れた半導体素子の実装構造を提
供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の半導体素子の実
装構造は、上面に半導体素子の下面と同面積もしくはそ
れより小さい面積で突出する半導体素子接続面を有する
とともに、該半導体素子接続面に接続パッドを形成して
成る配線基板と、下面に電極を有する半導体素子とから
成り、前記配線基板の接続パッドに前記半導体素子の電
極を接続し、且つ前記半導体素子接続面と前記半導体素
子との間にフィラーを混入した熱硬化性樹脂から成る充
填材を介在させたことを特徴とする。
装構造は、上面に半導体素子の下面と同面積もしくはそ
れより小さい面積で突出する半導体素子接続面を有する
とともに、該半導体素子接続面に接続パッドを形成して
成る配線基板と、下面に電極を有する半導体素子とから
成り、前記配線基板の接続パッドに前記半導体素子の電
極を接続し、且つ前記半導体素子接続面と前記半導体素
子との間にフィラーを混入した熱硬化性樹脂から成る充
填材を介在させたことを特徴とする。
【００１５】また、半導体素子接続面の突出高さが１５
〜５０μｍであることを特徴とする。また、熱硬化性樹
脂が、ノボラック型エポキシ樹脂，ビスフェノール型エ
ポキシ樹脂の１種以上から成ることを特徴とする。
〜５０μｍであることを特徴とする。また、熱硬化性樹
脂が、ノボラック型エポキシ樹脂，ビスフェノール型エ
ポキシ樹脂の１種以上から成ることを特徴とする。
【００１６】半導体素子と配線基板との接続部において
クラックが生じる場合を大きく２つに分けると、半導
体素子と配線基板との間に注入硬化させる充填材の充填
不良によるボイド部から発生する場合、及び半導体素
子、絶縁基板などの熱膨張係数差により、充填材の外部
から発生する場合となる。
クラックが生じる場合を大きく２つに分けると、半導
体素子と配線基板との間に注入硬化させる充填材の充填
不良によるボイド部から発生する場合、及び半導体素
子、絶縁基板などの熱膨張係数差により、充填材の外部
から発生する場合となる。
【００１７】本発明によれば、配線基板の半導体素子の
接続される面が半導体素子と同面積もしくはそれより小
さい面積で且つ好適範囲で突出させ、配線基板と半導体
素子との間にフィラー（好適には球状粉末）を混入させ
た熱硬化性樹脂から成る充填材を介在させることによ
り、熱膨張係数差により発生するクラックの進行を防ぐ
ことができる。これにより、半導体素子と配線基板との
間で接続不良を起こすことが無く、長期にわたり確実で
強固な電気的接続が保持させることができる。そして、
たとえ半導体素子と配線基板との熱膨張係数差が５ｐｐ
ｍ／℃以上であっても半導体素子を安定的に固定するこ
とができる。
接続される面が半導体素子と同面積もしくはそれより小
さい面積で且つ好適範囲で突出させ、配線基板と半導体
素子との間にフィラー（好適には球状粉末）を混入させ
た熱硬化性樹脂から成る充填材を介在させることによ
り、熱膨張係数差により発生するクラックの進行を防ぐ
ことができる。これにより、半導体素子と配線基板との
間で接続不良を起こすことが無く、長期にわたり確実で
強固な電気的接続が保持させることができる。そして、
たとえ半導体素子と配線基板との熱膨張係数差が５ｐｐ
ｍ／℃以上であっても半導体素子を安定的に固定するこ
とができる。
【００１８】
【発明の実施の形態】以下、本発明に係る実施形態につ
いて詳細に説明する。
いて詳細に説明する。
【００１９】図１に、半導体素子１がＢＧＡ型パッケー
ジである配線基板２の上面４に実装され、さらに、配線
基板２が外部電気回路基板３に実装された様子を模式的
に示す。
ジである配線基板２の上面４に実装され、さらに、配線
基板２が外部電気回路基板３に実装された様子を模式的
に示す。
【００２０】半導体素子１は例えば主としてＳｉ等から
成り、その下面５にはＣｕを主成分とする接続用電極６
が多数形成されている。また、配線基板２の上面４に
は、半導体素子１の下面５と同面積もしくはそれより小
さい面積で、且つ高さｈが１５〜５０μｍに突出せしめ
た半導体素子接続面７を形成している。この半導体素子
接続面７には、配線基板２の内部に形成されたメタライ
ズ配線（層）５に接続されたＣｕを主成分とした接続パ
ッド８が多数形成されている。そして、半導体素子１の
下面５側の電極と配線基板２の上面４側の電極とが、半
田バンプ９を介して接続されているとともに、半導体素
子１と配線基板２の上面４との間に、吸湿を防止し強度
を向上させるために石英ガラス，アルミナ，ジルコニア
等から成るフィラーを混入させた熱硬化性樹脂から成る
充填材１０を介在させている。なお、図中１１，１２は
Ｃｕ等を主成分とする接続用導体であり、１３は半田バ
ンプ、１４は半田ペーストである。
成り、その下面５にはＣｕを主成分とする接続用電極６
が多数形成されている。また、配線基板２の上面４に
は、半導体素子１の下面５と同面積もしくはそれより小
さい面積で、且つ高さｈが１５〜５０μｍに突出せしめ
た半導体素子接続面７を形成している。この半導体素子
接続面７には、配線基板２の内部に形成されたメタライ
ズ配線（層）５に接続されたＣｕを主成分とした接続パ
ッド８が多数形成されている。そして、半導体素子１の
下面５側の電極と配線基板２の上面４側の電極とが、半
田バンプ９を介して接続されているとともに、半導体素
子１と配線基板２の上面４との間に、吸湿を防止し強度
を向上させるために石英ガラス，アルミナ，ジルコニア
等から成るフィラーを混入させた熱硬化性樹脂から成る
充填材１０を介在させている。なお、図中１１，１２は
Ｃｕ等を主成分とする接続用導体であり、１３は半田バ
ンプ、１４は半田ペーストである。
【００２１】ここで、配線基板２の半導体素子１が接続
される半導体素子接続面７が半導体素子１の下面と同面
積もしくはそれより小さい面積である理由は、半導体素
子接続面７が半導体素子１の面積より大きい場合、間に
介在させた充填材１０が十分なフィレット形状を保持で
きず、配線基板２に半導体素子１を強固に接続できない
からである。また、突出部の高さｈを１５〜５０μｍの
範囲とした理由は、配線基板の熱膨張係数−半導体素子
の熱膨張係数が５ｐｐｍ／℃以上でも、半導体素子を強
固に接続することができるからであり、突起部の高さが
１５μｍより小さい場合、クラックの進行を防止するこ
とができない場合があり、また５０μｍより大きい場
合、充填した充填材１０が十分なフィレット形状を保持
できないからである。
される半導体素子接続面７が半導体素子１の下面と同面
積もしくはそれより小さい面積である理由は、半導体素
子接続面７が半導体素子１の面積より大きい場合、間に
介在させた充填材１０が十分なフィレット形状を保持で
きず、配線基板２に半導体素子１を強固に接続できない
からである。また、突出部の高さｈを１５〜５０μｍの
範囲とした理由は、配線基板の熱膨張係数−半導体素子
の熱膨張係数が５ｐｐｍ／℃以上でも、半導体素子を強
固に接続することができるからであり、突起部の高さが
１５μｍより小さい場合、クラックの進行を防止するこ
とができない場合があり、また５０μｍより大きい場
合、充填した充填材１０が十分なフィレット形状を保持
できないからである。
【００２２】なお、上記突出部の側面は若干内側に傾斜
面を持たせるように形成してもよく、また、その側面を
粗面状としてもよい。これにより半導体素子１のより強
固な接続が期待できる。
面を持たせるように形成してもよく、また、その側面を
粗面状としてもよい。これにより半導体素子１のより強
固な接続が期待できる。
【００２３】次に、配線基板２を構成する絶縁基板につ
いて説明する。
いて説明する。
【００２４】高線熱膨張係数を有する絶縁基板を構成す
る焼結体は、ガラス２０〜８０体積％と、フィラー成分
を８０〜２０体積％含有する成形体を焼成して成る。
る焼結体は、ガラス２０〜８０体積％と、フィラー成分
を８０〜２０体積％含有する成形体を焼成して成る。
【００２５】ここで、ガラスとフィラーの成分を上記範
囲に限定する理由について以下に述べる。まず、ガラス
成分が２０体積％より少ない（フィラー成分が８０体積
％より多い）と、液相焼結することができずに高温で焼
成する必要があり、その場合、メタライズ同時焼成にお
いて、メタライズが溶融してしまうという問題がある。
一方、ガラス成分が８０体積％より多い（フィラー成分
が２０体積％より少ない）と、焼結体の特性がガラスの
特性に大きく依存してしまい、材料特性の制御が困難に
なるとともに、焼結開始温度が低くなるために配線導体
と同時焼成できないといった問題が生じる上に、原料コ
ストも高くなる。
囲に限定する理由について以下に述べる。まず、ガラス
成分が２０体積％より少ない（フィラー成分が８０体積
％より多い）と、液相焼結することができずに高温で焼
成する必要があり、その場合、メタライズ同時焼成にお
いて、メタライズが溶融してしまうという問題がある。
一方、ガラス成分が８０体積％より多い（フィラー成分
が２０体積％より少ない）と、焼結体の特性がガラスの
特性に大きく依存してしまい、材料特性の制御が困難に
なるとともに、焼結開始温度が低くなるために配線導体
と同時焼成できないといった問題が生じる上に、原料コ
ストも高くなる。
【００２６】また、ガラスとしてＢａＯを５〜４０重量
％あるいはＬｉ2 Ｏを５〜３０重量％含有するガラスを
用いることが望ましい。これは、ＢａＯを５〜４０重量
％あるいはＬｉ2 Ｏを５〜３０重量％含有するガラスは
低軟化点であり、比較的高い熱膨張係数を有しているた
め、高熱膨張のフィラーを多く添加することが可能であ
り、高い熱膨張係数を有する焼結体が容易に得られるか
らである。ここで、添加するフィラーは４０〜４００℃
における線熱膨張係数が６ｐｐｍ／℃以上の金属酸化物
が望ましい。また、このガラス中には毒性を有するＰｂ
を実質的に含まないことが望ましい。なお、Ｐｂが不可
避的に混入する場合を考慮すると、０．０５重量％以下
が望ましい。
％あるいはＬｉ2 Ｏを５〜３０重量％含有するガラスを
用いることが望ましい。これは、ＢａＯを５〜４０重量
％あるいはＬｉ2 Ｏを５〜３０重量％含有するガラスは
低軟化点であり、比較的高い熱膨張係数を有しているた
め、高熱膨張のフィラーを多く添加することが可能であ
り、高い熱膨張係数を有する焼結体が容易に得られるか
らである。ここで、添加するフィラーは４０〜４００℃
における線熱膨張係数が６ｐｐｍ／℃以上の金属酸化物
が望ましい。また、このガラス中には毒性を有するＰｂ
を実質的に含まないことが望ましい。なお、Ｐｂが不可
避的に混入する場合を考慮すると、０．０５重量％以下
が望ましい。
【００２７】ＢａＯあるいはＬｉ2 Ｏ含有ガラスの屈伏
点は４００〜８００℃、特に４００〜７００℃であると
好適である。これは、ガラス及びフィラーから成る混合
物を成形する場合、有機樹脂等の成形用バインダーを添
加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図るために必要であり、屈伏点が４０
０℃より低いとガラスが低い温度で焼結が開始されるた
めに、例えばＡｇ，Ｃｕ等の焼結開始温度が６００〜８
００℃のメタライズとの同時焼成ができず、また成形体
の緻密化が低温で開始するためにバインダーは分解揮散
できなくなり、バインダー成分が残留し、特性に影響を
及ぼす結果になるためである。一方、屈伏点が８００℃
より高いとガラス量を多くしないと焼結しにくくなるた
め、高価なガラスを大量に必要とし焼結体のコストを高
めてしまう。
点は４００〜８００℃、特に４００〜７００℃であると
好適である。これは、ガラス及びフィラーから成る混合
物を成形する場合、有機樹脂等の成形用バインダーを添
加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図るために必要であり、屈伏点が４０
０℃より低いとガラスが低い温度で焼結が開始されるた
めに、例えばＡｇ，Ｃｕ等の焼結開始温度が６００〜８
００℃のメタライズとの同時焼成ができず、また成形体
の緻密化が低温で開始するためにバインダーは分解揮散
できなくなり、バインダー成分が残留し、特性に影響を
及ぼす結果になるためである。一方、屈伏点が８００℃
より高いとガラス量を多くしないと焼結しにくくなるた
め、高価なガラスを大量に必要とし焼結体のコストを高
めてしまう。
【００２８】このフィラー成分は、ガラスの屈伏点に応
じ、その量を適宜調整することが望ましい。すなわち、
ガラスの屈伏点が４００℃〜７００℃と低い場合、低温
での焼結性が高まるため、フィラーの含有量は４０〜８
０体積％と比較的多く配合できる。これに対して、ガラ
スの屈伏点が７００〜８００℃と高い場合、焼結性が低
下するため、フィラーの含有量は２０〜５０体積％と比
較的少なく配合することが望ましい。
じ、その量を適宜調整することが望ましい。すなわち、
ガラスの屈伏点が４００℃〜７００℃と低い場合、低温
での焼結性が高まるため、フィラーの含有量は４０〜８
０体積％と比較的多く配合できる。これに対して、ガラ
スの屈伏点が７００〜８００℃と高い場合、焼結性が低
下するため、フィラーの含有量は２０〜５０体積％と比
較的少なく配合することが望ましい。
【００２９】本発明で用いるガラスは、フィラー無添加
では収縮開始温度は７００℃以下であり、８５０℃以上
では溶融してしまい、メタライズ配線層等を配設するこ
とができない。しかし、フィラーを２０〜８０体積％の
割合で混合することにより、焼結過程において、結晶の
析出が起こり、フィラー成分を液相焼結させるための液
相を適切な温度で形成させることができる。また、成形
体全体の収縮開始温度を上昇させることができるため、
このフィラーの含有量の調整により用いるメタライズの
種類によりメタライズ配線層との同時焼成条件のマッチ
ングを図ることができる。また、原料コストを下げるた
めには高価なガラスの含有量を減少させることが好まし
い。
では収縮開始温度は７００℃以下であり、８５０℃以上
では溶融してしまい、メタライズ配線層等を配設するこ
とができない。しかし、フィラーを２０〜８０体積％の
割合で混合することにより、焼結過程において、結晶の
析出が起こり、フィラー成分を液相焼結させるための液
相を適切な温度で形成させることができる。また、成形
体全体の収縮開始温度を上昇させることができるため、
このフィラーの含有量の調整により用いるメタライズの
種類によりメタライズ配線層との同時焼成条件のマッチ
ングを図ることができる。また、原料コストを下げるた
めには高価なガラスの含有量を減少させることが好まし
い。
【００３０】例えば、メタライズ配線層として、Ｃｕ，
Ａｇ，Ｎｉ，Ｐｄ，Ａｕのうちの１種以上により構成す
る場合、これらメタライズの焼成は６００〜１０００℃
で生じるため、同時焼成を行うには、ガラスの屈伏点は
４００〜７００℃であり、フィラーの含有量は４０〜８
０体積％であるのが好ましい。また、このように高価な
ガラスの配合量を低減することにより焼結体のコストも
低減できる。
Ａｇ，Ｎｉ，Ｐｄ，Ａｕのうちの１種以上により構成す
る場合、これらメタライズの焼成は６００〜１０００℃
で生じるため、同時焼成を行うには、ガラスの屈伏点は
４００〜７００℃であり、フィラーの含有量は４０〜８
０体積％であるのが好ましい。また、このように高価な
ガラスの配合量を低減することにより焼結体のコストも
低減できる。
【００３１】また、ガラスの４０〜４００℃おける線熱
膨張係数が６〜１８ｐｐｍ／℃で、特に、７〜１３ｐｐ
ｍ／℃であることも必要である。これは、線熱膨張係数
が上記範囲を逸脱すると、フィラーとの熱膨張差が生
じ、焼結体の強度の低下の原因になる。また、フィラー
の線熱膨張係数が６ｐｐｍ／℃未満では、焼結体の線熱
膨張係数を９〜１８ｐｐｍ／℃にすることも困難とな
る。
膨張係数が６〜１８ｐｐｍ／℃で、特に、７〜１３ｐｐ
ｍ／℃であることも必要である。これは、線熱膨張係数
が上記範囲を逸脱すると、フィラーとの熱膨張差が生
じ、焼結体の強度の低下の原因になる。また、フィラー
の線熱膨張係数が６ｐｐｍ／℃未満では、焼結体の線熱
膨張係数を９〜１８ｐｐｍ／℃にすることも困難とな
る。
【００３２】上記の特性を満足するガラスとしては、例
えば、ＳｉＯ2 −ＢａＯ−Ｂ2 Ｏ3−Ａｌ2 Ｏ3 −Ｃａ
Ｏ、ＳｉＯ2 −ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2 Ｏ3 −Ｍｇ
Ｏ、ＳｉＯ2 −ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2 Ｏ3 、ＳｉＯ
2 −ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2Ｏ3 −ＳｒＯ、ＳｉＯ2
−ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2 Ｏ3 −ＴｉＯ2 、ＳｉＯ2
−ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2 Ｏ3 −ＺｎＯ、ＳｉＯ2 −
ＢａＯ−Ａｌ2 Ｏ3 −ＺｎＯ、ＳｉＯ2 −ＢａＯ−Ｚｎ
Ｏ、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 、ＳｉＯ2−Ｌｉ
2 Ｏ−Ａｌ2 Ｏ3 −ＭｇＯ−ＴｉＯ2 、ＳｉＯ2 −Ｌｉ
2 Ｏ−ＭｇＯ、ＳｉＯ2 −Ｌｉ2 Ｏ−ＺｎＯ、等の組成
物が挙げられる。このガラスとフィラーとの混合物は、
適当な成形の有機樹脂バインダーを添加した後、所望の
成形手段、例えば、ドクターブレード，圧延法，金型プ
レス等によりシート状に任意の形状に成形後、焼成す
る。
えば、ＳｉＯ2 −ＢａＯ−Ｂ2 Ｏ3−Ａｌ2 Ｏ3 −Ｃａ
Ｏ、ＳｉＯ2 −ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2 Ｏ3 −Ｍｇ
Ｏ、ＳｉＯ2 −ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2 Ｏ3 、ＳｉＯ
2 −ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2Ｏ3 −ＳｒＯ、ＳｉＯ2
−ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2 Ｏ3 −ＴｉＯ2 、ＳｉＯ2
−ＢａＯ−Ｂ2 Ｏ3 −Ａｌ2 Ｏ3 −ＺｎＯ、ＳｉＯ2 −
ＢａＯ−Ａｌ2 Ｏ3 −ＺｎＯ、ＳｉＯ2 −ＢａＯ−Ｚｎ
Ｏ、ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 、ＳｉＯ2−Ｌｉ
2 Ｏ−Ａｌ2 Ｏ3 −ＭｇＯ−ＴｉＯ2 、ＳｉＯ2 −Ｌｉ
2 Ｏ−ＭｇＯ、ＳｉＯ2 −Ｌｉ2 Ｏ−ＺｎＯ、等の組成
物が挙げられる。このガラスとフィラーとの混合物は、
適当な成形の有機樹脂バインダーを添加した後、所望の
成形手段、例えば、ドクターブレード，圧延法，金型プ
レス等によりシート状に任意の形状に成形後、焼成す
る。
【００３３】焼成にあたっては、まず成形のために配合
したバインダー成分を除去する。バインダーの除去は７
００℃前後の大気雰囲気中で行われるが、配線導体とし
てＣｕを用いる場合には、１００〜７００℃の水蒸気を
含有する窒素雰囲気中で行われる。この時、成形体の収
縮開始温度は７００〜８５０℃程度であることが望まし
く、かかる収縮開始温度がこれより低いと、バインダー
の除去が困難となるため、成形中の結晶ガラスの特性、
特に屈伏点を上述したように制御することが必要とな
る。
したバインダー成分を除去する。バインダーの除去は７
００℃前後の大気雰囲気中で行われるが、配線導体とし
てＣｕを用いる場合には、１００〜７００℃の水蒸気を
含有する窒素雰囲気中で行われる。この時、成形体の収
縮開始温度は７００〜８５０℃程度であることが望まし
く、かかる収縮開始温度がこれより低いと、バインダー
の除去が困難となるため、成形中の結晶ガラスの特性、
特に屈伏点を上述したように制御することが必要とな
る。
【００３４】焼成は、８５０〜１３００℃の酸化性雰囲
気中で行われ、これにより相対密度９０％以上まで緻密
化される。この時の焼成温度が８５０℃より低いと緻密
化することができず、１３００℃を越えるとメタライズ
配線層との同時焼成でメタライズ層が溶融してしまう。
ただし、配線導体としてＣｕを用いる場合、８５０〜１
０５０℃の非酸化性雰囲気中で行われる。
気中で行われ、これにより相対密度９０％以上まで緻密
化される。この時の焼成温度が８５０℃より低いと緻密
化することができず、１３００℃を越えるとメタライズ
配線層との同時焼成でメタライズ層が溶融してしまう。
ただし、配線導体としてＣｕを用いる場合、８５０〜１
０５０℃の非酸化性雰囲気中で行われる。
【００３５】このようにして作製されたガラスセラミッ
ク焼結体中には、ガラスから生成した結晶相、ガラスと
フィラーとの反応により生成した結晶相、あるいはフィ
ラー成分が分解して生成した結晶相等が存在し、これら
の結晶相の粒界にはガラス相が存在する。析出する結晶
相としては、焼結体全体の線熱膨張係数を高める上で少
なくとも４０〜４００℃における線熱膨張係数が６ｐｐ
ｍ／℃以上の結晶相が析出することが望ましい。
ク焼結体中には、ガラスから生成した結晶相、ガラスと
フィラーとの反応により生成した結晶相、あるいはフィ
ラー成分が分解して生成した結晶相等が存在し、これら
の結晶相の粒界にはガラス相が存在する。析出する結晶
相としては、焼結体全体の線熱膨張係数を高める上で少
なくとも４０〜４００℃における線熱膨張係数が６ｐｐ
ｍ／℃以上の結晶相が析出することが望ましい。
【００３６】このような線熱膨張係数が６ｐｐｍ／℃以
上の結晶相としては、クリストバライト（ＳｉＯ2 ）、
クォーツ（ＳｉＯ2 ）、トリジマイト（ＳｉＯ2 ）、フ
ォルステライト（２ＭｇＯ・ＳｉＯ2 ）、スピネル（Ｍ
ｇＯ・Ａｌ2 Ｏ3 ）、ウォラストナイト（ＣａＯ・Ｓｉ
Ｏ2 ）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ
2 ）、ネフェリン（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・Ｓｉ
Ｏ2 ）、ジオプサイド（ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2 ）、メルビナイト（３ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2 ）、アルケルマイト（２ＣａＯ・ＭｇＯ・２ＳｉＯ
2 ）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ
2 Ｏ3 ）、カーネギアイト（２ＭｇＯ・Ｂ2 Ｏ3 ）、エ
ンスタタイト（ＭｇＯ・ＳｉＯ2 ）、ホウ酸マグネシウ
ム（２ＭｇＯ・Ｂ2 Ｏ3 ）、セルシアン（ＢａＯ・Ａｌ
2 Ｏ3 ２ＳｉＯ2 ）、Ｂ2 Ｏ3 ・２ＭｇＯ・２Ｓｉ
Ｏ2 、ガーナイト（ＺｎＯ・Ａｌ2 Ｏ3 ）群から選択さ
れる少なくとも１種以上が挙げられる。これらの中でも
特に８ｐｐｍ／℃以上の結晶相が良い。また、上記フィ
ラー中には、その添加により最終焼結体の線熱膨張係数
が１８ｐｐｍ／℃を越える場合がある。その場合には、
線熱膨張係数が小さいフィラーと混合して線熱膨張係数
を適宜制御することが必要である。
上の結晶相としては、クリストバライト（ＳｉＯ2 ）、
クォーツ（ＳｉＯ2 ）、トリジマイト（ＳｉＯ2 ）、フ
ォルステライト（２ＭｇＯ・ＳｉＯ2 ）、スピネル（Ｍ
ｇＯ・Ａｌ2 Ｏ3 ）、ウォラストナイト（ＣａＯ・Ｓｉ
Ｏ2 ）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ
2 ）、ネフェリン（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・Ｓｉ
Ｏ2 ）、ジオプサイド（ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2 ）、メルビナイト（３ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2 ）、アルケルマイト（２ＣａＯ・ＭｇＯ・２ＳｉＯ
2 ）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ
2 Ｏ3 ）、カーネギアイト（２ＭｇＯ・Ｂ2 Ｏ3 ）、エ
ンスタタイト（ＭｇＯ・ＳｉＯ2 ）、ホウ酸マグネシウ
ム（２ＭｇＯ・Ｂ2 Ｏ3 ）、セルシアン（ＢａＯ・Ａｌ
2 Ｏ3 ２ＳｉＯ2 ）、Ｂ2 Ｏ3 ・２ＭｇＯ・２Ｓｉ
Ｏ2 、ガーナイト（ＺｎＯ・Ａｌ2 Ｏ3 ）群から選択さ
れる少なくとも１種以上が挙げられる。これらの中でも
特に８ｐｐｍ／℃以上の結晶相が良い。また、上記フィ
ラー中には、その添加により最終焼結体の線熱膨張係数
が１８ｐｐｍ／℃を越える場合がある。その場合には、
線熱膨張係数が小さいフィラーと混合して線熱膨張係数
を適宜制御することが必要である。
【００３７】次に、本発明で用いる充填材１０を構成す
る熱硬化性樹脂について説明する。充填材に配合される
好適な樹脂としては、例えばフェノール樹脂、ユリア樹
脂、メラミン樹脂、エポキシ樹脂、不飽和ポリエステル
樹脂、フタル三ジアリル樹脂、ポリイミド樹脂、シリコ
ーン樹脂、ポリウレタン樹脂などを挙げることができ
る。特に、ノボラック型エポキシ樹脂，ビスフェノール
型エポキシ樹脂等のエポキシ樹脂が高温における接着力
に優れるから望ましい。
る熱硬化性樹脂について説明する。充填材に配合される
好適な樹脂としては、例えばフェノール樹脂、ユリア樹
脂、メラミン樹脂、エポキシ樹脂、不飽和ポリエステル
樹脂、フタル三ジアリル樹脂、ポリイミド樹脂、シリコ
ーン樹脂、ポリウレタン樹脂などを挙げることができ
る。特に、ノボラック型エポキシ樹脂，ビスフェノール
型エポキシ樹脂等のエポキシ樹脂が高温における接着力
に優れるから望ましい。
【００３８】また、上記充填材のフィラーとしては、石
英ガラス、アルミナ、マイカ、ジルコニウムシリケー
ト、リチウムシリケートなどの破砕状、もしくは球状の
無機物が望ましい。
英ガラス、アルミナ、マイカ、ジルコニウムシリケー
ト、リチウムシリケートなどの破砕状、もしくは球状の
無機物が望ましい。
【００３９】特に、球状粉末のフィラーの平均粒径は
０．３〜２０μｍであることが望ましい。またこの平均
粒径が０．３μｍより小さい場合、充填材の粘性が低
く、充填性が悪化し、ボイドの発生が起きる。この平均
粒径が２０μｍを越える場合半導体素子と配線基板との
間にフィラーが充填されず、ボイドの発生および充填材
１０の不均一に伴うクラックが発生する。また、フィラ
ーの形状が球状であれば、流動性がよいため応力の集中
を防止するので好適である。
０．３〜２０μｍであることが望ましい。またこの平均
粒径が０．３μｍより小さい場合、充填材の粘性が低
く、充填性が悪化し、ボイドの発生が起きる。この平均
粒径が２０μｍを越える場合半導体素子と配線基板との
間にフィラーが充填されず、ボイドの発生および充填材
１０の不均一に伴うクラックが発生する。また、フィラ
ーの形状が球状であれば、流動性がよいため応力の集中
を防止するので好適である。
【００４０】また、この半導体素子の実装構造は半導体
素子と絶縁基板との熱膨張係数差が５ｐｐｍ／℃以上で
は発生する熱応力が大きいので特に有効である。
素子と絶縁基板との熱膨張係数差が５ｐｐｍ／℃以上で
は発生する熱応力が大きいので特に有効である。
【００４１】次に、半導体素子１の配線基板２への具体
的な実装方法について説明する。まず、半導体素子１の
接続用電極６と配線基板２の接続パッド８との間に半田
バンプ９を載置当接させ、しかる後、約２５０〜４００
℃の温度で加熱して、半田バンプ９を溶接させて半導体
素子１を配線基板２に実装する。
的な実装方法について説明する。まず、半導体素子１の
接続用電極６と配線基板２の接続パッド８との間に半田
バンプ９を載置当接させ、しかる後、約２５０〜４００
℃の温度で加熱して、半田バンプ９を溶接させて半導体
素子１を配線基板２に実装する。
【００４２】その後、接合部の補強のため、およびボイ
ドの発生を防ぐために、フィラー形状が例えば球状であ
る熱硬化性樹脂を含む充填材１０を、半導体素子１と配
線基板２との間に注入する。そして、約１００〜２００
℃の温度で硬化させる。このように、熱硬化性樹脂中に
混入させるフィラー形状が球状である充填材１０を半導
体素子１と配線基板２との間に使用することにより、充
填性に優れ、接続部の破壊の原因になるボイドの発生を
極力防止することができる。
ドの発生を防ぐために、フィラー形状が例えば球状であ
る熱硬化性樹脂を含む充填材１０を、半導体素子１と配
線基板２との間に注入する。そして、約１００〜２００
℃の温度で硬化させる。このように、熱硬化性樹脂中に
混入させるフィラー形状が球状である充填材１０を半導
体素子１と配線基板２との間に使用することにより、充
填性に優れ、接続部の破壊の原因になるボイドの発生を
極力防止することができる。
【００４３】本発明では、配線基板２の半導体素子１の
接続される面が、半導体素子１と同面積もしくはそれよ
り小さい面積で突出しており、この突出部の高さが１５
〜５０μｍの範囲であるとともに、配線基板２と半導体
素子１との間に熱硬化性樹脂と球状粉末からなる無機フ
ィラーからなる充填材を充填する。これにより、半導体
素子１と配線基板２との間でその外側から発生したクラ
ックの進行を極力防止することができる。
接続される面が、半導体素子１と同面積もしくはそれよ
り小さい面積で突出しており、この突出部の高さが１５
〜５０μｍの範囲であるとともに、配線基板２と半導体
素子１との間に熱硬化性樹脂と球状粉末からなる無機フ
ィラーからなる充填材を充填する。これにより、半導体
素子１と配線基板２との間でその外側から発生したクラ
ックの進行を極力防止することができる。
【００４４】
【実施例】以下に、本発明に係るより具体的な実施例に
ついて説明する。
ついて説明する。
【００４５】表１に示す各種セラミック材料を用い、上
面に半導体素子の下面と所定の面積比で突出する半導体
素子接続面を有する配線基板を形成した。また、Ｃｕか
らなるメタライズ配線層及びスルーホールを形成し、 そ
の配線基板上面のスルーホールに接続する個所に多数の
接続パッドを形成し、メタライズ配線層、スルーホー
ル、電極パッドとともに同時焼成した。
面に半導体素子の下面と所定の面積比で突出する半導体
素子接続面を有する配線基板を形成した。また、Ｃｕか
らなるメタライズ配線層及びスルーホールを形成し、 そ
の配線基板上面のスルーホールに接続する個所に多数の
接続パッドを形成し、メタライズ配線層、スルーホー
ル、電極パッドとともに同時焼成した。
【００４６】
【表１】
【００４７】そして、上記接続パッドにＮｉメッキを施
した後、配線基板（パッケージ用基板）上に半導体素子
を半田により接続した。そして、表２に示す充填材をデ
ィスペンサーにより注入させた。また、表２に示す石英
ガラスから成る平均粒径が０．３〜１μｍ程度の球状の
フィラーを含む熱硬化性樹脂をディスペンサーにより囲
み硬化させた。
した後、配線基板（パッケージ用基板）上に半導体素子
を半田により接続した。そして、表２に示す充填材をデ
ィスペンサーにより注入させた。また、表２に示す石英
ガラスから成る平均粒径が０．３〜１μｍ程度の球状の
フィラーを含む熱硬化性樹脂をディスペンサーにより囲
み硬化させた。
【００４８】
【表２】
【００４９】上記パッケージ用基板上に半導体素子を実
装したものを、大気の雰囲気にて−６５℃と１５０℃の
各温度に制御した高温槽に、３０分の保持を１サイクル
として最高３０００サイクルの熱サイクル試験（ＭＩＬ
８８３ Ｃ 方法1010.5）を行った。
装したものを、大気の雰囲気にて−６５℃と１５０℃の
各温度に制御した高温槽に、３０分の保持を１サイクル
として最高３０００サイクルの熱サイクル試験（ＭＩＬ
８８３ Ｃ 方法1010.5）を行った。
【００５０】そして、各サイクル毎に超音波探傷装置及
び顕微鏡による外観検査より界面の剥離生じるサイクル
数を調べた。その結果を表２に示す。
び顕微鏡による外観検査より界面の剥離生じるサイクル
数を調べた。その結果を表２に示す。
【００５１】表２からも明らかなように、本発明である
半導体素子とパッケージ用基板との間の内部にフィラー
形状が球状である充填材を充填し、硬化させたもの、即
ち、試料Ｎｏ．３〜６、１１〜１４、２７〜３０、３５
〜３８、４２〜４７、５０〜５２では、３０００回まで
の熱サイクル試験において、パッケージ用基板と半導体
素子との間に電気抵抗変化は全く見られず、 極めて安定
で良好な電気的接続を維持した。 ただし、絶縁基板材料
としてＤ：主としてアルミナを用いた試料Ｎｏ．４２〜
４７は配線基板と外部電気回路基板間の実装信頼性が低
いため、本発明の範囲から外れる。
半導体素子とパッケージ用基板との間の内部にフィラー
形状が球状である充填材を充填し、硬化させたもの、即
ち、試料Ｎｏ．３〜６、１１〜１４、２７〜３０、３５
〜３８、４２〜４７、５０〜５２では、３０００回まで
の熱サイクル試験において、パッケージ用基板と半導体
素子との間に電気抵抗変化は全く見られず、 極めて安定
で良好な電気的接続を維持した。 ただし、絶縁基板材料
としてＤ：主としてアルミナを用いた試料Ｎｏ．４２〜
４７は配線基板と外部電気回路基板間の実装信頼性が低
いため、本発明の範囲から外れる。
【００５２】上記以外の試料Ｎｏ．１，２，７，８，
９，１０，１５〜２６，３１，３２，３３，３４，３
９，４０，４１，４８，４９，５３〜５８（本発明外の
試料）では、熱サイクル試験３０００サイクル未満でパ
ッケージ用基板と半導体素子との間に電気抵抗変化が見
られ、充填した充填材の外側から剥離が発生し、内部ま
で進行していた。
９，１０，１５〜２６，３１，３２，３３，３４，３
９，４０，４１，４８，４９，５３〜５８（本発明外の
試料）では、熱サイクル試験３０００サイクル未満でパ
ッケージ用基板と半導体素子との間に電気抵抗変化が見
られ、充填した充填材の外側から剥離が発生し、内部ま
で進行していた。
【００５３】
【発明の効果】以上、詳述した通り、本発明の半導体素
子の実装構造によれば、配線基板の半導体素子の接続さ
れる面が半導体素子と同面積もしくはそれより小さい面
積で且つ好適範囲で突出させ、さらに、半導体素子と配
線基板との間に熱硬化性樹脂とフィラーからなる充填材
を介在させたので、半導体素子と配線基板との間でその
外側から発生したクラックの進行を極力防止することが
でき、長期にわたり正確かつ強固に電気的接続させるこ
とが可能となる。ひいては、半導体素子と配線基板との
間で接続不良のない、強固で長期信頼性に優れた半導体
素子の実装構造を提供することができる。
子の実装構造によれば、配線基板の半導体素子の接続さ
れる面が半導体素子と同面積もしくはそれより小さい面
積で且つ好適範囲で突出させ、さらに、半導体素子と配
線基板との間に熱硬化性樹脂とフィラーからなる充填材
を介在させたので、半導体素子と配線基板との間でその
外側から発生したクラックの進行を極力防止することが
でき、長期にわたり正確かつ強固に電気的接続させるこ
とが可能となる。ひいては、半導体素子と配線基板との
間で接続不良のない、強固で長期信頼性に優れた半導体
素子の実装構造を提供することができる。
【図１】本発明に係るボールグリッドアレイ型の半導体
素子収納用パッケージの実装構造を説明するための断面
図である。
素子収納用パッケージの実装構造を説明するための断面
図である。
１：半導体素子 ２：配線基板 ３：外部回路基板 ４：配線基板の上面 ５：半導体素子の下面 ６：接続用電極 ７：半導体素子接続面 ８：接続用電極 ９：半田バンプ １０：充填材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ０８Ｌ 63/00 Ｆターム(参考） 4J002 AA021 BF051 CC031 CC161 CD001 CD051 CD061 CF211 CK021 CM041 CP031 DE146 DJ006 DJ056 DL006 FD016 GQ05 4M109 AA01 BA04 CA04 EA03 EB12 EB16 5F061 AA01 BA04 CA04 CB03
Claims (3)
- 【請求項１】 上面に半導体素子の下面と同面積もしく
はそれより小さい面積で突出する半導体素子接続面を有
するとともに、該半導体素子接続面に接続パッドを形成
して成る配線基板と、下面に電極を有する半導体素子と
から成り、前記配線基板の接続パッドに前記半導体素子
の電極を接続し、且つ前記半導体素子接続面と前記半導
体素子との間にフィラーを混入した熱硬化性樹脂から成
る充填材を介在させたことを特徴とする半導体素子の実
装構造。 - 【請求項２】 前記半導体素子接続面の突出高さが１５
〜５０μｍであることを特徴とする請求項１に記載の半
導体素子の実装構造。 - 【請求項３】 前記熱硬化性樹脂が、ノボラック型エポ
キシ樹脂，ビスフェノール型エポキシ樹脂の１種以上か
ら成ることを特徴とする請求項１に記載の半導体素子の
実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36343198A JP2000188299A (ja) | 1998-12-21 | 1998-12-21 | 半導体素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36343198A JP2000188299A (ja) | 1998-12-21 | 1998-12-21 | 半導体素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188299A true JP2000188299A (ja) | 2000-07-04 |
Family
ID=18479293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36343198A Pending JP2000188299A (ja) | 1998-12-21 | 1998-12-21 | 半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000188299A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065807A (ja) * | 2011-08-30 | 2013-04-11 | Kyocera Corp | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 |
-
1998
- 1998-12-21 JP JP36343198A patent/JP2000188299A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065807A (ja) * | 2011-08-30 | 2013-04-11 | Kyocera Corp | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3336240B2 (ja) | 半導体素子実装基板 | |
| KR100744855B1 (ko) | 높은 열적 사이클 전도체 시스템 | |
| JP3842478B2 (ja) | 半導体素子実装配線基板の実装構造 | |
| JP2000188299A (ja) | 半導体素子の実装構造 | |
| JP3318498B2 (ja) | 半導体素子実装用回路基板 | |
| JP2001015895A (ja) | 配線基板およびその製造方法 | |
| JP3732923B2 (ja) | 配線基板 | |
| JP2000188362A (ja) | 半導体素子の実装構造 | |
| JP2001044319A (ja) | 配線基板およびその実装構造 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3993807B2 (ja) | 半導体装置 | |
| JP3744678B2 (ja) | 配線基板の実装構造 | |
| JP3740225B2 (ja) | 配線基板の実装構造 | |
| JP2001015649A (ja) | 半導体素子実装用配線基板および配線基板実装構造 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP2000044332A (ja) | 配線基板用ガラスセラミック組成物および半導体素子収納用パッケージ | |
| JPH11135899A (ja) | セラミック回路基板 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP3450998B2 (ja) | 配線基板およびその実装構造 | |
| JP3502759B2 (ja) | 半導体素子の実装構造、並びに配線基板の実装構造 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JPH11111766A (ja) | 配線基板およびその製造方法 |