JP2000184197A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2000184197A JP2000184197A JP10375462A JP37546298A JP2000184197A JP 2000184197 A JP2000184197 A JP 2000184197A JP 10375462 A JP10375462 A JP 10375462A JP 37546298 A JP37546298 A JP 37546298A JP 2000184197 A JP2000184197 A JP 2000184197A
- Authority
- JP
- Japan
- Prior art keywords
- dither
- pattern
- list
- rectangular pattern
- rectangular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 ディザ処理用画像処理装置において、各色画
素に対してディザ処理を行う場合に高速変換処理を行う
こと。 【解決手段】 画像をディザパターンを用いてＶＲＡＭ
データに変換する場合、画素１ピクセル毎に行うのでは
なく、ディザパターンの各行を横方向に複数連続させた
矩形のディザパターンを用いる。さらに、ディザの高さ
分のディザパターンを縦方向に連続させることでディザ
パターンのリストを作成し、キャッシュメモリ６に記憶
させる。このリストから色レベルに対応する矩形ディザ
パターン２０を適宜使用してディザ処理を行い画像の処
理速度の向上を図る。
素に対してディザ処理を行う場合に高速変換処理を行う
こと。 【解決手段】 画像をディザパターンを用いてＶＲＡＭ
データに変換する場合、画素１ピクセル毎に行うのでは
なく、ディザパターンの各行を横方向に複数連続させた
矩形のディザパターンを用いる。さらに、ディザの高さ
分のディザパターンを縦方向に連続させることでディザ
パターンのリストを作成し、キャッシュメモリ６に記憶
させる。このリストから色レベルに対応する矩形ディザ
パターン２０を適宜使用してディザ処理を行い画像の処
理速度の向上を図る。
Description
【０００１】
【発明の属する技術分野】この発明は、ディザ処理を行
うための画像処理装置に関する。
うための画像処理装置に関する。
【０００２】
【従来の技術】一般に、画像処理装置によりプリンタや
ディスプレイ等の出力装置に画像が出力される場合、画
像の元データとなる各色毎（ＲＧＢ、ＣＭＹＫ等）の画
素データを、プリンタ若しくはホスト上で元画像の１ピ
クセル毎に横方向にスキャンして１行毎にＶＲＡＭ（ビ
デオラム）形式に変換し、画像の出力を行なっている。
ここで、各色レベル（濃度）が（０％）や２５５（１０
０％）ではない場合には、ＶＲＡＭ形式に変換する過程
で色レベルに応じたパターンを用いて画素データに対し
てマスク処理を行う。このとき使用するパターンは各色
レベル毎に４×４若しくは６×６ピクセル等のブロック
であらわすディザパターンが用いられることがある。
（このようにディザパターンを使用して行うマスク処理
をディザ処理という。）
ディスプレイ等の出力装置に画像が出力される場合、画
像の元データとなる各色毎（ＲＧＢ、ＣＭＹＫ等）の画
素データを、プリンタ若しくはホスト上で元画像の１ピ
クセル毎に横方向にスキャンして１行毎にＶＲＡＭ（ビ
デオラム）形式に変換し、画像の出力を行なっている。
ここで、各色レベル（濃度）が（０％）や２５５（１０
０％）ではない場合には、ＶＲＡＭ形式に変換する過程
で色レベルに応じたパターンを用いて画素データに対し
てマスク処理を行う。このとき使用するパターンは各色
レベル毎に４×４若しくは６×６ピクセル等のブロック
であらわすディザパターンが用いられることがある。
（このようにディザパターンを使用して行うマスク処理
をディザ処理という。）
【０００３】
【発明が解決しようとする課題】しかしながら、ディザ
処理を行った後のデータをＶＲＡＭに書き込む場合、各
色画素データを１ピクセル毎に書き込んでいたのでは処
理が遅くなり処理コストが大きくなってしまうという問
題がある。一方で、色レベルが１ピクセル毎に変わるよ
うなデータはグラフィックスやテキストデータはもちろ
ん、自然画像にもそう多くはない。また、ウィンドウズ
の描画で用いられるＧＤＩコマンドにおいて、アプリケ
ーションからプリンタコントローラに送る描画要求は、
１ライン毎ではなく、ある矩形として要求が送られるこ
とも多い。そこで、本発明の目的は各色画素に対してデ
ィザ処理を行う場合に高速変換処理を行うことができる
画像処理装置を提供することである。
処理を行った後のデータをＶＲＡＭに書き込む場合、各
色画素データを１ピクセル毎に書き込んでいたのでは処
理が遅くなり処理コストが大きくなってしまうという問
題がある。一方で、色レベルが１ピクセル毎に変わるよ
うなデータはグラフィックスやテキストデータはもちろ
ん、自然画像にもそう多くはない。また、ウィンドウズ
の描画で用いられるＧＤＩコマンドにおいて、アプリケ
ーションからプリンタコントローラに送る描画要求は、
１ライン毎ではなく、ある矩形として要求が送られるこ
とも多い。そこで、本発明の目的は各色画素に対してデ
ィザ処理を行う場合に高速変換処理を行うことができる
画像処理装置を提供することである。
【０００４】
【課題を解決するための手段】請求項１に記載の発明
は、行方向と列方向に一定数の画素を有するディザパタ
ーンを用いてディザ処理を行うための画像処理装置であ
って、行方向と列方向に一定数の画素を有するディザパ
ターンの各行を複数横方向に連続させて、一行のパター
ンを複数種類作成するパターン作成手段と、このパター
ン作成手段で作成された一行のパターンを前記ディザパ
ターンの画素の行数に相当する数で縦方向に連続させて
矩形パターンリストを複数種類作成する矩形パターンリ
スト作成手段と、この矩形パターンリスト作成手段で作
成された矩形パターンリストを用いて前記ディザ処理を
するディザ処理手段とを備える画像処理装置により、上
記目的を達成する。請求項２に記載の発明は、請求項１
記載の発明において、前記複数種類の矩形パターンリス
トを記憶する一時記憶部と、前記複数種類の矩形パター
ンリストのそれぞれに対応した識別子を備える識別部
と、を有するメモリ手段とを備えることを特徴とする請
求項１記載の画像処理装置により上記目的を達成する。
は、行方向と列方向に一定数の画素を有するディザパタ
ーンを用いてディザ処理を行うための画像処理装置であ
って、行方向と列方向に一定数の画素を有するディザパ
ターンの各行を複数横方向に連続させて、一行のパター
ンを複数種類作成するパターン作成手段と、このパター
ン作成手段で作成された一行のパターンを前記ディザパ
ターンの画素の行数に相当する数で縦方向に連続させて
矩形パターンリストを複数種類作成する矩形パターンリ
スト作成手段と、この矩形パターンリスト作成手段で作
成された矩形パターンリストを用いて前記ディザ処理を
するディザ処理手段とを備える画像処理装置により、上
記目的を達成する。請求項２に記載の発明は、請求項１
記載の発明において、前記複数種類の矩形パターンリス
トを記憶する一時記憶部と、前記複数種類の矩形パター
ンリストのそれぞれに対応した識別子を備える識別部
と、を有するメモリ手段とを備えることを特徴とする請
求項１記載の画像処理装置により上記目的を達成する。
【０００５】請求項３に記載の発明は、請求項２記載の
発明において、前記識別子を介して所望の矩形パターン
リストが前記一時記憶部に記憶されているかどうかを確
認する確認手段と、この確認手段が、この所望の矩形パ
ターンリストが前記一時記憶部に記憶されていないと確
認した場合は、新たな矩形パターンリストを作成し、こ
の所望の矩形パターンリストが前記一時記憶部に記憶さ
れていると確認した場合は、この記憶されている矩形パ
ターンリストを用いてディザ処理をすることを特徴とす
る請求項２記載の画像処理装置により上記目的を達成す
る。
発明において、前記識別子を介して所望の矩形パターン
リストが前記一時記憶部に記憶されているかどうかを確
認する確認手段と、この確認手段が、この所望の矩形パ
ターンリストが前記一時記憶部に記憶されていないと確
認した場合は、新たな矩形パターンリストを作成し、こ
の所望の矩形パターンリストが前記一時記憶部に記憶さ
れていると確認した場合は、この記憶されている矩形パ
ターンリストを用いてディザ処理をすることを特徴とす
る請求項２記載の画像処理装置により上記目的を達成す
る。
【０００６】
【発明の実施の形態】（１）実施の形態の概要 画像をディザパターンを用いてＶＲＡＭデータに変換す
る場合、ディザパターンの各行を複数連続させることで
矩形のディザパターンをディザ作成モジュール７で作成
する。さらに、このディザの高さ分のパターンを連続さ
せることでディザパターンのリストを作成しキャッシュ
メモリ６に記憶させる。画素１ピクセル毎にディザ処理
を行うのではなく、このリストから色レベルに対応する
矩形ディザパターン単位で、ディザ処理を行い画像の処
理速度の向上を図る。
る場合、ディザパターンの各行を複数連続させることで
矩形のディザパターンをディザ作成モジュール７で作成
する。さらに、このディザの高さ分のパターンを連続さ
せることでディザパターンのリストを作成しキャッシュ
メモリ６に記憶させる。画素１ピクセル毎にディザ処理
を行うのではなく、このリストから色レベルに対応する
矩形ディザパターン単位で、ディザ処理を行い画像の処
理速度の向上を図る。
【０００７】（２）実施の形態の詳細 図１は、本発明の実施態様の画像処理装置１０の基本構
成を示したブロック図である。図１に示すように、画像
処理装置１０は、ＣＰＵ（中央処理装置）１、入力Ｉ／
Ｆ（インターフェース）２、ＲＯＭ（リードオンリーメ
モリ）３、ＤＲＡＭ（ダイナミックランダムアクセスメ
モリ）４、ＶＲＡＭ（ビデオラム）５、キャッシュメモ
リ６、ディザ作成モジュール７、出力Ｉ／Ｆ９、その他
８から構成される。
成を示したブロック図である。図１に示すように、画像
処理装置１０は、ＣＰＵ（中央処理装置）１、入力Ｉ／
Ｆ（インターフェース）２、ＲＯＭ（リードオンリーメ
モリ）３、ＤＲＡＭ（ダイナミックランダムアクセスメ
モリ）４、ＶＲＡＭ（ビデオラム）５、キャッシュメモ
リ６、ディザ作成モジュール７、出力Ｉ／Ｆ９、その他
８から構成される。
【０００８】次に、図２により本実施態様で使用する３
種類の矩形パターン２０の概要を説明する。図２に示す
ように、本実施態様では、画像処理装置１０が、ディザ
パターンを１ビット／１ピクセルで表して、幅が３２ピ
クセル（３２ｂｉｔｓ）単位２１でディザ処理を行う。
使用するディザパターンが６×６ピクセルである場合、
一つディザパターンのために使用される１行は６ピクセ
ル分である。よって、６ピクセル幅のパターンを３２ビ
ットの上位ビットから６ビットずつ、詰めて表現するこ
とにする（このパターンを「パターン１」とする。）。
種類の矩形パターン２０の概要を説明する。図２に示す
ように、本実施態様では、画像処理装置１０が、ディザ
パターンを１ビット／１ピクセルで表して、幅が３２ピ
クセル（３２ｂｉｔｓ）単位２１でディザ処理を行う。
使用するディザパターンが６×６ピクセルである場合、
一つディザパターンのために使用される１行は６ピクセ
ル分である。よって、６ピクセル幅のパターンを３２ビ
ットの上位ビットから６ビットずつ、詰めて表現するこ
とにする（このパターンを「パターン１」とする。）。
【０００９】このように、３２ピクセル単位２１を、上
位ビットから順に詰めて使用すると下位２ビットが余る
ことになるので、元パターン２２の２ピクセル分を詰め
る。ところで、ここで作成された３２ビット幅のパター
ン１を画素データ変換に使用する場合、余りの２ピクセ
ルがあるため、連続して使用することができない。そこ
で、このパターンを連続させて画素データ変換を行うに
は、さらに以下の２種類のパターンを加えて全部で３種
類のパターンが必要となる。２種類目のパターン（「パ
ターン２」とする。）は、パターン１を左に２ビットシ
フトし、元パターン２２の間２ビットを下位に詰めて作
成される。また、３種類目のパターン（「パターン３」
とする。）は、パターン１を左に４ビットシフトして、
元データ２２の下位４ビットを詰めて作成される。
位ビットから順に詰めて使用すると下位２ビットが余る
ことになるので、元パターン２２の２ピクセル分を詰め
る。ところで、ここで作成された３２ビット幅のパター
ン１を画素データ変換に使用する場合、余りの２ピクセ
ルがあるため、連続して使用することができない。そこ
で、このパターンを連続させて画素データ変換を行うに
は、さらに以下の２種類のパターンを加えて全部で３種
類のパターンが必要となる。２種類目のパターン（「パ
ターン２」とする。）は、パターン１を左に２ビットシ
フトし、元パターン２２の間２ビットを下位に詰めて作
成される。また、３種類目のパターン（「パターン３」
とする。）は、パターン１を左に４ビットシフトして、
元データ２２の下位４ビットを詰めて作成される。
【００１０】次に、図３により、画素データ変換を効率
よく行うために、図２で作成されたパターン１から３の
矩形パターンを複数連続させて使用する場合の矩形パタ
ーン（ディザパターン）のリスト３０を示す。
よく行うために、図２で作成されたパターン１から３の
矩形パターンを複数連続させて使用する場合の矩形パタ
ーン（ディザパターン）のリスト３０を示す。
【００１１】図３に示されるように、まず３２ビット幅
の３種類のパターンを使用して、より大きなパターンを
横方向に作成する。この際、ホスト上で画素データ変換
を行う場合に、これら３種類のパターンを連続して使用
できるように、それぞれのパターンを接続し、循環リス
トで表す。加えて、これら大パターンのリストを縦方向
にディザの高さ分（ここでは６ライン分）作成し、さら
に各行のパターンも循環リストで表すことで矩形パター
ンリスト３０が作成される。この作成された矩形パター
ンリスト３０を使用すれば、従来のようにディザパター
ンを用いてＶＲＡＭデータに変換する場合に画素１ピク
セル毎に行わずに矩形パターン毎に（本例では幅３２ピ
クセル単位で）ディザ処理を行うことができる。その結
果、ディザ処理の速度が向上し、処理コストが低減され
る。なお、以上の矩形パターンの種類や数は、単位ピク
セルの幅とディザパターンの大きさ（画素×画素）の決
め方によって異なり、本実施態様で示されるパターンの
種類や数に限定されるものではない。
の３種類のパターンを使用して、より大きなパターンを
横方向に作成する。この際、ホスト上で画素データ変換
を行う場合に、これら３種類のパターンを連続して使用
できるように、それぞれのパターンを接続し、循環リス
トで表す。加えて、これら大パターンのリストを縦方向
にディザの高さ分（ここでは６ライン分）作成し、さら
に各行のパターンも循環リストで表すことで矩形パター
ンリスト３０が作成される。この作成された矩形パター
ンリスト３０を使用すれば、従来のようにディザパター
ンを用いてＶＲＡＭデータに変換する場合に画素１ピク
セル毎に行わずに矩形パターン毎に（本例では幅３２ピ
クセル単位で）ディザ処理を行うことができる。その結
果、ディザ処理の速度が向上し、処理コストが低減され
る。なお、以上の矩形パターンの種類や数は、単位ピク
セルの幅とディザパターンの大きさ（画素×画素）の決
め方によって異なり、本実施態様で示されるパターンの
種類や数に限定されるものではない。
【００１２】次に、図４により、図３で作成された矩形
パターンリスト３０を用いてディザ処理を効率的に行う
ために一時記憶部であるキャッシュメモリ６のキャッシ
ュ領域４１を利用する実施態様を説明する。図３で示さ
れる９６（＝３２×３）ビット幅の新たな矩形パターン
のリスト３０を使用して画素データ変換を行う場合、１
ラインの処理毎に新たに、矩形パターンのリスト３０を
作成し直していたのでは、パターン作成の処理コストが
かかってしまい効率的ではない。さらに、パターンの種
類はたかだか色レベル（２５６）の元ディザデータの高
さ分しかない。そこで、一度作成した矩形パターンパタ
ーンリスト（ディザリスト）３０をキャッシュ領域４１
に保持し再度利用できるようにする。キャッシュ領域４
１に保持されているディザリスト３０以外のリストは必
要に応じて、各ライン毎に作成する。
パターンリスト３０を用いてディザ処理を効率的に行う
ために一時記憶部であるキャッシュメモリ６のキャッシ
ュ領域４１を利用する実施態様を説明する。図３で示さ
れる９６（＝３２×３）ビット幅の新たな矩形パターン
のリスト３０を使用して画素データ変換を行う場合、１
ラインの処理毎に新たに、矩形パターンのリスト３０を
作成し直していたのでは、パターン作成の処理コストが
かかってしまい効率的ではない。さらに、パターンの種
類はたかだか色レベル（２５６）の元ディザデータの高
さ分しかない。そこで、一度作成した矩形パターンパタ
ーンリスト（ディザリスト）３０をキャッシュ領域４１
に保持し再度利用できるようにする。キャッシュ領域４
１に保持されているディザリスト３０以外のリストは必
要に応じて、各ライン毎に作成する。
【００１３】ここで、ディザリスト３０が既に作成され
キャッシュ領域４１に保持されているかどうかを判断す
るために、キャッシュ領域に隣接してフラグ領域（識別
部）４０を設け、各色レベル毎の識別子としてフラグを
用いる。この様にフラグ領域４０は大パターンのディザ
リスト３０が保持されているキャッシュ領域４１の近く
に確保することで、キャッシュ領域４１をさらに効率よ
く利用できる。
キャッシュ領域４１に保持されているかどうかを判断す
るために、キャッシュ領域に隣接してフラグ領域（識別
部）４０を設け、各色レベル毎の識別子としてフラグを
用いる。この様にフラグ領域４０は大パターンのディザ
リスト３０が保持されているキャッシュ領域４１の近く
に確保することで、キャッシュ領域４１をさらに効率よ
く利用できる。
【００１４】さらに、図５を参照して、図４で示された
キャッシュ領域４１に保持されたディザキャッシュを用
いて画素変換処理を高速に行うための実施態様を説明す
る。図５には矩形パターンリスト３０を使用して画素デ
ータの変換を行う処理が示されている。まず、矩形パタ
ーンリスト３０をディザ作成モジュール７で作成する。
矩形パターンリスト３０は色レベル（階調）毎に作成さ
れているため、描画を行うべき色レベルの矩形パターン
リスト３０が既にキャッシュ領域４１に保持されている
かどうかをフラグ領域４０に問い合わせる。キャッシュ
領域４１にその色レベルの矩形パターンリスト３０が作
成されていなければ、新たに矩形パターンリスト３０を
作成する。一方、既に矩形パターンリスト３０が作成さ
れておりキャッシュ領域４１に保持されていれば、その
キャッシュを使用して９６ビット幅毎に、循環リストを
辿りながら行うことで１ライン、さらにディザ高さ分の
リストを巡ることで複数ラインの変換を行うことができ
る。
キャッシュ領域４１に保持されたディザキャッシュを用
いて画素変換処理を高速に行うための実施態様を説明す
る。図５には矩形パターンリスト３０を使用して画素デ
ータの変換を行う処理が示されている。まず、矩形パタ
ーンリスト３０をディザ作成モジュール７で作成する。
矩形パターンリスト３０は色レベル（階調）毎に作成さ
れているため、描画を行うべき色レベルの矩形パターン
リスト３０が既にキャッシュ領域４１に保持されている
かどうかをフラグ領域４０に問い合わせる。キャッシュ
領域４１にその色レベルの矩形パターンリスト３０が作
成されていなければ、新たに矩形パターンリスト３０を
作成する。一方、既に矩形パターンリスト３０が作成さ
れておりキャッシュ領域４１に保持されていれば、その
キャッシュを使用して９６ビット幅毎に、循環リストを
辿りながら行うことで１ライン、さらにディザ高さ分の
リストを巡ることで複数ラインの変換を行うことができ
る。
【００１５】したがって、以上の実施態様によれば、ま
ず、画素変換処理に用いる矩形パターンであるディザパ
ターンを複数回繰り返して大きな１ラインのパターンを
作成し、そのパターンを循環リストで接続することで画
素変換に繰り返し使用できるパターンが作成できる。さ
らにディザの高さ分のラインパターンを循環リストで接
続することで、矩形パターンリスト３０が作成できる。
この矩形パターンリスト３０をディザ処理に使用するこ
とで、処理効率の迅速化を達成することができる。
ず、画素変換処理に用いる矩形パターンであるディザパ
ターンを複数回繰り返して大きな１ラインのパターンを
作成し、そのパターンを循環リストで接続することで画
素変換に繰り返し使用できるパターンが作成できる。さ
らにディザの高さ分のラインパターンを循環リストで接
続することで、矩形パターンリスト３０が作成できる。
この矩形パターンリスト３０をディザ処理に使用するこ
とで、処理効率の迅速化を達成することができる。
【００１６】また、この矩形パターンリスト３０をキャ
ッシュ領域４１に貯えておくことで、ディザの呼び出し
毎に新たにパターンを作成する必要がない。一方、使用
すべき色レベルの矩形パターンリスト３０がキャッシュ
領域４１に存在しないことを確認してから新たな矩形パ
ターン２０を作成すればよい。その結果矩形パターン作
成が効率よく行える。
ッシュ領域４１に貯えておくことで、ディザの呼び出し
毎に新たにパターンを作成する必要がない。一方、使用
すべき色レベルの矩形パターンリスト３０がキャッシュ
領域４１に存在しないことを確認してから新たな矩形パ
ターン２０を作成すればよい。その結果矩形パターン作
成が効率よく行える。
【００１７】さらに、ディザのキャッシュ領域４１に隣
接するフラグ領域４０にある各階調毎のフラグを用いて
ディザである矩形パターンのリストの呼び出しを行うこ
とができるので、ディザ作成や画素変換処理を効率よく
行うことができる。なお、矩形パターン２０や矩形パタ
ーンリスト３０は、ディザ作成モジュール７やワークメ
モリであるＤＲＡＭ４においてＲＯＭ３に書き込まれた
プログラム等によってＣＰＵ１の制御下作成される。ま
た、矩形パターンリスト３０によって、入力Ｉ／Ｆ等に
より取り込まれた元画像に対してディザ処理が行われＶ
ＲＡＭ形式に変換された後、ＶＲＡＭ５に記憶され、出
力Ｉ／Ｆ９を介して図示しないプリンタの印刷部やディ
スプレイのＣＲＴにより出力される。
接するフラグ領域４０にある各階調毎のフラグを用いて
ディザである矩形パターンのリストの呼び出しを行うこ
とができるので、ディザ作成や画素変換処理を効率よく
行うことができる。なお、矩形パターン２０や矩形パタ
ーンリスト３０は、ディザ作成モジュール７やワークメ
モリであるＤＲＡＭ４においてＲＯＭ３に書き込まれた
プログラム等によってＣＰＵ１の制御下作成される。ま
た、矩形パターンリスト３０によって、入力Ｉ／Ｆ等に
より取り込まれた元画像に対してディザ処理が行われＶ
ＲＡＭ形式に変換された後、ＶＲＡＭ５に記憶され、出
力Ｉ／Ｆ９を介して図示しないプリンタの印刷部やディ
スプレイのＣＲＴにより出力される。
【００１８】
【発明の効果】請求項１記載の発明によれば、画像処理
において各色画素に対してディザ処理を行う場合に、高
速に画像の変換処理を行うことができる。
において各色画素に対してディザ処理を行う場合に、高
速に画像の変換処理を行うことができる。
【００１９】請求項２記載の発明によれば、請求項１記
載の発明のディザパターンリストのための一時記憶部と
識別子を用いて、高速に画像の変換処理を行うことがで
きる。
載の発明のディザパターンリストのための一時記憶部と
識別子を用いて、高速に画像の変換処理を行うことがで
きる。
【００２０】請求項３記載の発明によれば、ディザ処理
時に用いるディザパターンを効率よく作成することがで
きる。
時に用いるディザパターンを効率よく作成することがで
きる。
【図１】本実施形態に係る画像処理装置の基本構成を示
すブロック図である。
すブロック図である。
【図２】ディザパターンである矩形パターンの実施形態
を示す図である。
を示す図である。
【図３】矩形パターンリストの実施形態を示す図であ
る。
る。
【図４】矩形パターンリストを保持して使用する実施形
態を示す図である。
態を示す図である。
【図５】矩形パターンリストを保持して使用する実施形
態を示す図である。
態を示す図である。
６ キャッシュメモリ ７ ディザ作成モジュール ２１ 矩形パターン ３０ 矩形パターンリスト ４０ フラグ領域 ４１ キャッシュ領域
Claims (3)
- 【請求項１】 行方向と列方向に一定数の画素を有する
ディザパターンを用いてディザ処理を行うための画像処
理装置であって、 前記行方向と列方向に一定数の画素を有するディザパタ
ーンの各行を複数横方向に連続させて、一行のパターン
を複数の種類作成するパターン作成手段と、 このパターン作成手段で作成された一行のパターンを前
記ディザパターンの画素の行数に相当する数で縦方向に
連続させて矩形パターンリストを複数の種類作成する矩
形パターンリスト作成手段と、 この矩形パターンリスト作成手段で作成された矩形パタ
ーンリストを用いて前記ディザ処理をするディザ処理手
段と、を備えることを特徴とする画像処理装置。 - 【請求項２】 前記複数の種類の矩形パターンリストを
記憶する一時記憶部と、前記複数種類の矩形パターンリ
ストのそれぞれに対応した識別子を備える識別部とを有
する記憶手段と、をさらに備えることを特徴とする請求
項１記載の画像処理装置。 - 【請求項３】 前記識別子を介して所望の矩形パターン
リストが前記一時記憶部に記憶されているかどうかを確
認する確認手段と、 この確認手段が、この所望の矩形パターンリストが前記
一時記憶部に記憶されていないと確認した場合は、新た
な矩形パターンリストを作成し、 この確認手段が、この所望の矩形パターンリストが前記
一時記憶部に記憶されていると確認した場合は、この記
憶されている矩形パターンリストを用いて前記ディザ処
理手段がディザ処理をすることを特徴とする請求項２記
載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10375462A JP2000184197A (ja) | 1998-12-14 | 1998-12-14 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10375462A JP2000184197A (ja) | 1998-12-14 | 1998-12-14 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000184197A true JP2000184197A (ja) | 2000-06-30 |
Family
ID=18505554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10375462A Pending JP2000184197A (ja) | 1998-12-14 | 1998-12-14 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000184197A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167468A (ja) * | 2008-01-28 | 2008-07-17 | Seiko Epson Corp | 複数のラスタを並行して処理する画像処理装置 |
| JP2010057036A (ja) * | 2008-08-29 | 2010-03-11 | Brother Ind Ltd | 画像処理装置および画像処理プログラム |
| JP2010171552A (ja) * | 2009-01-20 | 2010-08-05 | Canon Inc | 画像形成装置及び制御方法及びプログラム |
-
1998
- 1998-12-14 JP JP10375462A patent/JP2000184197A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167468A (ja) * | 2008-01-28 | 2008-07-17 | Seiko Epson Corp | 複数のラスタを並行して処理する画像処理装置 |
| JP4577366B2 (ja) * | 2008-01-28 | 2010-11-10 | セイコーエプソン株式会社 | 複数のラスタを並行して処理する画像処理装置 |
| JP2010057036A (ja) * | 2008-08-29 | 2010-03-11 | Brother Ind Ltd | 画像処理装置および画像処理プログラム |
| JP4650539B2 (ja) * | 2008-08-29 | 2011-03-16 | ブラザー工業株式会社 | 画像処理装置および画像処理プログラム |
| JP2010171552A (ja) * | 2009-01-20 | 2010-08-05 | Canon Inc | 画像形成装置及び制御方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6158083A (ja) | 高速メモリ−・システム、デ−タ処理方法及びメモリ−・セグメント | |
| JP2560133B2 (ja) | 画像統合処理装置 | |
| US6860203B2 (en) | Method and apparatus for printing computer generated images | |
| US8355580B2 (en) | Method and system for generating boundary in the process of rasterizing vector graphic as well as method for producing the system | |
| JP3285930B2 (ja) | 画像処理装置 | |
| JP3045008B2 (ja) | ハーフトーン画像の圧縮方式 | |
| JPH01296389A (ja) | 図形処理方法及びその装置 | |
| JP2000184197A (ja) | 画像処理装置 | |
| JPH0457570A (ja) | 画像処理装置 | |
| JPH05120441A (ja) | ベクトル画像描画装置 | |
| KR20010104212A (ko) | 래스터 오브젝트를 생성하기 위한 방법, 시스템, 정보저장 매체, 및 컴퓨터 판독가능 매체 | |
| JP2856420B2 (ja) | 文字パターンデータ発生方法 | |
| JP4385628B2 (ja) | イメージデータ処理装置および画像形成装置 | |
| JPH03127187A (ja) | コンピユータ・グラフイツクス装置および方法 | |
| JPH04199975A (ja) | 画像形成装置 | |
| JPH08183207A (ja) | カラーイメージデータ制御方法 | |
| JP3990743B2 (ja) | プリンタ制御方法およびプリンタ制御装置 | |
| JP3967175B2 (ja) | 画像処理システム | |
| JP3377298B2 (ja) | カラー画像印刷システム | |
| JP4058157B2 (ja) | 画像処理方法、画像形成装置および記録媒体 | |
| JPH04286274A (ja) | 画像処理装置 | |
| JPH05183753A (ja) | カラー画像出力装置及びその方法 | |
| JP3826861B2 (ja) | 画像処理装置、画像形成装置及び画像処理方法 | |
| JP3812211B2 (ja) | 画像処理装置 | |
| JP3365068B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040624 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |