JPH03127187A - コンピユータ・グラフイツクス装置および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、表示記憶装置に記憶された画像の塗り潰され
た領域を囲む境界を画定するための装置を含む表示シス
テムに関するものである。塗り潰された画像領域は、表
示システムの性質に依存する手段によって提示される画
像の一部であってもよい。一般的な画像出力装置として
はプリンタや表示装置がある。

Ｂ、従来の技術 この説明では、本発明の特定の適用例を強調するために
、画像を画素の二次元配列に分解する表示装置を含むコ
ンピュータ・システムについて述べる。したがって各画
素は、表示システムの一部である記憶装置内に配置され
たビット・マップに記憶される１つのビットによって表
される。表示システムは、フンピユータ・システム自体
でも、表示アダプタ・カードなどコンピュータ・システ
ムに導入される任意選択の周辺アダプタであってもよい
。

説明を簡単にするため、表示記憶装置内の境界または領
域を画定するためにビットをセットまたはリセットする
処理を、描画処理と呼ぶ。

表示システムは一般に、たとえば円グラフの１区画など
表示画像のある領域を特定の色または陰影パターンで塗
り潰すために利用されている。これは一般に、境界で画
定された領域の塗潰し処理によって行なわれる。

ある領域を正しく塗り潰すためには、以下に要約する１
組の一般規則に従って領域の境界線を引かなければなら
ない。

ａ）新しい領域境界画素の状況を、新しい境界画素を現
在の境界画素と組み合わせる機能であるＥＸＣＬＵＳ　
ＩＶＥ−ＯＲ（排他的論理和）ニよッて決定する。

ｂ）領域境界線が正の傾斜を持つ場合、その線分の第２
画素をセットしない。同様に、ある領域境界線分が負の
傾斜を持つ場合、その線分の第１画素をセットしない。

Ｃ）領域境界線が緩やかな傾斜を持ち、したがうて隣接
する画素の水平方向の列から構成される場合、傾斜が正
の時は線分の最初の画素だけをセットシ、傾斜が負の時
は線分の最後の画素だけをセットする。

ｄ）領域境界線が水平である場合は、その線分を構成す
る画素をセットしない。１個の画素だけで指定される領
域境界線も同様にして除去される。

この規則に従わないと、領域塗潰し手順が予測不能な形
で開始または終了され、あるいは宛先ビット・マップ内
の正しくない位置で行なわれることになる。

欧州特許出願第０１４５８２１号は、ハードウェアとソ
フトウェアの組合せによって実施された領域境界描画手
順を記載しており、領域塗潰し手順はハードウェアによ
って実施されている。さらに具体的に述べると、この出
願は、塗り潰された領域を描画するために、プレゼンハ
ム（Ｂｒｅｓｅｎｈａｍ）のアルゴリズムを用いて補助
記憶装置内で領域の輪郭を画定する、追加の制御論理回
路を備えた、グラフィックス表示用コンピュータ・シス
テムのための領域塗潰し手順を記載している。ＥＸＣＬ
ＵＳ　ＩＶＥ−ＯＲゲートからなる領域塗潰し論理回路
を使って、補助記憶装置から領域を囲む輪郭線を読み取
るのと同時に、再生バッフ１内で囲まれた領域を塗り潰
している。ハードウェアとソフトウェアの組合せを用い
て各線分を検査し、従来の規則に従ってこの線分を除去
するか、あるいは、必要なら端点を交換して、適当なＹ
方向でそれを画定する。

このような処理は一連の単線分によって領域境界を描画
するのに適している。しかし、領域境界が複雑な曲線を
含む時には問題が発生する。そのような場合、一般の曲
線は画像の上に向かう部分と下に向かう部分を同時に有
することがあるため、単に端点を交換するだけで一定の
描画方向を確保することは必ずしも可能ではない。

Ｃ０発明が解決しようとする問題 本発明の目的は、前述の境界描画の一般規則に従ってど
の方向にも境界線を描画可能とすることである。

０６課題を解決するための手段 本発明によれば、表示論理回路を有するコンピュータ・
グラフィックス・システムが提供される。この表示論理
回路は、画像を提示するため複数の画素にマツプされる
複数の画像ビットを含む宛先ビット・マップ、画像の１
領域を囲む領域境界線を画定する画素を表す複数の領域
境界ビットを含む補助ビット・マップ、および領域を特
定のパターンと色で塗り潰すために領域境界線で囲まれ
た画像ビットを処理する領域塗潰し論理回路を含んでい
る。この表示論理回路は、指定された境界線を複数の相
交わる２画素の線分に分解する線分割手段を有する、領
域境界描画論理回路を含むことを特徴とする。分解され
た２画素線分は、従来の領域境界描画規則に従って領域
境界ビットを定義するため、別々に処理することができ
る。

本発明によれば、補助ビット・マップ内で描画すべき領
域境界線が、相交わる２画素の線分から構成できる。線
を構成する２画素の線分は、自転車のチェーンのリンク
と類似している。リンクは共通のリベットで、隣接する
リンクに接続される。

したがって、線を構成する画素は自転車のチェーンのリ
ベットにたとえられる。

領域境界描画論理回路は、２画素線分を第１画素と第２
画素に分解する画素分解論理回路を含むことが好ましい
。分解された画素は、従来の領域塗潰し境界描画規則に
従って領域境界ビットを定義するため、別々に処理する
ことができる。

この配置構成には、領域塗潰し境界描画論理回路で処理
するのが２画素の線分であって、それ以上の画素からな
る線分ではないという利点がある。

このため境界線描画に関する論理演算が簡単になる。し
たがって、領域塗潰し境界描画論理回路をより簡単な構
造にすることができる。そのため、コンピュータ・グラ
フィックス・システムで領域塗潰し境界線データを処理
するのに要する時間が短縮する。さらに、このような技
法は、１画素ずつではなく水平方向の画素の列を生成す
るプレゼンハムのラン・レングス・アルゴリズムのよう
な、画像生成用の一般の増分式線描画アルゴリズムにも
応用できる。

特に好ましい配置構成では、領域境界描画論理回路は、
２画素線分によって導入される指定された境界線の延び
る方向を決定し、それに応じて第１画素と第２画素を処
理する方向決定論理回路を有する。これは、端点を交換
するなど領域境界線を変更することなしに、補助ビット
・マップ内でどの方向にも領域境界を描画できるという
利点がある。

Ｅ、実施例 第１図に、グラフィックス・データ処理用のコンピュー
タ・システムを示す。コンピュータ・システムは、デー
タを用いるプログラム式命令を実行する中央処理装置（
ＣＰＵ）８０を含む。バス・アーキテクチャ８６は、Ｃ
ＰＵとフンピユータ・システムの他の構成要素との間の
データ通信経路となる。読取専用記憶装置（ＲＯ８）８
１はデータの安全な記憶を行なろ。ランダム・アクセス
・システム記憶装置８２は、データを一時的に記憶する
。ホスト・コンピュータ・システム９３との間のデータ
通信は、通信（ＣＯＭＭＳ）アダプタ８５によって行な
われる。入出力アダプタ８４は、バス・アーキテクチャ
とディスク・ファイル８３などの周辺装置との間でのデ
ータの受渡しを可能にする。ユーザは、キーボード・ア
ダプタ９０を介してバス・アーキテクチャに接続された
キーボード９１を用いてコンピュータ・システムを操作
することができる。表示装置８８は、コンピュータ・シ
ステムからの映像出力を提示する。この映像出力は表示
システム８２によって生成され、表示システム９２は表
示記憶装置８９と処理論理回路８７とに分離できる。

処理論理回路は、表示記憶装置に記憶された画像データ
を処理する、境界で画定された領域を塗り潰すハードウ
ェアを含む。次に、第２図に示すブロック図を参照して
、境界で画定された領域の塗潰しハードウェアのいくつ
かの機能について説明する。

まず、表示記憶装置の一部である補助ビット・マップ１
内で領域境界８を描画する。このタスクは、バス・アー
キテクチャを介して表示システムに供給されるグラフィ
ックス・データに応じて境界描画論理回路５が実行する
。表示記憶Ｈ置はまた、表示された画像の画素成分を表
すビット・パターンを記憶するための、宛先ビット・マ
ップ１１を別に含む。補助ビット・マップと宛先ビット
・マップの間には１対１の写像関係が定義できる。

補助ビット・マップの長方形の部分２が領域境界を囲ん
でいる。領域走査／塗潰し論理回路７が、この長方形部
分を左から右へ１ビツト行ずつ順に走査する（８）。こ
れと同時に領域走査／塗潰し論理回路は、補助ビット・
マップの長方形部分と対応する宛先ビット・マップの長
方形部分１０を走査する（８）。この長方形部分の左側
の端は領域境界線の外側にある。したがって、領域走査
／塗潰し論理回路は、宛先ビット・マップのこの領域を
無視する。ただし、領域境界を横切った時、領域走査／
塗潰し論理回路は宛先ビット・マップ内の塗り潰された
領域１２を描画するための領域塗潰し手順を開始する。

次の領域境界を横切った時、領域塗潰し手順を停止する
。この処理を長方形の右側の端に達するまで繰り返す。

長方形内の各ビット行を同様にして走査する。隣接する
塗り潰された領域が重なり合うことを防ぐため、境界で
画定された領域の塗潰し処理は、塗り潰された領域の左
端に必ず境界線を含み、また右端には絶対に境界線を含
まないように、宛先ビット・マップに作用する。これを
図示するため、第２図で描画された画素を”＊”で示し
、空の画素を”・”で示す。

第３図に示す論理回路図を参照して、本発明による領域
境界描画論理回路の例を説明する。

この論理回路は、２画素線分の３ビツト・オクタント・
コード（Ｃｏ１ＣＬ　Ｃ２）表現に応答する。オクタン
ト・コードはクロック発生器信号６０に応じてリフレッ
シュされる。２画素線分の第１画素は、ＯＲゲート６１
の出力がハイであり、かつＣ２がハイであるならば描画
される可能性がある。この組合せのとき、ＡＮＤゲート
６２の出力がハイになる。２画素線分の第２画素は、Ｏ
Ｒゲート６１の出力がハイでありかっＣ２がローである
場合に描画される可能性がある。この組合せのときは、
ＡＮＤゲート６３の出力がハイになる。

ＡＮＤゲート６３の出力はレジスタ６４に記憶される。

次のオクタント・コードをロードするクロック発生器信
号に応じて、レジスタ６４はその内容をＥＸＣＬＵＳ　
ＩＶＥ−ＯＲゲート６５に渡す。

新しいオクタント・コードは次に処理する２画素線分に
対応する。ＥＸＣＬＵＳ　ＩＶＥ−ＯＲゲート６５は、
第１画素を表すＡＮＤゲート６２の出力と、第２画素を
表すレジスタ６４の出力とを組み合わせて、所望の画素
ビットを生成する。ＥＸＣＬＵＳ　ＩＶＥ−ＯＲゲート
６６が、所望の画素ビットを補助ビット・マップに記憶
されている既存の画素状況ビットと比較する。ＥＸＣＬ
ＵＳ　ＩＶＥ−ＯＲゲート６６の出力が、既存の画素状
況ビットを新しい状況ビットで置き換える。

本発明によれば、補助ビット・マップ内で描画すべき領
域境界線が、相交わる２画素線分から構成できることを
理解されたい。線を構成する２画素線分は自転車のチェ
ーンのリンクに類似している。リンクは共通のリベット
で、隣接するリンクに接続される。したがって、線を構
成する画素は自転車のチェーンのリベットにたとえられ
る。

２画素線分には８つの方向がありうる。第４図に、これ
らの方向または「オクタント」に０ないし７の参照番号
を付けて示す。したがって、論理回路で処理を行なうた
めに、これらの方向を３ビツトのオクタント・コードで
表すことが可能である。

ただし、どんな境界描画論理回路を使用するかに応じて
、このオクタント・コードを４個以上のビットで指定す
ることもあることを了解されたい。第５図に示す表では
、２画素線分の各方向がそれぞれ特定の３ビツト・オク
タント・コードに対応する。この表はまた、前述の線描
画の一般規則に従って２画素線分のどの画素を描画すべ
きかを示す。

この意味で、この表は本発明に関する領域境界描画論理
回路の基礎となる真理値表であると考えることもできる
。

次に、本発明に従って処理する線を２例説明する。

第６図は、１５本の相交わる２画素線分３１から構成さ
れる線３０を示す。この図では、線上で連続する画素に
１６進の番号を昇順に割り当て、これによって２つの線
分同士の相互接続を強調する。

第７図は、プレゼンハムのラン・レングス・アルゴリズ
ムなどの線描画アルゴリズムによって描画された境界線
を示す。アルゴリズムの繰返しごとに、１個の画素では
なく水平方向の画素の列５１が生成される。ある水平方
向の画素の列とその次の列との間の段差６２は２画素線
分で表される。

この例では３本の水平線分がある。図では、これらに１
ＬＬ２２２および３３３の参照番号を付ける。前述の一
般規則により、画素の水平方向の列はすべて水平の線分
に分類され、したがって領域境界描画論理回路がこれを
除去する。水平の線分の長さは、単に次の画素を描画す
る位置を指定するだけである。

【図面の簡単な説明】 第１図は、表示システムを含むコンピュータ・システム
のブロック図である。 第２図は、表示システム用の境界で画定された領域を塗
り潰すハードウェアのブロック図である。 第３図は、２画素線分を画定するための領域境界線描画
論理回路のブロック図である。 第４図は、２画素線分の８つの方向を示す図である。 第５図は、２画素線分の８方向を画素を表すビットと関
係づけた表である。 第６図は、１組の２画素線分に細分された、補助ビット
・マップ内で描画するための領域境界線の一部分を示す
図である。 第７図は、ビット・マップ内で描画するためのラン・レ
ングス・アルゴリズムに従って定義され、１組の２画素
線分と水平画素の列に細分された典型的な線を示す図で
ある。 ８０・・・・ＣＰＵ１８１・・・・ＲＯ８１８２・・・
・システム記憶装置、８４・・・・入出力アダプタ、８
５・・・・入出力アダプタ、８６・・・・ノくス・アー
キテクチャ、８７・・・・処理論理回路、８８・・・・
表示装置、８９・・・・表示記憶装置、９０・・・・キ
ーボード・アダプタ、９１・・・・キーボード、９２・
・・・表示システム。

Claims (1)

1. 【特許請求の範囲】 （１）表示論理回路を有するコンピュータ・グラフィッ
   クス装置であって、 画像を提示するため複数の画素にマップされる複数の画
   像ビットを含む宛先ビット・マップと、画像の１領域を
   囲む領域境界線を画定する画素を表す複数の領域境界ビ
   ットを含む補助ビット・マップと、 領域を特定のパターンと色で塗り潰すために領域境界線
   で囲まれた画像ビットを処理する領域塗潰し論理回路と
   を含み、 表示論理回路がさらに、指定された境界線を複数の相交
   わる２画素線分に分解して、所定の領域境界描画規則に
   従って領域境界ビットを定義するために、分解された線
   分を別々に処理できるようにする線分割手段を有する領
   域境界描画論理回路を含むことを特徴とする、コンピュ
   ータ・グラフィックス装置。 （２）請求項１に記載のコンピュータ・グラフィックス
   装置であって、領域境界描画論理回路が２画素線分を第
   １画素と第２画素とに分解し、所定の領域塗潰し境界描
   画規則に従って領域境界ビットを定義するために、分解
   された画素を別々に処理できるようにする画素分解論理
   回路を含むことを特徴とする、コンピュータ・グラフィ
   ックス装置。 （３）請求項１または２に記載のコンピュータ・グラフ
   ィックス装置であって、領域境界描画論理回路が、２画
   素線分によって導入される指定された境界線の延びる方
   向を決定し、それに応じて第１画素と第２画素を処理す
   るための方向決定論理回路を有することを特徴とする、
   コンピュータ・グラフィックス装置。 （４）請求項１、２または３に記載のコンピュータ・グ
   ラフィックス装置であって、領域境界描画論理回路が、
   複数のビットからなる入力コードによって表される２画
   素線分に応答することを特徴とする、コンピュータ・グ
   ラフィックス装置。 （５）請求項１、２、３または４に記載のコンピュータ
   ・グラフィックス装置であって、領域境界描画論理回路
   が、現境界画素を新しい画素状況に更新するために、補
   助ビット・マップに記憶されている現境界画素と新しい
   境界画素をＥＸＣＬＵＳＩＶＥ−ＯＲ機能によって組み
   合わせる手段を含むことを特徴とする、コンピュータ・
   グラフィックス装置。（６）請求項１、２、３、４また
   は５に記載のコンピュータ・グラフィックス装置であっ
   て、領域境界描画論理回路が、新しい境界画素を生成す
   るために、ＥＸＣＬＵＳＩＶＥ−ＯＲ機能６５によって
   、２本の２画素線分の交点で同一の場所を占める２つの
   画素を組み合わせる手段を含むことを特徴とする、コン
   ピュータ・グラフィックス装置。 （７）請求項１、２、３、４、５または６に記載のコン
   ピュータ・グラフィックス装置であって、指定された境
   界線が増分式線描画アルゴリズムによって定義できるこ
   とを特徴とする、コンピュータ・グラフィックス装置。 （８）コンピュータ・グラフィックス装置のビット・マ
   ップ部分において線を描画する方法であって、線分割論
   理回路を用いて、指定された線を複数の相交わる２画素
   線分に分解するステップと、方向決定論理回路を用いて
   、２画素線分によって導入される前記の指定された線の
   延びる方向を決定し、それにより複数のビットからなる
   方向コードを生成するステップと、 画素分解論理回路を用いて、前記方向コードに応答して
   前記２画素線分を第１画素と第２画素とに分解するステ
   ップと、 前記第１画素と前記第２画素を別々に処理して、線描画
   論理回路を用いて、所定の線描画規則に従って前記方向
   コードに応じて線描画ビットを定義し、それをビット・
   マップ内に記憶するステップと を含むことを特徴とする、コンピュータ・グラフィック
   ス方法。