JP2000174844A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JP2000174844A JP2000174844A JP10349094A JP34909498A JP2000174844A JP 2000174844 A JP2000174844 A JP 2000174844A JP 10349094 A JP10349094 A JP 10349094A JP 34909498 A JP34909498 A JP 34909498A JP 2000174844 A JP2000174844 A JP 2000174844A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- circuit
- control
- fpga
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 通信内容に応じて制御回路を随時書き替え、
常に最適な通信回路を構築し、通信を中断させることな
く制御回路の更新が動的に行えるようにする。 【解決手段】 被制御側通信装置は、ＲＯＭ11内の回路
データに基づいて制御側通信装置と通信を確立する。制
御側通信装置は、被制御側通信装置の制御回路に更新の
必要ありと判断すると、更新回路データを被制御通信装
置に送信する。被制御側通信装置は、受信した回路デー
タに基づいて、自己の通信制御回路15のＦＰＧＡ内の回
路をＦＰＧＡ書き替え装置17を用いて更新する。この
時、被制御側通信装置はダウンロードした回路データを
自己のＲＡＭ13に格納し、必要に応じてこれを読み出し
て用いる。ダウンロード終了後、別の通信制御回路19の
ＦＰＧＡに制御をうつした後、ＲＡＭ13の回路データに
基づいて回路を書き換える。更新終了後、被制御側通信
装置は制御回路の動作を再開して通常の運用に入る。
常に最適な通信回路を構築し、通信を中断させることな
く制御回路の更新が動的に行えるようにする。 【解決手段】 被制御側通信装置は、ＲＯＭ11内の回路
データに基づいて制御側通信装置と通信を確立する。制
御側通信装置は、被制御側通信装置の制御回路に更新の
必要ありと判断すると、更新回路データを被制御通信装
置に送信する。被制御側通信装置は、受信した回路デー
タに基づいて、自己の通信制御回路15のＦＰＧＡ内の回
路をＦＰＧＡ書き替え装置17を用いて更新する。この
時、被制御側通信装置はダウンロードした回路データを
自己のＲＡＭ13に格納し、必要に応じてこれを読み出し
て用いる。ダウンロード終了後、別の通信制御回路19の
ＦＰＧＡに制御をうつした後、ＲＡＭ13の回路データに
基づいて回路を書き換える。更新終了後、被制御側通信
装置は制御回路の動作を再開して通常の運用に入る。
Description
【０００１】
【発明の属する技術分野】本発明は、通信状態に応じて
通信装置の制御回路を制御する通信制御装置に係り、特
に、論理回路の動的な更新が可能な通信制御装置に関す
る。
通信装置の制御回路を制御する通信制御装置に係り、特
に、論理回路の動的な更新が可能な通信制御装置に関す
る。
【０００２】
【従来の技術】通信制御装置は、例えば、回線断という
事象に対して送信を中止して受信部にその旨を通知する
制御や、受信エラーという事象に対して送信側に再送信
を要求する制御、あるいは、通信内容に応じて回線を適
宜切り替える制御などを行う。すなわち、通信装置など
の制御回路に誤りが見つかった場合には、ソフトウェア
を書き替えることによって対応する制御などが一般的に
行われている。例えば、特開平２ー２６５３９６号公報
には、通信装置の制御プログラムを、通信回線を利用し
て変更する技術が開示されている。この技術によれば、
通信装置に内蔵された制御プログラムの変更パスワード
と他の通信装置から送られてきた制御プログラムの変更
パスワードとを比較して、これらが一致した時、現在の
制御装置に内蔵された制御プログラムを他の通信装置か
ら送られてきた制御プログラムに書き替えるものであ
る。このようにして、ソフトウエアによる修正を行い通
信回線の処理時間を最小限に留めている。
事象に対して送信を中止して受信部にその旨を通知する
制御や、受信エラーという事象に対して送信側に再送信
を要求する制御、あるいは、通信内容に応じて回線を適
宜切り替える制御などを行う。すなわち、通信装置など
の制御回路に誤りが見つかった場合には、ソフトウェア
を書き替えることによって対応する制御などが一般的に
行われている。例えば、特開平２ー２６５３９６号公報
には、通信装置の制御プログラムを、通信回線を利用し
て変更する技術が開示されている。この技術によれば、
通信装置に内蔵された制御プログラムの変更パスワード
と他の通信装置から送られてきた制御プログラムの変更
パスワードとを比較して、これらが一致した時、現在の
制御装置に内蔵された制御プログラムを他の通信装置か
ら送られてきた制御プログラムに書き替えるものであ
る。このようにして、ソフトウエアによる修正を行い通
信回線の処理時間を最小限に留めている。
【０００３】また、ハード的に通信回線を処理する技術
も、例えば特開平６ー１２１００４号公報などに開示さ
れている。この技術によれば、統計的に、通信回路に多
数の状態変化が同時に起きる確率は少ないと見なして、
予め、予想される通信回線の状態を表すビットマップ情
報の値と、それに対応する制御の処理番号とを登録した
連想メモリを用いて、通信回路から出力された通信回路
の状態を表すビットマップ情報を検索し、処理内容を決
定して制御を行うものである。
も、例えば特開平６ー１２１００４号公報などに開示さ
れている。この技術によれば、統計的に、通信回路に多
数の状態変化が同時に起きる確率は少ないと見なして、
予め、予想される通信回線の状態を表すビットマップ情
報の値と、それに対応する制御の処理番号とを登録した
連想メモリを用いて、通信回路から出力された通信回路
の状態を表すビットマップ情報を検索し、処理内容を決
定して制御を行うものである。
【０００４】
【発明が解決しようとする課題】しかしながら、特開平
２ー２６５３９６号公報のように、ソフトウエアで順次
処理内容を変更する通信制御装置では、処理の優先順位
を判断したり比較結果を判定するなどに時間がかかる。
さらに、変更時間の間は通信回線を中断するなど、ユー
ザ側に不便が強いられるなどの問題がある。すなわち、
ハードウェアの障害をソフトウェアで修正することには
色々の面で限界がある。また、特開平６ー１２１００４
号公報のような、ハード的に通信回線を処理する技術に
おいても、統計的確率に基づく処理であり、今日のよう
に複雑な通信網における通信回線を処理する場合には、
必ずしも適切な処理が行われない場合が生じるなど、処
理の精度に限界がある。
２ー２６５３９６号公報のように、ソフトウエアで順次
処理内容を変更する通信制御装置では、処理の優先順位
を判断したり比較結果を判定するなどに時間がかかる。
さらに、変更時間の間は通信回線を中断するなど、ユー
ザ側に不便が強いられるなどの問題がある。すなわち、
ハードウェアの障害をソフトウェアで修正することには
色々の面で限界がある。また、特開平６ー１２１００４
号公報のような、ハード的に通信回線を処理する技術に
おいても、統計的確率に基づく処理であり、今日のよう
に複雑な通信網における通信回線を処理する場合には、
必ずしも適切な処理が行われない場合が生じるなど、処
理の精度に限界がある。
【０００５】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、通信内容に応じて制御回路を随時
書き替えることにより、常に最適な通信回路を構築し、
通信を中断させることなく、制御回路の更新を動的に行
うことのできる通信制御装置を提供することにある。こ
れによって、例えば通信装置などの制御回路に誤りが見
つかった場合などにおいても、通信を中断させることな
く制御回路の更新を行うことができる。
であり、その目的は、通信内容に応じて制御回路を随時
書き替えることにより、常に最適な通信回路を構築し、
通信を中断させることなく、制御回路の更新を動的に行
うことのできる通信制御装置を提供することにある。こ
れによって、例えば通信装置などの制御回路に誤りが見
つかった場合などにおいても、通信を中断させることな
く制御回路の更新を行うことができる。
【０００６】
【課題を解決するための手段】本発明は、異なる回路を
持った複数のＦＰＧＡ（Field Programmable Gate Arra
y）を搭載して、通信内容に応じて、これらのＦＰＧＡ
を切り替えて使う機能を備えた通信制御装置である。さ
らに、複数のＦＰＧＡとその内部回路を書き換える手段
を同時に搭載することにより、通信を中断することなく
制御回路の変更を行う機能を備えた通信制御装置であ
る。
持った複数のＦＰＧＡ（Field Programmable Gate Arra
y）を搭載して、通信内容に応じて、これらのＦＰＧＡ
を切り替えて使う機能を備えた通信制御装置である。さ
らに、複数のＦＰＧＡとその内部回路を書き換える手段
を同時に搭載することにより、通信を中断することなく
制御回路の変更を行う機能を備えた通信制御装置であ
る。
【０００７】すなわち、請求項１に係る通信制御装置
は、通信内容に応じて通信装置の制御回路を制御する通
信制御装置において、通信装置には、それぞれ異なる回
路で構成された複数のＦＰＧＡが搭載され、通信内容に
応じて所望のＦＰＧＡに切り替えることにより、制御回
路の更新を行うことを特徴とする。
は、通信内容に応じて通信装置の制御回路を制御する通
信制御装置において、通信装置には、それぞれ異なる回
路で構成された複数のＦＰＧＡが搭載され、通信内容に
応じて所望のＦＰＧＡに切り替えることにより、制御回
路の更新を行うことを特徴とする。
【０００８】請求項２に係る通信制御装置は、請求項１
記載の通信制御装置において、通信内容に応じてＦＰＧ
Ａの回路データを書き替えるＦＰＧＡ書き替え手段を備
え、ＦＰＧＡ書き替え手段が書き替えたＦＰＧＡに切り
替えることにより、制御回路の更新を行うことを特徴と
する。
記載の通信制御装置において、通信内容に応じてＦＰＧ
Ａの回路データを書き替えるＦＰＧＡ書き替え手段を備
え、ＦＰＧＡ書き替え手段が書き替えたＦＰＧＡに切り
替えることにより、制御回路の更新を行うことを特徴と
する。
【０００９】請求項３に係る通信制御装置は、請求項２
記載の通信制御装置において、送信側通信装置から送ら
れてきた回路データに基づいて、受信側通信装置のＦＰ
ＧＡの回路データが書き替えられることを特徴とする。
記載の通信制御装置において、送信側通信装置から送ら
れてきた回路データに基づいて、受信側通信装置のＦＰ
ＧＡの回路データが書き替えられることを特徴とする。
【００１０】請求項４に係る通信制御装置は、請求項３
記載の通信制御装置において、送信側通信装置及び受信
側通信装置の少なくとも一方に、回路データを読み書き
するメモリを備えていることを特徴とする。
記載の通信制御装置において、送信側通信装置及び受信
側通信装置の少なくとも一方に、回路データを読み書き
するメモリを備えていることを特徴とする。
【００１１】請求項５に係る通信制御装置は、請求項４
記載の通信制御装置において、メモリに送受信する回路
データ毎に最適な回路構成を記録し、通信パターンを監
視しながら一定時間毎に最適な回路データに書き替え、
制御回路の動的な更新を行うことを特徴とする。さら
に、請求項６に係る通信制御装置は、請求項４記載の通
信制御装置において、メモリに用途別に複数の回路デー
タを記録し、通信を行う前に必要な回路データに書き換
えておくことを特徴とする。
記載の通信制御装置において、メモリに送受信する回路
データ毎に最適な回路構成を記録し、通信パターンを監
視しながら一定時間毎に最適な回路データに書き替え、
制御回路の動的な更新を行うことを特徴とする。さら
に、請求項６に係る通信制御装置は、請求項４記載の通
信制御装置において、メモリに用途別に複数の回路デー
タを記録し、通信を行う前に必要な回路データに書き換
えておくことを特徴とする。
【００１２】
【発明の実施の形態】本発明の特徴は、異なる回路を持
った複数のＦＰＧＡを通信装置に搭載すると共に、それ
ぞれのＦＰＧＡの内部回路を書き替える手段を備えたこ
とを特徴としている。これによって、通信回線に異常を
生じた場合などにおいても、通信を中断することなく制
御回路の変更を行うことができるし、通信内容に応じて
回線の切替を行うことができる。尚、ＦＰＧＡは、随時
書き替え可能な回路を実現できる素子として、近年広く
利用されており、例えば、複数の連続するデータを同時
且つリアルタイムで処理することが出来るものである。
った複数のＦＰＧＡを通信装置に搭載すると共に、それ
ぞれのＦＰＧＡの内部回路を書き替える手段を備えたこ
とを特徴としている。これによって、通信回線に異常を
生じた場合などにおいても、通信を中断することなく制
御回路の変更を行うことができるし、通信内容に応じて
回線の切替を行うことができる。尚、ＦＰＧＡは、随時
書き替え可能な回路を実現できる素子として、近年広く
利用されており、例えば、複数の連続するデータを同時
且つリアルタイムで処理することが出来るものである。
【００１３】以下、本発明の通信制御装置の実施の形態
について、図面を用いてさらに詳しく説明する。図１
は、本発明の実施の形態を説明するための複数の通信装
置の接続図である。また、図２は、本発明の実施の形態
の通信制御装置の機能構成を示すブロック図である。
について、図面を用いてさらに詳しく説明する。図１
は、本発明の実施の形態を説明するための複数の通信装
置の接続図である。また、図２は、本発明の実施の形態
の通信制御装置の機能構成を示すブロック図である。
【００１４】先ず、図１、図２を用いて、本発明の実施
の形態における通信制御装置の構成を説明する。図１に
おいて、制御側通信装置１と被制御側通信装置３の２台
の通信装置が、通信回線５を経由して通信が行えるよう
に接続されている。このとき、制御側通信装置１が送信
側通信装置となり、被制御側通信装置３が受信側通信装
置となる。そして、図２に示すように、制御側通信装置
１及び被制御側通信装置３は、それぞれ、ＲＯＭ１１と
ＲＡＭ１３とＦＰＧＡで構築されている複数の通信制御
回路１５及び１９とＦＰＧＡ書き換え装置１７と、これ
らを制御するＣＰＵ２１及び複数の通信制御回路１５、
１９から所望の通信制御回路を選択して通信回線に接続
するためのセレクタ２３とによって構成されている。
の形態における通信制御装置の構成を説明する。図１に
おいて、制御側通信装置１と被制御側通信装置３の２台
の通信装置が、通信回線５を経由して通信が行えるよう
に接続されている。このとき、制御側通信装置１が送信
側通信装置となり、被制御側通信装置３が受信側通信装
置となる。そして、図２に示すように、制御側通信装置
１及び被制御側通信装置３は、それぞれ、ＲＯＭ１１と
ＲＡＭ１３とＦＰＧＡで構築されている複数の通信制御
回路１５及び１９とＦＰＧＡ書き換え装置１７と、これ
らを制御するＣＰＵ２１及び複数の通信制御回路１５、
１９から所望の通信制御回路を選択して通信回線に接続
するためのセレクタ２３とによって構成されている。
【００１５】ＲＯＭ１１には、予め基本的な回路データ
が記録されている。ＲＡＭ１３は、ダウンロードした回
路データを記憶し、必要に応じてこの回路データを読み
出すためのメモリである。また、通信制御回路１５及び
１９は、それぞれ、書き換え可能なＦＰＧＡで構成され
ており、これらの通信制御回路１５、１９が複数用いら
れて論理回路が構成されている。また、各通信制御回路
１５、１９に含まれるＦＰＧＡの回路内容は、ＦＰＧＡ
書き替え装置１７によって書き換えられるようになって
いる。
が記録されている。ＲＡＭ１３は、ダウンロードした回
路データを記憶し、必要に応じてこの回路データを読み
出すためのメモリである。また、通信制御回路１５及び
１９は、それぞれ、書き換え可能なＦＰＧＡで構成され
ており、これらの通信制御回路１５、１９が複数用いら
れて論理回路が構成されている。また、各通信制御回路
１５、１９に含まれるＦＰＧＡの回路内容は、ＦＰＧＡ
書き替え装置１７によって書き換えられるようになって
いる。
【００１６】次に、この実施の形態の動作について説明
する。ここでは、通信回線を利用して制御回路の更新を
行う動作について説明する。通信回線５によって接続さ
れた２つの通信装置は、制御側通信装置１と被制御側通
信装置３とから成り、更新されるべき回路データは制御
側通信装置１が保持しており、通信回線５を通じて、こ
の回路データが被制御側通信装置３に送信される。すな
わち、被制御側通信装置３は、予めＲＯＭ１１内の回路
データ、あるいは以前にダウンロードした回路データに
基づいて、構成された制御回路を使用して制御側通信装
置１との間で通信を確立する。このとき、制御側通信装
置１は、被制御側通信装置３が用いている回路データを
識別することの出来る特定のデータ（例えばＩＤ番号な
ど）を取得する。その結果、制御側通信装置１は、被制
御側通信装置３の制御回路を更新する必要があると判断
すると、更新されるべき回路データを被制御通信装置３
に向けて送信する。
する。ここでは、通信回線を利用して制御回路の更新を
行う動作について説明する。通信回線５によって接続さ
れた２つの通信装置は、制御側通信装置１と被制御側通
信装置３とから成り、更新されるべき回路データは制御
側通信装置１が保持しており、通信回線５を通じて、こ
の回路データが被制御側通信装置３に送信される。すな
わち、被制御側通信装置３は、予めＲＯＭ１１内の回路
データ、あるいは以前にダウンロードした回路データに
基づいて、構成された制御回路を使用して制御側通信装
置１との間で通信を確立する。このとき、制御側通信装
置１は、被制御側通信装置３が用いている回路データを
識別することの出来る特定のデータ（例えばＩＤ番号な
ど）を取得する。その結果、制御側通信装置１は、被制
御側通信装置３の制御回路を更新する必要があると判断
すると、更新されるべき回路データを被制御通信装置３
に向けて送信する。
【００１７】すると、被制御側通信装置３は、受信した
回路データに基づいて、自己の通信装置３の通信制御回
路１５のＦＰＧＡ内に構築されている回路を、ＦＰＧＡ
書き替え装置１７を用いて更新する。このとき、被制御
側通信装置３はダウンロードした回路データを自身のＲ
ＡＭ１３に格納しておき、再び同じ回路データが必要と
なったときは、この回路データをＲＡＭ１３から読み出
して用いる。そして、ダウンロード終了後、別の通信制
御回路１９のＦＰＧＡに制御をうつした後、ＲＡＭ１３
の回路データに基づいて回路を書き換える。このように
して正常に回路が更新されたら、被制御側通信装置３は
制御回路の動作を再開して通常の運用に入る。
回路データに基づいて、自己の通信装置３の通信制御回
路１５のＦＰＧＡ内に構築されている回路を、ＦＰＧＡ
書き替え装置１７を用いて更新する。このとき、被制御
側通信装置３はダウンロードした回路データを自身のＲ
ＡＭ１３に格納しておき、再び同じ回路データが必要と
なったときは、この回路データをＲＡＭ１３から読み出
して用いる。そして、ダウンロード終了後、別の通信制
御回路１９のＦＰＧＡに制御をうつした後、ＲＡＭ１３
の回路データに基づいて回路を書き換える。このように
して正常に回路が更新されたら、被制御側通信装置３は
制御回路の動作を再開して通常の運用に入る。
【００１８】本発明の通信制御装置の別の実施の形態と
して、制御側通信装置１または被制御側通信装置３のＲ
ＯＭ１１あるいはＲＡＭ１３に、送受信するデータ毎に
最適な回路構成を記録しておき、通信パターンを監視し
ながら一定時間毎に最適な回路データに書き替えるよう
にして、制御回路の動的更新を行う。これによって、常
に効率的な通信を行うことができる。
して、制御側通信装置１または被制御側通信装置３のＲ
ＯＭ１１あるいはＲＡＭ１３に、送受信するデータ毎に
最適な回路構成を記録しておき、通信パターンを監視し
ながら一定時間毎に最適な回路データに書き替えるよう
にして、制御回路の動的更新を行う。これによって、常
に効率的な通信を行うことができる。
【００１９】さらに別な実施の形態として、制御側通信
装置１または被制御側通信装置３のＲＯＭ１１あるいは
ＲＡＭ１３に用途別に複数の回路データを記録してお
き、通信を行う前に必要な回路に書き換えておくことに
より、特定の用途に限定されない汎用型の通信装置を実
現することができる。
装置１または被制御側通信装置３のＲＯＭ１１あるいは
ＲＡＭ１３に用途別に複数の回路データを記録してお
き、通信を行う前に必要な回路に書き換えておくことに
より、特定の用途に限定されない汎用型の通信装置を実
現することができる。
【００２０】以上述べた実施の形態は本発明を説明する
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。例えば、制御側通信装置に複数の被制御側
通信装置を接続しても、上述と同様の通信制御を行うこ
とが出来る。
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。例えば、制御側通信装置に複数の被制御側
通信装置を接続しても、上述と同様の通信制御を行うこ
とが出来る。
【００２１】
【発明の効果】以上説明したように、本発明の通信制御
装置によれば、通信の内容に応じて常に最適な回路構成
を構築することが出来る。すなわち、通信においては扱
うデータによって最適な制御方法が変わる。例えば、音
声データの場合は多少のデータ誤りがあっても高速な処
理が必要とされるし、ファイル転送の場合は速度よりも
データの誤りがないことが重要となる。本発明の通信制
御装置では、通信内容の変化に応じて制御回路を随時書
き換えることができるので、効率的な通信を行うことが
出来る。
装置によれば、通信の内容に応じて常に最適な回路構成
を構築することが出来る。すなわち、通信においては扱
うデータによって最適な制御方法が変わる。例えば、音
声データの場合は多少のデータ誤りがあっても高速な処
理が必要とされるし、ファイル転送の場合は速度よりも
データの誤りがないことが重要となる。本発明の通信制
御装置では、通信内容の変化に応じて制御回路を随時書
き換えることができるので、効率的な通信を行うことが
出来る。
【００２２】また、通信回線に異常が生じたり、通信機
能を変更する場合でも、通信を中断することなく制御回
路を更新することが出来る。すなわち、機能拡張や修正
をする場合、ハードウェア（すなわち通信回路）を修正
できるので、同じ機能をソフトウェアで実現する場合と
比較して、高速な処理を行うことが出来る。このときＦ
ＰＧＡを複数搭載しているので、１つのＦＰＧＡを使用
して通信している間に別のＦＰＧＡの書き換えを行い、
書き換え終了後、適当なタイミングでＦＰＧＡを切り替
えることによって、通信を中断することなく制御回路の
更新を行うことが出来る。
能を変更する場合でも、通信を中断することなく制御回
路を更新することが出来る。すなわち、機能拡張や修正
をする場合、ハードウェア（すなわち通信回路）を修正
できるので、同じ機能をソフトウェアで実現する場合と
比較して、高速な処理を行うことが出来る。このときＦ
ＰＧＡを複数搭載しているので、１つのＦＰＧＡを使用
して通信している間に別のＦＰＧＡの書き換えを行い、
書き換え終了後、適当なタイミングでＦＰＧＡを切り替
えることによって、通信を中断することなく制御回路の
更新を行うことが出来る。
【図１】 本発明の実施の形態を説明するための複数の
通信装置の接続図。
通信装置の接続図。
【図２】 本発明の実施の形態の通信制御装置の機能構
成を示すブロック図。
成を示すブロック図。
１ 制御側通信装置 ３ 被制御側通信装置 ５ 通信回線 １１ ＲＯＭ １３ ＲＡＭ １５、１９ 通信制御回路（ＦＰＧＡ） １７ ＦＰＧＡ書き替え装置 ２１ ＣＰＵ ２３ セレクタ
Claims (6)
- 【請求項１】 通信内容に応じて通信装置の制御回路を
制御する通信制御装置において、 前記通信装置には、それぞれ異なる回路で構成された複
数のＦＰＧＡが搭載され、 通信内容に応じて所望のＦＰＧＡに切り替えることによ
り、前記制御回路の更新を行うことを特徴とする通信制
御装置。 - 【請求項２】 通信内容に応じて前記ＦＰＧＡの回路デ
ータを書き替えるＦＰＧＡ書き替え手段を備え、 前記ＦＰＧＡ書き替え手段が書き替えたＦＰＧＡに切り
替えることにより、前記制御回路の更新を行うことを特
徴とする請求項１記載の通信制御装置。 - 【請求項３】 送信側通信装置から送られてきた回路デ
ータに基づいて、受信側通信装置のＦＰＧＡの回路デー
タが書き替えられることを特徴とする請求項２記載の通
信制御装置。 - 【請求項４】 前記送信側通信装置及び前記受信側通信
装置の少なくとも一方に、回路データを読み書きするメ
モリを備えていることを特徴とする請求項３記載の通信
制御装置。 - 【請求項５】 前記メモリに、送受信する回路データ毎
に最適な回路構成を記録し、通信パターンを監視しなが
ら一定時間毎に最適な回路データに書き替え、制御回路
の動的な更新を行うことを特徴とする請求項４記載の通
信制御装置。 - 【請求項６】 前記メモリに、用途別に複数の回路デー
タを記録し、通信を行う前に必要な回路データに書き換
えておくことを特徴とする請求項４記載の通信制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34909498A JP3279273B2 (ja) | 1998-12-08 | 1998-12-08 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34909498A JP3279273B2 (ja) | 1998-12-08 | 1998-12-08 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174844A true JP2000174844A (ja) | 2000-06-23 |
| JP3279273B2 JP3279273B2 (ja) | 2002-04-30 |
Family
ID=18401459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34909498A Expired - Fee Related JP3279273B2 (ja) | 1998-12-08 | 1998-12-08 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279273B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204273A (ja) * | 2000-12-28 | 2002-07-19 | Communication Research Laboratory | 無線通信装置、プログラム送信装置およびその方法、並びに無線通信システム |
| KR20030045905A (ko) * | 2001-12-03 | 2003-06-12 | 엘지전자 주식회사 | 사용자 보드의 에프피지에이를 원격 관리하기 위한 방법및 시스템 |
| JP2006173666A (ja) * | 2004-12-10 | 2006-06-29 | National Institute Of Information & Communication Technology | ソフトウェア無線機におけるプログラムの書込方法 |
| JP2008236311A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 伝送装置 |
| US7739520B2 (en) | 2001-02-09 | 2010-06-15 | Infineon Technologies Ag | Data processing device |
| JP2012230529A (ja) * | 2011-04-26 | 2012-11-22 | Mitsubishi Electric Corp | Ｆｐｇａ搭載装置の遠隔保守システム |
| US10045095B2 (en) | 2015-09-30 | 2018-08-07 | Hitachi, Ltd. | Communication processing device, communication method, and communication system |
-
1998
- 1998-12-08 JP JP34909498A patent/JP3279273B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204273A (ja) * | 2000-12-28 | 2002-07-19 | Communication Research Laboratory | 無線通信装置、プログラム送信装置およびその方法、並びに無線通信システム |
| JP4654426B2 (ja) * | 2000-12-28 | 2011-03-23 | 独立行政法人情報通信研究機構 | 無線通信装置、プログラム送信装置およびその方法、並びに無線通信システム |
| US7739520B2 (en) | 2001-02-09 | 2010-06-15 | Infineon Technologies Ag | Data processing device |
| KR20030045905A (ko) * | 2001-12-03 | 2003-06-12 | 엘지전자 주식회사 | 사용자 보드의 에프피지에이를 원격 관리하기 위한 방법및 시스템 |
| JP2006173666A (ja) * | 2004-12-10 | 2006-06-29 | National Institute Of Information & Communication Technology | ソフトウェア無線機におけるプログラムの書込方法 |
| JP4568856B2 (ja) * | 2004-12-10 | 2010-10-27 | 独立行政法人情報通信研究機構 | ソフトウェア無線機におけるプログラムの書込方法 |
| JP2008236311A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 伝送装置 |
| JP2012230529A (ja) * | 2011-04-26 | 2012-11-22 | Mitsubishi Electric Corp | Ｆｐｇａ搭載装置の遠隔保守システム |
| US10045095B2 (en) | 2015-09-30 | 2018-08-07 | Hitachi, Ltd. | Communication processing device, communication method, and communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3279273B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176808B1 (en) | System and method for updating a network of remote sensors | |
| EP1029406B1 (en) | Method of reprogramming memories in field devices over a multidrop network | |
| CA1271821A (en) | Information transfer method and arrangement | |
| KR100201796B1 (ko) | 데이타를 네트워크 노드에 다운로딩하는 방법 및 시스템 | |
| CN101341450B (zh) | 数据周期性传输的方法、通信网络及控制单元 | |
| US5644754A (en) | Bus controller and electronic device in a system in which several electronic devices are networked | |
| KR20020056733A (ko) | 셀룰러 기지국 시스템의 메시지 처리방법 | |
| JP3279273B2 (ja) | 通信制御装置 | |
| JPH09331370A (ja) | データ通信装置 | |
| US7577958B1 (en) | Expediting an operation in a computer system | |
| EP1476986B1 (en) | Information communication controller interface apparatus and method | |
| JP2000227803A (ja) | プログラマブルコントローラのデータリンクシステムの伝送制御方法および伝送制御システム | |
| JP2000040003A (ja) | ファームウェア更新システム | |
| JP2699826B2 (ja) | ダウンロードによる端末時刻自動更新方式 | |
| JPH05252168A (ja) | データリンク方法 | |
| JP3282690B2 (ja) | オンライン通信制御ソフトウェア変更方法 | |
| JPH01291553A (ja) | メッシュネットワークにおける個別通信方式 | |
| JP3992340B2 (ja) | データ通信方法及びデータ通信装置 | |
| KR100355287B1 (ko) | 기지국 시스템에서의 멀티케스트 방식을 이용한채널카드의 다운로딩 방법 | |
| JP2003140707A (ja) | プロセス制御装置 | |
| JP3714988B2 (ja) | 移動通信における遠隔データ転送システム | |
| CN118118968A (zh) | 主备口切换方法、装置、电子设备及计算机可读存储介质 | |
| JP4007211B2 (ja) | 通信コントローラ、通信システム | |
| JPH104382A (ja) | 無線基地局の遠隔リセットシステム | |
| JPS60206341A (ja) | 通信制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |