JP2000172635A - シリアル伝送装置及びシリアル伝送方法 - Google Patents

Abstract

(57)【要約】 【課題】 スレーブアドレスが重複していても支障なく
データ伝送を行うことができるシリアル伝送装置及びシ
リアル伝送方法を提供する。 【解決手段】 スレーブアドレス選択部１４（２４）
は、マスターコントローラ１からのブロック選択信号Ｂ
Ｓ１に基づいて第１又は第２のスレーブアドレス選択部
１２、１３（２２、２３）のいずれかを選択して出力す
る。比較部１５（２５）は、スレーブアドレス検出部１
１（２１）によって検出されたスレーブアドレスとスレ
ーブアドレス選択部１４（２４）から供給されたスレー
ブアドレスを比較し、結果を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリアル伝送装置
及びシリアル伝送方法に関するものでる。

【０００２】

【従来の技術】集積回路（ＩＣ）間のデータ伝送に用い
られる従来のシリアルバスとして、Ｉ２Ｃ（Ｉｎｔｅｒ
−ＩＣ）バス規格が知られている。このＩ２Ｃバス２
は、図５に示すように、データを伝送するシリアルデー
タライン（ＳＤＡ）２ａと、クロックを伝送するシリア
ルクロックライン（ＳＣＬ）２ｂの２本の信号線のみで
構成されるバスインターフェースである。

【０００３】このＩ２Ｃバスには、例えば１つのマスタ
ーコントローラ５０と複数のスレーブデバイス３、４、
５、６、・・・とが接続される。各々のスレーブデバイ
ス３、４、５、６、・・・には、各々固有のスレーブア
ドレスが割り当てられている。

【０００４】図６はＩ２Ｃバスの伝送フォーマットを示
す図である。Ｉ２Ｃバス２で伝送されるデータ（メッセ
ージ）は、転送の開始を示すスタートコンディション
（ＳＴＡＲＴ）、個々のスレーブデバイスのアドレスを
指定する７ビットのスレーブアドレス、リード／ライト
を指定するリード／ライトビット（Ｒ／Ｗ）、デバイス
内の内部レジスタのアドレス値を指定する８ビットのサ
ブアドレスとデバイス内の内部レジスタのデータを示す
８ビットのデータ、８ビットごとの確認応答を示すアク
ノリッジ（ＡＣＫ）及び転送の完了を示すストップコン
ディション（ＳＴＯＰ）とで構成されている。

【０００５】マスターコントローラ５０は、スレーブア
ドレスによって特定のスレーブデバイスを指定すること
により、Ｉ２Ｃバス２に複数のスレーブデバイスが接続
されている場合であっても、特定のスレーブデバイスに
対して効率よくデータを伝送することができる。

【０００６】

【発明が解決しようとする課題】ところで、制御の簡略
化等の観点から、複数のスレーブデバイスをブロック化
し、他のブロック内のスレーブデバイスと重複するスレ
ーブアドレスを割り当てたい場合がある。

【０００７】しかしながら、Ｉ２Ｃバス２では、上述の
ようにスレーブアドレスによって個々のスレーブデバイ
スを指定しているため、Ｉ２Ｃバス２上に同一のスレー
ブアドレスを有するスレーブデバイスが複数あると、ス
レーブアドレスによっては特定のスレーブデバイスを指
定することができない。

【０００８】このため、このような場合には、図７に示
すように、各ブロック１００、２００、３００、４００
毎にＩ２Ｃバス２との接続を制御するスイッチ７を設
け、同一のスレーブアドレスを有するスレーブデバイス
が同時にＩ２Ｃバス２に接続されないようにする必要が
ある。

【０００９】ところが、このような構成とすると、デー
タの伝送時に、マスターコントローラ５１は、目的のス
レーブデバイスを含むブロックに対応するスイッチ７を
制御して、当該ブロックのみをＩ２Ｃバス２に接続した
後、特定のスレーブアドレスを指定してデータの伝送を
行なわなければならなず、スループットが低下してしま
う。また、スイッチ７による遅延差が生じたり、スイッ
チ７を設けるため、コストが増加してしまう問題があっ
た。

【００１０】あるいは、図８に示すように、マスターコ
ントローラ５２の中に予めスイッチ７に相当する回路を
設けておき、マスターコントローラ５２に複数のＩ２Ｃ
バス２を接続し、各々のＩ２Ｃバス２に各ブロック１０
０、２００、３００、４００のスレーブデバイスを接続
する構成が考えられる。

【００１１】しかしながら、この構成は遅延差が生じに
くいという利点はあるものの、ブロック毎に２本のバス
ライン（ＳＤＡ、ＳＣＬ）が必要なのでバスの本数が多
くなり、また、マスターコントローラに複数のスレーブ
アドレスを保持（メモリー）する必要があり、構成が複
雑になるという問題があった。

【００１２】この発明は上述の課題を解決するためにな
されたものであり、１つのシリアルバス上に同一のスレ
ーブアドレスを有する複数のスレーブデバイスが接続さ
れていても支障なくデータ伝送を行うことができるシリ
アルバス伝送装置及びシリアル伝送方法を提供すること
を目的とする。

【００１３】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係るシリアル伝送装置は、スレーブアド
レスを指定するスレーブアドレス指定手段を有するマス
ターコントローラと、一つ以上のスレーブデバイスとを
有し、スレーブデバイスが、複数のスレーブアドレスを
保持するスレーブアドレス保持手段と、スレーブアドレ
ス保持手段に保持されているスレーブアドレスのいずれ
かを選択するアドレス選択手段と、スレーブアドレス指
定手段によって指定されたスレーブアドレスを検出する
スレーブアドレス検出手段と、スレーブアドレス検出手
段によって検出されたスレーブアドレスが、スレーブア
ドレス指定手段によって指定されたスレーブアドレスと
一致しているか否かを検出する一致検出手段とを備える
ことを特徴とする。

【００１４】また、スレーブデバイスをブロック化し、
マスターコントローラにブロックを指定するブロック指
定手段を設け、スレーブデバイスにブロック指定手段に
よる指定を検出するブロック検出手段を設け、アドレス
選択手段が、ブロック検出手段による検出結果に応じ
て、スレーブアドレス保持手段に保持されているスレー
ブアドレスのいずれかを選択する構成としてもよい。

【００１５】また、本発明の他の請求項に係るシリアル
伝送装置は、マスターコントローラと、ブロック化され
た一つ以上のスレーブデバイスとを有し、マスターコン
トローラが、ブロックを指定するブロック指定手段と、
スレーブアドレスを指定するスレーブアドレス指定手段
とを備え、スレーブデバイスが、同一のブロック内では
重複のない第１のスレーブアドレスと、同一のブロック
内の第１のスレーブアドレスと重複しない第２のスレー
ブアドレスを保持するスレーブアドレス保持手段と、ブ
ロック指定手段による指定を検出する検出手段と、検出
手段による検出結果に応じて、スレーブアドレス保持手
段に保持されているスレーブアドレスのいずれかを選択
するアドレス選択手段と、スレーブアドレス指定手段に
よって指定されたスレーブアドレスを検出するスレーブ
アドレス検出手段と、スレーブアドレス検出手段によっ
て検出されたスレーブアドレスが、スレーブアドレス指
定手段によって指定されたスレーブアドレスと一致して
いるか否かを検出する一致検出手段とを備えることを特
徴とする。

【００１６】また、本発明に係るシリアル伝送方法は、
マスターコントローラと、一つ以上のスレーブデバイス
とを有するシリアル伝送装置におけるシリアル伝送方法
であって、マスターコントローラがスレーブアドレスを
指定し、スレーブデバイスが、複数のスレーブアドレス
のいずれかを選択し、選択したスレーブアドレスと、マ
スターコントローラが指定したスレーブアドレスとが一
致しているか否かを検出し、検出結果を出力することを
特徴とする。

【００１７】また、スレーブデバイスをブロック化し、
マスターコントローラが、スレーブアドレスの指定を行
なう前にブロックを指定し、スレーブデバイスが、ブロ
ックの指定手段による指定を検出し、検出結果に応じて
複数のスレーブアドレスのいずれかを選択するようにし
てもよい。

【００１８】

【発明の実施の形態】図１は、本発明の一実施形態に係
るシリアル伝送装置の要部の構成を示す図である。この
シリアル伝送装置は、マスターコントローラ１と、この
マスターコントローラ１とＩ２Ｃバス２を介して接続さ
れた複数の第１及び第２のスレーブデバイス１０、２０
とを備えている。これらのスレーブデバイス１０、２０
は、ブロック化されて管理されており、各々のスレーブ
デバイス１０、２０は、ブロック１００、２００、３０
０、４００のいずれかに属している。

【００１９】マスターコントローラ１は、アクセスしよ
うとするスレーブデバイスのスレーブアドレスを発生す
るスレーブアドレス発生部１ａと、ブロックを特定する
ためのブロック選択信号を発生するブロック選択信号発
生部１ｂとを備えている。

【００２０】なお、この図１では、説明の簡略化のため
に、マスターコントローラ１が本来備えている、Ｉ２Ｃ
バス２にサブアドレスあるいはデータを伝送する手段、
ＡＣＫを検出する手段等は省略されている。

【００２１】Ｉ２Ｃバス２は、データを伝送するための
シリアルデータライン（ＳＤＡ）２ａと、クロックを伝
送するためのシリアルクロックライン（ＳＣＬ）２ｂと
からなる。なお、これらのＳＤＡ２ａ、ＳＣＬ２ｂは各
々図示しない抵抗によってプルアップされており、ＳＤ
Ａ２ａはマスターコントローラ１あるいは各スレーブデ
バイス１０、２０によってローレベルに引き込まれ得、
ＳＣＬ２ｂはマスターコントローラ１によってローレベ
ルに引き込まれ得るように構成されている。

【００２２】マスターコントローラ１と、各々のスレー
ブデバイス１０、２０とは、Ｉ２Ｃバス２を構成するシ
リアルデータライン（ＳＤＡ）２ａと、シリアルクロッ
クライン（ＳＣＬ）２ｂとで接続されている。また、各
ブロック１００〜４００内のスレーブデバイス１０、２
０には、マスターコントローラ１からのブロック選択信
号ＢＳ１、ＢＳ２、ＢＳ３、ＢＳ４のいずれかが供給さ
れている。

【００２３】図２は、第１のスレーブデバイス１０及び
第２のスレーブデバイス２０の要部の構成を示す図であ
る。各スレーブデバイス１０（２０）は、ＳＤＡ２ａか
らスレーブアドレス値を検出するスレーブアドレス検出
部１１（２１）と、予め設定されている第１のスレーブ
アドレスが格納される第１のスレーブアドレス格納部１
２（２２）と、予め設定されている第２のスレーブアド
レスが格納される第２のスレーブアドレス格納部１３
（２３）と、マスターコントローラ１からのブロック選
択信号に応じて第１のスレーブアドレス格納部１２（２
２）又は第２のスレーブアドレス格納部１３（２３）の
一方の出力を選択するスレーブアドレス選択部１４（２
４）とを備えている。

【００２４】また、各スレーブデバイス１０（２０）
は、スレーブアドレス検出部１１（２１）の出力とスレ
ーブアドレス選択部１４（２４）の出力とを比較する比
較部１５（２５）と、比較部１５（２５）の比較出力に
基づいてＳＤＡ２ａからの入力を制限する入力スイッチ
１６（２６）と、ＳＤＡ２ａを介して供給された入力信
号よりサブアドレス値を検出するサブアドレス検出部１
７（２７）と、内部レジスタ１８（２８）と、ＳＤＡ２
ａあるいは内部レジスタ１８（２８）よりデータ値を検
出するデータ検出部１９（２９）とを備えている。

【００２５】データ検出部１９（２９）は、サブアドレ
ス検出部１７からのサブアドレス値に基づいて内部レジ
スタ１８（２８）に対してデータの読み書きを行なう。

【００２６】第１のスレーブデバイス１０と第２のスレ
ーブデバイス２０に設定されている第１及び第２のスレ
ーブアドレスは各々異なっている。具体的には、第１の
スレーブデバイス１０には、第１、第２のスレーブアド
レスとして、各々［０１００００１ｂ（ｂは２進数表記
であることを示す）］、［０１０００００ｂ］が設定さ
れており、第２のスレーブデバイス２０には、第１、第
２のスレーブアドレスとして、各々［０１０００１１
ｂ］、［０１０００１０ｂ］が設定されている。

【００２７】なお、この図２では、説明の簡略化のため
に、各スレーブデバイス１０（２０）が本来備えている
スレーブアドレス検出部１１（２１）、サブアドレス検
出部１７（２７）及びデータ検出部１９（２９）の検出
結果に基づいてＳＤＡ２ａにアクノリッジ（ＡＣＫ）を
出力する手段と、スレーブアドレスに続いて供給される
リード／ライトビット（Ｒ／Ｗ）を検出する手段等は省
略されている。

【００２８】以下、上述のように構成されたシリアル伝
送装置の動作を説明する。

【００２９】このシリアル伝送装置では、マスターコン
トローラ１は、データの書き込みあるいは読み出し等の
アクセスを行なう際に、当該スレーブデバイスが属する
ブロックと、ブロック内のスレーブデバイスのスレーブ
アドレスを指定して、アクセスしようとするスレーブデ
バイスを指定する。具体的には、アクセスしようとする
スレーブデバイスが属するブロックのブロック選択信号
（ＢＳ１〜ＢＳ４）を“Ｈ”とし、当該ブロック内のス
レーブアドレスを出力する。

【００３０】図３はマスターコントローラ１の動作を示
すフローチャートであり、スレーブデバイスの指定を行
なう際にステップＳ１０から実行が開始される。

【００３１】以下、データの書き込みを行なう場合につ
いて説明するが、データの読み出しについてもリード／
ライトビット（Ｒ／Ｗ）が［１ｂ］となり、スレーブデ
バイスからデータが出力される以外は同様である。

【００３２】まず、マスターコントローラ１のブロック
選択信号発生部１ｂは、ステップＳ１０からステップＳ
２０までの処理を実行して、ブロック選択信号を出力す
る。

【００３３】ステップＳ１０において、ブロック選択信
号発生部１ｂは、第１〜第４のブロック１００〜４００
内のスレーブデバイス１０、２０にそれぞれ供給されて
いるブロック選択信号ＢＳ１、ＢＳ２、ＢＳ３、ＢＳ４
を初期値である“Ｌ”としてステップＳ１１に進む。な
お、このときＩ２Ｃバス２のＳＤＡ２ａ及びＳＣＬ２ｂ
はともに“Ｈ”である。

【００３４】次に、ステップＳ１１において、アクセス
しようとするスレーブデバイスが第１のブロックに属し
ているか否かを判定し、第１のブロックに属していれば
ステップＳ１２に進み、ブロック選択信号ＢＳ１を
“Ｈ”としてステップＳ２０に進み、所定期間待機した
後、ステップＳ２１に進む。

【００３５】アクセスしようとするスレーブデバイスが
第１のブロックに属していなければ、ステップＳ１３に
進み、アクセスしようとするスレーブデバイスが第２の
ブロックに属しているか否かを判定し、第２のブロック
に属していればステップＳ１４に進み、ブロック選択信
号ＢＳ２を“Ｈ”としてステップＳ２０に進み、所定期
間待機した後、ステップＳ２１に進む。

【００３６】アクセスしようとするスレーブデバイスが
第２のブロックに属していなければ、ステップＳ１５に
進み、アクセスしようとするスレーブデバイスが第３の
ブロックに属しているか否かを判定し、第３のブロック
に属していればステップＳ１６に進み、ブロック選択信
号ＢＳ３を“Ｈ”としてステップＳ２０に進み、所定期
間待機した後、ステップＳ２１に進む。

【００３７】アクセスしようとするスレーブデバイスが
第３のブロックに属していなければ、ステップＳ１７に
進み、アクセスしようとするスレーブデバイスが第４の
ブロックに属しているか否かを判定し、第４のブロック
に属していればステップＳ１８に進み、ブロック選択信
号ＢＳ４を“Ｈ”としてステップＳ２０に進み、所定期
間待機した後、ステップＳ２１に進む。

【００３８】アクセスしようとするスレーブデバイスが
第４のブロックに属していなければ、ステップＳ１０に
戻る。

【００３９】以上の処理では、選択しようとするブロッ
クに応じてステップＳ１２、Ｓ１４、Ｓ１６、Ｓ１８の
いずれかが実行されるため、２つ以上のブロック選択信
号が“Ｈ”となることはない。

【００４０】次に、マスターコントローラ１は、ステッ
プＳ２１からステップＳ２９までの処理を実行して、ス
レーブアドレス等を出力する。

【００４１】スレーブアドレス発生部１ａは、ステップ
Ｓ２１において、アクセスしようとするスレーブデバイ
スが第２のスレーブデバイス２０であるか否かを判定
し、該当すればステップＳ２６に進み、該当しなければ
ステップＳ２２に進む。

【００４２】ステップＳ２２では、スレーブアドレス発
生部１ａは、第１のスレーブデバイス１０を示すスレー
ブアドレス［００１０００１ｂ］を発生する。マスター
デバイス１は、転送の開始を示すスタートコンディショ
ン（ＳＴＡＲＴ）を出力した後、スレーブアドレス発生
部１ａが発生したスレーブアドレス［００１０００１
ｂ］を出力し、さらにリード／ライトビット（Ｒ／Ｗ）
をスレーブデバイスに対する書き込みであることを示す
［０ｂ］として出力し、続くステップＳ２３に進む。な
お、スレーブデバイスからの読み出しであればリード／
ライトビット（Ｒ／Ｗ）を［１ｂ］とする。

【００４３】ステップＳ２３では、マスターコントロー
ラ１は、ＳＤＡ２ａの電圧を参照してスレーブデバイス
からの応答（ＡＣＫ）を確認した後、サブアドレスを出
力し、続くステップＳ２４において、スレーブデバイス
からの応答（ＡＣＫ）を確認した後、データ値を出力
し、ステップＳ２５に進む。ステップＳ２５では、マス
ターコントローラ１は、スレーブデバイスからの応答
（ＡＣＫ）を確認した後、ストップコンディション（Ｓ
ＴＯＰ）を出力してステップＳ１０に戻る。

【００４４】ステップＳ２２からステップＳ２５までの
動作は、ステップＳ２２において、スレーブアドレス発
生部１ａがスレーブアドレスを発生する以外は、通常の
Ｉ２Ｃバスにおける伝送と同様である。

【００４５】一方、ステップＳ２６では、スレーブアド
レス発生部１ａは、第２のスレーブデバイス１０を示す
スレーブアドレス［００１００１１ｂ］を発生する。マ
スターデバイス１は、上述のステップＳ２２と同様に、
転送の開始を示すスタートコンディション（ＳＴＡＲ
Ｔ）を出力した後、スレーブアドレス発生部１ａが発生
したスレーブアドレス［００１００１１ｂ］を出力し、
さらにリード／ライトビット（Ｒ／Ｗ）をスレーブデバ
イスに対する書き込みであることを示す［０ｂ］として
出力し、続くステップＳ２７に進む。

【００４６】ステップＳ２７では、マスターコントロー
ラ１は、スレーブデバイスからの応答（ＡＣＫ）を確認
した後、サブアドレスを出力し、続くステップＳ２８に
おいて、スレーブデバイスからの応答（ＡＣＫ）を確認
した後、データ値を出力し、ステップＳ２９に進む。ス
テップＳ２９では、マスターコントローラ１は、スレー
ブデバイスからの応答（ＡＣＫ）を確認した後、ストッ
プコンディション（ＳＴＯＰ）を出力してステップＳ１
０に戻る。

【００４７】ステップＳ２６からステップＳ２９までの
動作は、ステップＳ２６において、スレーブアドレス発
生部１ａが発生するスレーブアドレスが異なる以外は、
ステップＳ２２からステップＳ２５までの動作と同様で
ある。

【００４８】以上の動作により、このシリアル伝送装置
では、複数のスレーブデバイス１０、２０に対して、ブ
ロックの指定とブロック内のスレーブデバイスを選択す
るブロック化アクセスを行なうことができる。

【００４９】図４は、第１のブロック１００内の第１の
スレーブデバイス１０と、第２のブロック２００の第２
のスレーブデバイス２０の内部レジスタにデータを書き
込む場合の動作を示すタイミング図である。

【００５０】この動作では、上述の図３のフローチャー
トの処理が２回繰り返して実行される。

【００５１】まず、１回目の実行では、第１のブロック
１００に書き込みを行うので、ステップＳ１１からステ
ップＳ１２に進み、ブロック選択信号ＢＳ１を“Ｈ”に
する。

【００５２】ブロック選択信号ＢＳ１が“Ｈ”となる
と、第１のブロック１００内の第１のスレーブデバイス
１０のスレーブアドレス選択部１４は、第１のスレーブ
アドレス値［０１００００１ｂ］を選択する。また、第
１のブロック１００内の第２のスレーブデバイス２０の
スレーブアドレス選択部２４は、第１のスレーブアドレ
ス値［０１０００１１ｂ］を選択する。

【００５３】これに対し、他のブロック選択信号が
“Ｌ”である第２、第３、第４のブロック２００、３０
０、４００内の第１のスレーブデバイス１０のスレーブ
アドレス選択部１４は第２のスレーブアドレス値［０１
０００００ｂ］を選択し、第２のスレーブデバイス２０
のスレーブアドレス選択部２４は第２のスレーブアドレ
ス値［０１０００１０ｂ］を選択する。

【００５４】ステップＳ２０において、スレーブアドレ
ス選択部１４、２４の出力が完全に安定して比較部１
５、２５に入力されるまでの時間待ちを行い、次ステッ
プに移行する。

【００５５】また、１回目の実行では、第１のスレーブ
デバイス１０に書き込みを行うので、ステップＳ２１か
らステップＳ２２に進み、スレーブアドレス［００１０
００１ｂ］を出力する。

【００５６】スレーブアドレスが出力されると、各スレ
ーブデバイス１０、２０のスレーブアドレス検出部１
１、２１はこのスレーブアドレスを検出し、各々比較部
１５、２５に供給する。各比較部１５（２５）は、供給
されたスレーブアドレスと、スレーブアドレス選択部１
４（２４）の出力が一致しているか否かを検出する。こ
の場合は、上述のように第１のブロック１００の第１の
スレーブデバイス１０のアドレスのみが［００１０００
１ｂ］となっているため、図４に示すように、この第１
のスレーブデバイス１０の比較部１５の出力のみがアド
レスの一致を示す有効となり、他の比較部１５、２５の
出力がアドレスの不一致を示す無効となる。

【００５７】第１のブロック１００の第１のスレーブデ
バイス１０はスレーブアドレスが一致したことを示すた
めに、ＳＤＡ２ａにＡＣＫとして“Ｌ”を出力すると共
に、スイッチ１６をＯＮにして次のサブアドレス値の入
力待ちになる。一方、他のスレーブデバイス１０、２０
はスレーブアドレスが一致していないので、ＡＣＫをせ
ず、また入力スイッチ１６、２６をＯＦＦにしたままで
ある。

【００５８】この後、マスターコントローラ１は、ステ
ップＳ２３においてサブアドレス値を出力し、ステップ
Ｓ２４においてデータ値を出力する。第１のブロック１
００の第１のスレーブデバイス１０は、サブアドレス検
出部１７、データ検出部１９により検出したサブアドレ
ス、データ値を内部レジスタ１８に転送する。これ以外
のスレーブデバイス１０、２０は、上述のように入力ス
イッチ１６、２６をＯＦＦにしたままであるため、サブ
アドレス、データ値の受信は行なわない。

【００５９】このように、１回目の実行により、第１の
ブロックの第１のスレーブデバイス１０にデータを伝送
すると、マスターコントローラ１は、ステップＳ２５に
おいてＳＴＯＰを出力し、ステップＳ１０に戻る。この
ＳＴＯＰを検出した第１のブロック１００の第１のスレ
ーブデバイス１０は一連の動作を終了してＳＴＡＲＴ待
ちになる。

【００６０】次に、２回目の実行では、第２のブロック
２００に書き込みを行うので、ステップＳ１１からステ
ップＳ１３を介してステップＳ１４に進み、ブロック選
択信号ＢＳ２を“Ｈ”にする。

【００６１】ブロック選択信号ＢＳ２が“Ｈ”となる
と、第２のブロック２００内の第１のスレーブデバイス
１０のスレーブアドレス選択部１４は、第１のスレーブ
アドレス値［０１００００１ｂ］を選択する。また、第
２のブロック２００内の第２のスレーブデバイス２０の
スレーブアドレス選択部２４は、第１のスレーブアドレ
ス値［０１０００１１ｂ］を選択する。

【００６２】これに対し、他のブロック選択信号が
“Ｌ”である第１、第３、第４のブロック１００、３０
０、４００内の第１のスレーブデバイス１０のスレーブ
アドレス選択部１４は第２のスレーブアドレス値［０１
０００００ｂ］を選択し、第２のスレーブデバイス２０
のスレーブアドレス選択部２４は第２のスレーブアドレ
ス値［０１０００１０ｂ］を選択する。

【００６３】また、２回目の実行では、第２のスレーブ
デバイス２０に書き込みを行うので、ステップＳ２１か
らステップＳ２６に進み、スレーブアドレス［００１０
０１１ｂ］を出力する。

【００６４】この場合は、上述のように第２のブロック
２００の第２のスレーブデバイス２０のアドレスのみが
［００１００１１ｂ］となっているため、図４に示すよ
うに、この第２のスレーブデバイス２０の比較部２５の
出力のみがアドレスの一致を示す有効となり、他の比較
部１５、２５の出力がアドレスの不一致を示す無効とな
る。

【００６５】これにより、１回目の実行と同様に、今度
は第２のブロック２００の第２のスレーブデバイス２０
のみに対してサブアドレス、データ値が伝送される。

【００６６】この後、マスターコントローラ１は、当該
スレーブデバイスからのＡＣＫを確認し、ＳＴＯＰを出
力してステップＳ１０に戻り、全てのブロック選択信号
をデフォルトの“Ｌ”に設定して、次のデータの伝送待
ちになる。

【００６７】以上説明したように、このシリアル伝送装
置では、ブロック選択信号により、スレーブアドレス選
択部の動作を制御し、アクセス対象ブロック内のスレー
ブデバイスのみが他と異なる第１のスレーブアドレスを
選択することにより、他のブロックにおいてスレーブア
ドレスの重複があったとしても、アクセス対象ブロック
内の特定のスレーブデバイスに対して正常にデータの伝
送を行なうことができる。

【００６８】また、このシリアル伝送装置では、マスタ
ーコントローラにブロック選択信号を発生する手段（ブ
ロック選択信号発生部１ｂ）を設け、スレーブデバイス
にブロック選択信号に応じてスレーブアドレスの切り換
えを行なう手段（第１及び第２のスレーブアドレス格納
部１２、１３（２２、２３）とスレーブアドレス選択部
２４）を設け、アクセス時にブロックの指定を行なう
が、シリアルバスには何ら変更を加えないので、バス規
格を損なうことなく構成することができる。そして、マ
スターコントローラは、一つのスレーブアドレスを出力
するだけで複数のブロックにまたがる同一のスレーブア
ドレスを有するスレーブデバイスにアクセスすることが
できる。このため、互換性を維持し、コストの低減に寄
与することができる。

【００６９】なお、上述の説明では一つのブロックに複
数のスレーブデバイスを有する場合について説明した
が、スレーブデバイスが１つであっても同様な効果を得
ることができる。この場合、ブロックとアクセスしたい
スレーブデバイスが同一とみなされ、図１のブロック１
００（２００、３００、４００）内は、第１のスレーブ
デバイス１０のみになり、図３のフロチャートでは、Ｓ
２６〜Ｓ２９までのステップが省かれる。

【００７０】また、上述の説明ではシリアルバスとして
Ｉ２Ｃバスを用いた場合について説明したが、本発明の
技術的思想はこれに限定されるものではなく、アドレス
の選択によってスレーブデバイスを選択するシリアルバ
スであれば本発明を適用することができる。

【００７１】また、上述の説明ではシリアルバスにスレ
ーブアドレスを伝送する手段としてマスターコントロー
ラを例にとって説明したが、マイクロコンピュータ等の
制御手段を用いても同様の効果を得ることができる。

【００７２】

【発明の効果】本発明に係るシリアル伝送装置では、ス
レーブデバイスが、複数のスレーブアドレスを保持する
スレーブアドレス保持手段と、スレーブアドレス保持手
段に保持されているスレーブアドレスのいずれかを選択
するアドレス選択手段を備えるため、容易にスレーブデ
バイスのスレーブアドレスを選択することができる。

【００７３】また、複数のスレーブデバイスをブロック
化し、スレーブデバイスにマスターコントローラのブロ
ック指定手段による指定を検出するブロック検出手段を
設け、アドレス選択手段が、ブロック検出手段による検
出結果に応じて、スレーブアドレス保持手段に保持され
ているスレーブアドレスのいずれかを選択する構成とす
ることにより、ブロック化アクセスが可能になる。

【００７４】また、本発明の他の請求項に係るシリアル
伝送装置では、スレーブデバイスのアドレス選択手段
が、マスターコントローラのブロック指定手段による指
定の検出結果に応じて、同一のブロック内では重複のな
い第１のスレーブアドレスと、同一のブロック内の第１
のスレーブアドレスと重複しない第２のスレーブアドレ
スを保持するスレーブアドレス保持手段に保持されてい
るスレーブアドレスのいずれかを選択することにより、
１つのシリアルバス上に同一のスレーブアドレスを有す
る複数のスレーブデバイスが接続されていても支障なく
データ伝送を行うことができる。

【００７５】また、本発明に係るシリアル伝送方法で
は、マスターコントローラがスレーブアドレスを指定
し、スレーブデバイスが、複数のスレーブアドレスのい
ずれかを選択し、選択したスレーブアドレスと、マスタ
ーコントローラが指定したスレーブアドレスとが一致し
ているか否かを検出することにより、容易にスレーブデ
バイスのスレーブアドレスを選択することができる。

【００７６】また、複数のスレーブデバイスをブロック
化し、マスターコントローラが、スレーブアドレスの指
定を行なう前にブロックを指定し、スレーブデバイス
が、ブロックの指定手段による指定を検出し、検出結果
に応じて複数のスレーブアドレスのいずれかを選択する
ことにより、ブロック化アクセスが可能になる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るシリアル伝送装置の
構成を示す図である。

【図２】シリアル伝送装置を構成するスレーブデバイス
の構成を示す図である。

【図３】シリアル伝送装置の動作を示すフローチャート
である。

【図４】シリアル伝送装置の動作タイミングを示す図で
ある。

【図５】従来のシリアル伝送装置の構成を示す図であ
る。

【図６】Ｉ２Ｃバス規格のフォーマットを示す図であ
る。

【図７】従来のシリアル伝送装置の他の構成を示す図で
ある。

【図８】従来のシリアル伝送装置の他の構成を示す図で
ある。

【符号の説明】

１ マスターコントローラ、 １ａ スレーブアドレス
発生部、 １ｂ ブロック選択信号発生部、 ２ Ｉ２
Ｃバス、 ２ａ ＳＤＡ、 ２ｂ ＳＣＬ、１０ 第１
のスレーブデバイス、 １１、２１ スレーブアドレス
検出部、 １２、２２ 第１のスレーブアドレス格納
部、 １３、２３ 第２のスレーブアドレス格納部、
１４、２４ スレーブアドレス選択部、 １５、２５
比較部、２０ 第２のスレーブデバイス。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 スレーブアドレスを指定するスレーブア
   ドレス指定手段を有するマスターコントローラと、一つ
   以上のスレーブデバイスとを有し、 該スレーブデバイスは、 複数のスレーブアドレスを保持するスレーブアドレス保
   持手段と、 前記スレーブアドレス保持手段に保持されているスレー
   ブアドレスのいずれかを選択するアドレス選択手段と、 前記スレーブアドレス指定手段によって指定されたスレ
   ーブアドレスを検出するスレーブアドレス検出手段と、 該スレーブアドレス検出手段によって検出されたスレー
   ブアドレスが、前記スレーブアドレス指定手段によって
   指定されたスレーブアドレスと一致しているか否かを検
   出する一致検出手段とを備えることを特徴とするシリア
   ル伝送装置。
2. 【請求項２】 前記スレーブデバイスがブロック化され
   ており、 前記マスターコントローラは、前記ブロックを指定する
   ブロック指定手段を備え、 前記スレーブデバイスは、前記ブロック指定手段による
   指定を検出するブロック検出手段を備え、 前記アドレス選択手段は、前記ブロック検出手段による
   検出結果に応じて、前記スレーブアドレス保持手段に保
   持されているスレーブアドレスのいずれかを選択するこ
   とを特徴とする請求項１記載のシリアル伝送装置。
3. 【請求項３】 マスターコントローラと、ブロック化さ
   れた一つ以上のスレーブデバイスとを有し、 前記マスターコントローラは、 前記ブロックを指定するブロック指定手段と、 スレーブアドレスを指定するスレーブアドレス指定手段
   とを備え、 前記スレーブデバイスは、 同一のブロック内では重複のない第１のスレーブアドレ
   スと、同一のブロック内の前記第１のスレーブアドレス
   と重複しない第２のスレーブアドレスを保持するスレー
   ブアドレス保持手段と、 前記ブロック指定手段による指定を検出する検出手段
   と、 該検出手段による検出結果に応じて、前記スレーブアド
   レス保持手段に保持されているスレーブアドレスのいず
   れかを選択するアドレス選択手段と、 前記スレーブアドレス指定手段によって指定されたスレ
   ーブアドレスを検出するスレーブアドレス検出手段と、 該スレーブアドレス検出手段によって検出されたスレー
   ブアドレスが、前記スレーブアドレス指定手段によって
   指定されたスレーブアドレスと一致しているか否かを検
   出する一致検出手段とを備えることを特徴とするシリア
   ル伝送装置。
4. 【請求項４】 マスターコントローラと、一つ以上のス
   レーブデバイスとを有するシリアル伝送装置におけるシ
   リアル伝送方法であって、 前記マスターコントローラがスレーブアドレスを指定
   し、 前記スレーブデバイスが、 複数のスレーブアドレスのいずれかを選択し、 該選択したスレーブアドレスと、前記マスターコントロ
   ーラが指定したスレーブアドレスとが一致しているか否
   かを検出し、該検出結果を出力することを特徴とするシ
   リアル伝送方法。
5. 【請求項５】 前記スレーブデバイスがブロック化され
   ており、 前記マスターコントローラは、前記スレーブアドレスの
   指定を行なう前に前記ブロックを指定し、 前記スレーブデバイスは、前記ブロックの指定手段によ
   る指定を検出し、 該検出結果に応じて前記複数のスレーブアドレスのいず
   れかを選択することを特徴とする請求項４記載のシリア
   ル伝送方法。