JPH11184800A - データ処理装置及びシステム構築方法 - Google Patents

Abstract

(57)【要約】 【課題】一方の外部機器がデータバスを専有していた場
合でも、他方の外部機器が他のデータバスを使用して他
のデータ処理を実行できるようにすると共に、各々のデ
ータバスに接続された外部機器によってデータ用のメモ
リを時系列的に共用できるようにする。 【解決手段】主記憶装置３０と、この主記憶装置３０と
データバスＡとの間でのデータの書き込み読み出をし、
この主記憶装置３０とデータバスＢとの間でのデータの
書き込み読み出をし、及び、２つのデータバスＡ，Ｂ間
でのデータ転送を行う３方向性のインタフェース装置２
００とを備え、この３方向性のインタフェース装置２０
０によって２つのデータバスＡ，Ｂを時系列的に入出力
制御するようになされたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は複写機やプリン
タ、ファクシミリなどの画像処理装置に適用して好適な
データ処理装置及びシステム構築方法に関する。詳しく
は、データ用のメモリと２つに分断されたデータバスに
３方向性のインタフェース手段を接続して、一方のデー
タバスに接続された外部機器が、データ用のメモリとの
間でデータを書き込み読み出しを行っているときは、他
方のデータバスを他の外部機器に開放できるようにする
と共に、各々のデータバスに接続された外部機器によっ
てデータ用のメモリを時系列的若しくは同時に共用でき
るようにしたものである。

【０００２】

【従来の技術】近年、原稿画像から取得した画像データ
に基づいて画像形成を行うデジタル複写機が使用される
に至っている。この種の複写機では原稿の画像情報がス
キャナ等により読み込まれ、その原稿の画像情報が一
旦、画像メモリに蓄えられる。そして、該画像メモリに
蓄えられた画像情報はユーザの要求に応じて画像の縮
小、拡大及び回転などの画像処理が施される。これによ
り、画像処理された画像データに基づいてその原稿の画
像を所定の転写紙に複写することができる。

【０００３】ところで、この種のデジタル複写機では原
稿の画像情報を一旦蓄積するために大容量のメモリが設
けられ、その画像情報を効率良くデータ転送する技術が
必要になる。

【０００４】図７はこの種の画像メモリを用いた従来方
式の画像形成装置５００の構成例を示すブロック図であ
る。この画像形成装置５００は図７に示すＣＰＵバス１
を有している。このＣＰＵバス１には、システム制御手
段２、画像メモリ３、ダイレクトメモリアクセスコント
ローラ（以下単にＤＭＡＣという）４、画像取得手段５
及び画像再生手段６とが接続されている。

【０００５】このＣＰＵバス１に接続されたシステム制
御手段２はＣＰＵ２ａ，ＲＯＭ２ｂ，ＲＡＭ２ｃ及び操
作部２ｄを有している。ＣＰＵ２ａは画像形成装置５０
０の全体制御を行うＩＣで、その制御プログラムはＲＯ
Ｍ２ｂに格納されている。ＲＡＭ２ｃはＣＰＵ２ａが演
算を行うときに、一時的に使用されるメモリで、制御プ
ログラムの実行上必要になるものである。

【０００６】例えば、画像取得手段５や画像再生手段６
に起動指示などの制御命令が出力されたとき、ＣＰＵ２
ａによってＲＡＭ２ｃにその制御命令が書き込まれ、そ
の後、画像データの書き込み終了通知などがあった場合
にこの制御命令に対するものかが照合される。

【０００７】また、操作部２ｄはユーザと本装置との間
のインタフェースに必要なものであり、この指示により
ＣＰＵ２ａは所定のデータ処理を実行する。ＣＰＵバス
１に接続された画像メモリ３は複数ページ分の容量をも
つ比較的大きな容量のメモリで、図示しないが符号化処
理を行うことにより符号データの蓄積も行われる。ＤＭ
ＡＣ４はＣＰＵ２ａの介在なしに各デバイス間のデータ
転送を実行するもので、ＣＰＵ２ａに比べ高速にデータ
転送を行うことができる。

【０００８】このＣＰＵバス１に接続された画像取得手
段５はスキャナ用インタフェース５ａ、スキャナ部５ｂ
及びページメモリ５ｃを有している。スキャナ用インタ
フェース５ａはスキャナ部５ｂの駆動制御及びページメ
モリ５ｃにおける画像データ（ＤＡＴＡ）の書き込み読
み出し制御を行うものである。ページメモリ５ｃはスキ
ャナ部５ｂからの画像データを１ページ分格納するメモ
リで、スキャナ部５ｂとＣＰＵ２ａのデータ転送速度の
整合及びＣＰＵバス１の使用効率の向上のため必要にな
るものである。

【０００９】更に、ＣＰＵバス１に接続された画像再生
手段６はプリンタ用インタフェース６ａ，ページメモリ
６ｂ及びプリンタ部６ｃを有している。プリンタ用イン
タフェース６ａはプリンタ部６ｃの駆動制御及びページ
メモリ６ｂにおける画像データの書き込み読み出し制御
を行うものである。ページメモリ６ｂはプリンタ部６ｃ
への書き込みデータを１ページ分格納するメモリで、プ
リンタ６ｃとＣＰＵ２ａのデータ転送速度の整合及びＣ
ＰＵバス１の使用効率の向上のため必要になるものであ
る。

【００１０】次に、画像形成装置５００の動作を説明す
る。始めに、単一原稿時のコピー動作について説明す
る。まず、操作部２ｄから１ページコピーの指示を受け
ると、ＣＰＵ２ａから画像取得手段５へスキャナ駆動が
指示される。この指示を受けたスキャナ用インタフェー
ス５ａではスキャナ部５ｂが駆動されると共に、スキャ
ナ部５ｂから原稿の画像データが取得され、その画像デ
ータが順次ページメモリ５ｃに格納される。１ページ分
の画像データがページメモリ５ｃに格納されると、スキ
ャナ用インタフェース５ａはＣＰＵ２ａに対して画像デ
ータの読み取り終了を通知する。

【００１１】この通知を受けたＣＰＵ２ａからＤＭＡＣ
４に対して、スキャナ用インタフェース５ａからプリン
タ用インタフェース６ａへ画像データを転送するように
指示が与えられる。そして、１ページ分の画像データが
スキャナ用のページメモリ５ｃからプリンタ用のページ
メモリ６ｂに転送される。この１ページの画像データの
転送が終わると、ＤＭＡＣ４からＣＰＵ２ａに対して、
転送終了が通知される。この通知を受けたＣＰＵ２ａか
ら画像再生手段６へプリンタ駆動が指示される。この指
示を受けたプリンタ用インタフェース６ａによって、ペ
ージメモリ６ｂから画像データが読み出され、その画像
データがプリンタ部６ｃに出力される。プリンタ部６ｃ
では１ページの画像データに基づいて、原稿の画像を転
写紙などに複写することができる。

【００１２】次に、複数枚の原稿を複数部コピーすると
きの動作について説明する。まず、操作部２ｄからの指
示を受けたＣＰＵ２ａによって画像取得手段５に対して
スキャナ駆動が指示される。この指示を受けたスキャナ
用インタフェース５ａでは、スキャナ部５ｂによって取
得された１ページ分の画像データがページメモリ５ｃに
格納されると、その後、スキャナ用インタフェース５ａ
からＣＰＵ２ａへ１ページ分の画像データの読み取り終
了が通知される。この通知を受けたＣＰＵ２ａからＤＭ
ＡＣ４にデータ転送が指示されるので、ページメモリ５
ｃに格納された画像データが画像メモリ３に転送され
る。

【００１３】この一連の動作が原稿枚数分だけ繰り返さ
れ、全ての画像データが画像メモリ３に蓄積される。そ
の後、蓄積された画像データはＣＰＵ２ａの指示により
プリンタ用インタフェース６ａに転送される。このと
き、ＤＭＡＣ４により１ページ分の画像データが画像メ
モリ３からプリンタ用のページメモリ６ｄに格納される
と、ＣＰＵ２ａからプリンタ用インタフェース６ａに対
してプリンタ起動が指示される。

【００１４】この指示を受けたプリンタ用インタフェー
ス６ａによって１ページ分の画像データがプリンタ部６
ｃに出力されると、ＣＰＵ２ａに対して印刷終了が通知
される。この通知を受けたＣＰＵ２ａからＤＭＡＣ４へ
次ページの画像データの転送が指示され、その印刷が開
始される。

【００１５】この一連の動作が原稿枚数分だけ繰り返さ
れるので、最初の１部のコピーが完了する。この例では
ＣＰＵ２ａに対して複数部のコピーが指示されているの
で、ＤＭＡＣ４に対して、再度１ページ目の画像データ
を画像メモリ３からプリンタ用インタフェース６ａへ転
送するように指示される。これ以降は、同一動作を設定
された部数分だけ繰り返すことにより、複数部のコピー
を行うことができる。

【００１６】

【発明が解決しようとする課題】ところで、従来方式の
画像形成装置１０によれば、本装置に通信手段を付加す
ることにより、複写機能にプリンタ、ファクシミリ機能
を複合させたデータ処理装置の要求がある。この要求に
対して、いわゆるメモリ通信や同報通信などを行うため
に画像メモリ３を効率良く使用しなければならない。し
かしながら、従来方式では１本のＣＰＵバス１に画像メ
モリ３、ＤＭＣＡ４、画像取得手段５及び画像再生手段
６が接続され、しかも、各々の手段５，６毎にページメ
モリ５ｃや６ｂが接続されている。

【００１７】従って、スキャナ部５ｃ及びプリンタ部６
ｃの動作時以外はスキャナー用及びプリンタ用のページ
メモリ５ｃ，６ｂが使用されないので、メモリ使用効率
が悪くなるというシステム構築上の問題がある。因なみ
に、ページメモリ５ｃ，６ｂは一番大きな原稿サイズ
（例えばＡ３サイズ）の画像データが記録できるような
容量を有している。これにより、Ａ３サイズより小さな
原稿を複写する場合は、使用しないメモリ領域が発生し
てしまいメモリ使用効率が低下する。

【００１８】また、複数枚の原稿を複数部コピーすると
き、すなわち、１ページの画像データを読み込んだ後
に、１ページ目の原稿をプリントアウトしながら複数部
のコピーを同時に行う場合に、ＤＭＡＣ４によってスキ
ャナ用のページメモリ５ｃから画像メモリ３とプリンタ
用のページメモリ６ｂとの両方に画像データを転送しな
ければならない。従って、画像データを２度に分けて転
送しなければならず、単一原稿時のデータ転送時間の約
２倍になる。

【００１９】更に、ＣＰＵバス１に接続されたＤＭＡＣ
４の転送速度がＣＰＵ２ａのバス占有率によって変化す
るので、ＤＭＡＣ４によって前ページの画像データ上に
次ページの画像データが上書きされてしまう場合があ
る。これは、ＣＰＵ２ａのバス占有率の変化によって、
ＤＭＡＣ４の転送速度が低下したときなどに、１ページ
分の画像データがページメモリ５ａから画像メモリ３へ
全て転送される前に、次ページの画像データの読み込み
が開始された場合に発生する。

【００２０】同様に、１ページ分の画像データをページ
メモリ６ｂに格納する前に、プリンタの起動指示がなさ
れると、画像データのアンダーフローが発生して原稿の
上部が複写されない場合がある。このような状態を避け
るために、ＣＰＵ２ａに優先してＤＭＡＣ（以下外部機
器ともいう）４にＣＰＵバス１を専有させるようにする
と、ＣＰＵ２ａの処理速度が低下したり、ＣＰＵバス
（以下データバスともいう）１や画像メモリ（以下デー
タ用のメモリともいう）３を使用したファックス処理な
どをＣＰＵ（以下外部機器ともいう）２ａに実行させる
ことが困難になるという問題がある。

【００２１】そこで、この発明は上述した課題を解決し
たものであって、一方の外部機器がデータバスを専有し
ていた場合でも、他方の外部機器が他のデータバスを使
用して他のデータ処理を実行できるようにすると共に、
各々のデータバスに接続された外部機器によってデータ
用のメモリを時系列的に共用できるようにしたデータ処
理装置及びシステム構築方法を提供することを目的とす
る。

【００２２】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明に係るデータ処理装置は、データ用のメモ
リと、このメモリと第１のデータバスとの間でのデータ
の書き込み読み出をし、そのメモリと第２のデータバス
との間でのデータの書き込み読み出をし、及び、第１の
データバスと第２のデータバスとの間でのデータ転送を
行う３方向性のインタフェース手段とを備え、３方向性
のインタフェース手段によって２つのデータバスを時系
列的に入出力制御するようになされたことを特徴とす
る。

【００２３】本発明のデータ処理装置によれば、１本の
データバスを２つに分断したデータ転送制御をすること
ができるので、例えば、第１のデータバスに接続された
外部機器が、データ用のメモリとの間でデータの書き込
み読み出しを行っているときに、第２のデータバスとデ
ータ用のメモリとの間におけるデータの書き込み読み出
しを停止させたり、データ用のメモリから読み出された
同じデータを第２のデータバスに転送したりすることが
できる。

【００２４】従って、第１のデータバスに接続された外
部機器が、データ用のメモリとの間でデータを書き込み
読み出しを行っているときは、第２のデータバスを他の
外部機器に開放することができる。これと共に、第１の
データバスに接続された外部機器と、第２のデータバス
に接続された外部機器とでデータ用のメモリを時系列的
若しくは同時に共用することができる。

【００２５】本発明に係るシステム構築方法はデータ用
のメモリと第１のデータバスとの間でのデータの書き込
み読み出をし、そのメモリと第２のデータバスとの間で
のデータの書き込み読み出をし、及び、第のデータバス
と第２のデータバスとの間でのデータ転送を行うに際し
て、データ用のメモリ、第１及び第２のデータバス間に
３方向性のインタフェース手段を配置し、このインタフ
ェース手段内に制御用のメモリを設け、この制御用のメ
モリに制御命令を書き込むようになされたことを特徴と
する。

【００２６】本発明に係るシステム構築方法によれば、
１本のデータバスを２つに分断して、２つのデータバス
間でデータ転送を行うことが可能で、しかも、上位の制
御装置などに過度な制御負担などをかけないようなデー
タ処理システムを構築することができる。

【００２７】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施形態としてのデータ処理装置及びシステム構
築方法について説明をする。

【００２８】（１）インタフェース装置の構成例 図１は、この実施形態としてのデータ処理装置に適用さ
れるインタフェース装置の構成例を示す図である。

【００２９】本実施の形態では、データ用のメモリと２
つに分断されたデータバスに３方向性のインタフェース
手段を接続して、一方のデータバスに接続された外部機
器が、データ用のメモリとの間でデータを書き込み読み
出しを行っているときは、他方のデータバスを他の外部
機器に開放できるようにすると共に、各々のデータバス
に接続された外部機器によってデータ用のメモリを時系
列的若しくは同時に共用できるようにしたものである。

【００３０】このインタフェース装置１００は図１に示
す第１のデータバス１１及び第２のデータバス１２の間
に接続されて使用される。データバス１１には双方向性
の第１のインタフェース部１３が接続され、このデータ
バス１１との間でデータが入出力される。インタフェー
ス部１３の内部への出力段にはデータ用の第１のメモリ
としてのＦＩＦＯメモリ１４ａが接続され、データバス
１１から入力されたデータが一時記録される。ＦＩＦＯ
メモリ１４ａは２つのデータバス間のデータ転送速度を
整合するために必要となる。ＦＩＦＯメモリ１４ａによ
るデータは最初に入力されたものから最初に出力され
る。

【００３１】ＦＩＦＯメモリ１４ａの出力段には内部デ
ータバス１５ａを介在して第２のインタフェース部１６
が接続される。インタフェース部１６の外部への出力段
にはデータバス１２が接続され、データバス１１からの
データがデータバス１２に出力される。

【００３２】また、インタフェース部１６の内部への出
力段にはデータ用の第２のメモリとしてのＦＩＦＯメモ
リ１４ｂが接続され、上述した理由からデータバス１２
より入力されたデータが一時記録される。このデータは
最初に入力されたものから、最初に出力される。このＦ
ＩＦＯメモリ１４ｂの出力段には内部データバス１５ｂ
を介在してインタフェース部１３が接続される。インタ
フェース部１３の外部への出力段にはデータバス１１が
接続され、データバス１２からのデータがデータバス１
１に出力される。

【００３３】更に、上述の２つのインタフェース部１３
及び１６間には制御用のメモリ１７が接続され、例えば
このインタフェース装置１００を含めたデータ処理シス
テムを構築したときに、そのシステム上位の制御装置な
どからの制御命令Ｄ１が一時記録される。この例で制御
用のメモリ１７はコマンドレジスタ１７ａ及びステータ
スレジスタ１７ｂを有している。上述の制御命令Ｄ１は
このコマンドレジスタ１７ａに記録される。

【００３４】このインタフェース装置１００へのアクセ
ス方法には、一義的に決めたチップセレクト信号を使用
する方法や、アドレスデコード方式を使用する方法など
が考えられる。アドレスデコード方式は予めＲＯＭなど
にマッピンクされたアドレスＡｄｄをアクセス時に制御
装置などによって、データバス１１上にそのアドレスを
ドライブする。これにより、インタフェース装置１００
内のアドレスレジスタに設定するようにして、そのイン
タフェース装置１００内でアドレスをデコードすること
によりアクセスを受け付ける方法である。以降の説明で
は、後者の場合を想定して説明をする。

【００３５】例えば、インタフェース部１３又はインタ
フェース部１６内にはインタフェース制御部１８が設け
られ、コマンドレジスタ１７ａに記録された制御命令Ｄ
１に基づいてＦＩＦＯメモリ１４ａ，１４ｂのデータ書
き込み読み出し制御が行われ、しかも、インタフェース
部１３、１６、内部データバス１５ａ，１５ｂの入出力
が制御される。

【００３６】インタフェース制御部１８には図２に示す
アドレスレジスタ１８ａ，デコーダ１８ｂ，タイミング
発生回路１８ｃなどが設けられる。アドレスレジスタ１
８ａには、アクセス時に本インタフェース装置１００宛
のアドレスが設定される。本インタフェース装置１００
宛のアクセスであるかは、そのアドレスがデコーダ１８
ｂによって解読されることで判断される。このデコーダ
１８ｂは制御命令Ｄ１の解読にも使用される。この制御
命令Ｄ１のデコード結果に基づいてタイミング発生回路
１８ｃではスイッチ制御信号Ｓ１〜Ｓ４が発生される。

【００３７】スイッチ制御信号Ｓ１はインタフェース部
１３のバス切換えに使用され、スイッチ制御信号Ｓ２は
インタフェース部１６のバス切換えに使用される。メモ
リ制御信号Ｓ３はＦＩＦＯメモリ１４ａの書き込み読み
出しに使用され、メモリ制御信号Ｓ４はＦＩＦＯメモリ
１４ｂの書き込み読み出しに使用される。

【００３８】ステータスレジスタ１７ｂには制御通知情
報が一時記録される。この制御通知情報は制御命令Ｄ１
に関して実行されたデータ転送結果などを示す終了ステ
ータスデータＤ２のようなものであり、システム上位の
制御装置などはこの終了ステータスデータＤ２を受信す
ることで、先にインタフェース装置１００に与えた制御
命令Ｄ１に対するデータ処理が終了したかを判断するこ
とができる。

【００３９】次に、図２を参照しながら、インタフェー
ス装置１００の動作を説明する。この例ではデータバス
１１，１２間でデータ転送をするときに、コマンドレジ
スタ１７ａに制御命令Ｄ１が書き込まれるようになされ
たものである。

【００４０】例えば、データバス１１からデータバス１
２へデータを転送する場合には、その旨の制御命令Ｄ１
がコマンドレジスタ１７ａに書き込まれる。この制御命
令Ｄ１がインタフェース制御部１８に受信されると、こ
の制御命令Ｄ１がインタフェース制御部１８でデコード
され、このデコード結果であるスイッチ制御信号Ｓ１に
基づいてインタフェース部１３ではデータバス１１が内
部データバス１５ａに接続され、インタフェース部１６
ではスイッチ制御信号Ｓ２に基づいて内部データバス１
５ａがデータバス１２に接続される。

【００４１】そして、データバス１１から入力されたデ
ータはメモリ制御信号Ｓ３に基づいてＦＩＦＯメモリ１
４ａに一時記録される。これはデータバス１１上のデー
タ転送速度とデータバス１２上のデータ転送速度とを整
合させるためである。このＦＩＦＯメモリ１４ａに最初
に記録されたデータから順にメモリ制御信号Ｓ３に基づ
いて読み出され、インタフェース部１６を通過してデー
タバス１２に出力される。

【００４２】また、データバス１２からデータバス１１
へデータを転送する場合には、その旨の制御命令Ｄ１が
コマンドレジスタ１７ａに書き込まれる。この制御命令
Ｄ１がインタフェース制御部１８に受信されると、イン
タフェース制御部１８でデコードされたスイッチ制御信
号Ｓ１に基づいてインタフェース部１３ではデータバス
１１が内部データバス１５ｂに接続され、インタフェー
ス部１６ではスイッチ制御信号Ｓ２に基づいて内部デー
タバス１５ｂがデータバス１２に接続される。

【００４３】そして、データバス１２から入力されたデ
ータはメモリ制御信号Ｓ４に基づいてＦＩＦＯメモリ１
４ｂに一時記録され、データバス１１及び１２のデータ
転送速度がマッチングされる。このＦＩＦＯメモリ１４
ｂに最初に記録されたデータから順に、メモリ制御信号
Ｓ４に基づいて読み出され、インタフェース部１３を通
過してデータバス１１に出力される。

【００４４】このデータ転送が終了すると、ステータス
レジスタ１７ｂには終了ステータスデータＤ２が書き込
まれる。なお、ステータスレジスタ１７ｂにはインタフ
ェース装置１００自身の終了ステータスデータＤ２が書
き込まれることは勿論のこと、この種のインタフェース
装置１００をデータバスを分断する節目、節目に多数配
置してデータ処理システムを構築したときに、他のイン
タフェース装置１００からの終了ステータスデータＤ２
をも記録するようになされている。

【００４５】このようにすると、システムの制御装置に
対して最も近い位置に配置したインタフェース装置１０
０のステータスレジスタ１７ｂの記録内容を確認するこ
とで、そのデータ処理システムで端末装置に近いインタ
フェース装置１００に与えた制御命令Ｄ１に対するデー
タ処理が終了したかを容易に判断することができる。

【００４６】このように、本実施の形態に係るインタフ
ェース装置１００によれば、コマンドレジスタ１７ａに
一旦、制御命令Ｄ１が書き込まれた後は、その制御命令
Ｄ１に基づいてインタフェース部１３，１６及び内部デ
ータバス１５ａ，１５ｂの入出力制御及びＦＩＦＯメモ
リ１４ａ，１４ｂの書き込み読み出し制御をすることが
できるので、インタフェース装置１００に接続されたシ
ステム上位の制御装置などと独立してデータバス１１，
１２間でデータを転送することができる。

【００４７】従って、制御命令Ｄ１を書き込んだ後は、
その制御装置自らがインタフェース装置１００の入出力
を管理しなくても済むので、その制御装置のデータ処理
負担を軽減することができる。

【００４８】また、本実施の形態では制御命令Ｄ１に関
して実行されたデータ転送結果を示す終了ステータスデ
ータＤ２がステータスレジスタ１７ｂに一時記録される
ので、このコマンドレジスタ１７ｂからそのデータＤ２
を読み出すことにより、制御命令Ｄ１に関して実行され
たデータの転送結果を容易に確認することができる。従
って、制御装置とインタフェース装置１００との間にお
いて、ハンドシェイクによるデータ処理を行うこと、及
び、複数のインタフェース装置１００間において、ハン
ドシェイクによるデータ処理を行うことができる。

【００４９】続いて、本実施の形態としての３方向性の
インタフェース装置２００について説明をする。図３は
本実施の形態としての３方向性のインタフェース装置２
００の構成例を示すブロック図である。

【００５０】この実施形態では、内部データバス１５
ａ，１５ｂから分岐した分岐データバスが接続され、こ
の分岐データバスにメモリ制御手段が接続され、インタ
フェース部１３，１６よって入出力されるデータが制御
命令Ｄ１に基づいて書き込み読み出し制御されるように
したものである。なお、インタフェース装置１００と同
じ符号及び同じ名称のものは同じ機能を有するので、そ
の説明を省略する。

【００５１】この３方向性のインタフェース装置２００
には図３に示す内部バスセレクタ２１が設けられる。内
部バスセレクタ２１は図４に示す２回路１選択用のスイ
ッチ回路２１ａ，単一スイッチ回路２１ｂ及び２１ｃを
有している。勿論、これらのスイッチ回路２１ａ〜２１
ｃは電界効果トランジスタやバイポーラトランジスタな
どにより集積化されたトランジスタ回路を用いてもよ
い。

【００５２】スイッチ回路２１ａのａ点はＦＩＦＯメモ
リ１４ａの出力段の内部データバス１５ａに接続され、
そのｂ点はＦＩＦＯメモリ１４ｂの出力段の内部データ
バス１５ｂに接続される。スイッチ回路２１ａの中性点
ｎは分岐データバスとしての書き込み用のメモリバス２
２ａに接続される。このメモリバス２２ａにはデータ用
の第３のメモリとしてのＦＩＦＯメモリ２３ａに接続さ
れ、内部データバス１５ａ又は１５ｂから分岐された書
き込み用のデータが一時記憶される。このＦＩＦＯメモ
リ２３ａの出力段にはメモリ制御手段２４が接続され、
内部データバス１５ａ又は１５ｂから分岐されたデータ
の書き込み読み出し制御が行われる。このメモリ制御手
段２４の外部への出力段には画像メモリ３などのデータ
用のメモリが接続される。

【００５３】また、メモリ制御手段２４の内部への出力
段にはＦＩＦＯメモリ２３ｂが接続され、内部データバ
ス１５ａ又は１５ｂへ出力するための読み出し用のデー
タが一時記憶される。このＦＩＦＯメモリ２３ｂの出力
段には読み出し用のメモリバス２２ｂが接続される。こ
のメモリバス２２ｂはスイッチ回路２１ｂ，２１ｃの接
点ｎに接続される。スイッチ回路２１ｂのａ点は内部デ
ータバス１５ａを通じてインタフェース部１６の入力段
に接続され、スイッチ回路２１ｃのｂ点は内部データバ
ス１５ｂを通じてインタフェース部１３の入力段に接続
される。

【００５４】上述のインタフェース部１３又はインタフ
ェース部１６内にはインタフェース制御部１８に代わっ
てインタフェース制御部２８が設けられる。インタフェ
ース制御部２８はアドレスレジスタ２８ａ、デコーダ２
８ｂ及びタイミング発生回路２８ｃを有しており、これ
らの機能はインタフェース制御部１８のアドレスレジス
タ１８ａ、デコーダ１８ｂ及びタイミング発生回路１８
ｃとほぼ同じである。このインタフェース制御部２８で
は、コマンドレジスタ１７ａに記録された制御命令Ｄ１
に基づいてＦＩＦＯメモリ１４ａ，１４ｂ及び２３ａ，
２３ｂのデータ書き込み読み出し制御と、インタフェー
ス部１３、１６、内部データバス１５ａ，１５ｂの入出
力制御と、スイッチ回路２１ａ〜２１ｃのスイッチ制御
などが行われる。

【００５５】インタフェース制御部２８ではインタフェ
ース制御部１８と同様に制御命令Ｄ１をデコードしてス
イッチ制御信号Ｓ１〜Ｓ４を発生する他に、タイミング
発生回路２８ｃによって、スイッチ回路２１ａのバス切
換えに使用されるスイッチ制御信号Ｓ５と、スイッチ回
路２１ｂのバス切換えに使用されるスイッチ制御信号Ｓ
６と、ＦＩＦＯメモリ２３ａの書き込み読み出しに使用
されるメモリ制御信号Ｓ７と、ＦＩＦＯメモリ２３ｂの
書き込み読み出しに使用されるメモリ制御信号Ｓ８と、
スイッチ回路２１ｃのバス短絡に使用されるスイッチ制
御信号Ｓ９などが発生される。

【００５６】次に、図４を参照しながら、インタフェー
ス装置２００の動作を説明する。この例では以下の９つ
のデータ転送事象に関する制御命令Ｄ１がコマンドレジ
スタ１７ａに書き込まれるようになされたものである。
このデータ転送事象は、 データバス１１からデータバス１２へデータを転送
（データスルー）する場合、 データバス１１から画像メモリ３へデータを書き込
む場合、 データバス１１から画像メモリ３へデータを書き込
むと同時にデータバス１２へ同じデータを転送する場
合、 データバス１２からデータバス１１へデータを転送
（データスルー）する場合、 データバス１２から画像メモリ３へデータを書き込
む場合、 データバス１２から画像メモリ３へデータを書き込
むと同時にデータバス１１へ同じデータを転送する場
合、 画像メモリ３からデータバス１１へデータを読み出
す場合、 画像メモリ３からデータバス１２へデータを読み出
す場合、及び 画像メモリ３からデータバス１１及びデータバス１
２へ同じデータを読み出す場合である。

【００５７】例えば、データ転送事象に関する制御命
令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合に
は、この制御命令Ｄ１がインタフェース制御部２８に受
信されると、この制御命令Ｄ１がインタフェース制御部
２８でデコードされ、このデコード結果であるスイッチ
制御信号Ｓ１に基づいてインタフェース部１３ではデー
タバス１１が内部データバス１５ａに接続され、インタ
フェース部１６ではスイッチ制御信号Ｓ２に基づいて内
部データバス１５ａがデータバス１２に接続される。

【００５８】スイッチ回路２１ａではスイッチ制御信号
Ｓ５に基づいてメモリバス２２ａが内部データバス１５
ａから切り離され、同様にスイッチ回路２１ａではスイ
ッチ制御信号Ｓ６に基づいてメモリバス２２ｂが内部デ
ータバス１５ｂから切り離される。そして、データバス
１１から入力されたデータはメモリ制御信号Ｓ３に基づ
いてＦＩＦＯメモリ１４ａに一時記録される。このＦＩ
ＦＯメモリ１４ａに最初に記録されたデータから順にメ
モリ制御信号Ｓ３に基づいて読み出され、インタフェー
ス部１６を通過してデータバス１２に出力される。これ
によりデータバス１１からデータバス１２へデータを転
送（データスルー）することができる。

【００５９】また、データ転送事象に関する制御命令
Ｄ１がコマンドレジスタ１７ａに書き込まれた場合に
は、インタフェース制御部２８でデコードされたスイッ
チ制御信号Ｓ１に基づいてデータバス１１が内部データ
バス１５ａに接続され、スイッチ回路２１ａではスイッ
チ制御信号Ｓ５に基づいてメモリバス２２ａと内部デー
タバス１５ａとが接続される。

【００６０】そして、データバス１１から入力されたデ
ータはメモリ制御信号Ｓ３に基づいてＦＩＦＯメモリ１
４ａに一時記録される。このＦＩＦＯメモリ１４ａに最
初に記録されたデータから順にＦＩＦＯメモリ２３ａに
記録される。ＦＩＦＯメモリ２３ａに記録されたデータ
はメモリ制御信号Ｓ７に基づいて読み出され、画像メモ
リ３に書き込まれる。

【００６１】このとき、メモリバス２２ｂは内部データ
バス１５ｂから切り離されたままである。この場合にデ
ータバス１２と内部データバス１５ａ，１５ｂとはどの
ような接続の仕方をしていてもよい。これにより、デー
タバス１１から画像メモリ３へデータを書き込むことが
できる。

【００６２】更に、データ転送事象に関する制御命令
Ｄ１がコマンドレジスタ１７ａに書き込まれた場合に
は、インタフェース制御部２８でデコードされたスイッ
チ制御信号Ｓ１に基づいてデータバス１１が内部データ
バス１５ａに接続され、スイッチ制御信号Ｓ２に基づい
て内部データバス１５ａがデータバス１２に接続され
る。スイッチ回路２１ａではスイッチ制御信号Ｓ５に基
づいてメモリバス２２ａと内部データバス１５ａとが接
続される。

【００６３】そして、データバス１１から入力されたデ
ータはメモリ制御信号Ｓ３に基づいてＦＩＦＯメモリ１
４ａに一時記録される。このＦＩＦＯメモリ１４ａに最
初に記録されたデータから順にＦＩＦＯメモリ２３ａに
記録される。これと共に、ＦＩＦＯメモリ１４ａに記録
されたデータがデータバス１２に出力される。ＦＩＦＯ
メモリ２３ａに記録されたデータはメモリ制御信号Ｓ７
に基づいて読み出され、画像メモリ３に書き込まれる。
これにより、データバス１１から画像メモリ３へデータ
を書き込むと同時にデータバス１２へ同じデータを転送
することができる。

【００６４】また、データ転送事象に関する制御命令
Ｄ１がコマンドレジスタ１７ａに書き込まれた場合に
は、インタフェース制御部２８でデコードされたスイッ
チ制御信号Ｓ１に基づいてデータバス１１が内部データ
バス１５ｂに接続され、スイッチ制御信号Ｓ２に基づい
て内部データバス１５ｂがデータバス１２に接続され
る。

【００６５】スイッチ回路２１ａではスイッチ制御信号
Ｓ５に基づいてメモリバス２２ａが内部データバス１５
ａから切り離され、同様にスイッチ回路２１ａではスイ
ッチ制御信号Ｓ６に基づいてメモリバス２２ｂが内部デ
ータバス１５ｂから切り離される。そして、データバス
１２から入力されたデータはメモリ制御信号Ｓ４に基づ
いてＦＩＦＯメモリ１４ｂに一時記録される。このＦＩ
ＦＯメモリ１４ｂに最初に記録されたデータから順にメ
モリ制御信号Ｓ４に基づいて読み出され、インタフェー
ス部１３を通過してデータバス１１に出力される。これ
によりデータバス１２からデータバス１１へデータを転
送（データスルー）することができる。

【００６６】次に、データ転送事象に関する制御命令
Ｄ１がコマンドレジスタ１７ａに書き込まれた場合に
は、インタフェース制御部２８でデコードされたスイッ
チ制御信号Ｓ２に基づいてデータバス１２が内部データ
バス１５ｂに接続され、スイッチ回路２１ａではスイッ
チ制御信号Ｓ５に基づいてメモリバス２２ａと内部デー
タバス１５ａとが接続される。

【００６７】そして、データバス１２から入力されたデ
ータはメモリ制御信号Ｓ４に基づいてＦＩＦＯメモリ１
４ｂに一時記録される。このＦＩＦＯメモリ１４ｂに最
初に記録されたデータから順にＦＩＦＯメモリ２３ａに
記録される。ＦＩＦＯメモリ２３ａに記録されたデータ
はメモリ制御信号Ｓ７に基づいて読み出され、画像メモ
リ３に書き込まれる。

【００６８】このとき、メモリバス２２ｂは内部データ
バス１５ｂから切り離されたままである。この場合にデ
ータバス１１と内部データバス１５ａ，１５ｂとはどの
ような接続の仕方をしていてもよい。これにより、デー
タバス１２から画像メモリ３へデータを書き込むことが
できる。

【００６９】データ転送事象に関する制御命令Ｄ１が
コマンドレジスタ１７ａに書き込まれた場合には、イン
タフェース制御部２８でデコードされたスイッチ制御信
号Ｓ１に基づいてデータバス１１が内部データバス１５
ｂに接続され、スイッチ制御信号Ｓ２に基づいて内部デ
ータバス１５ｂがデータバス１２に接続される。スイッ
チ回路２１ａではスイッチ制御信号Ｓ５に基づいてメモ
リバス２２ａと内部データバス１５ａとが接続される。

【００７０】そして、データバス１２から入力されたデ
ータはメモリ制御信号Ｓ４に基づいてＦＩＦＯメモリ１
４ｂに一時記録される。このＦＩＦＯメモリ１４ｂに最
初に記録されたデータから順にＦＩＦＯメモリ２３ａに
記録される。これと共に、ＦＩＦＯメモリ１４ｂに記録
されたデータがデータバス１１に出力される。ＦＩＦＯ
メモリ２３ａに記録されたデータはメモリ制御信号Ｓ７
に基づいて読み出され、画像メモリ３に書き込まれる。
これにより、データバス１２から画像メモリ３へデータ
を書き込むと同時にデータバス１１へ同じデータを転送
することができる。

【００７１】データ転送事象に関する制御命令Ｄ１が
コマンドレジスタ１７ａに書き込まれた場合には、イン
タフェース制御部２８でデコードされたスイッチ制御信
号Ｓ１に基づいてデータバス１１が内部データバス１５
ｂに接続され、スイッチ回路２１ｂではスイッチ制御信
号Ｓ６に基づいてメモリバス２２ｂと内部データバス１
５ｂとが接続される。この例ではスイッチ制御信号Ｓ９
によってスイッチ回路２１ｃがオンされる。

【００７２】そして、画像メモリ３から読み出されたデ
ータはメモリ制御信号Ｓ８に基づいてＦＩＦＯメモリ２
３ｂに一時記録される。このＦＩＦＯメモリ２３ｂに最
初に記録されたデータから順にインタフェース部１３を
通ってデータバス１１に出力される。このとき、メモリ
バス２２ａは内部データバス１５ｂから切り離された状
態である。この場合に、内部データバス１５ｂはスイッ
チ制御信号Ｓ２に基づいてデータバス１２から切り離さ
れている。これにより、画像メモリ３からデータバス１
１へデータを読み出すことができる。

【００７３】データ転送事象に関する制御命令Ｄ１が
コマンドレジスタ１７ａに書き込まれた場合には、イン
タフェース制御部２８でデコードされたスイッチ制御信
号Ｓ１に基づいてデータバス１１が内部データバス１５
ａから切り離され、スイッチ回路２１ｂではスイッチ制
御信号Ｓ６に基づいてメモリバス２２ｂと内部データバ
ス１５ａとが接続される。

【００７４】そして、画像メモリ３から読み出されたデ
ータはメモリ制御信号Ｓ８に基づいてＦＩＦＯメモリ２
３ｂに一時記録される。このＦＩＦＯメモリ２３ｂに最
初に記録されたデータから順にインタフェース部１６を
通ってデータバス１２に出力される。このとき、メモリ
バス２２ａは内部データバス１５ｂから切り離された状
態である。この場合に、内部データバス１５ａはスイッ
チ制御信号Ｓ１に基づいてデータバス１１から切り離さ
れている。これにより、画像メモリ３からデータバス１
２へデータを読み出すことができる。なお、データ転送
事象〜，に関する制御命令Ｄ１を実行する場合に
は、スイッチ制御信号Ｓ９によってスイッチ回路２１ｃ
をオフした状態が保たれる。

【００７５】に関する制御命令Ｄ１がコマンドレジス
タ１７ａに書き込まれた場合には、インタフェース制御
部２８でデコードされたスイッチ制御信号Ｓ１に基づい
てデータバス１１が内部データバス１５ｂに接続される
と共に、スイッチ制御信号Ｓ２に基づいてデータバス１
２が内部データバス１５ａに接続される。しかも、スイ
ッチ回路２１ｂではスイッチ制御信号Ｓ６に基づいてメ
モリバス２２ｂと内部データバス１５ａとが接続され、
スイッチ制御信号Ｓ９に基づいてスイッチ回路２１ｃが
オンされて内部データバス１５ａ及び１５ｂが短絡され
る。

【００７６】そして、画像メモリ３から読み出されたデ
ータはメモリ制御信号Ｓ８に基づいてＦＩＦＯメモリ２
３ｂに一時記録される。このＦＩＦＯメモリ２３ｂに最
初に記録されたデータから順にインタフェース部１３を
通ってデータバス１１に出力されると共に、インタフェ
ース部１６を通ってデータバス１２に出力される。この
とき、メモリバス２２ａは内部データバス１５ａ，１５
ｂから切り離された状態である。これにより、画像メモ
リ３からデータバス１１及びデータバス１２へ同じデー
タを読み出すことができる。これらのいずれかのデータ
転送事象〜が終了すると、ステータスレジスタ１７
ｂにはデータ転送結果を通知するために終了ステータス
データＤ２が書き込まれる。

【００７７】このように、本実施の形態としての３方向
性のインタフェース装置２００によれば、システムの制
御装置からコマンドレジスタ１７ａに制御命令Ｄ１が書
き込まれた後は、制御装置と独立してデータバス１１か
ら画像メモリ３などへデータを書き込んだり、この画像
メモリ３からデータバス１２上にデータを読み出すこと
ができる。

【００７８】従って、オフィースコンピユータシステム
や画像形成装置などのデータ処理システムを構築する場
合であって、１つのデータバスを２つに分断し、この２
つのデータバス１１、１２間でデータ転送をする場合な
どは、本実施の形態としての双方向性のインタフェース
装置１００を２つのデータバス１１，１２の間に配置す
るように設計する。

【００７９】また、唯一の画像メモリ３とデータバス１
１との間でデータの書き込み読み出をしたり、その画像
メモリ３とデータバス１２との間でデータの書き込み読
み出をしたり、及び、データバス１１、１２間でデータ
転送をする場合などは、本実施の形態としての３方向性
のインタフェース装置２００を画像メモリ３、データバ
ス１１及び１２間に配置するようにする。そして、これ
らのインタフェース装置１００，２００内にコマンドレ
ジスタ１７ａを設け、このコマンドレジスタ１７ａに制
御命令Ｄ１を書き込むようにしてインタフェース装置１
００や２００の入出力を制御するようにするとよい。

【００８０】続いて、インタフェース装置１００や２０
０を用いたデータ処理装置について説明する。

【００８１】（２）データ処理装置の構成例 図５は本実施の形態としてのデータ処理装置３００の構
成例を示すブロック図である。

【００８２】この実施形態では図５に示す主記憶装置３
０と、２つに分断されたデータバスＡ，Ｂ間に３方向性
のインタフェース装置２００を接続して、一方のデータ
バスＢに接続された端末装置４０が主記憶装置３０との
間でデータの書き込み読み出しを行っているときは、他
方のデータバスＡを主制御装置１０に開放できるように
すると共に、各々のデータバスＡ又はＢに接続された主
制御装置１０、副制御装置２０及び端末装置４０，５０
などによって主記憶装置３０を時系列的若しくは同時に
共用できるようにしたものである。

【００８３】このデータ処理装置３００にはデータ用の
メモリとしての図５に示す主記憶装置３０が設けられ
る。この主記憶装置３０には上述した３方向性のインタ
フェース装置２００が接続され、その内部のコマンドレ
ジスタ１７ａに書き込まれた制御命令Ｄ１によって、こ
の主記憶装置３０とデータバスＡとの間でデータの書き
込み読み出をしたり、主記憶装置３０とデータバスＢと
の間でデータの書き込み読み出をしたり、及び、２つの
データバスＡ，Ｂ間でデータ転送がなされる。

【００８４】この例で、データバスＡには２つの双方向
性のインタフェース装置１０１及び１０２が設けられ
る。一方のインタフェース装置１０１はデータバスＡに
接続されて他方のインタフェース装置１０２及び３方向
性のインタフェース装置２００に接続されると共に、Ｃ
ＰＵバス１ａを通じて外部機器としての主制御装置１０
に接続される。

【００８５】他方のインタフェース装置１０２は同様に
データバスＡに接続されて３方向性のインタフェース装
置２００に接続されると共に、ＣＰＵバス１ｂを通じて
外部機器としての副制御装置２０に接続される。更に、
データバスＡには第１の調停手段としてのバス調停手段
６０が接続され、データ衝突が生じないようにインタフ
ェース装置１０１及び１０２のバス使用権の調停がなさ
れる。

【００８６】また、データバスＢにも２つの双方向性の
インタフェース装置１０３及び１０４が設けられる。一
方のインタフェース装置１０３はデータバスＢに接続さ
れて他方のインタフェース装置１０４及び３方向性のイ
ンタフェース装置２００に接続されると共に、端末用の
バス４０ａを通じて外部機器としての端末装置４０に接
続される。

【００８７】他方のインタフェース装置１０４は同様に
データバスＢに接続されて３方向性のインタフェース装
置２００に接続されると共に、端末用のバス５０ａを通
じて外部機器としての端末装置５０に接続される。更
に、データバスＢには第２の調停手段としてのバス調停
手段７０が接続され、インタフェース装置１０３及び１
０４のバス使用権の調停がなされる。

【００８８】上述したインタフェース装置１０１〜１０
４はいずれも本実施の形態としての双方向性のインタフ
ェース装置１００が使用され、内部に設けられたコマン
ドレジスタ１７ａに書き込まれた制御命令Ｄ１によっ
て、データ転送制御がなされる。この例では、少なくと
もデータバスＡと主記憶装置３０の間でデータ転送を行
うとき、主記憶装置３０とデータバスＢとの間でデータ
転送を行うとき、または、データバスＡ，Ｂ間でデータ
転送を行うときに、インタフェース装置２００内のコマ
ンドレジスタ１７ａに制御命令Ｄ１が書き込まれる。こ
の制御命令Ｄ１は主制御装置１０又は副制御装置２０に
よって書き込まれる。

【００８９】次に、データ処理装置３００の動作を説明
する。例えば、端末装置４０から主記憶装置３０にデー
タを書き込む場合を想定して説明をする。この場合に
は、上述したデータ転送事象に関する制御命令Ｄ１が
インタフェース装置２００のコマンドレジスタ１７ａに
書き込まれる。

【００９０】これに先立っては、まず、主制御装置１０
からインタフェース装置１０１内の図示ないコマンドレ
ジスタ１７ａ及びインタフェース装置２００内の以下図
示ないコマンドレジスタ１７ａにはデータ転送事象に
関する制御命令Ｄ１が書き込まれる。次に、主制御装置
１０からインタフェース装置１０３にデータ転送事象
に関する制御命令Ｄ１が書き込まれ、その後、インタフ
ェース装置２００にデータ転送事象に関する制御命令
Ｄ１が書き込まれる。

【００９１】インタフェース装置１０１、２００及び１
０３で各々の制御命令Ｄ１がデコードされると、インタ
フェース装置１０３ではデータバスＢと端末用のバス４
０ａとが接続され、インタフェース装置２００ではデー
タバスＢとメモリバス３０ａとが接続される。各々のイ
ンタフェース装置１０１、２００及び１０３の内部での
動作は上述した通りである。例えば、インタフェース装
置１０３及び２００の接続動作により、端末装置４０か
らデータバスＢを経由して主記憶装置３０へデータを書
き込むことができる。

【００９２】この例では端末装置４０から主記憶装置３
０へデータを書き込んでいるとき、及び、主記憶装置３
０から端末装置５０にデータを読み出しているときは、
３方向性のインタフェース装置２００によって、データ
バスＡがデータバスＢから切り離されるので、データバ
スＡを主制御装置１０や副制御装置２０に開放すること
ができる。これにより、データバスＡに接続された主制
御装置１０が、インタフェース装置１０１及び１０２を
通して副制御装置２０と他のデータのやりとりを行うこ
とができる。

【００９３】また、上述したデータ転送事象に関する
制御命令Ｄ１に基づいて主記憶装置３０から読み出され
た同じデータを主制御装置１０を始め、副制御装置２０
及び端末装置５０などに転送することができる。これに
より、データバスＡに接続された主制御装置１０や副制
御装置２０と、データバスＢに接続された端末装置４０
及び５０とで主記憶装置３０を時系列的若しくは同時に
共用することができる。

【００９４】このように本実施の形態としてのデータ処
理装置３００によれば、双方向性のインタフェース装置
１０１〜１０４及び３方向性のインタフェース装置２０
０によって２つのデータバスＡ，Ｂを時系列的に入出力
制御することができるので、従来方式の画像形成装置５
００のような１本のＣＰＵバス１を２つに分断したデー
タ転送制御をすることができる。

【００９５】続いて、データ処理装置３００を応用した
画像形成装置について説明する。

【００９６】（３）データ処理装置の応用例 図６は本実施の形態としての画像形成装置４００の構成
例を示すブロック図である。この実施形態では、図７に
示す画像メモリ３と２つに分断されたデータバスＡ，Ｂ
にメモリ用のバスブリッジ２０１を接続し、このバスブ
リッジ２０１に制御命令Ｄ１を与えた後は、この制御命
令Ｄ１によってスキャナ部４２及びプリンタ部５２をＣ
ＰＵ２ａとは独立して時系列的に入出力を制御させるよ
うにして、この間にＣＰＵ２ａが他のデータ処理を実行
できるようになされたものである。

【００９７】この画像形成装置４００には３方向性のイ
ンタフェース手段としての図６に示すバスブリッジ２０
１が設けられる。このバスブリッジ２０１には本実施の
形態に係る３方向性のインタフェース装置２００が使用
される。

【００９８】このバスブリッジ２０１には画像メモリ３
が接続され、原稿などの画像データが一時記憶される。
この例ではバスブリッジ２０１内のコマンドレジスタ１
７ａに書き込まれた制御命令Ｄ１によって、この画像メ
モリ３とデータバスＡとの間で画像データの書き込み読
み出をしたり、画像メモリ３とデータバスＢとの間で画
像データの書き込み読み出をしたり、及び、２つのデー
タバスＡ，Ｂ間で画像データ転送がなされる。

【００９９】この例で、データバスＡには２つの双方向
性のバスブリッジ３１及び３２が設けられる。一方のバ
スブリッジ３１はデータバスＡに接続されて他方のバス
ブリッジ３２及びメモリ用のバスブリッジ２０１に接続
されると共に、ＣＰＵバス１ａを通じてＣＰＵ２ａに接
続される。ＣＰＵ２ａには従来方式と同様に、ＲＯＭ２
ｂ，ＲＡＭ２ｃ及び操作部２ｄが接続され、画像形成装
置４００の全体制御が行われる。これらの機能について
は説明を省略する（図７参照）。

【０１００】他方のバスブリッジ３２はデータバスＡに
接続されてバスブリッジ２０１に接続されると共に、Ｃ
ＰＵバス１ｂを通じて通信モデムなどを制御するＣＰＵ
２５に接続される。ＣＰＵバス１ｂに接続されたＲＯＭ
２６及びＲＡＭ２７はＣＰＵ２５をサポートするもので
ある。更に、データバスＡには第１の調停手段としての
バスアービタ６１が接続され、データ衝突が生じないよ
うにバスブリッジ３１及びバスブリッジ３２のバス使用
権の調停がなされる。

【０１０１】また、データバスＢにも２つの双方向性の
バスブリッジ３３及び３４が設けられる。一方のバスブ
リッジ３３はデータバスＢに接続されて他方のバスブリ
ッジ３４及びバスブリッジ２０１に接続されると共に、
スキャナ用のバス４１を通して画像取得手段としてのス
キャナ部４２に接続される。スキャナ部４１ではバスブ
リッジ３３の入力制御に基づいて原稿の画像が取得さ
れ、その原稿の画像データが出力される。

【０１０２】他方のバスブリッジ３４は同様にデータバ
スＢに接続されてバスブリッジ２０１に接続されると共
に、プリンタ用のバス５１を通して画像再生手段として
のプリンタ部５２に接続される。プリンタ部５２ではバ
スブリッジ３４の出力制御に基づいて画像データが与え
られ、その画像データに基づいて原稿の画像が再生され
る。更に、データバスＢには第２の調停手段としてのバ
スアービタ７１が接続され、バスブリッジ３３及び３４
のバス使用権の調停がなされる。

【０１０３】上述したバスブリッジ１０１〜１０４はい
ずれも本実施の形態としての双方向性のインタフェース
装置１００が使用され、内部に設けられたコマンドレジ
スタ１７ａに書き込まれた制御命令Ｄ１によって、デー
タ転送制御がなされる。この例では、少なくともデータ
バスＡと画像メモリ３の間でデータ転送を行うとき、画
像メモリ３とデータバスＢとの間でデータ転送を行うと
き、または、データバスＡ，Ｂ間でデータ転送を行うと
きに、バスブリッジ２０１内のコマンドレジスタ１７ａ
に制御命令Ｄ１が書き込まれる。

【０１０４】この例では制御命令Ｄ１がＣＰＵ２ａ又は
ＣＰＵ２５によってバスブリッジ２０１に書き込まれた
後は、この制御命令Ｄ１によってスキャナ部４２及びプ
リンタ部５２が時系列的に入出力制御されるようにした
ものである。

【０１０５】次に、本実施の形態としての画像形成装置
４００の動作を説明する。始めに、単一（１ページ）の
原稿をコピーする場合について説明する。この例ではス
キャナ部４２で取得された原稿の画像データが一旦、画
像メモリ３に転送され、その後、画像メモリ３から画像
データが読み出されてプリンタ部５２に供給される場合
を想定して説明する。

【０１０６】例えば、操作部２ｄからＣＰＵ２ａに１ペ
ージのコピーが指示されると、ＣＰＵ２ａはスキャナ部
４２を駆動するためにバスブリッジ３３に対してスキャ
ナ駆動指示をする。このとき、バスブリッジ３３とＣＰ
Ｕ２ａとは直接データバスＡ，Ｂが接続されていないの
で、バスブリッジ３１とバスブリッジ２０１を介してス
キャナ駆動指示が送られる。

【０１０７】このスキャナ駆動指示に際して、ＣＰＵ２
ａからバスブリッジ３１へ制御命令Ｄ１が送出される。
この際に、ＣＰＵ２ａで発生されるアドレスは予めマッ
ピングされたバスブリッジ３１を示している。従って、
バスブリッジ３１はこの制御命令Ｄ１及びアドレスをデ
ータバスＡにドライブする。このデータバスＡに接続さ
れたバスブリッジ２０１では、この制御命令Ｄ１に付さ
れたアドレスがデータバスＢに接続されたバスブリッジ
３３を指定するものなので、この制御命令Ｄ１及びアド
レスがデータバスＢにドライブされる。これにより、バ
スブリッジ３３ではバスブリッジ２０１からの制御命令
Ｄ１及びアドレスが受信され、スキャナ部４２の駆動制
御が行われる。

【０１０８】次に、ＣＰＵ２ａからバスブリッジ３３に
対して、スキャナ部４２から出力される画像データの転
送先、転送バイト数などが指示される。このとき、上述
したようにＣＰＵ２ａはＣＰＵバス１ａを通して、デー
タバスＡ上にバスブリッジ３３のアドレスと画像データ
の格納先などを指示する制御命令Ｄ１がドライブされ
る。これにより、バスブリッジ３１及びバスブリッジ２
０１を通って、制御命令Ｄ１がバスブリッジ３３に転送
される。この制御命令Ｄ１を受け取ったバスブリッジ３
３では、スキャナ部４２からの画像データを指示された
画像メモリ３のアドレスに書き込むべき準備が開始され
る。

【０１０９】この書き込みに際して、バスブリッジ３３
はバスアービタ７１に対してデータバスＢの使用を要求
する。バスアービタ７１は内蔵する所定のアルゴリズム
に従って、その時の最優先のバス使用要求に対してデー
タバスＢの使用を許可する。この場合は、バスブリッジ
２０１及びバスブリッジ３４からバス使用要求がなされ
ていないので、バスブリッジ３３に対してデータバスＢ
の使用が許可される。許可を受けたバスブリッジ３３で
は、指定された画像メモリ３のアドレスがデータバスＢ
にドライブされる。

【０１１０】この画像メモリ３のアドレスを受けたバス
ブリッジ２０１では、制御命令Ｄ１をデコードすること
により、画像メモリ３に対するアクセスであることが検
知される。従って、データバスＢ上にドライブされた画
像データが、バスブリッジ２０１の上述した内部データ
バス１５ｂ及びＦＩＦＯメモリ２３ａを通って画像メモ
リ３に格納される（図４参照）。

【０１１１】ここで、ＣＰＵ２ａのアドレスマップ上で
画像メモリ３のアドレスとバスブリッジ３４のアドレス
とを同じ値に設定すると、スキャナ部４２からの画像デ
ータを画像メモリ３に格納しつつ、プリンタ部５２によ
って同時に原稿の画像をプリントアウトすることができ
る。

【０１１２】このバスブリッジ３３によって、ＣＰＵ２
ａより指定された転送バイト数の画像データが画像メモ
リ３に格納されている間は、ＣＰＵバス１ａ及びデータ
バスＡは画像データの転送には使用されていないので、
ＣＰＵ２ａやＣＰＵ２５等は新たに指示された通信処理
などのジョブを処理することができる。

【０１１３】そして、指定されたバイト数分の画像デー
タの転送が終了すると、バスブリッジ３３はＣＰＵ２ａ
に対してデータ転送終了を通知する。このとき、バスブ
リッジ３３ではバスブリッジ３１内のステータスレジス
タ１７ｂに終了ステータスデータＤ２を記録するため
に、バスブリッジ３１のアドレスを指示すべくデータバ
スＢがドライブされる。

【０１１４】このデータバスＢがドライブされるので、
バスブリッジ２０１ではアドレスがデコードされ、バス
ブリッジ３１のアドレスと終了ステータスデータＤ２と
がデータバスＡにドライブされる。これにより、バスブ
リッジ３１では当該バスブリッジ自身宛のアドレスがド
ライブされているので、終了ステータスデータＤ２が上
述したステータスレジスタ１７ｂに格納される。

【０１１５】このバスブリッジ３１ではステータスレジ
スタ１７ｂの内容が変化するので、この内容がＣＰＵ２
ａに通知される。従って、ＣＰＵ２ａはバスブリッジ３
１のレジスタ１７ｂをリードすることにより、スキャナ
部４２から画像メモリ３への画像データの転送が終了し
たことを検知することができる。

【０１１６】このデータ転送終了通知を受け取ったＣＰ
Ｕ２ａは、今度はバスブリッジ３４に対してプリンタ部
５２の起動を指示する。このとき、ＣＰＵバス１ａにド
ライブされたアドレスはバスブリッジ３４を指示するも
のである。従って、バスブリッジ３４に対する制御命令
Ｄ１はバスブリッジ３１及びバスブリッジ２０１を通っ
て、バスブリッジ３４のコマンドレジスタ１７ａに格納
される。その後、ＣＰＵ２ａからバスブリッジ３４に対
して、画像データの格納元、そのバイト数が指示され、
プリント開始の準備がなされる。

【０１１７】そして、バスブリッジ３４ではデータ転送
のためにバスアービタ７１に対してデータバスＢの使用
が要求される。この要求を受けたバスアービタ７１では
所定のアルゴリズムに従って、その時最優先のバス使用
要求に対して許可が与えられる。この場合は、バスブリ
ッジ２０１及びバスブリッジ３３からのバス使用要求が
ないので、バスブリッジ３４に対してデータバスＢの使
用の許可が与えられる。この許可を受けたバスブリッジ
３４では画像メモリ３のアドレスがデータバスＢにドラ
イブされる。

【０１１８】この画像メモリ３のアドレスを受けたバス
ブリッジ２０１では、このアドレスがデコードされ、こ
のデコード結果によって画像メモリ３に対するアクセス
であることが検知される。これにより、バスブリッジ２
０１ではＣＰＵ２ａによって指定されたアドレスの画像
メモリ３から画像データが読み出され、その画像データ
がデータバスＢ上にドライブされる。このデータバスＢ
上にドライブされた画像データがバスブリッジ３４によ
って取り込まれ、その画像データがプリンタ部５２に出
力される。

【０１１９】このバスブリッジ３４では、指定されたバ
イト分だけプリントアウトが済むと、上述したバスブリ
ッジ３１内のステータスレジスタ１７ｂに転送終了ステ
ータスが格納される。このように、バスブリッジ３３に
起動コマンドを送ってから原稿の１ページのコピー終了
まで、ＣＰＵバス１ａ及びデータバスＡをＣＰＵ２ａの
次のジョブのために使用することができる。

【０１２０】次に、原稿が複数枚で、しかも、複数部の
転写紙にコピーする場合について説明する。この場合
も、操作部２ｄからの指示によりＣＰＵ２ａはバスブリ
ッジ３３に対してスキャナ部４２の駆動制御のための制
御命令Ｄ１を送る。さらに、スキャナ部４２で読み取ら
れた画像データの格納先アドレス及び読み込みバイト数
が設定され、画像データの読み取りが開始される。この
とき、前述したように、バスブリッジ３４のアドレスを
画像メモリ３のアドレスと同一に設定することにより、
読み込まれた画像データをプリントアウトしながら画像
メモリ３に格納することもできる。

【０１２１】この例では原稿の第１ページ目の画像デー
タの読み込みが終了したら、ＣＰＵ２ａはバスブリッジ
３４に対してプリンタ部５２の起動を指示する。また、
このとき、画像メモリ３に１ページ分のメモリ領域に空
きがあれば、ＣＰＵ２ａはバスブリッジ３３に対して第
２ページ目の読み込みの開始を指示する。各ブリッジ３
３、３４はバスアービタ７１に対してデータバスＢの使
用を要求する。この許可を受け取ったバスブリッジ３３
又は３４が上述したようなデータ転送が行われる。上述
した同一動作を第１ページ目の原稿の枚数分だけ行われ
ると、第１ページ目の原稿の１部コピーが終了する。複
数部のコピーをとるためには、バスブリッジ３４に対し
て順次起動をかけ、予め設定された部数のコピーが終了
する。

【０１２２】このようにして、本実施の形態としての画
像形成装置４００によれば、ＣＰＵ２ａとは独立してメ
モリ専用のバスブリッジ２０１により画像データの入出
力制御を行うことができるので、スキャナ部４２が画像
メモリ３に画像データを書き込んでいるときに、同時
に、スキャナ部４２からの画像データに基づいてプリン
タ部４２で、原稿の画像を複写することができる。従っ
て、ＣＰＵ２ａからバスブリッジ２０１へ制御命令Ｄ１
が与えられた後は、ＣＰＵ２ａに通信処理などの他のデ
ータ処理を実行させることができる。

【０１２３】この例ではＣＰＵ２５に通信手段３８が接
続され、スキャナ部４２による原稿の画像データが通信
回線３９に送信され、又は通信回線３９を使用して送ら
れてくる原稿の画像データが受信される。この通信手段
３８によって受信された原稿の画像データをプリンタ部
５２により再生出力するようにしてもよい。

【０１２４】なお、ＣＰＵ２ａとＣＰＵ２５とは同一の
ものであっても構わない。ＣＰＵ２ａとＣＰＵ２５が同
一の場合には、バスブリッジ３１とバスブリッジ３２と
を同一構成とすることができる。ＲＯＭ２ｂなどに設備
するアドレスマップ内容が簡略化する。

【０１２５】本実施の形態では、スキャナ部４２及びプ
リンタ部５２などによって画像メモリ３を共用できるの
で、従来方式のようなページメモリが不要となると共
に、画像メモリ３の使用効率が向上する。

【０１２６】また、従来方式のような１つのデータバス
をＡ、Ｂの２つに分けることができたので、ＣＰＵ２ａ
との影響を懸念することなく、ＤＭＡＣを導入すること
ができる。従って、バスブリッジ３１〜３４内のインタ
フェース制御部１８やバスブリッジ２０１内のインタフ
ェース制御部２８にＤＭＡＣ機能を備えることにより、
画像データなどの転送速度の高速化が図れる。

【０１２７】

【発明の効果】以上説明したように、本発明のデータ処
理装置によれば、３方向性のインタフェース手段によっ
て２つのデータバスを時系列的に入出力制御するように
なされたものである。

【０１２８】この構成によって、１本のデータバスを２
つに分断したデータ転送制御をすることができるので、
例えば、第１のデータバスに接続された外部機器が、デ
ータ用のメモリとの間でデータの書き込み読み出しを行
っているときに、第２のデータバスとデータ用のメモリ
との間におけるデータの書き込み読み出しを停止させた
り、データ用のメモリから読み出された同じデータを第
２のデータバスに転送したりすることができる。

【０１２９】従って、第１のデータバスに接続された外
部機器が、データ用のメモリとの間でデータを書き込み
読み出しを行っているときは、第２のデータバスを他の
外部機器に開放することができる。これと共に、第１の
データバスに接続された外部機器と、第２のデータバス
に接続された外部機器とでデータ用のメモリを時系列的
若しくは同時に共用することができる。

【０１３０】本発明に係るシステム構築方法によれば、
データ用のメモリ、第１及び第２のデータバス間に３方
向性のインタフェース手段を配置し、このインタフェー
ス手段内に制御用のメモリを設け、この制御用のメモリ
に制御命令を書き込むようにしたものである。

【０１３１】この構成によって、１本のデータバスを２
つに分断して、２つのデータバス間でデータ転送を行う
ことが可能で、しかも、上位の制御装置などに過度な制
御負担などをかけないようなデータ処理システムを構築
することができる。

【０１３２】この発明は複写機やプリンタ、ファクシミ
リなどの画像処理装置に適用して極めて好適である。

【図面の簡単な説明】

【図１】本発明の実施の形態としてのインタフェース装
置１００の構成例を示すブロック図である。

【図２】インタフェース装置１００の動作例を示す構成
図である。

【図３】本発明の実施の形態としての３方向性のインタ
フェース装置２００の構成例を示すブロック図である。

【図４】インタフェース装置２００の動作例を示す構成
図である。

【図５】本発明の実施の形態としてのデータ処理装置３
００の構成例を示すブロック図である。

【図６】本発明の実施の形態としての画像形成装置４０
０の構成例を示すブロック図である。

【図７】従来方式の画像形成装置５００の構成例を示す
ブロック図である。

【符号の説明】

１ ＣＰＵバス ２ システム制御手段 ３ 画像メモリ ５ 画像取得手段 ６ 画像再生手段 １０ 主制御装置 １３，１６ インタフェース部 １７ 制御用のメモリ １７ａ コマンドレジスタ １７ｂ ステータスレジスタ ２０ 副制御装置 ２１ 内部バスセレクタ ２４ メモリ制御手段 ２８ インタフェース制御部 ３０ 主記憶装置 ３１〜３４，２０１ バスブリッジ ６０，７０ バス調停手段 １００，２００ インタフェース装置

Claims (11)

【特許請求の範囲】
1. 【請求項１】 データ用のメモリと、 前記メモリと第１のデータバスとの間でのデータの書き
   込み読み出をし、前記メモリと第２のデータバスとの間
   でのデータの書き込み読み出をし、及び、前記第１のデ
   ータバスと第２のデータバスとの間でのデータ転送を行
   う３方向性のインタフェース手段とを備え、 前記３方向性のインタフェース手段によって２つのデー
   タバスを時系列的に入出力制御するようになされたこと
   を特徴とするデータ処理装置。
2. 【請求項２】 前記第１及び第２のデータバスに接続さ
   れる３方向性のインタフェース手段が設けられる場合で
   あって、 前記３方向性のインタフェース手段は、 前記第１のデータバスに接続されてデータを入出力する
   双方向性の第１のインタフェース部と、 第２のデータバスに接続されてデータを入出力する双方
   向性の第２のインタフェース部と、 前記第１及び第２のインタフェース部間に接続された内
   部データバスと、 前記内部データバスから分岐した分岐データバスと、 前記分岐データバスに接続されてデータの書き込み読み
   出し制御をするメモリ制御手段と、 前記第１のインタフェース部、第２のインタフェース
   部、内部データバス及びメモリ制御手段を入出力制御す
   るための制御命令を一時記録する制御用のメモリとを有
   することを特徴とする請求項１記載のデータ処理装置。
3. 【請求項３】 前記第１及び第２のデータバスに接続さ
   れるデータ用のメモリ及び制御用のメモリが設けられる
   場合であって、 前記第１のデータバスとデータ用のメモリとの間でのデ
   ータ転送、前記データ用のメモリと第２のデータバスと
   の間でのデータ転送、または、前記第１のデータバスと
   第２のデータバスとの間でのデータ転送を行うときは、 前記制御用のメモリに制御命令が書き込まれるようにし
   たことを特徴とする請求項２記載のデータ処理装置。
4. 【請求項４】 前記制御命令を記録する制御用のメモリ
   と、 前記第１、第２のインタフェース部及び前記メモリ制御
   手段とが設けられる場合であって、 前記第１のインタフェース部によって入出力されるデー
   タを一時記憶する第１のＦＩＦＯメモリと、 前記第２のインタフェース部によって入出力されるデー
   タを一時記憶する第２のＦＩＦＯメモリと、 前記メモリ制御手段によって書き込み読み出し制御され
   るデータを一時記憶する第３のＦＩＦＯメモリとが設け
   られ、 前記制御用のメモリに記録された制御命令に基づいて、
   前記第１、第２及び第３のＦＩＦＯメモリのデータ書き
   込み読み出し制御を行うようになされたことを特徴とす
   る請求項２記載のデータ処理装置。
5. 【請求項５】 前記制御命令を記録する制御用のメモリ
   が設けられる場合であって、 前記制御命令に関して実行されたデータ転送結果を示す
   制御通知情報が前記制御用のメモリに一時記録するよう
   になされたことを特徴とする請求項２記載のデータ処理
   装置。
6. 【請求項６】 データ用のメモリと第１のデータバスと
   の間でのデータの書き込み読み出をし、前記メモリと第
   ２のデータバスとの間でのデータの書き込み読み出を
   し、及び、前記第１のデータバスと第２のデータバスと
   の間でのデータ転送を行うに際して、 前記データ用のメモリ、第１及び第２のデータバス間に
   ３方向性のインタフェース手段を配置し、 前記インタフェース手段内に制御用のメモリを設け、 前記制御用のメモリに制御命令を書き込むようになされ
   たことを特徴とするシステム構築方法。
7. 【請求項７】 前記第１及び第２のデータバスに接続さ
   れる３方向性のインタフェース手段が設けられる場合で
   あって、 前記３方向性のインタフェース手段は、 前記第１のデータバスに接続されてデータを入出力する
   双方向性の第１のインタフェース部と、 第２のデータバスに接続されてデータを入出力する双方
   向性の第２のインタフェース部と、 前記第１及び第２のインタフェース部間に接続された内
   部データバスと、 前記内部データバスから分岐した分岐データバスと、 前記分岐データバスに接続されてデータの書き込み読み
   出し制御をするメモリ制御手段と、 前記第１のインタフェース部、第２のインタフェース
   部、内部データバス及びメモリ制御手段を入出力制御す
   るための制御命令を一時記録する制御用のメモリとを有
   することを特徴とする請求項６記載のシステム構築方
   法。
8. 【請求項８】 前記３方向性のインタフェース手段に第
   １及び第２のデータバスが接続される場合であって、 前記第１のデータバスに二以上の双方向性のインタフェ
   ース手段と、 前記双方向性のインタフェース手段のバス調停をする第
   １の調停手段とが配置され、 前記第２のデータバスに二以上の双方向性のインタフェ
   ース手段と、 前記双方向性のインタフェース手段のバス調停をする第
   ２の調停手段とが配置されることを特徴とする請求項６
   記載のシステム構築方法。
9. 【請求項９】 前記第１のデータバスに接続された双方
   向性のインタフェース手段が設けられる場合であって、 前記インタフェース手段に接続された制御手段が設けら
   れ、 前記双方向性のインタフェース手段は、 前記第１のデータバスに接続されてデータを入出力する
   双方向性の第１のインタフェース部と、 前記制御手段に接続されてデータを入出力する双方向性
   の第２のインタフェース部と、 前記第１及び第２のインタフェース部間に接続された内
   部データバスと、 前記第１のインタフェース部、第２のインタフェース部
   及び内部データバスを入出力制御するための制御命令を
   一時記録する制御用のメモリとを備え、 前記制御手段及び第１のデータバス間でデータを転送す
   るときに、 前記制御用のメモリに制御命令が書き込まれるようにな
   されたことを特徴とする請求項６記載のシステム構築方
   法。
10. 【請求項１０】 前記第２のデータバスに接続された双
    方向性のインタフェース手段が設けられる場合であっ
    て、 前記インタフェース手段に接続された外部機器が設けら
    れ、 前記双方向性のインタフェース手段は、 前記第２のデータバスに接続されてデータを入出力する
    双方向性の第１のインタフェース部と、 前記外部機器に接続されてデータを入出力する双方向性
    の第２のインタフェース部と、 前記第１及び第２のインタフェース部間に接続された内
    部データバスと、 前記第１のインタフェース部、第２のインタフェース部
    及び内部データバスを入出力制御するための制御命令を
    一時記録する制御用のメモリとを備え、 前記外部機器及び第２のデータバス間でデータを転送す
    るときに、 前記制御用のメモリに制御命令が書き込まれるようにな
    されたことを特徴とする請求項６記載のシステム構築方
    法。
11. 【請求項１１】 前記制御命令を記録する制御用のメモ
    リが設けられる場合であって、 前記制御命令に関して実行されたデータ転送結果を示す
    制御通知情報が前記制御用のメモリに一時記録するよう
    になされたことを特徴とする請求項６、７、８、９及び
    １０記載のシステム構築方法。