JP2002149624A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JP2002149624A
JP2002149624A JP2000342847A JP2000342847A JP2002149624A JP 2002149624 A JP2002149624 A JP 2002149624A JP 2000342847 A JP2000342847 A JP 2000342847A JP 2000342847 A JP2000342847 A JP 2000342847A JP 2002149624 A JP2002149624 A JP 2002149624A
Authority
JP
Japan
Prior art keywords
data
microcomputer
usb
ram
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000342847A
Other languages
English (en)
Other versions
JP4860811B2 (ja
Inventor
Hideo Kondo
英雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000342847A priority Critical patent/JP4860811B2/ja
Priority to TW090126545A priority patent/TWI233040B/zh
Priority to KR1020010069143A priority patent/KR20020036717A/ko
Priority to US10/010,306 priority patent/US6954815B2/en
Priority to CNB011374160A priority patent/CN1162786C/zh
Priority to EP01309499A priority patent/EP1205845B1/en
Priority to CNB2004100475007A priority patent/CN1265275C/zh
Publication of JP2002149624A publication Critical patent/JP2002149624A/ja
Application granted granted Critical
Publication of JP4860811B2 publication Critical patent/JP4860811B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】ホストとのＵＳＢデータ送受信を行う際に、マ
イクロコンピュータが本来具備しているデータメモリ用
のＲＡＭを有効活用すると共に、マイクロコンピュータ
のチップサイズを小さくする。 【解決手段】ＲＡＭ４０のデータ領域４２はアドレス信
号ＡＤＲ２が選択された場合はＣＰＵ７０がコントロー
ルするデータメモリ領域として利用可能であると共に、
アドレス信号ＡＤＲ１が選択された場合には、ＵＳＢイ
ンターフェース回路３０からのプログラムデータ（３２
ビット単位）を一時記憶するためのデータメモリ領域と
しても利用可能である。ＲＡＭ４０のデータ領域は、Ｃ
ＰＵ７０とＵＳＢインターフェース回路３０の両方から
アクセス可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ホストとマイクロ
コンピュータ間のデータ送受信のインターフェースを行
うＵＳＢインターフェース回路を内蔵したマイクロコン
ピュータに関するものである。
【０００２】
【従来の技術】近年、パーソナルコンピュータ等におい
て、周辺デバイスの拡張性の自由度を高めるために、Ｕ
ＳＢ（Universal Serial Bus）のサポートが始められて
いる。ＵＳＢはユーザの利便性を考慮して考案されたシ
リアルインターフェース規格であって、キーボード、マ
ウス、カメラ、プリンタ、スキャナー、スピーカ等の様
々な周辺デバイスとパーソナルコンピュータ等との通信
に共通に使用できる。
【０００３】図４はＵＳＢを利用したパーソナルコンピ
ュータと周辺デバイスとの接続構成例を示す図である。
上位のパーソナルコンピュータ１００とハブ１０１との
間はＵＳＢケーブルで接続され、さらにハブ１０１の下
位には周辺デバイス１０２〜１０５が接続され得る。そ
して、パーソナルコンピュータ１００によって周辺デバ
イス１０２〜１０５の管理が行われる仕組みになってい
る。このように、ＵＳＢは多重スター型のネットワーク
構造の双方向通信可能なシリアルバスといえる。
【０００４】ここで、ＵＳＢケーブルには４本の信号線
が含まれる。その内訳は電源用２本と、データ信号用２
本である。データ信号は基本的には差動信号（Ｄ+，
Ｄ-）として扱われる。また、ＵＳＢを利用したデータ
転送は、転送単位がフレームという概念で時間分割さ
れ、そのフレームを積み重ねていくことにより行う。１
つのフレームはＳＯＦ（Start Of Frame）パケットによ
り開始する。そして、ホストのパーソナルコンピュータ
は予めそのフレームの中にスケジューリングされたデー
タ転送要求トークン（キーボードやカメラからのデータ
入力要求や、音声データの出力要求）を順次送出するこ
とにより、複数の周辺デバイスとのデータ転送を並行し
て行う。
【０００５】なお、ＵＳＢに関する技術文献として、例
えば「Interface」（１９９７年１月号）、特開平１１
−２０５４１２号公報等がある。
【０００６】
【発明が解決しようとする課題】上述したＵＳＢを利用
してパーソナルコンピュータとマイクロコンピュータと
の間のデータ通信を行う場合、そのデータ量が非常に多
いことから、通常、マイクロコンピュータ内に、データ
メモリ用ＲＡＭとは別にＵＳＢのデータ送受信用バッフ
ァメモリ（ＦＩＯＦ等）が設けられる。このため、その
分マイクロコンピュータのチップサイズが増大してしま
うという問題を有していた。
【０００７】本発明は、かかる従来技術の課題に鑑みて
為されたものであり、ホストとのＵＳＢデータ送受信を
行う際に、汎用マイクロコンピュータが本来具備してい
るデータメモリ用のＲＡＭを有効活用すると共に、マイ
クロコンピュータのチップサイズを小さくすることを目
的としている。
【０００８】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、上述した課題を解決するために、ホス トと
マイクロコンピュータ間のデータ送受信のインターフェ
ースを行うＵＳＢインターフェース回路と、前記ＵＳＢ
インターフェース回路内に設けられ、データを一時記憶
する送受信用テンポラリレジスタと、マイクロコンピュ
ータ内のＣＰＵ及び前記送受信用テンポラリレジスタか
らアクセス可能なＲＡＭと、を備え、前記テンポラリレ
ジスタと前記ＲＡＭとの間でデータ転送を行うようにし
たことを特徴とする。
【０００９】これにより、汎用マイクロコンピュータが
本来具備しているデータメモリ用のＲＡＭの有効活用が
図られ、マイクロコンピュータのチップサイズを小さく
することができる。
【００１０】また、前記ＵＳＢインターフェース回路か
ら出力される第１のアドレス信号と前記ＣＰＵから出力
される第２のアドレス信号を選択して前記ＲＡＭのアド
レスデコーダに入力するアドレス選択回路を備え、前記
ＲＡＭのデータ領域をＵＳＢインターフェース回路及び
前記ＣＰＵからアクセス可能としたことを特徴とする。
【００１１】また、前記アドレス選択回路は、ホストか
らのデータ受信中は前記ＵＳＢインターフェース回路か
ら出力される第１のアドレス信号を選択することを特徴
とする。これにより、ホストからのデータ受信を確実に
することができる。
【００１２】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照しながら説明する。図１は、本発明の実施形
態に係るマイクロコンピュータの構成を示すブロック図
である。
【００１３】以下で、マイクロコンピュータ１０は８ビ
ット構成として説明する。マイクロコンピュータ１０と
パーソナルコンピュータ１００とは１対の差動信号線に
よって接続される。そして、ＵＳＢデータ、すなわちＵ
ＳＢ差動信号（Ｄ+，Ｄ-）はマイクロコンピュータ１０
の端子Ｐ１，Ｐ２を介して入出力される。ＵＳＢ差動信
号（Ｄ+，Ｄ-）は、ＵＳＢ通信プロトコルに従ったシリ
アルデータ信号である。
【００１４】２０は、端子Ｐ１，Ｐ２に接続された入出
力回路であって、差動入力バッファ２１、入力バッファ
２２，２３及び出力バッファ２４，２５から構成されて
いる。ここで、入力バッファ２２，２３はＵＳＢ差動信
号（Ｄ+，Ｄ-）の状態が（Ｌ，Ｌ）となる場合を考慮し
て設けられている。
【００１５】マイクロコンピュータ１０に内蔵されたＵ
ＳＢインターフェース回路３０は、パーソナルコンピュ
ータ１００との間のデータ送受信のインターフェースを
行うもので、特にデータ受信時は入出力回路２０からの
ＵＳＢ差動信号（Ｄ+，Ｄ-）を受けて各種のデータ処理
を行う。
【００１６】ＵＳＢインターフェース回路３０は、上記
シリアルデータ信号から必要なデータを抽出する。この
時、ＵＳＢインターフェース回路３０は当該シリアルデ
ータ信号が如何なる転送フォーマットであるかを判別す
ると共に、エラー信号処理等を行う。またＵＳＢインタ
ーフェース回路３０は、上記データ処理が施されたシリ
アル信号をマイクロコンピュータ１０が処理可能な所定
形式のパラレル信号（例えば８ビット構成）に変換す
る。
【００１７】さらに、ＵＳＢインターフェース回路３０
は、パラレル変換された８ビット×４＝３２ビットのプ
ログラムデータを一時記憶するテンポラリレジスタ３１
及び制御レジスタ（不図示）を備えている。制御レジス
タにはパーソナルコンピュータ１００がホストとして管
理すべき各種データ（デバイスに割り付けられるアドレ
スデータ等）がセットされる。
【００１８】なお、ＵＳＢインターフェース回路３０は
マイクロコンピュータ１０からパーソナルコンピュータ
１００へのデータ送信時には上記と全く逆のデータ処理
（パラレルデータからシリアルデータへの変換等）を行
っている。
【００１９】ＲＡＭ４０はＵＳＢインターフェース回路
３０のテンポラリレジスタ３１のデータから逐次転送さ
れる３２ビット単位のプログラムデータを一時記憶する
ために利用される。そして、ＵＳＢインターフェース回
路３０とＲＡＭ４０との間のデータ転送を行うために、
専用の３２本の信号線が設けられている。ＲＡＭ４０に
蓄積されたプログラムデータが所定量（例えば１２８バ
イト）に達すると、１２８バイトのプログラムデータは
マイクロコンピュータ１０のバス４５を経由してフラッ
シュＲＯＭ５０へ転送される。
【００２０】逆に、フラッシュＲＯＭ５０に書き込まれ
たプログラムデータをＲＡＭ４０へ転送し、そのＲＡＭ
４０内に記憶されたプログラムデータをＵＳＢインター
フェース回路３０のテンポラリレジスタ３１へ転送する
ことも可能である。
【００２１】一般に、ＵＳＢ通信によればパーソナルコ
ンピュータ１００から大量のデータがデバイス側に送出
されるため、デバイス側には特別のデータバッファを設
けることが行われる。
【００２２】これに対して、本発明ではマイクロコンピ
ュータ１０がデータメモリとして本来有しているＲＡＭ
４０をＵＳＢ通信によるデータを一時記憶するために利
用するという構成を採ることでデータメモリの有効活用
を図っているが特徴である。
【００２３】図２は、ＲＡＭ４０及び周辺回路を示すブ
ロック図である。ＵＳＢインターフェース回路３０から
はアドレス信号ＡＤＲ１、ＣＰＵ７０からはアドレス信
号ＡＤＲ２が出力され、アドレス選択回路８０に入力さ
れる。アドレス選択回路８０はアドレス信号ＡＤＲ１，
ＡＤＲ２のいずれかを選択してアドレス指定回路８１に
入力する。
【００２４】そして、アドレス指定回路８１の出力はア
ドレスデコーダ４１に入力され、アドレス信号ＡＤＲ
１，ＡＤＲ２のいずれかに応じて同一のデータ領域がア
クセス可能に構成されている。
【００２５】上述した構成によれば、ＲＡＭ４０のデー
タ領域４２はアドレス信号ＡＤＲ２が選択された場合は
ＣＰＵ７０がコントロールするデータメモリ領域として
利用可能であると共に、アドレス信号ＡＤＲ１が選択さ
れた場合には、ＵＳＢインターフェース回路３０からの
プログラムデータ（３２ビット単位）を一時記憶するた
めのデータメモリ領域としても利用可能である。すなわ
ち、ＲＡＭ４０のデータ領域は、ＣＰＵ７０とＵＳＢイ
ンターフェース回路３０の両方からアクセス可能であ
る。
【００２６】ただし、上記のアドレス選択は、パーソナ
ルコンピュータ１００とのデータ送受信中については、
ＵＳＢインターフェース回路３０からのアドレス信号Ａ
ＤＲ１を選択するように構成されている。これはパーソ
ナルコンピュータ１００からのデータ転送が途中で中断
できないというＵＳＢの特性に基づくものである。具体
的には、ＵＳＢインターフェース回路３０のテンポラリ
レジスタ３１がフル状態なったことを検知する信号に基
づいて、マイクロコンピュータ１０はウエイト（待機）
状態に自動的に設定される。
【００２７】また、図１において、５０はフラッシュＲ
ＯＭであり、ＵＳＢ制御プログラム（具体的には書き込
み制御プログラム）が予め書き込まれ、格納された第１
のプログラム領域５３と、パーソナルコンピュータ１０
０からのプログラムデータがＲＡＭ４０を経由して書き
込まれる第２のプログラム領域５２と、に分割されてい
る。ここで、第１のプログラム領域５３は書き換えが不
能なようにライトプロテクトされている。
【００２８】６０はプログラムカウンタであって、その
出力はフラッシュＲＯＭ５０のアドレスデコーダ５１に
印加されている。プログラムカウンタ６０の出力値は後
に説明するようにＵＳＢ通信の状態に応じて、ＣＰＵか
らの命令により所定番地にジャンプする。すなわち、パ
ーソナルコンピュータ１００からのプログラムデータの
書き込み時には、プログラムカウンタ６０は第１のプロ
グラム領域５３（書き込み制御プログラム）の先頭アド
レスである（ＦＦ００）番地にジャンプすると共に、プ
ログラムデータの書き込み後は、第２のプログラム領域
５２の先頭アドレスである（００００）番地にジャンプ
する。そして、ＣＰＵ７０は、フラッシュＲＯＭ５０か
ら読み出されるプログラム命令に従ってマイクロコンピ
ュータ１０の動作を実行する。
【００２９】次に、上述したマイクロコンピュータ１０
の動作について、パーソナルコンピュータ１００からフ
ラッシュＲＯＭ５０にプログラムデータを書き込む場合
を例として、図３のフローチャートを参照しながら説明
する。
【００３０】まず、最初のステップ２００では、マイク
ロコンピュータ１０がＵＳＢケーブルに接続される。こ
のとき、ＵＳＢケーブルの電源ラインによってマイクロ
コンピュータ１０に電源が投入されることにより、マイ
クロコンピュータ１０がパワーオンリセットによりリセ
ットされる。
【００３１】次に、ステップ２０１において、プログラ
ムカウンタ６０の値は、第１のプログラム領域５３（書
き込み制御プログラム）の先頭アドレスである（ＦＦ０
０）番地へジャンプする。従って、その後マイクロコン
ピュータ１０は当該書き込み制御プログラムに従って以
下の処理を実行する。
【００３２】上記のようにステップ２０１において、Ｕ
ＳＢケーブルにマイクロコンピュータ１０が接続される
と、マイクロコンピュータ１０側に設けられたプルアッ
プ抵抗を介して、ＵＳＢ差動信号（Ｄ+，Ｄ-）が（Ｌ，
Ｌ）から例えば（Ｈ，Ｌ）へと変化する。パーソナルコ
ンピュータ１００はこのＵＳＢ差動信号（Ｄ+，Ｄ-）の
変化により、マイクロコンピュータ１０がＵＳＢネット
ワークに接続されたことを検知し、所定時間後にＵＳＢ
バスリセット信号を発行する。ステップ２０２では、こ
のＵＳＢバスリセット信号待ち状態である。
【００３３】ステップ２０３は、ＵＳＢバスリセット信
号を受信したか否かを判定するステップであり、ＮＯと
判定された場合には待ち状態を維持する。ＹＥＳと判定
されると、次のステップ２０４に進む。
【００３４】ステップ２０４は、エニュミュレーション
（Enumeration）によるＵＳＢの初期化を行う。ここ
で、エニュミュレーションとは、一般にマイクロコンピ
ュータ１０とパーソナルコンピュータ１００との間でＵ
ＳＢデータの送受信を行うことが可能な環境設定を行う
ための一連のソフトウエア処理である。
【００３５】エニュミュレーションにより行われる主な
処理は、パーソナルコンピュータ１００の初期化と、パ
ーソナルコンピュータ１００が支配するデバイスにアド
レスを割り付ける処理である。後者において、ＵＳＢイ
ンターフェース回路３０内の制御レジスタ（アドレスレ
ジスタ）内に、パーソナルコンピュータ１００が割り当
てた特定のアドレスが記憶される。これにより、マイク
ロコンピュータ１０は、パーソナルコンピュータ１００
が送信して来たＵＳＢパケット内のアドレスと上記アド
レスレジスタ内のアドレスとを照合し、それらが一致し
た場合にのみ送信されきたＵＳＢデータの処理を行う。
【００３６】こうして、ＵＳＢデータの送受信を行うこ
とが可能な環境設定が終了すると、ステップ２０５では
パーソナルコンピュータ１００からフラッシュＲＯＭに
書き込むべきプログラムデータがＵＳＢ差動信号データ
（Ｄ+，Ｄ-）の形で入力されてくる。
【００３７】ステップ２０６ではこの入力されたＵＳＢ
差動信号データ（Ｄ+，Ｄ-）をＵＳＢインターフェース
回路３０によってデータ処理する。このデータ処理内容
は上述した通りであるが、シリアルデータ（８ビット×
４）を所定のパラレルデータ（３２ビット）に変換する
のがその主な処理である。
【００３８】ステップ２０７では、ＵＳＢインターフェ
ース回路３０からＲＡＭ４０へパラレル変換されたプロ
グラムデータが書き込まれる。そして、ＲＡＭ４０へ書
き込まれたプログラムデータ量が所定量（例えば１２８
バイト）に達すると、この所定量を単位としてＲＡＭ４
０からバス４５を介してフラッシュＲＯＭ５０の第２の
プログラム領域５２へ書き込みが開始される（ステップ
２０８）。これはフラッシュＲＯＭ５０が複数ブロック
に分割されており、１２８バイトをブロックとして構成
されていることによる。したがって、ＲＡＭ４０のデー
タの蓄積量はフラッシュＲＯＭ５０のブロック構成に応
じて適宜に選択可能である。
【００３９】ここで、実際にはＵＳＢインターフェース
回路３０からＲＡＭ４０へパラレル変換されたプログラ
ムデータの書き込み動作と、ＲＡＭ４０からフラッシュ
ＲＯＭ５０へ書き込み動作は並行して行われるために、
高速書き込みが実現される。
【００４０】ステップ２０８において、フラッシュＲＯ
Ｍへの書き込みが開始されるがこれには所定の時間を要
する。そこで、ステップ２０９ではマイクロコンピュー
タ１０はソフト的にＮＡＣＫ状態にセットされる。これ
はＵＳＢパケットのハンドシェイク・パケットの一種で
あって、ホストであるパーソナルコンピュータ１００か
らのデータを受け付けることができないことを知らせる
ためにパーソナルコンピュータ１００へ返される。
【００４１】そして、ステップ２１０では書き込み終了
か否かを判定する。その判定結果がＮＯであれば、ＮＡ
ＣＫ状態を維持する。その判定結果がＹＥＳであれば、
ＡＣＫ状態にセットされ、ＡＣＫはマイクロコンピュー
タ１０側でデータを受け付け可能であることを知らせる
ためにパーソナルコンピュータ１００へ返される。
【００４２】そして、次のステップ２１２ではフラッシ
ュＲＯＭ５０へのプログラムデータの書き込みが全て終
了したかを判定する。その判定結果がＮＯであれば、ス
テップ２０５へ戻り、残余のプログラムデータの書き込
みを続行する。ここで、プログラムデータの書き込みは
ブロック（ページ）単位（例えば１２８バイト）で行わ
れるため、全部のページが書き込まれるまでこの処理は
繰り返される。
【００４３】判定結果がＹＥＳの場合には、プログラム
カウンタ６０の値は第２のプログラム領域５２の先頭ア
ドレスである（００００）番地にジャンプする。そし
て、マイクロコンピュータ１０はパーソナルコンピュー
タ１０から供給されたプログラムデータを読み出し、Ｃ
ＰＵ７０は解読されたプログラム命令に基づいてマイク
ロコンピュータの動作を実行開始する。
【００４４】なお、上述した実施形態では、パーソナル
コンピュータ１００からマイクロコンピュータ１０のフ
ラッシュＲＯＭ５０に対してプログラムデータを書き込
む場合について説明したが、フラッシュＲＯＭ５０に書
き込まれたプログラムデータを読み出して、パーソナル
コンピュータ１００へ送り返し、ベリファイを行うこと
も可能である。その場合には、データ処理の順序は上述
したものと逆の順序となる。
【００４５】すなわち、フラッシュＲＯＭ５０から読み
出されたプログラムデータはＲＡＭ４０に一時記憶され
た後、ＵＳＢインターフェース回路３０へ逐次転送され
る。そして、ＵＳＢインターフェース回路３０では書き
込みの際とは逆のデータ処理を施し、パラレルデータを
所定のシリアルデータに変換後、ＵＳＢケーブルを介し
てパーソナルコンピュータ１００へ送出する。
【００４６】また、上述した実施形態では初期状態にお
いてプログラムデータを書き込むべき第２のプログラム
領域５２が空状態であるが、これに限定されることなく
プログラムのバージョンアップに伴うプログラムの書き
換えに対しても同様に適用することができる。
【００４７】
【発明の効果】本発明によれば、ホスト（パーソナルコ
ンピュータ）とマイクロコンピュータとの間でＵＳＢデ
ータ送受信を行う場合に、ＲＡＭデータ領域は、ＣＰＵ
とＵＳＢインターフェース回路両方からアクセス可能に
構成したので、ＲＡＭの有効活用が図れると共に、マイ
クロコンピュータのチップサイズを小さくできるという
効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施形態に係るマイクロコンピュータ
を示すブロック図である。
【図２】本発明の実施形態に係るマイクロコンピュータ
のＲＡＭ及び周辺回路を示すブロック図である。
【図３】本発明の実施形態に係るマイクロコンピュータ
１０の動作例を示すフローチャートである。
【図４】ＵＳＢを利用したパーソナルコンピュータと周
辺デバイスとの接続構成例を示す図である。
【符号の説明】
１０ マイクロコンピュータ ２０ 入出力回路 ３０ ＵＳＢインターフェース回路 ４０ ＲＡＭ ４５ バス ５０ フラッシュＲＯＭ ５１ アドレスデコーダ ５２ 第２のプログラム領域 ５３ 第１のプログラム領域 ６０ プログラムカウンタ ７０ ＣＰＵ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ホストとマイクロコンピュータ間のデー
    タ送受信のインターフェースを行うＵＳＢインターフェ
    ース回路と、 前記ＵＳＢインターフェース回路内に設けられ、データ
    を一時記憶する送受信用テンポラリレジスタと、 マイクロコンピュータ内のＣＰＵ及び前記送受信用テン
    ポラリレジスタからアクセス可能なＲＡＭと、を備え、 前記テンポラリレジスタと前記ＲＡＭとの間でデータ転
    送を行うようにしたことを特徴とするマイクロコンピュ
    ータ。
  2. 【請求項２】 前記ＵＳＢインターフェース回路から出
    力される第１のアドレス信号と前記ＣＰＵから出力され
    る第２のアドレス信号を選択して前記ＲＡＭのアドレス
    デコーダに入力するアドレス選択回路を備え、前記ＲＡ
    Ｍのデータ領域をＵＳＢインターフェース回路及び前記
    ＣＰＵからアクセス可能としたことを特徴とする請求項
    １に記載のマイクロコンピュータ。
  3. 【請求項３】 前記アドレス選択回路は、ホストからの
    データ受信中は前記ＵＳＢインターフェース回路から出
    力される第１のアドレス信号を選択することを特徴とす
    る請求項２に記載のマイクロコンピュータ。
JP2000342847A 2000-11-10 2000-11-10 マイクロコンピュータ Expired - Lifetime JP4860811B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000342847A JP4860811B2 (ja) 2000-11-10 2000-11-10 マイクロコンピュータ
TW090126545A TWI233040B (en) 2000-11-10 2001-10-26 Microcomputer and controlling method thereof
KR1020010069143A KR20020036717A (ko) 2000-11-10 2001-11-07 마이크로컴퓨터 및 그 제어 방법
US10/010,306 US6954815B2 (en) 2000-11-10 2001-11-08 Microcomputer with universal serial bus interface circuit and method of controlling the same
CNB011374160A CN1162786C (zh) 2000-11-10 2001-11-09 微型计算机及其控制方法
EP01309499A EP1205845B1 (en) 2000-11-10 2001-11-09 Microcomputer and method of controlling the same
CNB2004100475007A CN1265275C (zh) 2000-11-10 2001-11-09 微型计算机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000342847A JP4860811B2 (ja) 2000-11-10 2000-11-10 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
JP2002149624A true JP2002149624A (ja) 2002-05-24
JP4860811B2 JP4860811B2 (ja) 2012-01-25

Family

ID=18817321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000342847A Expired - Lifetime JP4860811B2 (ja) 2000-11-10 2000-11-10 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JP4860811B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281103B2 (en) 2003-10-01 2007-10-09 Kabushiki Kaisha Toshiba Microcomputer with a security function for accessing a program storage memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000301780A (ja) * 1999-04-21 2000-10-31 Seiko Epson Corp プリントシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000301780A (ja) * 1999-04-21 2000-10-31 Seiko Epson Corp プリントシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281103B2 (en) 2003-10-01 2007-10-09 Kabushiki Kaisha Toshiba Microcomputer with a security function for accessing a program storage memory

Also Published As

Publication number Publication date
JP4860811B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
US6810444B2 (en) Memory system allowing fast operation of processor while using flash memory incapable of random access
CN107908589B (zh) I3c验证从设备、主从设备的通信验证系统及方法
JP2008009817A (ja) 半導体装置及びデータ転送方法
KR20020036717A (ko) 마이크로컴퓨터 및 그 제어 방법
JP2003158533A (ja) Ｕｓｂ−ｈｕｂデバイスおよびその制御方法
US7428600B2 (en) Data transfer control device, electronic equipment, and data transfer control method
TW201344444A (zh) 主機板及應用於該主機板的資料處理方法
JP5010065B2 (ja) マイクロコンピュータ
JP4793798B2 (ja) マイクロコンピュータ
JP2003281070A (ja) データ転送システム
KR100423017B1 (ko) 마이크로컴퓨터
KR100736902B1 (ko) 복수의 프로세서에 의한 메모리 공유 방법 및 장치
JP4860811B2 (ja) マイクロコンピュータ
CN115033520A (zh) Iic数据传输方法、装置、单片机设备及存储介质
JP4988982B2 (ja) マイクロコンピュータの制御方法
JP2000227907A (ja) リブート制御装置およびリブート制御方法
JP2006011926A (ja) シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置
JP2002222024A (ja) マイクロコンピュータ
JPH10198524A (ja) ハードディスク制御装置
JP2005078625A (ja) 携帯型電子システム及びそのアクセス方法
JP2002259148A (ja) プログラマブルｒｏｍのデータ書換方法およびデータ書換装置
JP2002024081A (ja) 半導体集積回路装置
KR100225531B1 (ko) 교환기에 있어서 하위레벨프로세서와 디바이스간 정합장치
JP2001043182A (ja) パラレルバスシステム
JPH11134283A (ja) 情報処理装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100412

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100723

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111104

R150 Certificate of patent or registration of utility model

Ref document number: 4860811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term