JP2000165211A - パルス増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】 電流増幅するトランジスタの遮断電流の遅延
をなくすることにより、無駄な電力の消費をなくするこ
とができ、入力端子の直流電圧が比較的高い場合におけ
るこのトランジスタの過熱を防止できること。 【解決手段】 第１のトランジスタ１と第２のトランジ
スタ４の間に第３のトランジスタ１１と、ツェナーダイ
オード１２と、電流制限抵抗１３と、コンデンサ１４に
よるＯＦＦ改善手段１０を設ける。第２のトランジスタ
４のベースにパルス信号Ｔの立ち下がりが入力すると、
第２のトランジスタ４がＯＦＦし、コンデンサ１４に充
電されていた電圧は、第３のトランジスタ１１のベース
からエミッタ、第２の抵抗３、コンデンサ１４の方向に
放電を行い、第３のトランジスタ１１がＯＮする。この
時、ツェナーダイオード１２には電流は流れない。これ
により、第１のトランジスタ１のエミッタ、ベース間が
低インピーダンスで終端した形となるため、第１のトラ
ンジスタ１の蓄積効果による遮断電流の遅延が大幅に改
善される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、 パルス信号を入力
とし、電流増幅したパルス信号を出力とする回路に係る
技術分野に属する。

【０００２】

【従来の技術】図３にパルス信号を入力とし、電流増幅
したパルス信号を出力する従来の回路図を示す。１は第
１のトランジスタ、２は第１の抵抗、３は第２の抵抗、
４は第２のトランジスタ、５は第３の抵抗、６は負荷抵
抗、Ａ，Ｂは入力端子、Ｃ，Ｄは出力端子、Ｔはパルス
入力端子である。

【０００３】入力端子Ａ，Ｂ間に直流電圧が印加されて
いる条件において、パルス入力端子Ｔにパルスの立ち上
がりが入力すると、第２のトランジスタ４はＯＮとな
り、第１のトランジスタ１のエミッタからベース、第２
の抵抗３、第２のトランジスタ４のコレクタからエミッ
タ、第３の抵抗５の方向に第１のトランジスタ１のベー
ス電流が流れこの電流により第１のトランジスタ１をＯ
Ｎとし、電流増幅された第１のトランジスタ１のコレク
タ電流が負荷抵抗６に流れ、出力端子Ｃ，Ｄ間に必要な
パルスの立ち上がり電圧が発生する。

【０００４】次に、パルス入力端子Ｔにパルスの立ち下
がりが入力すると、第２のトランジスタ４はＯＦＦとな
り、これにより第１のトランジスタ１のベース電流は流
れなくなり、これにより第１のトランジスタ１のコレク
タ電流が負荷抵抗６に流れなくなり、出力端子Ｃ，Ｄ間
にはパルスの立ち下がり電圧が発生する。

【０００５】

【発明が解決しようとする課題】しかしながら、図３に
示す従来の回路においては、第１のトランジスタ１はＯ
Ｎ状態からＯＦＦ状態になる時、蓄積効果によりコレク
タの遮断電流が遅延し、その結果、エミッタ、コレクタ
間の電位差により無駄な電力を消費し、効率が低下して
いた。特に入力端子Ａ，Ｂ間の直流電圧が比較的高い場
合においては、無駄な電力の消費が増大し、第１のトラ
ンジスタ１が過熱するという欠点があった。

【０００６】本発明は、このような問題点を考慮してな
されたもので、電流増幅するトランジスタの遮断電流の
遅延をなくすることにより、無駄な電力の消費をなくす
ることができ、入力端子の直流電圧が比較的高い場合に
おけるこのトランジスタの過熱を防止できるパルス増幅
回路を提供することを課題とする。

【０００７】

【課題を解決するための手段】前述の課題を解決するた
め、本発明に係るパルス増幅回路は、次のような手段を
採用する。

【０００８】即ち、請求項１では、直流電圧が印加さ
れ、パルス電圧を出力するトランジスタを有する回路に
設けられ、入力パルス信号を電流増幅して出力パルスを
前記トランジスタに供給する回路において、前記入力パ
ルス信号の立ち上がりによる前記トランジスタのＯＮの
期間に前記トランジスタのベース電流の一部を充電する
手段と、前記入力パルス信号の立ち下がりにより前記ト
ランジスタがＯＦＦになったときに前記充電を放電させ
る手段と、前記トランジスタがＯＦＦになったときに該
トランジスタのエミッタ、ベース間を低インピーダンス
に終端させる手段とからなる。

【０００９】この手段では、トランジスタがＯＦＦする
とき、直ちに電流が０になりこのトランジスタの蓄積効
果による遮断電流の遅延を改善できる。これにより、無
駄な電力を消費することがない。特に、入力電圧が高い
場合においてこのトランジスタの加熱を防止できる。

【００１０】また、請求項２では、直流電圧が印加さ
れ、入力パルス信号を電流増幅して出力パルスを得る回
路において、高電位側入力端子には、第１のトランジス
タのエミッタを接続すると共に第３のトランジスタのコ
レクタを接続し、前記第１のトランジスタのベースは前
記第３のトランジスタのエミッタと、ツェナーダイオー
ドのアノードと、さらに第１の抵抗の片端を接続し、前
記ツェナーダイオードのカソードは第２の抵抗の片端に
接続し、前記第２の抵抗の他端は前記第３のトランジス
タのベースに接続すると共にコンデンサの片端に接続
し、前記コンデンサの他端は前記第１の抵抗の他端に接
続すると共に第２のトランジスタのコレクタに接続し、
前記第２のトランジスタのエミッタは第３の抵抗の片端
に接続し、前記第３の抵抗の他端は低電位側入力端子と
低電位側出力端子に接続し、前記第２のトランジスタの
ベースにはパルス信号が入力されるようになっており、
前記第１のトランジスタのコレクタは負荷抵抗の片端に
接続すると共に高電位側出力端子に接続し、前記負荷抵
抗の他端は低電位側出力端子に接続して成る。

【００１１】パルス信号の立ち上がりが入力すると、第
２のトランジスタ４はＯＮし、第１のトランジスタ１の
エミッタからベースにベース電流が流れ、ベース電流の
一部は第２の抵抗３，第２のトランジスタ４のコレクタ
の方向に流れ、エミッタにも流れる。第１のトランジス
タ１のベース電流の残りの一部は、ツェナーダイオード
１２、電流制限抵抗１３、コンデンサ１４の方向に流
れ、コンデンサ１４には電圧が充電される。一方、パル
ス信号の立ち下がりが入力すると、第２のトランジスタ
４はＯＦＦする。コンデンサ１４に充電されていた電圧
は、第３のトランジスタ１１のベースからエミッタ、第
２の抵抗３、コンデンサ１４の方向に放電を行い、第３
のトランジスタ１１がＯＮする。この時、ツェナーダイ
オード１２には電流は流れない。これにより、第１のト
ランジスタ１のエミッタ、ベース間が非常な低インピー
ダンスで終端した形となるため、第１のトランジスタ１
の蓄積効果による遮断電流の遅延が大幅に改善される。

【００１２】

【発明の実施の形態】以下、本発明に係るパルス増幅回
路の実施の形態を図面に基づいて説明する。本発明はパ
ルスを電流増幅する回路に用いて好適である。図１は、
本発明の回路構成図である。

【００１３】１は第１のトランジスタ、３は第２の抵
抗、４は第２のトランジスタ、５は第３の抵抗、６は負
荷抵抗、Ａ，Ｂは入力端子、Ｃ，Ｄは出力端子、Ｔはパ
ルス入力端子である。これらの構成は従来と同様であり
説明を省略する。

【００１４】１１は第３のトランジスタ、１２はツェナ
ーダイオード、１３は電流制限抵抗、１４はコンデンサ
である。これらは第１のトランジスタ１がＯＮからＯＦ
Ｆに切り替わる際の電流遅延を防止するＯＦＦ改善手段
１０を構成している。

【００１５】入力端子Ａ，Ｂ間に直流電圧が印加されて
いる条件において、パルス入力端子Ｔにパルスの立ち上
がりが入力すると、第２のトランジスタ４はＯＮとな
り、第１のトランジスタ１のエミッタからベースにベー
ス電流が流れ、ベース電流の一部は第２の抵抗３，第２
のトランジスタ４のコレクタの方向に流れる。必然的に
第２のトランジスタ４のコレクタに流れた電流はエミッ
タにも流れる。前記第１のトランジスタ１のベース電流
の残りの一部は、ツェナーダイオード１２、電流制限抵
抗１３、コンデンサ１４の方向に流れ、コンデンサ１４
には電圧が充電される。

【００１６】次にパルス入力端子Ｔにパルスの立ち下が
りが入力すると、第２のトランジスタ４はＯＦＦとな
る。これによりパルスの立ち上がり時にコンデンサ１４
に充電された電圧は、第３のトランジスタ１１のベース
からエミッタ、第２の抵抗３、コンデンサ１４の方向に
放電を行い、第３のトランジスタ１１はＯＮとなる。こ
の時、ツェナーダイオード１２には電流は流れない。

【００１７】その結果、第１のトランジスタ１のエミッ
タ、ベース間が非常な低インピーダンスで終端した形と
なるため、第１のトランジスタ１の蓄積効果による遮断
電流の遅延が大幅に改善される。

【００１８】図２は、本発明の回路の動作を示すタイミ
ングチャートである。図２（ａ）は第１のトランジスタ
１のベースに印加される電圧の波形、図２（ｂ）は図３
に示す従来回路例における第１のトランジスタ１のコレ
クタ電流の波形、（ｃ）は図１に示す本発明の回路例に
おける第１のトランジスタ１のコレクタ電流の波形を表
している。

【００１９】図２（ａ）の波形が”Ｌ”からＨ”になっ
た時、従来回路による電流波形（ｂ）は遅延が生じてお
り、電流が零になるまでにｔｄの時間を要している。こ
れが無駄な電力の消費になっている。

【００２０】一方、本発明の回路による電流波形（ｃ）
は、（ａ）が”Ｌ”から”Ｈ”になった時、すぐに零に
到達しており、電流の遅延がなくなっている。これによ
り無駄な電力の消費を零にすることができ、入力端子
Ａ，Ｂ間の直流電圧が比較的高い場所においても第１の
トランジスタ１の過熱を防止することができる。

【００２１】上記構成におけるツェナーダイオード１２
は、これに代えて、ダイオードを用いる構成であっても
同様の作用効果を得ることができる。

【００２２】

【発明の効果】本発明によれば、電流増幅するトランジ
スタに、蓄積効果による遮断電流の遅延を防止するＯＦ
Ｆ改善手段を設けた構成にすることによりこのトランジ
スタの無駄な電力の消費をなくすことができる。そし
て、入力端子の直流電圧が比較的に高い場合におけるト
ランジスタの過熱を防止することができる。

【図面の簡単な説明】

【図１】本発明の回路図である。

【図２】本発明の回路動作を示すタイミングチャートで
ある。

【図３】従来の回路構成図である。

【符号の説明】

１ 第１のトランジスタ ３ 第２の抵抗 ４ 第２のトランジスタ ５ 第３の抵抗 ６ 負荷抵抗 １１ 第３のトランジスタ １２ ツェナーダイオード １３ 電流制限抵抗 １４ コンデンサ Ａ，Ｂ 入力端子 Ｃ，Ｄ 出力端子 Ｔ パルス入力端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 直流電圧が印加され、パルス電圧を出力
   するトランジスタを有する回路に設けられ、入力パルス
   信号を電流増幅して出力パルスを前記トランジスタに供
   給する回路において、 前記入力パルス信号の立ち上がりによる前記トランジス
   タのＯＮの期間に前記トランジスタのベース電流の一部
   を充電する手段と、 前記入力パルス信号の立ち下がりにより前記トランジス
   タがＯＦＦになったときに前記充電を放電させる手段
   と、 前記トランジスタがＯＦＦになったときに該トランジス
   タのエミッタ、ベース間を低インピーダンスに終端させ
   る手段と、を設けたことを特徴とするパルス増幅回路。
2. 【請求項２】 直流電圧が印加され、入力パルス信号を
   電流増幅して出力パルスを得る回路において、 高電位側入力端子には、第１のトランジスタのエミッタ
   を接続すると共に第３のトランジスタのコレクタを接続
   し、 前記第１のトランジスタのベースは前記第３のトランジ
   スタのエミッタと、ツェナーダイオードのアノードと、
   さらに第１の抵抗の片端を接続し、 前記ツェナーダイオードのカソードは第２の抵抗の片端
   に接続し、 前記第２の抵抗の他端は前記第３のトランジスタのベー
   スに接続すると共にコンデンサの片端に接続し、 前記コンデンサの他端は前記第１の抵抗の他端に接続す
   ると共に第２のトランジスタのコレクタに接続し、 前記第２のトランジスタのエミッタは第３の抵抗の片端
   に接続し、 前記第３の抵抗の他端は低電位側入力端子と低電位側出
   力端子に接続し、前記第２のトランジスタのベースには
   パルス信号が入力されるようになっており、 前記第１のトランジスタのコレクタは負荷抵抗の片端に
   接続すると共に高電位側出力端子に接続し、 前記負荷抵抗の他端は低電位側出力端子に接続して成る
   ことを特徴とするパルス増幅回路。