JPH0548406A

JPH0548406A - 同期式三角波発生回路

Info

Publication number: JPH0548406A
Application number: JP3200462A
Authority: JP
Inventors: 周平 ▲ひわ▼田; Shiyuuhei Hiwada
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 1991-08-09
Filing date: 1991-08-09
Publication date: 1993-02-26

Abstract

(57)【要約】【目的】位相不連続あるいは断続のクロックに対し即
同期した三角波を発生する同期式三角波発生回路を提供
することを目的としている。【構成】充電電流を発生する充電用定電流源と、放電
電流を発生する放電用定電流源と、前記充電用定電流源
および放電用定電流源により充放電されるコンデンサー
と、外部より入力される同期すべきクロックによりコン
デンサーへの充放電を切り換える充放電切り替え手段と
を有する同期式三角波発生回路において、前記コンデン
サーの上限電圧を規制する上限制限手段と、前記コンデ
ンサーの下限電圧を規制する下限制限手段とから構成さ
れている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同期式三角波発生回路
に関し、更に詳細には、外部より入力されるクロックに
同期した三角波を発生する同期式三角波発生回路に関す
る。

【０００２】

【従来の技術】従来、外部より入力されるクロックに同
期する三角波を発生する同期式三角波発生回路において
は、図７のような構成となっていた。図７を参照しなが
ら、従来回路の構成を説明する。

【０００３】電流基準電圧源１０１は、後述のコンデン
サー１０４への充放電電流のおおよその基準となる電圧
Ｅａを出力し、電圧利得制御増幅器１０２に接続され
る。

【０００４】電圧利得制御増幅器１０２は、入力される
電圧Ｅａを利得制御電圧Ｅｃにより増幅率を変化させ電
圧Ｅｂを出力する。電圧利得制御増幅器１０２は、図８
で示すように演算増幅器１１０と抵抗器１１１、１１
２、１１４とコンデンサー１１３とＮチャンネルの電界
効果型トランジスタ（以下ＦＥＴと略す）１１５とによ
り構成される。図８の回路は、公知の回路であり詳細な
動作説明は略す。

【０００５】充放電定電流源１０３は、入力される電圧
Ｅｂに対応する出力として電流ＩｏｕｔをＣＬＯＣＫに
同期して変化させ出力する。充放電定電流源１０３は、
図９で示すように演算増幅器１２０とＮチャンネルのＦ
ＥＴ１２１とＮＰＮ型トランジスタ１２２と抵抗器１２
３、１２４とで構成される電圧−電流変換部と、抵抗器
１２５、１２６、１２７、１２８、１２９、１３０とＰ
ＮＰ型トランジスタ１３１、１３２、１３３と、ＮＰＮ
型トランジスタ１３４、１３５、１３６とで構成される
充放電定電流源部と、出力が高インピーダンス状態ある
いは電源電圧と等しい電圧−Ｖｃｃを出力するレベル変
換バッファ１３７とにより構成される。

【０００６】電圧−電流変換部は、公知の回路なので詳
細な動作説明は略す。電圧−電流変換部は、演算増幅器
１２０の非反転入力端子に電圧利得制御増幅器１０２の
出力される電圧Ｅｂが入力され、電流Ｉａを出力する。

【０００７】充放電定電流源部は、公知のカレント・ミ
ラー回路を用いた充電用定電流源及び放電用定電流源の
組合せにより構成されるため詳細な動作説明は略す。説
明を簡略化するために抵抗器１２５、１２６、１２７、
１２８、１２９、１３０の値を全て等しくし、レベル変
換バッファ１３７の出力状態を電源電圧と等しい電圧−
Ｖｃｃとする。各部の電流は、Ｉａ＝Ｉｂ＝Ｉｃ＝Ｉｄ＝Ｉｅ式１となる。図９で明らかなように充放電定電流源１０３の
出力である電流Ｉｏｕｔは、式２のようになる。

【０００８】Ｉｏｕｔ＝Ｉｃ−（Ｉｄ＋Ｉｅ）式２となる。

【０００９】レベル変換バッファ１３７は、ＣＬＯＣＫ
が入力され、ＣＬＯＣＫが論理レベル「Ｈ」の時高イン
ピーダンスとなり、論理レベル「Ｌ」の時電圧−Ｖｃｃ
となる。ＣＬＯＣＫが論理レベル「Ｈ」となるとＮＰＮ
型トランジスタ１３５、１３６は、非動作状態となりＩｄ＝Ｉｅ＝０式３となる。式１、式２、式３よりＩｏｕｔ＝Ｉａ式４となる。このため、充放電定電流源１０３は、電流Ｉａ
と同電流値を電流Ｉｏｕｔとして出力する。

【００１０】また、ＣＬＯＣＫが論理レベル「Ｌ」とな
るとＮＰＮ型トランジスタ１３５、１３６は、動作状態
となりＩｄ＝Ｉｅ＝Ｉａ式５となる。さらに式１、式２、式５よりＩｏｕｔ＝−Ｉａ式６となる。このため、充放電定電流源１０３は、電流Ｉａ
と異符号の同電流値を電流Ｉｏｕｔとして出力する。

【００１１】コンデンサー１０４は、端子ａが接地され
端子ｂは充放電定電流源１０３出力に接続される。充放
電定電流源１０３より出力される電流Ｉｏｕｔは、定電
流であるためコンデンサー１０４の端子ｂに発生する電
圧Ｅｄは、式９、式１０で示すような変化を持ったもの
となる。

【００１２】ＣＬＯＣＫが論理レベル「Ｈ」の時は、

【００１３】

【数１】

【００１４】ＣＬＯＣＫが論理レベル「Ｌ」の時は、

【００１５】

【数２】

【００１６】なお、Ｃｔは、コンデンサー１０４の値で
ある。式７、式８よりＣＬＯＣＫのデューティが５０％
即ち論理レベル「Ｈ」と「Ｌ」が等時間あれば電圧Ｅｄ
は、三角波になる。

【００１７】検波器１０５は、入力される電圧Ｅｄを尖
頭値検波を行い電圧Ｅｅを出力する。

【００１８】検波器１０５は、図１０で示すようにダイ
オード１４０、コンデンサー１４１、抵抗器１４２によ
り構成される。

【００１９】振幅基準電圧源１０７は、同期式三角波発
生回路の出力である信号Ｖｏｕｔの振幅の基準となる電
圧Ｅｆを出力し、後述の引算器１０６の端子ｄに接続さ
れている。

【００２０】引算器１０６は、図１１で示すように演算
増幅器１４５、抵抗器１４６、１４７、１４８、１４９
により構成される。説明を簡略化するために抵抗器１４
６、１４７、１４８、１４９の値を全て等しくする。引
算器１０６は、端子ｃに上述の検波器１０５の出力であ
る電圧Ｅｅが接続され、端子ｄに上述の振幅基準電圧源
１０７の出力である電圧Ｅｆが接続され式９で示す演算
を行い利得制御電圧Ｅｃを出力する。

【００２１】Ｅｃ＝Ｅｆ−Ｅｅ式９出力増幅器１０８は、コンデンサー１０４の端子ｂに発
生した電圧Ｅｄを増幅し、信号Ｖｏｕｔとして出力す
る。

【００２２】次に、図７を参照しながら、従来回路の動
作を説明する。

【００２３】電流基準電圧源１０１は、電流Ｉｏｕｔの
おおよその基準となる電圧Ｅａを発生する。

【００２４】電圧利得制御増幅器１０２は、電流基準電
圧源１０１より入力される電圧Ｅａを利得制御電圧Ｅｃ
の指示に従い増幅し電圧Ｅｂを出力する。

【００２５】充放電定電流源１０３は、入力される電圧
Ｅｂに基づき電流Ｉｏｕｔの電流値を定め、かつ外部よ
り入力されるＣＬＯＣＫに同期して電流Ｉｏｕｔの符号
を切り換える。

【００２６】コンデンサー１０４は、電流Ｉｏｕｔの符
号変化により充放電が行われ、端子ｂに電圧Ｅｄ即ちＣ
ＬＯＣＫに同期した三角波を発生する。

【００２７】検波器１０５は、電圧Ｅｄを尖頭値検波を
行い電圧Ｅｅを出力する。

【００２８】引算器１０６は、振幅基準電圧源１０７の
出力である電圧Ｅｆから電圧Ｅｅを引算し、振幅基準電
圧源１０７の出力である電圧Ｅｆに対する電圧Ｅｄの振
幅誤差分を示す電圧である利得制御電圧Ｅｃを出力す
る。

【００２９】電圧Ｅｄの振幅が減少すると利得制御電圧
Ｅｃは、正電圧でかつ上昇し、電圧利得制御増幅器１０
２の増幅率が増大し、電流Ｉｏｕｔが増大し、電圧Ｅｄ
の振幅が増大する。また、電圧Ｅｄの振幅が増大すると
利得制御電圧Ｅｃは、負電圧または０Ｖに近づき、電圧
利得制御増幅器１０２の増幅率が減少し、電流Ｉｏｕｔ
が減少し、電圧Ｅｄの振幅が減少する。上述より電圧利
得制御増幅器１０２、充放電定電流源１０３、コンデン
サー１０４、検波器１０５、引算器１０６よりなる閉ル
ープ制御系が形成され電圧Ｅｄの振幅が一定になる動作
が行われる。

【００３０】出力増幅器１０８は、振幅が一定な電圧Ｅ
ｄを増幅し信号Ｖｏｕｔとして出力される。

【００３１】以上より、従来の同期式三角波発生回路
は、図１２に示すように連続したデューティ５０％のク
ロックをＣＬＯＣＫとして入力することにより信号Ｖｏ
ｕｔとしてＣＬＯＣＫと同期し、振幅が一定な三角波を
出力する。

【００３２】

【発明が解決しようとする課題】しかしながら、クロッ
クが、図１３の波形１５０の区間１５２、１５３ような
位相不連続や図１４の波形１５６の区間１５８、１５
９、１６０ような断続のようなクロックを従来の同期式
三角波発生回路の入力すると、図１３の波形１５１の区
間１５４、１５５や図１４の波形１５７の区間１６１、
１６２、１６３のような正常な三角波でない異常区間が
生じてしまう。

【００３３】上述の異常区間では、従来の同期式三角波
発生回路内の時定数を有する部分が三角波を定常発生し
ている時の電圧範囲から大幅にずれてしまう。そして定
常状態に復帰するのに長時間要することに起因するもの
である。

【００３４】しかし、復帰に要する時間を短縮すると出
力である三角波の振幅の安定度が悪化し良好なパルス幅
変調が困難になる。

【００３５】本発明は、上述した問題点を解決するため
になされたものであり、時定数を有する部分に発生する
電圧を制限することにより、位相不連続あるいは断続の
クロックに対し即同期した三角波を発生する同期式三角
波発生回路を提供することを目的としている。

【００３６】

【課題を解決するための手段】この目的を達成するため
に本発明の同期式三角波発生回路は、充電電流を発生す
る充電用定電流源と、放電電流を発生する放電用定電流
源と、前記充電用定電流源および放電用定電流源により
充放電されるコンデンサーと、外部より入力される同期
すべきクロックにより前記コンデンサーへの充放電を切
り換える充放電切り替え手段とを有する同期式三角波発
生回路において、前記コンデンサーの上限電圧を規制す
る上限制限手段と、前記コンデンサーの下限電圧を規制
する下限制限手段とから構成されている。

【００３７】

【作用】上記の構成を有する本発明の作用は以下の通り
である。

【００３８】上限制限手段は充放電定電流源により充電
されるコンデンサーに発生する電圧を検知し制限すべき
上限電圧に達すると充電を中止する。

【００３９】そして、下限制限手段は充放電定電流源に
より放電されるコンデンサーに発生する電圧を検知し制
限すべき下限電圧に達すると放電を中止する。

【００４０】上限制限手段と下限制限手段により前記コ
ンデンサーに発生する電圧を定常発生する三角波の正ピ
ーク電圧と負ピーク電圧の範囲に規制することによりク
ロックに対し即同期した三角波を発生させる。

【００４１】

【実施例】以下、本発明を具体化した一実施例を図面を
参照して説明する。

【００４２】最初に図１から図４を用い本発明の同期式
三角波発生回路の構成を説明する。

【００４３】電流基準電圧源１は、後述の電流Ｉｏｕｔ
の基準となる電圧Ｅ１を発生し、充電用定電流源及び放
電用定電流源を含む充放電定電流源２へ出力する。

【００４４】充放電定電流源２は、上限制限手段４より
出力される信号ＳＩＧ．Ｕと下限制限手段５より出力さ
れる信号ＳＩＧ．Ｌとが入力されることにより、電圧Ｅ
１に対応した電流Ｉｏｕｔの入出力を制御される。充放
電定電流源２は、電圧−電流変換部と充放電定電流源部
とにより構成され図２のようになっている。電圧−電流
変換部は、次のように構成されている。演算増幅器１０
の出力は、ＮチャンネルのＦＥＴ１１のゲートに接続さ
れる。ＦＥＴ１１のドレインは、ＮＰＮ型トランジスタ
１２のコレクタと、後述の充放電定電流源部を構成する
ＰＮＰ型トランジスタ１８のベースとコレクタに接続さ
れている。ＦＥＴ１１のソースは、ＮＰＮ型トランジス
タ１２のベースと、抵抗器１３に接続される。抵抗器１
３の他端は、ＮＰＮ型トランジスタ１２のエミッタと、
演算増幅器１０の反転端子に接続され、抵抗器１４を介
しグランドに接続される。

【００４５】充電用定電流源及び放電用定電流源からな
る充放電定電流源部は、次のように構成されている。Ｐ
ＮＰ型トランジスタ１８のエミッタは、抵抗器１５を介
し電圧＋Ｖｃｃの電源に接続される。ＰＮＰ型トランジ
スタ１８のベースとコレクタは、ＰＮＰ型トランジスタ
１９、２０の各々のベースに接続される。ＰＮＰ型トラ
ンジスタ１９のエミッタは、抵抗器１６を介し電圧＋Ｖ
ｃｃの電源に接続される。ＰＮＰ型トランジスタ１９の
コレクタは、ＮＰＮ型トランジスタ２１のコレクタと、
ＮＰＮ型トランジスタ２１、２２、２３の各々のベース
に接続される。ＮＰＮ型トランジスタ２１のエミッタ
は、抵抗器２４を介し電圧−Ｖｃｃの電源に接続され
る。ＰＮＰ型トランジスタ２０のエミッタは、抵抗器１
７を介し上限制限手段４の出力に接続される。ＰＮＰ型
トランジスタ２０のコレクタは、ＮＰＮ型トランジスタ
２２、２３の各々のコレクタと、上限制限手段４の入力
と、下限制限手段５の入力と、出力増幅器６の入力に接
続され、コンデンサー３を介しグランドに接続される。
ＮＰＮ型トランジスタ２２、２３の各々のエミッタは、
各々抵抗器２５、２６を介し下限制限手段５の出力に接
続される。

【００４６】コンデンサー３は、充放電定電流源２より
入出力される電流Ｉｏｕｔにより充放電されることによ
り三角波である電圧Ｅ２を発生する。

【００４７】上限制限手段４は、入力される電圧Ｅ２が
所定の電圧以下であるかを監視し、電圧Ｅ２が所定の電
圧を上回ると信号ＳＩＧ．Ｕを充放電定電流源２へ発
し、電圧Ｅ２の上昇を止める。上限制限手段４は、図３
のように構成される。比較器３０の反転端子は、上限基
準電圧源３１より出力される電圧Ｅ３が入力れる。比較
器３０の出力は、レベル変換バッファ３２の入力に接続
される。上限基準電圧源３１は、定常に発生する時の三
角波の正ピーク電圧と等しい電圧Ｅ３を出力する。

【００４８】比較器３０の出力は、（電圧Ｅ２の正ピー
ク電圧）＞（電圧Ｅ３）の場合論理レベル「Ｈ」であ
り、（電圧Ｅ２の正ピーク電圧）≦（電圧Ｅ３）の場合
論理レベル「Ｌ」である。レベル変換バッファ３２は、
入力が論理レベル「Ｈ」の場合出力は、高インピーダン
スとなり、入力が論理レベル「Ｌ」の場合出力は、電圧
＋Ｖｃｃとなる信号ＳＩＧ．Ｕを出力する。

【００４９】下限制限手段５は、入力される電圧Ｅ２が
所定の電圧以上であるかを監視し、電圧Ｅ２が所定の電
圧を下回ると信号ＳＩＧ．Ｌを充放電定電流源２へ発
し、電圧Ｅ２の下降を止める。また、下限制限手段５
は、入力されるＣＬＯＣＫにより電流Ｉｏｕｔの入出力
を切り換える。下限制限手段５は、図４のように構成さ
れる。比較器３５の非反転端子は、下限基準電圧源３６
より出力される電圧Ｅ４が入力れる。比較器３５の出力
は、２入力の論理和ゲート３７の片方の入力に接続され
る。論理和ゲート３７の残りの入力には、同期すべき信
号であるＣＬＯＣＫが入力される。論理和ゲート３７の
出力は、レベル変換バッファ３８の入力に接続される。
下限基準電圧源３６は、定常に発生する時の三角波の負
ピーク電圧と等しい電圧Ｅ４を出力する。比較器３５の
出力は、（電圧Ｅ２の負ピーク電圧）≧（電圧Ｅ４）の
場合論理レベル「Ｌ」であり、（電圧Ｅ２の負ピーク電
圧）＜（電圧Ｅ４）の場合論理レベル「Ｈ」である。レ
ベル変換バッファ３８は、入力が論理レベル「Ｈ」の場
合出力は、高インピーダンスとなり、入力が論理レベル
「Ｌ」の場合出力は、電圧−Ｖｃｃとなる信号ＳＩＧ．
Ｌを出力する。

【００５０】充放電切り替え手段は、論理和ゲート３７
に入力されるＣＬＯＣＫによりコンデンサー３への充放
電を変化させるため、下限制限手段５に含まれる構成と
なる。

【００５１】出力増幅器６は、コンデンサー３を充放電
定電流源２により充放電することにより発生する三角波
である電圧Ｅ２を入力され増幅し信号Ｖｏｕｔとして出
力する。

【００５２】次に本実施例の動作を説明する。

【００５３】電流基準電圧源１は、コンデンサー３への
充放電電流の基準となる電圧Ｅ１を発生し、充放電定電
流源２を構成する電圧−電流変換部の演算増幅器１０の
非反転端子へ出力する。電圧−電流変換部は、公知の回
路であるため詳細な動作説明は略す。電圧−電流変換部
に入力された電圧Ｅ１は、電圧−電流変換され電流Ｉ１
を発生する。

【００５４】充放電定電流源２を構成する充放電定電流
源部は、充電用定電流源及び放電用定電流源からなり公
知のカレント・ミラー回路を組み合わせた回路であるた
め詳細な動作説明は略する。説明を簡略にするために抵
抗器１５、１６、１７、２４、２５、２６の抵抗値を全
て等しくし、コンデンサー３に発生する電圧Ｅ２が上限
基準電圧源３１より発生する電圧Ｅ３より低くかつ下限
基準電圧源３６より発生する電圧Ｅ４より高いと想定し
レベル変換バッファ３２、３８の出力状態を各々電圧＋
Ｖｃｃ、電圧−Ｖｃｃにしておく。各部の電流は、Ｉ１＝Ｉ２＝Ｉ３＝Ｉ４＝Ｉ５式１０となる。図２で明らかなようにコンデンサー３を充放電
する充放電定電流源部の出力である電流Ｉｏｕｔは、式
１５のようになる。

【００５５】Ｉｏｕｔ＝Ｉ３−（Ｉ４＋Ｉ５）式１１となる。

【００５６】以下、ＣＬＯＣＫが連続の時の動作説明を
する。

【００５７】この動作状態は、論理和ゲート３７にデュ
ーティ５０％の連続したクロックをＣＬＯＣＫとして入
力し、電流Ｉｏｕｔにより充放電によりコンデンサー３
に発生する電圧Ｅ２が定常に三角波である状態である。
コンデンサー３の値をＣとすると電圧Ｅ２は、次式のよ
うになる。

【００５８】

【数３】

【００５９】上限制限手段を構成する比較器３０は、コ
ンデンサー３に発生する電圧Ｅ２の正ピーク電圧と、上
限基準電圧源３１より出力される電圧Ｅ３とを比較し、
（電圧Ｅ２の正ピーク電圧）≦（電圧Ｅ３）となり論理
レベル「Ｌ」を出力する。

【００６０】下限制限手段を構成する比較器３５は、コ
ンデンサー３に発生する電圧Ｅ２の負ピーク電圧と、下
限基準電圧源３６より出力される電圧Ｅ４とを比較し、
（電圧Ｅ２の負ピーク電圧）≧（電圧Ｅ４）となり論理
レベル「Ｌ」を出力する。

【００６１】レベル変換バッファ３２の出力が電圧＋Ｖ
ｃｃを出力しかつレベル変換バッファ３８の出力が高イ
ンピーダンスとなる状態、即ち論理和ゲート３７に入力
されるＣＬＯＣＫが論理レベル「Ｈ」の状態では、ＮＰ
Ｎ型トランジスタ２２、２３が非動作状態となる。電流
Ｉ４、Ｉ５は、Ｉ４＝Ｉ５＝０式１３となる。式１０、式１１、式１３よりＩｏｕｔ＝Ｉ１式１４となる。このため、充放電定電流源部は、電流Ｉ１と同
電流値を電流Ｉｏｕｔとして出力し、コンデンサー３を
充電することにより発生する電圧Ｅ２を上昇させる。電
圧Ｅ２の変化は、式１２と式１４とにより次式のように
なる。

【００６２】

【数４】

【００６３】また、レベル変換バッファ３２の出力が電
圧＋Ｖｃｃを出力しかつレベル変換バッファ３８の出力
が電圧−Ｖｃｃ出力する状態、即ち論理和ゲート３７に
入力されるＣＬＯＣＫが論理レベル「Ｌ」の状態では、
ＮＰＮ型トランジスタ２２、２３が動作状態となる。電
流Ｉ４、Ｉ５は、Ｉ４＝Ｉ５＝Ｉ２式１６となる。式１０、式１１、式１６よりＩｏｕｔ＝−Ｉ１式１７となる。このため、充放電定電流源部は、電流Ｉ１と異
符号の電流値を電流Ｉｏｕｔとして出力し、コンデンサ
ー３を放電することにより発生する電圧Ｅ２を下降させ
る。電圧Ｅ２の変化は、式１２と式１７とにより次式の
ようになる。

【００６４】

【数５】

【００６５】上述のようにＣＬＯＣＫとしてデューティ
５０％のクロックを入力されるため、式１５の状態と式
１８の状態を等時間にて交互に繰り返すことにより電圧
Ｅ２は、ＣＬＯＣＫに同期した三角波となり出力増幅器
６により増幅され信号Ｖｏｕｔとして出力される。

【００６６】以下、ＣＬＯＣＫが位相不連続の時の動作
を図５に基づき説明をする。

【００６７】波形４０は、ＣＬＯＣＫとして入力される
クロックの波形であり、また区間４４、４５は、位相不
連続部分を示す。

【００６８】波形４１は、コンデンサー３に発生する電
圧Ｅ２の波形であり、また区間４６、４７は、区間４
４、４５の不連続部分に対応する区間を示す。

【００６９】この動作状態は、論理和ゲート３７にデュ
ーティ５０％であるが位相が不連続部分が論理レベル
「Ｈ」で生じるクロックがＣＬＯＣＫとして入力されて
いる。

【００７０】図５の波形４０の区間４４、４５で示すよ
うにＣＬＯＣＫの位相不連続区間では、上述のように式
１５の状態と式１８の状態を等時間にて交互に繰り返さ
ない区間ができてしまう。

【００７１】区間４４、４５のＣＬＯＣＫは、論理レベ
ル「Ｈ」が通常以上の継続時間を持つために上述した式
１５の状態即ち充電状態が通常の継続時間以上になる。

【００７２】このため、コンデンサー３に発生する電圧
Ｅ２は、上限基準電圧源３１より発生する電圧Ｅ３より
高くなろうとする。

【００７３】比較器３０は、（電圧Ｅ２）＞（電圧Ｅ
３）となると論理レベル「Ｈ」をレベル変換バッファ３
２へ出力する。

【００７４】レベル変換バッファ３２の出力は、高イン
ピーダンス状態となり、ＰＮＰ型トランジスタ２０を非
動作状態になりＩ３＝０となる。かつＣＬＯＣＫが論理
レベル「Ｈ」であるため、上述の式１３の状態になって
いる。

【００７５】即ち、コンデンサー３が充放電されない状
態となり、電圧Ｅ２は、波形４１の区間４６、４７のよ
うに電圧Ｅ３と等しい状態を維持する。

【００７６】そして、ＣＬＯＣＫが論理レベル「Ｌ」と
なると定常状態と同じように電圧Ｅ２は、式１８のよう
な変化で下降する。

【００７７】即ち、電圧Ｅ２は、同期すべきＣＬＯＣＫ
に対し、即同期した三角波を発生させ、出力増幅器６に
より増幅され信号Ｖｏｕｔとして出力される。

【００７８】また、図５の波形４２は、ＣＬＯＣＫとし
て入力されるクロックの波形であり、また区間４８、４
９は、位相不連続部分を示す。

【００７９】波形４３は、コンデンサー３に発生する電
圧Ｅ２の波形であり、また区間５０、５１は、区間４
８、４９の不連続部分に対応する区間を示す。

【００８０】この動作状態は、論理和ゲート３７にデュ
ーティ５０％であるが位相が不連続部分が論理レベル
「Ｌ」で生じるクロックがＣＬＯＣＫとして入力されて
いる。

【００８１】図５の波形４２の区間４８、４９で示すよ
うにＣＬＯＣＫの位相不連続区間では、上述のように式
１５の状態と式１６の状態を等時間にて交互に繰り返さ
ない区間ができてしまう。

【００８２】区間４８、４９のＣＬＯＣＫは、論理レベ
ル「Ｌ」が通常以上の継続時間を持つために上述した式
１８の状態即ち放電状態を通常の継続時間以上になる。

【００８３】このため、コンデンサー３に発生する電圧
Ｅ２は、下限基準電圧源３６より発生する電圧Ｅ４より
低くなろうとする。

【００８４】比較器３５の出力である（電圧Ｅ２）＜
（電圧Ｅ４）となり論理レベル「Ｈ」を出力する。論理
和ゲート３７は、一入力が論理レベル「Ｌ」のＣＬＯＣ
Ｋが入力され、残りの他入力は、比較器３５の出力であ
る論理レベル「Ｈ」が入力され、論理レベル「Ｈ」をレ
ベル変換バッファ３８へ出力する。

【００８５】レベル変換バッファ３８の出力は、高イン
ピーダンス状態となり、ＮＰＮ型トランジスタ２２、２
３を非動作状態になりＩ４＝Ｉ５＝０となる。

【００８６】しかし、ＰＮＰ型トランジスタ２５、２６
は、動作状態のためコンデンサー３は、充電される状態
である。

【００８７】このため、電圧Ｅ２は上昇し（電圧Ｅ２）
≧（電圧Ｅ４）となり、比較器３５の出力は論理レベル
「Ｌ」となり、論理和ゲートの出力は「Ｌ」となり、レ
ベル変換バッファ３８の出力は「Ｌ」となり、ＮＰＮ型
トランジスタ２２、２３を動作状態になり、再びコンデ
ンサー３を放電し始める。そして、電圧Ｅ２は、下降す
る。

【００８８】以上よりコンデンサー３は、電圧Ｅ４近辺
の電圧で充放電を繰り返され、電圧Ｅ２は、波形４３の
区間５０、５１のように電圧Ｅ４とほぼ等しい状態を維
持する。

【００８９】そして、ＣＬＯＣＫが論理レベル「Ｈ」と
なると定常状態と同じように電圧Ｅ２は、式１５のよう
な変化で上昇する。

【００９０】即ち、電圧Ｅ２は、同期すべきＣＬＯＣＫ
に対し、即同期した三角波を発生させ、出力増幅器６に
より増幅され信号Ｖｏｕｔとして出力される。

【００９１】以下、ＣＬＯＣＫが断続の時の動作説明を
する。

【００９２】ＣＬＯＣＫが断続であると言うことは、Ｃ
ＬＯＣＫの論理レベル「Ｈ」あるいは論理レベル「Ｌ」
の持続時間が長いだけで上述の位相不連続と同等である
と見なせる。このため、図６の波形６０、６１、６２、
６３は、図５の波形４０、４１、４１、４３に対応す
る。また、図６の区間６４、６５、６６、６７、６８、
６９、７０、７１は、図５の区間４４、４５、４６、４
７、４８、４９、５０、５１に対応する。つまり、ＣＬ
ＯＣＫが断続な場合の動作は、位相不連続の時と同等な
動作をする。

【００９３】本発明は、以上詳述した実施例に限定され
るものでなく、その趣旨を逸脱しない範囲において種種
の変更を加えることができる。例えば、上限制限手段お
よび下限制限手段を比較器でなく公知の振幅制限器を用
いることも可能である。また、本実施例においては、充
電用定電流源と放電用定電流源とを兼用した充放電定電
流源を用いたが、各々別の定電流源を用いてもよい。

【００９４】

【発明の効果】以上説明したことから明かなように、本
発明は、充電用定電流源及び放電用定電流源により充放
電されるコンデンサーに発生する電圧を上限制限手段と
下限制限手段により制限をすることにより外部より入力
される同期すべきクロックに対し即同期した三角波を発
生する同期式三角波発生回路を提供することができる。

【図面の簡単な説明】

【図１】本発明を具体化した一実施例の同期式三角波発
生回路の全体の構成を示す図である。

【図２】上記実施例の同期式三角波発生回路の充放電定
電流源の構成を示す図である。

【図３】上記実施例の同期式三角波発生回路の上限制限
手段の構成を示す図である。

【図４】上記実施例の同期式三角波発生回路の下限制限
手段の構成を示す図である。

【図５】上記実施例の同期式三角波発生回路おいて位相
不連続なＣＬＯＣＫを入力した場合の出力である信号Ｖ
ｏｕｔの波形を示す図である。

【図６】上記実施例の同期式三角波発生回路おいて断続
なＣＬＯＣＫを入力した場合の出力である信号Ｖｏｕｔ
の波形を示す図である。

【図７】従来の同期式三角波発生回路の全体の構成を示
す図である。

【図８】従来の同期式三角波発生回路の電圧利得制御増
幅器の構成を示す回路図である。

【図９】従来の同期式三角波発生回路の充放電定電流源
の構成を示す回路図である。

【図１０】従来の同期式三角波発生回路の検波器の構成
を示す回路図である。

【図１１】従来の同期式三角波発生回路の引算器の構成
を示す回路図である。

【図１２】従来の同期式三角波発生回路での入力である
ＣＬＯＣＫと出力である信号Ｖｏｕｔとの関係を示すタ
イミング図である。

【図１３】従来の同期式三角波発生回路おいて位相不連
続なＣＬＯＣＫを入力した場合の出力である信号Ｖｏｕ
ｔの波形を示す図である。

【図１４】従来の同期式三角波発生回路おいて断続なＣ
ＬＯＣＫを入力した場合の出力である信号Ｖｏｕｔの波
形を示す図である。

【符号の説明】

１電流基準電圧源２充放電定電流源３コンデンサー４、上限制限手段５、下限制限手段

Claims

【特許請求の範囲】

【請求項１】充電電流を発生する充電用定電流源と、
放電電流を発生する放電用定電流源と、前記充電用定電
流源および前記放電用定電流源により充放電されるコン
デンサーと、外部より入力される同期すべきクロックに
より前記コンデンサーへの充放電を切り換える充放電切
り替え手段とを有する同期式三角波発生回路において、前記コンデンサーの上限電圧を制限する上限制限手段
と、前記コンデンサーの下限電圧を制限する下限制限手
段とを具備することを特徴とする同期式三角波発生回
路。