JP2000156474A - 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法 - Google Patents
半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法Info
- Publication number
- JP2000156474A JP2000156474A JP11300570A JP30057099A JP2000156474A JP 2000156474 A JP2000156474 A JP 2000156474A JP 11300570 A JP11300570 A JP 11300570A JP 30057099 A JP30057099 A JP 30057099A JP 2000156474 A JP2000156474 A JP 2000156474A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen
- semiconductor device
- hydrogen barrier
- barrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 強誘電体膜を要素とする半導体装置において
残留分極や比誘電率の低下の問題を回避し、多結晶シリ
コン・ゲートを要素とする半導体装置においてしきい値
の変動等の問題を回避する。 【解決手段】 強誘電体膜又は多結晶シリコン・ゲート
３を要素とする半導体装置において、該要素の上部にお
いて少なくとも該要素を覆う範囲に、水素不放出性の成
膜法によりなる耐湿性の水素バリア膜１４を設けた。
残留分極や比誘電率の低下の問題を回避し、多結晶シリ
コン・ゲートを要素とする半導体装置においてしきい値
の変動等の問題を回避する。 【解決手段】 強誘電体膜又は多結晶シリコン・ゲート
３を要素とする半導体装置において、該要素の上部にお
いて少なくとも該要素を覆う範囲に、水素不放出性の成
膜法によりなる耐湿性の水素バリア膜１４を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、ＰＺＴ（Ｐｂ（ＴｉxＺｒy）
Ｏ3）などの強誘電体膜を用いたキャパシタ構造を有す
る半導体メモリや多結晶シリコン・ゲートを用いたＣＭ
ＯＳ半導体集積回路における保護膜構造及びその成膜法
に関するものである。
の製造方法に関し、特に、ＰＺＴ（Ｐｂ（ＴｉxＺｒy）
Ｏ3）などの強誘電体膜を用いたキャパシタ構造を有す
る半導体メモリや多結晶シリコン・ゲートを用いたＣＭ
ＯＳ半導体集積回路における保護膜構造及びその成膜法
に関するものである。
【０００２】
【従来の技術】従来、強誘電体を用いたストレージ・キ
ャパシタ構造を有する半導体不揮発性メモリ・セルは、
例えば図６に示す構造を備えている。このメモリ・セル
は、単一の転送ゲート・トランジスタ（ＭＯＳトランジ
スタ）Ｔに強誘電体膜を用いたストレージ・キャパシタ
（コンデンサ）Ｃを直列接続したものである。転送ゲー
ト・トランジスタＴは、ｐ型半導体基板１の上にゲート
絶縁膜２を介して形成されて多結晶シリコン・ゲート３
と、この多結晶シリコン・ゲート３をマスクとしてｐ型
半導体基板１の表面側にセルフアラインで形成された高
濃度ｎ型領域たるソース・ドレイン領域４，５とから構
成されている。なお、ソース・ドレイン領域4はビット
線に、多結晶シリコン・ゲート３はワード線にそれぞれ
接続されている。一方、ストレージ・キャパシタＣはフ
ィールド酸化膜たるＬＯＣＯＳ（局所酸化膜）６上に溝
成されている。ＬＯＣＯＳ６，多結晶シリコン・ゲート
３の上には、例えばＣＶＤによりＳｉＯ2又はスパッタ
法によるＳｉＮの第１の層間絶縁膜７が形成され、この
層間絶縁膜７のうちＬＯＣＯＳ６の真上にスパッタ法で
白金（Pt）の下部平板電極８が形成される。この下部平
板電極８上の一部にはスパッタ法又は塗布法により強誘
電体たるＰＺＴ（Ｐｂ（Ｔｉx Ｚｒy）Ｏ3）の誘電体膜
９が形成され、またこの誘電体膜９の上にはスパッタ法
で白金の上部平板電極１０が形成される。次に、第１の
層間絶縁膜７の上には例えばＣＶＤによるＳｉＯ2又は
スパッタ法によるＳｉＮの第２の層間絶縁膜１１が形成
され、この層間絶縁膜１１の上にスパッタ法によりＡｌ
配線が形成される。Ａｌ配線１２ａはソース・ドレイン
領域５と上部平板電極１０とをコンタクト穴を介して導
通させるセル内部配線で、Ａｌ配線１２ｂは下部平板電
極８と図示しないパッド部とを導通させる接地配線であ
る。なお、図６には示されていないが、多結晶シリコン
・ゲート３に導通するワード線及びソース・ドレイン領
域４に導通するビット線は上記Ａｌ配線と同一層に形成
されている。Ａｌ配線１２ａ，１２ｂの上にはスパッタ
法によるＳｉＮのパッシベーション膜１３が形成されて
いる。
ャパシタ構造を有する半導体不揮発性メモリ・セルは、
例えば図６に示す構造を備えている。このメモリ・セル
は、単一の転送ゲート・トランジスタ（ＭＯＳトランジ
スタ）Ｔに強誘電体膜を用いたストレージ・キャパシタ
（コンデンサ）Ｃを直列接続したものである。転送ゲー
ト・トランジスタＴは、ｐ型半導体基板１の上にゲート
絶縁膜２を介して形成されて多結晶シリコン・ゲート３
と、この多結晶シリコン・ゲート３をマスクとしてｐ型
半導体基板１の表面側にセルフアラインで形成された高
濃度ｎ型領域たるソース・ドレイン領域４，５とから構
成されている。なお、ソース・ドレイン領域4はビット
線に、多結晶シリコン・ゲート３はワード線にそれぞれ
接続されている。一方、ストレージ・キャパシタＣはフ
ィールド酸化膜たるＬＯＣＯＳ（局所酸化膜）６上に溝
成されている。ＬＯＣＯＳ６，多結晶シリコン・ゲート
３の上には、例えばＣＶＤによりＳｉＯ2又はスパッタ
法によるＳｉＮの第１の層間絶縁膜７が形成され、この
層間絶縁膜７のうちＬＯＣＯＳ６の真上にスパッタ法で
白金（Pt）の下部平板電極８が形成される。この下部平
板電極８上の一部にはスパッタ法又は塗布法により強誘
電体たるＰＺＴ（Ｐｂ（Ｔｉx Ｚｒy）Ｏ3）の誘電体膜
９が形成され、またこの誘電体膜９の上にはスパッタ法
で白金の上部平板電極１０が形成される。次に、第１の
層間絶縁膜７の上には例えばＣＶＤによるＳｉＯ2又は
スパッタ法によるＳｉＮの第２の層間絶縁膜１１が形成
され、この層間絶縁膜１１の上にスパッタ法によりＡｌ
配線が形成される。Ａｌ配線１２ａはソース・ドレイン
領域５と上部平板電極１０とをコンタクト穴を介して導
通させるセル内部配線で、Ａｌ配線１２ｂは下部平板電
極８と図示しないパッド部とを導通させる接地配線であ
る。なお、図６には示されていないが、多結晶シリコン
・ゲート３に導通するワード線及びソース・ドレイン領
域４に導通するビット線は上記Ａｌ配線と同一層に形成
されている。Ａｌ配線１２ａ，１２ｂの上にはスパッタ
法によるＳｉＮのパッシベーション膜１３が形成されて
いる。
【０００３】
【発明が解決しようとする課題】誘電体膜９に使用され
る強誘電体たるＰＺＴ（Ｐｂ（Ｔｉx Ｚｒy）Ｏ3）は電
界に対してヒステリシス曲線を持ち、書き込み電圧を取
り除くと、残留分極を保持し続けるため、上述のような
不揮発性メモリとして利用されたり、また比誘電率が約
１０００程度の値でＳｉＯ2膜と比較して２桁以上も大
きいので、ダイナミックＲＡＭのキャパシタとしても利
用される。
る強誘電体たるＰＺＴ（Ｐｂ（Ｔｉx Ｚｒy）Ｏ3）は電
界に対してヒステリシス曲線を持ち、書き込み電圧を取
り除くと、残留分極を保持し続けるため、上述のような
不揮発性メモリとして利用されたり、また比誘電率が約
１０００程度の値でＳｉＯ2膜と比較して２桁以上も大
きいので、ダイナミックＲＡＭのキャパシタとしても利
用される。
【０００４】しかしながら、水素に晒されると残留分極
の値が減少してしまい、記憶機能に必要な２値論理の幅
（マージン）が狭くなる。また比誘電率の値も低下す
る。このような特性劣化は歩留りの低下を招くので、誘
電体膜９の形成工程の後においては水素を誘電体膜９に
晒さないような成膜法に顧慮する必要がある。
の値が減少してしまい、記憶機能に必要な２値論理の幅
（マージン）が狭くなる。また比誘電率の値も低下す
る。このような特性劣化は歩留りの低下を招くので、誘
電体膜９の形成工程の後においては水素を誘電体膜９に
晒さないような成膜法に顧慮する必要がある。
【０００５】プラズマＣＶＤ法によるＳｉＮや常圧又は
減圧ＣＶＤ法によるＳｉＯ2の形成にあっては成膜中水
素雰囲気にあるため、これらの膜を誘電体膜９の上部に
形成すると、水素が誘電体膜９へ侵入し、その特性を劣
化させてしまうので、これらの成膜法を採用することは
できない。そこで、上記従来の不揮発性メモリの構造に
おいては、第２の層間絶縁膜１１とパッシベーション膜
１３はスパッタ法の成膜によるＳｉＮ膜とされる。これ
は水素不放出の工程による成膜だからである。一方、パ
ッシベーション膜１３は本来的に耐湿性の緻密な膜質が
要求されるが、スパッタ法によるＳｉＮ膜は膜質の稠密
性に欠け、耐湿性に劣るので、パッシベーション膜とし
ては不向きである。 本発明は上記問題点を解決するも
のであり、その課題は、強誘電体膜の上部にこの強誘電
体膜への水素侵入を防止する成膜法を採用することによ
り、残留分極及び比誘電率の高い強誘電体膜を要素とす
る半導体装置及びその製造方法を提供することにある。
減圧ＣＶＤ法によるＳｉＯ2の形成にあっては成膜中水
素雰囲気にあるため、これらの膜を誘電体膜９の上部に
形成すると、水素が誘電体膜９へ侵入し、その特性を劣
化させてしまうので、これらの成膜法を採用することは
できない。そこで、上記従来の不揮発性メモリの構造に
おいては、第２の層間絶縁膜１１とパッシベーション膜
１３はスパッタ法の成膜によるＳｉＮ膜とされる。これ
は水素不放出の工程による成膜だからである。一方、パ
ッシベーション膜１３は本来的に耐湿性の緻密な膜質が
要求されるが、スパッタ法によるＳｉＮ膜は膜質の稠密
性に欠け、耐湿性に劣るので、パッシベーション膜とし
ては不向きである。 本発明は上記問題点を解決するも
のであり、その課題は、強誘電体膜の上部にこの強誘電
体膜への水素侵入を防止する成膜法を採用することによ
り、残留分極及び比誘電率の高い強誘電体膜を要素とす
る半導体装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】殊にＰＺＴなどの耐水素
性に乏しい強誘電体を用いたキャパシタ構造を有する半
導体装置において、本発明の講じた手段は、例えばスパ
ッタ法又は塗布法により形成された強誘電体膜の上部に
水素不放出性の成膜法による耐湿性の水素バリア膜を設
けたものである。この水素バリア膜の被覆範囲は全面に
限らず、キャパシタ構造を覆う範囲にあれば良い。この
水素バリア膜としてはスパッタ法によるＴｉＮ膜でも良
いし、また酸素侵入型のＴｉＯＮでも良い。ＴｉＯＮ膜
の成膜法としては、ＴｉＮ膜の酸素雰囲気でのプラズマ
処理又は熱処理、窒素及び酸素雰囲気中でのＴｉターゲ
ットによるスパッタ法やＴｉＯＮのスパッタ法である。
ＴｉＯＮは酸素含有率が小さいときは導電性で、酸素含
有率が大きいときは絶縁性である。また酸素含有率の高
いＴｉＯＮ膜は水素阻止能が高くなる。
性に乏しい強誘電体を用いたキャパシタ構造を有する半
導体装置において、本発明の講じた手段は、例えばスパ
ッタ法又は塗布法により形成された強誘電体膜の上部に
水素不放出性の成膜法による耐湿性の水素バリア膜を設
けたものである。この水素バリア膜の被覆範囲は全面に
限らず、キャパシタ構造を覆う範囲にあれば良い。この
水素バリア膜としてはスパッタ法によるＴｉＮ膜でも良
いし、また酸素侵入型のＴｉＯＮでも良い。ＴｉＯＮ膜
の成膜法としては、ＴｉＮ膜の酸素雰囲気でのプラズマ
処理又は熱処理、窒素及び酸素雰囲気中でのＴｉターゲ
ットによるスパッタ法やＴｉＯＮのスパッタ法である。
ＴｉＯＮは酸素含有率が小さいときは導電性で、酸素含
有率が大きいときは絶縁性である。また酸素含有率の高
いＴｉＯＮ膜は水素阻止能が高くなる。
【０００７】この水素バリア膜の上に直接又は層間絶縁
膜を介して腐食防止膜（プラズマＣＶＤ法によるＳｉＮ
や常圧又は減圧ＣＶＤ法によるＳｉＯ2など）を被着さ
せた構造も採用される。
膜を介して腐食防止膜（プラズマＣＶＤ法によるＳｉＮ
や常圧又は減圧ＣＶＤ法によるＳｉＯ2など）を被着さ
せた構造も採用される。
【０００８】
【作用】水素不放出性の成膜法による耐湿性の水素バリ
ア膜を強誘電体膜の上部に覆うと、強誘電体膜の形成後
において、プロセス中で発生する水素の当該強誘電体膜
の侵入を防止することができ、残留分極や比誘電率の低
下を回避できる。それ故、残留分極や比誘電率の高い強
誘電体膜を有する半導体装置を得ることができる。水素
バリア膜の上部に腐食防止膜を形成した構造において
は、水素バリア膜の腐食を防止できる。この腐食防止膜
は膜質の緻密性を必要とするので、主にＣＶＤ法による
成膜で、水素放出の成膜法に依らざる得ない。しかし、
下層には水素バリア膜が存在するので、強誘電体への水
素侵入の問題は発生しない。
ア膜を強誘電体膜の上部に覆うと、強誘電体膜の形成後
において、プロセス中で発生する水素の当該強誘電体膜
の侵入を防止することができ、残留分極や比誘電率の低
下を回避できる。それ故、残留分極や比誘電率の高い強
誘電体膜を有する半導体装置を得ることができる。水素
バリア膜の上部に腐食防止膜を形成した構造において
は、水素バリア膜の腐食を防止できる。この腐食防止膜
は膜質の緻密性を必要とするので、主にＣＶＤ法による
成膜で、水素放出の成膜法に依らざる得ない。しかし、
下層には水素バリア膜が存在するので、強誘電体への水
素侵入の問題は発生しない。
【０００９】上記の製造方法は汎用的な手段であるが、
水素バリア膜として絶縁性（酸素含有率が大）のＴｉＯ
Ｎ膜を成膜する場合には、上述の腐食防止膜の成膜工程
を削減できる。
水素バリア膜として絶縁性（酸素含有率が大）のＴｉＯ
Ｎ膜を成膜する場合には、上述の腐食防止膜の成膜工程
を削減できる。
【００１０】
【発明の実施の形態】次に、本発明の実施例を添付図面
に基づいて説明する。
に基づいて説明する。
【００１１】［第１実施例］図１は本発明の第１実施例
に係る半導体メモリの構造を示す断面図である。
に係る半導体メモリの構造を示す断面図である。
【００１２】ｐ型半導体基板１の表面には熱酸化による
ゲート絶縁膜２とＭＯＳのアクティブ領域を区画形成す
べき厚い酸化膜のＬＯＣＯＳ（局所酸化膜）６が形成さ
れる。転送トランジスタＴはゲート絶縁膜２を介して形
成された多結晶シリコン・ゲート３と、この多結晶シリ
コン・ゲート３をマスクとしてｐ型半導体基板１の表面
側にセルフアラインで形成された高濃度ｎ型領域たるソ
ース・ドレイン領域４，５とから構成されている。一
方、ストレージ・キャパシタＣはフィールド酸化膜たる
ＬＯＣＯＳ（局所酸化膜）６上に構成されている。
ゲート絶縁膜２とＭＯＳのアクティブ領域を区画形成す
べき厚い酸化膜のＬＯＣＯＳ（局所酸化膜）６が形成さ
れる。転送トランジスタＴはゲート絶縁膜２を介して形
成された多結晶シリコン・ゲート３と、この多結晶シリ
コン・ゲート３をマスクとしてｐ型半導体基板１の表面
側にセルフアラインで形成された高濃度ｎ型領域たるソ
ース・ドレイン領域４，５とから構成されている。一
方、ストレージ・キャパシタＣはフィールド酸化膜たる
ＬＯＣＯＳ（局所酸化膜）６上に構成されている。
【００１３】先ず、ＬＯＣＯＳ６，多結晶シリコン・ゲ
ート３の上にはＣＶＤにより緻密な第1の層間絶縁膜
（ＳｉＯ2又はＳｉＮ）７が全面形成される。次に、こ
の層間絶縁膜７のうちＬＯＣＯＳ６の真上にスパッタ法
で白金（Pt）の下部平板電極８が形成される。次に、こ
の下部平板電極８上の一部にはスパッタ法又は塗布法に
より強誘電体たるＰＺＴ（Ｐｂ（Ｔｉx Ｚｒy）Ｏ3）の
誘電体膜９が形成される。また次に、この誘電体膜９の
上にはスパッタ法で白金の上部平板電極１０が形成さ
れ、ストレージ・キャパシタＣが得られる。
ート３の上にはＣＶＤにより緻密な第1の層間絶縁膜
（ＳｉＯ2又はＳｉＮ）７が全面形成される。次に、こ
の層間絶縁膜７のうちＬＯＣＯＳ６の真上にスパッタ法
で白金（Pt）の下部平板電極８が形成される。次に、こ
の下部平板電極８上の一部にはスパッタ法又は塗布法に
より強誘電体たるＰＺＴ（Ｐｂ（Ｔｉx Ｚｒy）Ｏ3）の
誘電体膜９が形成される。また次に、この誘電体膜９の
上にはスパッタ法で白金の上部平板電極１０が形成さ
れ、ストレージ・キャパシタＣが得られる。
【００１４】次に、第１の層間絶縁膜７の上にはスパッ
タ法によるＳｉＮの第２の層間絶縁膜（下部層間絶縁
膜）１１が形成される。そして、ソース・ドレイン領域
５，上部平板電極１０，下部平板電極８の部位にコンタ
クト穴が窓明けされる。
タ法によるＳｉＮの第２の層間絶縁膜（下部層間絶縁
膜）１１が形成される。そして、ソース・ドレイン領域
５，上部平板電極１０，下部平板電極８の部位にコンタ
クト穴が窓明けされる。
【００１５】次に、この層間絶縁膜１１の上にはスパッ
タ法によりＡｌ配線が形成される。Ａｌ配線１２ａはソ
ース・ドレイン領域５と上部平板電極１０とをコンタク
ト穴を介して導通させるセル内部配線で、Ａｌ配線１２
ｂは下部平板電極８と図示しないパッド部とを導通させ
る接地配線である。なお、図１には示されていないが、
多結晶シリコン・ゲート３に導通するワード線及びソー
ス・ドレイン領域４に導通するビット線は上記Ａｌ配線
と同一層に形成されている。
タ法によりＡｌ配線が形成される。Ａｌ配線１２ａはソ
ース・ドレイン領域５と上部平板電極１０とをコンタク
ト穴を介して導通させるセル内部配線で、Ａｌ配線１２
ｂは下部平板電極８と図示しないパッド部とを導通させ
る接地配線である。なお、図１には示されていないが、
多結晶シリコン・ゲート３に導通するワード線及びソー
ス・ドレイン領域４に導通するビット線は上記Ａｌ配線
と同一層に形成されている。
【００１６】次に、Ａｌ配線１２ａ，１２ｂの上にはス
パッタ法によるＳｉＮの第３の層間絶縁膜（上部層間絶
縁膜）１３’が形成されている。勿論、この工程中では
水素不放出であることから、誘電体膜９の特性劣化の問
題は発生しない。第３の層間絶縁膜１３’の膜質は緻密
性に欠けるがので、パッシベーション膜としての意義は
少なく、後述するように、導電性で耐湿性の水素バリア
膜１４とＡｌ配線１２ａ，１２ｂとの層間絶縁膜たる意
義を有する。
パッタ法によるＳｉＮの第３の層間絶縁膜（上部層間絶
縁膜）１３’が形成されている。勿論、この工程中では
水素不放出であることから、誘電体膜９の特性劣化の問
題は発生しない。第３の層間絶縁膜１３’の膜質は緻密
性に欠けるがので、パッシベーション膜としての意義は
少なく、後述するように、導電性で耐湿性の水素バリア
膜１４とＡｌ配線１２ａ，１２ｂとの層間絶縁膜たる意
義を有する。
【００１７】次に、第３の層間絶縁膜１３’の上にスパ
ッタ法でＴｉＮ膜を耐湿性の水素バリア膜１４として形
成する。この成膜過程においては水素の発生がないた
め、誘電体膜９の特性劣化の問題は発生しない。本発明
者は水素バリア膜１４としてこのＴｉＮ膜が好適である
を見出した。一般に半導体技術においてＴｉＮ膜はシリ
コンとＡｌのバリアメタルとして知られているが、この
ＴｉＮ膜は緻密性に富み、導電性の膜であるため、耐湿
性で水素非透過性の保護膜であると共に、電磁シールド
機能をも果たす。この窒化チタン（ＴｉＮ；チタンナイ
トライド）は酸化して酸素侵入型のＴｉＯＮとなり易
い。酸素含有率の高いＴｉＯＮは水素非透過性がより高
くなり、水素バリア膜として優れている。したがって、
この水素バリア膜１４としてはＴｉＯＮ膜であっても良
い。ＴｉＯＮ膜の成膜法としては次のいずれかの方法を
採用する。
ッタ法でＴｉＮ膜を耐湿性の水素バリア膜１４として形
成する。この成膜過程においては水素の発生がないた
め、誘電体膜９の特性劣化の問題は発生しない。本発明
者は水素バリア膜１４としてこのＴｉＮ膜が好適である
を見出した。一般に半導体技術においてＴｉＮ膜はシリ
コンとＡｌのバリアメタルとして知られているが、この
ＴｉＮ膜は緻密性に富み、導電性の膜であるため、耐湿
性で水素非透過性の保護膜であると共に、電磁シールド
機能をも果たす。この窒化チタン（ＴｉＮ；チタンナイ
トライド）は酸化して酸素侵入型のＴｉＯＮとなり易
い。酸素含有率の高いＴｉＯＮは水素非透過性がより高
くなり、水素バリア膜として優れている。したがって、
この水素バリア膜１４としてはＴｉＯＮ膜であっても良
い。ＴｉＯＮ膜の成膜法としては次のいずれかの方法を
採用する。
【００１８】 ＴｉＮ膜の酸素雰囲気でのプラズマ処
理法 ＴｉＮ膜の酸素雰囲気での熱処理法 Ｎ2，Ｏ2雰囲気中でのＴｉターゲットによるスパッ
タ法 ＴｉＯＮのスパッタ法 なお、水素バリア膜が酸素含有率の高いＴｉＯＮである
場合には、導電性でないから層間絶縁膜１３’の形成は
不要である。
理法 ＴｉＮ膜の酸素雰囲気での熱処理法 Ｎ2，Ｏ2雰囲気中でのＴｉターゲットによるスパッ
タ法 ＴｉＯＮのスパッタ法 なお、水素バリア膜が酸素含有率の高いＴｉＯＮである
場合には、導電性でないから層間絶縁膜１３’の形成は
不要である。
【００１９】ところで、水素バリア膜１４はＴｉＮ膜又
ＴｉＯＮ膜であるので、一般に導電性を有しているが、
酸素侵入型のＴｉＯＮは酸素含有率が小なるときは導電
性を帯び、酸素含有率が大なるときは絶縁性となる。
ＴｉＯＮ膜であるので、一般に導電性を有しているが、
酸素侵入型のＴｉＯＮは酸素含有率が小なるときは導電
性を帯び、酸素含有率が大なるときは絶縁性となる。
【００２０】［第２実施例］図２は本発明の第２実施例
に係る半導体メモリの構造を示す断面図である。なお、
図２において図１に示す部分と同一部分には同一参照符
号を付し、その説明は省略する。
に係る半導体メモリの構造を示す断面図である。なお、
図２において図１に示す部分と同一部分には同一参照符
号を付し、その説明は省略する。
【００２１】この実施例においては、水素バリア膜１４
の上にプラズマＣＶＤ法によるＳｉＮ膜や常圧又は減圧
ＣＶＤ法によるＳｉＯ2膜の腐食防止膜１５を形成す
る。この膜は緻密性に富み湿気の侵透を阻止するので、
水素バリア膜１４の腐食を防止することができる。プラ
ズマＣＶＤ法によるＳｉＮ膜や常圧又は減圧ＣＶＤ法に
よるＳｉＯ2膜の成膜法は、水素の発生又は水素雰囲気
中でのプロセスであるが、その水素侵入は既に形成され
た水素バリア膜１４によって阻止されるため、誘電体膜
９への影響を惹起させることはない。
の上にプラズマＣＶＤ法によるＳｉＮ膜や常圧又は減圧
ＣＶＤ法によるＳｉＯ2膜の腐食防止膜１５を形成す
る。この膜は緻密性に富み湿気の侵透を阻止するので、
水素バリア膜１４の腐食を防止することができる。プラ
ズマＣＶＤ法によるＳｉＮ膜や常圧又は減圧ＣＶＤ法に
よるＳｉＯ2膜の成膜法は、水素の発生又は水素雰囲気
中でのプロセスであるが、その水素侵入は既に形成され
た水素バリア膜１４によって阻止されるため、誘電体膜
９への影響を惹起させることはない。
【００２２】［第３実施例］図３は本発明の第３実施例
に係る半導体メモリの構造を示す断面図である。なお、
図３において図２に示す部分と同一部分には同一参照符
号を付し、その説明は省略する。
に係る半導体メモリの構造を示す断面図である。なお、
図３において図２に示す部分と同一部分には同一参照符
号を付し、その説明は省略する。
【００２３】この第３実施例の第２実施例に対して異な
る点は、ＴｉＮ膜又はＴｉＯＮ膜の水素バリア膜１４’
の形成領域をストレージ・キャパシタ構造を覆う範囲に
限定したところにある。水素バリア膜１４’の意義は、
耐湿性のあることは勿論のこと、その成膜中では水素不
放出性で且つ水素非透過性であれば良い。水素バリア膜
牒１４’の上に形成するプラズマＣＶＤ法によるＳｉＮ
膜や常圧又は減圧ＣＶＤ法によるＳｉＯ2膜の腐食防止
膜１５は、その成膜中に水素の発生を招くが、積層構造
の下層へ水素が侵入しても誘電体膜９へ到達しないよう
水素バリア膜１４’が水素侵入を遮蔽すれば充分であ
る。水素バリア１４’はストレージ・キャパシタ構造を
覆う範囲で水素の侵入を遮蔽する。横方向からの水素の
侵入到達距離が長いことから殆ど問題とはならない。
る点は、ＴｉＮ膜又はＴｉＯＮ膜の水素バリア膜１４’
の形成領域をストレージ・キャパシタ構造を覆う範囲に
限定したところにある。水素バリア膜１４’の意義は、
耐湿性のあることは勿論のこと、その成膜中では水素不
放出性で且つ水素非透過性であれば良い。水素バリア膜
牒１４’の上に形成するプラズマＣＶＤ法によるＳｉＮ
膜や常圧又は減圧ＣＶＤ法によるＳｉＯ2膜の腐食防止
膜１５は、その成膜中に水素の発生を招くが、積層構造
の下層へ水素が侵入しても誘電体膜９へ到達しないよう
水素バリア膜１４’が水素侵入を遮蔽すれば充分であ
る。水素バリア１４’はストレージ・キャパシタ構造を
覆う範囲で水素の侵入を遮蔽する。横方向からの水素の
侵入到達距離が長いことから殆ど問題とはならない。
【００２４】ところで、第１実施例や第２実施例におい
て、全面的に形成される水素バリア膜１４がＴｉＮ膜や
酸素含有率の小なるＴｉＯＮ膜の場合は導電性を有する
ので、Ａｌ配線１２ｂと同一層に形成されるパッド部と
これに接続すべきボンディング・ワイヤとの接続方法に
ついて検討する必要がある。一般的な接続方法を図４に
示す。先ず、図４（Ａ）に示すように、第２の層間絶縁
膜の上にＡｌパッド部１２ｃをＡｌ配線１２ｂと同一層
で形成した後、第２の層間絶縁膜１３’，導電性の水素
バリア膜１４及び腐食防止膜１５を順次形成し、次に、
図４（Ｂ）に示す如く、Ａｌパッド部１２ｃの真上の３
層をエッチング処理で除去してコンタクト穴１６を形成
してから、図４（Ｃ）に示すように、ボンディング・ワ
イヤ１７をＡｌパッド部１２ｃの露出領域に対し圧着す
る。かかる接続法によれば、ボンディング・ワイヤ１７
の圧着によってＡｌパッド部１２ｃのみならずコンタク
ト穴の側壁に望む導電性の水素バリア膜１４にもボンデ
ィング・ワイヤ１７が導通してしまう。これは他のボン
ディング・ワイヤとのショートを引き起こす。
て、全面的に形成される水素バリア膜１４がＴｉＮ膜や
酸素含有率の小なるＴｉＯＮ膜の場合は導電性を有する
ので、Ａｌ配線１２ｂと同一層に形成されるパッド部と
これに接続すべきボンディング・ワイヤとの接続方法に
ついて検討する必要がある。一般的な接続方法を図４に
示す。先ず、図４（Ａ）に示すように、第２の層間絶縁
膜の上にＡｌパッド部１２ｃをＡｌ配線１２ｂと同一層
で形成した後、第２の層間絶縁膜１３’，導電性の水素
バリア膜１４及び腐食防止膜１５を順次形成し、次に、
図４（Ｂ）に示す如く、Ａｌパッド部１２ｃの真上の３
層をエッチング処理で除去してコンタクト穴１６を形成
してから、図４（Ｃ）に示すように、ボンディング・ワ
イヤ１７をＡｌパッド部１２ｃの露出領域に対し圧着す
る。かかる接続法によれば、ボンディング・ワイヤ１７
の圧着によってＡｌパッド部１２ｃのみならずコンタク
ト穴の側壁に望む導電性の水素バリア膜１４にもボンデ
ィング・ワイヤ１７が導通してしまう。これは他のボン
ディング・ワイヤとのショートを引き起こす。
【００２５】図５は、上記問題点を解決するため、パッ
ド部とボンディング・ワイヤとの改善接続方法を示す工
程図である。
ド部とボンディング・ワイヤとの改善接続方法を示す工
程図である。
【００２６】先ず、図５（Ａ）に示すように、第２の層
間絶縁膜の上にＡｌパッド部１２ｃをＡｌ配線１２ｂと
同一層で形成し、この上に第２の層間絶縁膜１３’及び
導電性の水素バリア膜１４を順次形成する。
間絶縁膜の上にＡｌパッド部１２ｃをＡｌ配線１２ｂと
同一層で形成し、この上に第２の層間絶縁膜１３’及び
導電性の水素バリア膜１４を順次形成する。
【００２７】次に、図５（Ｂ）に示す如く、腐食防止膜
１５の形成の前に、Ａｌパッド部１２ｃの真上の３層を
エッチング処理で除去して窓明け部１６ａを形成して一
旦Ａｌパッド部１２ｃを露出させる。その露出領域をＸ
とする。
１５の形成の前に、Ａｌパッド部１２ｃの真上の３層を
エッチング処理で除去して窓明け部１６ａを形成して一
旦Ａｌパッド部１２ｃを露出させる。その露出領域をＸ
とする。
【００２８】次に、図５（Ｃ）に示すように、上記露出
領域Ｘをも含めて水素バリア膜１４の上に腐食防止膜１
５’を形成する。ここではコンタクト穴１６ａ内も腐食
防止膜１５’で覆われる。
領域Ｘをも含めて水素バリア膜１４の上に腐食防止膜１
５’を形成する。ここではコンタクト穴１６ａ内も腐食
防止膜１５’で覆われる。
【００２９】次に、図５（Ｄ）に示すように、Ａｌパッ
ド部１２ｃの真上の１層の腐食防止膜１５をエッチング
処理で除去してコンタクト穴１６ｂを形成する。Ａｌパ
ッド部１２ｃ表面に形成すべき露出領域の広さ範囲Ｙは
上記露出領域の広さ範囲Ｘに比して狭く設定する。
ド部１２ｃの真上の１層の腐食防止膜１５をエッチング
処理で除去してコンタクト穴１６ｂを形成する。Ａｌパ
ッド部１２ｃ表面に形成すべき露出領域の広さ範囲Ｙは
上記露出領域の広さ範囲Ｘに比して狭く設定する。
【００３０】次に、図５（Ｅ）に示すように、ボンィン
グ・ワイヤ１７をＡｌパッド部１２ｃの露出領域Ｙに対
し圧着する。
グ・ワイヤ１７をＡｌパッド部１２ｃの露出領域Ｙに対
し圧着する。
【００３１】このような接続方法を採用すると、ボンデ
ィング・ワイヤ１７がＡｌパッド部１２ｃにのみ導通
し、導電性の水素バリア膜１４には導通しない。水素バ
リア膜１４とボンディング・ワイヤ１７とは腐食防止膜
１５で絶縁されているからである。なお、Ａｌパッド部
１２ｃとボンディング・ワイヤ１７との接続に限らず、
Ａｌパッド部１２ｃとバンプとの接続、Ａｌ配線と上層
のＡｌの接続（スルーホール接続）にも上記接続方法を
適用できる。
ィング・ワイヤ１７がＡｌパッド部１２ｃにのみ導通
し、導電性の水素バリア膜１４には導通しない。水素バ
リア膜１４とボンディング・ワイヤ１７とは腐食防止膜
１５で絶縁されているからである。なお、Ａｌパッド部
１２ｃとボンディング・ワイヤ１７との接続に限らず、
Ａｌパッド部１２ｃとバンプとの接続、Ａｌ配線と上層
のＡｌの接続（スルーホール接続）にも上記接続方法を
適用できる。
【００３２】水素侵入による特性劣化の問題は、強誘電
体膜に限らず、多結晶シリコン・ゲートを有するＣＭＯ
Ｓ集積回路等においても問題となる。多結晶シリコン・
ゲートが水素に触れると、しきい値の変動を招き、歩留
まりの悪化要因となる。それ故、耐湿性の水素バリア膜
を強誘電体膜の保譲だけでなく、多結晶シリコン・ゲー
トの保覆膜をしてその上部に形成しておくことは、多結
晶シリコン・ゲートの特性の安定性に寄与する。
体膜に限らず、多結晶シリコン・ゲートを有するＣＭＯ
Ｓ集積回路等においても問題となる。多結晶シリコン・
ゲートが水素に触れると、しきい値の変動を招き、歩留
まりの悪化要因となる。それ故、耐湿性の水素バリア膜
を強誘電体膜の保譲だけでなく、多結晶シリコン・ゲー
トの保覆膜をしてその上部に形成しておくことは、多結
晶シリコン・ゲートの特性の安定性に寄与する。
【００３３】
【発明の効果】以上説明したように、本発明は、強誘電
体又は多結晶シリコン・ゲートを要素とする半導体装置
において、強誘電体又は多結晶シリコン・ゲートの上部
に水素不放出性の成膜法によりなるＴｉＮ膜やＴｉＯＮ
膜等の耐湿性の水素バリア膜を形成した点に特徴を有す
るものである。従って以下の効果を奏する。
体又は多結晶シリコン・ゲートを要素とする半導体装置
において、強誘電体又は多結晶シリコン・ゲートの上部
に水素不放出性の成膜法によりなるＴｉＮ膜やＴｉＯＮ
膜等の耐湿性の水素バリア膜を形成した点に特徴を有す
るものである。従って以下の効果を奏する。
【００３４】 水素バリア膜の形成自体が水素を発生
しないので、強誘電体又は多結晶シリコン・ゲートヘの
水素侵入の影響がない。また水素バリア膜の形成後に水
素放出性の成膜法が使用された場合や水素雰囲気に半導
体装置自身が置かれた場合でも水素バリア膜がその水素
の侵入を阻止する。従って、強誘電体の残留分極や比誘
電率の低下、多結晶シリコン・ゲートのしきい値の変動
等のような水素侵入による特性劣化の問題を回避でき
る。
しないので、強誘電体又は多結晶シリコン・ゲートヘの
水素侵入の影響がない。また水素バリア膜の形成後に水
素放出性の成膜法が使用された場合や水素雰囲気に半導
体装置自身が置かれた場合でも水素バリア膜がその水素
の侵入を阻止する。従って、強誘電体の残留分極や比誘
電率の低下、多結晶シリコン・ゲートのしきい値の変動
等のような水素侵入による特性劣化の問題を回避でき
る。
【００３５】 腐食性の水素バリアの場合、その上に
腐食防止膜を形成した構造を採用すると、水素バリアの
腐食を防止できることは勿論、その腐食防止膜の形成が
水素放出性の成膜法による場合であっても、強誘電体又
は多結晶シリコン・ゲートヘの水素の侵入の問題は生じ
させない。
腐食防止膜を形成した構造を採用すると、水素バリアの
腐食を防止できることは勿論、その腐食防止膜の形成が
水素放出性の成膜法による場合であっても、強誘電体又
は多結晶シリコン・ゲートヘの水素の侵入の問題は生じ
させない。
【００３６】 絶縁性のあるＴｉＯＮ膜を耐湿性の水
素バリア膜として形成した場合には、水素阻止能が高い
構造を得ることができる。また層間絶縁膜も削減するこ
とができる。
素バリア膜として形成した場合には、水素阻止能が高い
構造を得ることができる。また層間絶縁膜も削減するこ
とができる。
【図１】 本発明の第１実施例に係る半導体メモリの構
造を示す断面図である。
造を示す断面図である。
【図２】 本発明の第２実施例に係る半導体メモリの構
造を示す断面図である。
造を示す断面図である。
【図３】 本発明の第３実施例に係る半導体メモリの構
造を示す断面図である。
造を示す断面図である。
【図４】 （Ａ）乃至（Ｃ）は同半導体メモリにおける
パッド部とボンディング・ワイヤとの一般的な接続方法
を示す工程図である。
パッド部とボンディング・ワイヤとの一般的な接続方法
を示す工程図である。
【図５】 （Ａ）乃至（Ｅ）は同半導体メモリにおける
パッド部とボンディング・ワイヤとの改善された接続方
法を示す工程図である。
パッド部とボンディング・ワイヤとの改善された接続方
法を示す工程図である。
【図６】 従来における半導体メモリの構造の一例を示
す断面図である。
す断面図である。
１・・・ｐ型半導体基板 ２・・・ゲート絶縁膜 ３・・・多結晶シリコン・ゲート ４、５・・・高濃度ｎ型のソース・ドレイン領域 ６・・・ＬＯＣＯＳ（局所酸化膜） ７・・・第１の層間絶縁膜 ８・・・白金の下部平板電極 ９・・・強誘電体たるＰＺＴ（Ｐｂ（Ｔｉx Ｚｒy）
Ｏ3）の誘電体膜 １０・・・白金の上部平板電極 １１・・・第２の層間絶縁膜 １２ａ，１２ｂ・・・Ａｌ配線 １２ｃ・・・Ａｌパッド部 １３’・・・第３の層間絶縁膜 １４、１４’・・・水素バリア膜（スパッタ法等による
ＴｉＮ膜やＴｉＯＮ膜） １５・・・腐食防止膜 １６ａ・・・窓明け部 １６ｂ・・・コンタクト穴 １７・・・ボンディング・ワイヤ Ｔ・・・転送トランジスタ Ｃ・・・ストレージ・キャパシタ Ｘ，Ｙ・・・露出領域の広さ範囲
Ｏ3）の誘電体膜 １０・・・白金の上部平板電極 １１・・・第２の層間絶縁膜 １２ａ，１２ｂ・・・Ａｌ配線 １２ｃ・・・Ａｌパッド部 １３’・・・第３の層間絶縁膜 １４、１４’・・・水素バリア膜（スパッタ法等による
ＴｉＮ膜やＴｉＯＮ膜） １５・・・腐食防止膜 １６ａ・・・窓明け部 １６ｂ・・・コンタクト穴 １７・・・ボンディング・ワイヤ Ｔ・・・転送トランジスタ Ｃ・・・ストレージ・キャパシタ Ｘ，Ｙ・・・露出領域の広さ範囲
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１０月２８日（１９９９．１０．
２８）
２８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/108 21/8242
Claims (9)
- 【請求項１】 強誘電体膜又は多結晶シリコン・ゲート
を要素とする半導体装置であって、該要素の上部におい
て少なくとも該要素を覆う範囲に、水素不放出性の成膜
法によりなる耐湿性の水素バリア膜を具有することを特
徴とする半導体装置。 - 【請求項２】 請求項第１項記載において、前記水素バ
リア膜の上部にはこれを覆う腐食防止膜を具有すること
を特徴とする半導体装置。 - 【請求項３】 請求項第１項又は第２項記載において、
前記バリア膜がＴｉＮ膜であることを特徴とする半導体
装置。 - 【請求項４】 請求項第１項又は第２項記載において、
前記水素バリア膜がＴｉＯＮ膜であることを特徴とする
半導体装置。 - 【請求項５】 請求項第２項乃至第４項記載のいずれか
一項記載において、前記腐食防止膜はＳｉＮ膜であるこ
とを特徴とする半導体装置。 - 【請求項６】 請求項第1項ないし第5項のいずれか一項
記載の半導体装置を用いた半導体メモリ。 - 【請求項７】 請求項第１項ないし第５項のいずれか一
項記載の半導体装置を用いたＣＭＯＳ半導体集積回路。 - 【請求項８】 強誘電体膜又は多結晶シリコン・ゲート
を要素とする半導体装置の製造方法において、該強誘電
体膜又は多結晶シリコン・ゲートを形成した後に水素不
放出性の成膜法により層問絶縁膜を形成する工程と、該
要素の上部で少なくとも該要素を覆う範囲に、水素不放
出性の成膜法により耐湿性の水素バリア膜を形成する工
程と、を有することを特徴とする半導体装置の製造方
法。 - 【請求項９】 請求項第８項に記載の製造方法におい
て、前記水素バリア膜の形成工程の後、該水素バリア膜
の上に腐食防止膜を覆う工程、を有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30057099A JP3362712B2 (ja) | 1990-08-21 | 1999-10-22 | 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02220905A JP3131982B2 (ja) | 1990-08-21 | 1990-08-21 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| JP30057099A JP3362712B2 (ja) | 1990-08-21 | 1999-10-22 | 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02220905A Division JP3131982B2 (ja) | 1990-08-21 | 1990-08-21 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000156474A true JP2000156474A (ja) | 2000-06-06 |
| JP3362712B2 JP3362712B2 (ja) | 2003-01-07 |
Family
ID=26523975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30057099A Expired - Lifetime JP3362712B2 (ja) | 1990-08-21 | 1999-10-22 | 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3362712B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026295A (ja) * | 2000-06-19 | 2002-01-25 | Hynix Semiconductor Inc | 高誘電体キャパシタ及びその製造方法 |
| JP2003332471A (ja) * | 2002-05-14 | 2003-11-21 | Macronix Internatl Co Ltd | メモリ装置及びその製造方法 |
| JP2006344783A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2015056590A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 受光素子および光結合型信号絶縁装置 |
-
1999
- 1999-10-22 JP JP30057099A patent/JP3362712B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026295A (ja) * | 2000-06-19 | 2002-01-25 | Hynix Semiconductor Inc | 高誘電体キャパシタ及びその製造方法 |
| JP2003332471A (ja) * | 2002-05-14 | 2003-11-21 | Macronix Internatl Co Ltd | メモリ装置及びその製造方法 |
| JP2006344783A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2015056590A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 受光素子および光結合型信号絶縁装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3362712B2 (ja) | 2003-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3131982B2 (ja) | 半導体装置、半導体メモリ及び半導体装置の製造方法 | |
| US7170139B2 (en) | Semiconductor constructions | |
| US6188098B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6455882B1 (en) | Semiconductor device having a hydrogen barrier layer | |
| JP3452800B2 (ja) | 高集積記憶素子およびその製造方法 | |
| US5396095A (en) | Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor | |
| JP3407204B2 (ja) | 強誘電体集積回路及びその製造方法 | |
| WO1992006498A1 (en) | Semiconductor device | |
| TW508756B (en) | Method to produce a micro-electronic element and micro-electronic element | |
| KR100295382B1 (ko) | 반도체기억장치및그제조방법 | |
| JP3362712B2 (ja) | 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法 | |
| JP3164105B2 (ja) | 半導体装置、それを用いた半導体メモリ及びｃｍｏｓ半導体集積回路並びにその半導体装置の製造方法 | |
| JP3332013B2 (ja) | 半導体装置及びその製造方法 | |
| JP3449298B2 (ja) | 半導体装置 | |
| JP3467566B2 (ja) | 半導体装置 | |
| JP3387454B2 (ja) | 半導体装置、半導体メモリ及び半導体装置の製造方法 | |
| JP2672537B2 (ja) | 不揮発性半導体装置の製造方法 | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| US6982455B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100477835B1 (ko) | 강유전체캐패시터형성방법 | |
| JP2931612B2 (ja) | 半導体記憶装置 | |
| KR100358163B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100949107B1 (ko) | 반도체 장치의 제조 방법 | |
| TW442958B (en) | Method of fabricating a semiconductor memory device | |
| KR20010005124A (ko) | 수소 확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |