JP2000133673A - 半導体ダイのパッケ―ジング方法及び半導体集積回路 - Google Patents
半導体ダイのパッケ―ジング方法及び半導体集積回路Info
- Publication number
- JP2000133673A JP2000133673A JP11098712A JP9871299A JP2000133673A JP 2000133673 A JP2000133673 A JP 2000133673A JP 11098712 A JP11098712 A JP 11098712A JP 9871299 A JP9871299 A JP 9871299A JP 2000133673 A JP2000133673 A JP 2000133673A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- board element
- adhesive pad
- wire frame
- semiconductor die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体ダイスとワイヤフレームの在庫を削減
し、増産並びにコストの低減を図ることができる半導体
ダイのパッケージング方法及び半導体集積回路を提供す
る。 【解決手段】 内側表面に凹陥状キャビティ２０を設
け、外側表面に凹陥状キャビティと連通するスロット２
１を設けるとともに粘着パッド２２を配設した回路板素
子２を形成するステップと、半導体ダイ３を回路板素子
２の凹陥状キャビティに嵌入し、外側表面に配設した粘
着パッド３０をスロットより露出させるステップと、接
続ワイヤ４により半導体ダイの粘着パッドと回路板素子
２の粘着パッドを電気接続するステップと、ワイヤフレ
ーム５を回路板素子２の外側表面に位置付け、該ワイヤ
フレームのピン５０を接着層５１を介して回路板素子２
の粘着パッドに電気接続させるステップと、プラスチッ
ク材料６により回路板素子２及びワイヤフレームの一部
を被覆するステップとからなる。
し、増産並びにコストの低減を図ることができる半導体
ダイのパッケージング方法及び半導体集積回路を提供す
る。 【解決手段】 内側表面に凹陥状キャビティ２０を設
け、外側表面に凹陥状キャビティと連通するスロット２
１を設けるとともに粘着パッド２２を配設した回路板素
子２を形成するステップと、半導体ダイ３を回路板素子
２の凹陥状キャビティに嵌入し、外側表面に配設した粘
着パッド３０をスロットより露出させるステップと、接
続ワイヤ４により半導体ダイの粘着パッドと回路板素子
２の粘着パッドを電気接続するステップと、ワイヤフレ
ーム５を回路板素子２の外側表面に位置付け、該ワイヤ
フレームのピン５０を接着層５１を介して回路板素子２
の粘着パッドに電気接続させるステップと、プラスチッ
ク材料６により回路板素子２及びワイヤフレームの一部
を被覆するステップとからなる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体ダイのパッケ
ージング方法及び半導体集積回路に関し、特に、半導体
ダイスとワイヤフレームの在庫コストを低減し、増産並
びにコストの低減を図る印刷回路板とワイヤフレームを
結合した半導体ダイのパッケージング方法及び半導体集
積回路に関する。
ージング方法及び半導体集積回路に関し、特に、半導体
ダイスとワイヤフレームの在庫コストを低減し、増産並
びにコストの低減を図る印刷回路板とワイヤフレームを
結合した半導体ダイのパッケージング方法及び半導体集
積回路に関する。
【０００２】
【従来の技術】図２６（Ａ），（Ｂ），（Ｃ）は、従来
の半導体ダイのパッケージング方法における半導体集積
回路の構成を段階的に示した断面図であり、図２６
（Ａ）で示すように、上端面に粘着パッド１００を備え
た半導体ダイ（die）１０は、両面接着テープ１２によ
りワイヤフレーム１３のタイバー（tie bar）１３０に
貼着されている。これにより、半導体ダイ１０を上記ワ
イヤフレーム１３に固定できる。上記タイバー１３０に
は、図２６（Ｄ）に示すスロット１３００を形成し、半
導体ダイ１０の粘着パッド１００を露出させている。
の半導体ダイのパッケージング方法における半導体集積
回路の構成を段階的に示した断面図であり、図２６
（Ａ）で示すように、上端面に粘着パッド１００を備え
た半導体ダイ（die）１０は、両面接着テープ１２によ
りワイヤフレーム１３のタイバー（tie bar）１３０に
貼着されている。これにより、半導体ダイ１０を上記ワ
イヤフレーム１３に固定できる。上記タイバー１３０に
は、図２６（Ｄ）に示すスロット１３００を形成し、半
導体ダイ１０の粘着パッド１００を露出させている。
【０００３】図２６（Ｂ）に示すように、上記半導体ダ
イ１０の各粘着パッド１００とワイヤフレーム１３の対
応するピン１３１は、接続ワイヤ１４により周知の結線
方法によって電気接続される。
イ１０の各粘着パッド１００とワイヤフレーム１３の対
応するピン１３１は、接続ワイヤ１４により周知の結線
方法によって電気接続される。
【０００４】また、図２６（Ｃ）に示すように、上記半
導体ダイ１０とワイヤフレーム１３の一部を、外側容器
シェルとしてプラスチック材料１５を周知の方法によっ
て被覆して集積回路を形成している。
導体ダイ１０とワイヤフレーム１３の一部を、外側容器
シェルとしてプラスチック材料１５を周知の方法によっ
て被覆して集積回路を形成している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記半
導体ダイのパッケージング方法には下記の欠点がある。 １．上記パッケージング方法は実装方式の違いにより種
々の異なるワイヤフレームが必要であるとともに、各取
引先に応じてそれぞれ違った半導体ダイスを準備してお
かなければならないため、コスト高になっている。
導体ダイのパッケージング方法には下記の欠点がある。 １．上記パッケージング方法は実装方式の違いにより種
々の異なるワイヤフレームが必要であるとともに、各取
引先に応じてそれぞれ違った半導体ダイスを準備してお
かなければならないため、コスト高になっている。
【０００６】２．上記パッケージング方法は、両面接着
テープにより半導体ダイをワイヤフレームに接着させな
ければならないので、コストが増大する。
テープにより半導体ダイをワイヤフレームに接着させな
ければならないので、コストが増大する。
【０００７】３．上記パッケージング方法で使用される
ワイヤフレームの半導体ダイスは、構造が複雑なので製
作に要する時間が長い。具体的には、エッチング用であ
れば約３０日、プレス用であれば６０日乃至７０日も必
要であり、半導体ダイスの製作時間が長いため生産競争
力が低い。
ワイヤフレームの半導体ダイスは、構造が複雑なので製
作に要する時間が長い。具体的には、エッチング用であ
れば約３０日、プレス用であれば６０日乃至７０日も必
要であり、半導体ダイスの製作時間が長いため生産競争
力が低い。
【０００８】そこで、本発明は、上記問題点を解決でき
る半導体ダイのパッケージング方法及び半導体集積回路
を提供することを課題とする。
る半導体ダイのパッケージング方法及び半導体集積回路
を提供することを課題とする。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第１の半導体ダイのパッケージング方法
は、内側表面に半導体ダイを収納する凹陥状キャビティ
を設け、外側表面に上記凹陥状キャビティと連通するス
ロットを設けるとともに粘着パッドを配設した回路板素
子を形成するステップと、半導体ダイを上記回路板素子
の凹陥状キャビティに嵌入し、該半導体ダイの外側表面
に配設した粘着パッドを上記スロットより回路板素子の
外部へ露出させるステップと、接続ワイヤにより上記半
導体ダイの粘着パッドと上記回路板素子の粘着パッドを
電気接続するステップと、ワイヤフレームを上記回路板
素子の外側表面に位置付け、該ワイヤフレームのピンを
導電性を有する接着層を介して上記回路板素子の粘着パ
ッドに電気接続させるステップと、プラスチック材料に
より上記回路板素子及びワイヤフレームの一部を被覆す
るステップとからなるようにしている。
め、本発明の第１の半導体ダイのパッケージング方法
は、内側表面に半導体ダイを収納する凹陥状キャビティ
を設け、外側表面に上記凹陥状キャビティと連通するス
ロットを設けるとともに粘着パッドを配設した回路板素
子を形成するステップと、半導体ダイを上記回路板素子
の凹陥状キャビティに嵌入し、該半導体ダイの外側表面
に配設した粘着パッドを上記スロットより回路板素子の
外部へ露出させるステップと、接続ワイヤにより上記半
導体ダイの粘着パッドと上記回路板素子の粘着パッドを
電気接続するステップと、ワイヤフレームを上記回路板
素子の外側表面に位置付け、該ワイヤフレームのピンを
導電性を有する接着層を介して上記回路板素子の粘着パ
ッドに電気接続させるステップと、プラスチック材料に
より上記回路板素子及びワイヤフレームの一部を被覆す
るステップとからなるようにしている。
【００１０】第２の半導体ダイのパッケージング方法
は、内側表面に半導体ダイを収納する凹陥状キャビティ
を設け、外側表面に上記凹陥状キャビティと連通するス
ロットを設けるとともに粘着パッドを配設し、この粘着
パッドと対応する部位に上下面にかけて貫通するメッキ
通孔を穿設した回路板素子を形成するステップと、半導
体ダイを上記回路板素子の凹陥状キャビティに嵌入し、
該半導体ダイの外側表面に配設した粘着パッドを上記ス
ロットより回路板素子の外部へ露出させるステップと、
接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、ワイ
ヤフレームを上記回路板素子の内側表面に位置付け、該
ワイヤフレームのピンを導電性を有する接着層とメッキ
通孔を介して上記回路板素子の粘着パッドに電気接続さ
せるステップと、プラスチック材料により上記回路板素
子及びワイヤフレームの一部を被覆するステップとから
なるようにしている。
は、内側表面に半導体ダイを収納する凹陥状キャビティ
を設け、外側表面に上記凹陥状キャビティと連通するス
ロットを設けるとともに粘着パッドを配設し、この粘着
パッドと対応する部位に上下面にかけて貫通するメッキ
通孔を穿設した回路板素子を形成するステップと、半導
体ダイを上記回路板素子の凹陥状キャビティに嵌入し、
該半導体ダイの外側表面に配設した粘着パッドを上記ス
ロットより回路板素子の外部へ露出させるステップと、
接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、ワイ
ヤフレームを上記回路板素子の内側表面に位置付け、該
ワイヤフレームのピンを導電性を有する接着層とメッキ
通孔を介して上記回路板素子の粘着パッドに電気接続さ
せるステップと、プラスチック材料により上記回路板素
子及びワイヤフレームの一部を被覆するステップとから
なるようにしている。
【００１１】上記第２の半導体ダイのパッケージング方
法は、上記プラスチック材料により上記回路板素子及び
ワイヤフレームの一部を被覆するステップの前に、内側
表面に半導体ダイを収納する凹陥状キャビティを設け、
外側表面に上記凹陥状キャビティと連通するスロットを
設けるとともに粘着パッドを配設し、この粘着パッドと
対応する部位に上下面にかけて貫通するメッキ通孔を穿
設した第２の回路板素子を形成するステップと、半導体
ダイを上記第２の回路板素子の凹陥状キャビティに嵌入
し、該半導体ダイの外側表面に配設した粘着パッドを上
記スロットより第２の回路板素子の外部へ露出させるス
テップと、接続ワイヤにより上記半導体ダイの粘着パッ
ドと上記第２の回路板素子の粘着パッドを電気接続する
ステップと、導電性を有する第２接着層により上記第２
の回路板素子を上記ワイヤフレームに接着させて該ワイ
ヤフレームを上記両回路板素子の間に位置付け、該ワイ
ヤフレームのピンを上記第２接着層とメッキ通孔を介し
て上記第２の回路板素子の粘着パッドに電気接続させる
ステップとを備えるようにすることが好ましい。
法は、上記プラスチック材料により上記回路板素子及び
ワイヤフレームの一部を被覆するステップの前に、内側
表面に半導体ダイを収納する凹陥状キャビティを設け、
外側表面に上記凹陥状キャビティと連通するスロットを
設けるとともに粘着パッドを配設し、この粘着パッドと
対応する部位に上下面にかけて貫通するメッキ通孔を穿
設した第２の回路板素子を形成するステップと、半導体
ダイを上記第２の回路板素子の凹陥状キャビティに嵌入
し、該半導体ダイの外側表面に配設した粘着パッドを上
記スロットより第２の回路板素子の外部へ露出させるス
テップと、接続ワイヤにより上記半導体ダイの粘着パッ
ドと上記第２の回路板素子の粘着パッドを電気接続する
ステップと、導電性を有する第２接着層により上記第２
の回路板素子を上記ワイヤフレームに接着させて該ワイ
ヤフレームを上記両回路板素子の間に位置付け、該ワイ
ヤフレームのピンを上記第２接着層とメッキ通孔を介し
て上記第２の回路板素子の粘着パッドに電気接続させる
ステップとを備えるようにすることが好ましい。
【００１２】第３の半導体ダイのパッケージング方法
は、外側表面に半導体ダイを収納する凹陥状キャビティ
を設けるとともに粘着パッドを配設した回路板素子を形
成するステップと、半導体ダイに配設した粘着パッドを
露出させるように該半導体ダイを上記回路板素子の凹陥
状キャビティに嵌入するステップと、接続ワイヤにより
上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続するステップと、ワイヤフレームを上記
回路板素子の外側表面に位置付け、該ワイヤフレームの
ピンを導電性を有する接着層を介して上記回路板素子の
粘着パッドに電気接続させるステップと、プラスチック
材料により上記回路板素子及びワイヤフレームの一部を
被覆するステップとからなるようにしている。
は、外側表面に半導体ダイを収納する凹陥状キャビティ
を設けるとともに粘着パッドを配設した回路板素子を形
成するステップと、半導体ダイに配設した粘着パッドを
露出させるように該半導体ダイを上記回路板素子の凹陥
状キャビティに嵌入するステップと、接続ワイヤにより
上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続するステップと、ワイヤフレームを上記
回路板素子の外側表面に位置付け、該ワイヤフレームの
ピンを導電性を有する接着層を介して上記回路板素子の
粘着パッドに電気接続させるステップと、プラスチック
材料により上記回路板素子及びワイヤフレームの一部を
被覆するステップとからなるようにしている。
【００１３】第４の半導体ダイのパッケージング方法
は、外側表面に半導体ダイを収納する凹陥状キャビティ
を設けるとともに粘着パッドを配設し、この粘着パッド
と対応する部位に上下面にかけて貫通するメッキ通孔を
穿設した回路板素子を形成するステップと、半導体ダイ
に配設した粘着パッドを露出させるように該半導体ダイ
を上記回路板素子の凹陥状キャビティに嵌入するステッ
プと、接続ワイヤにより上記半導体ダイの粘着パッドと
上記回路板素子の粘着パッドを電気接続するステップ
と、ワイヤフレームを上記回路板素子の内側表面に位置
付け、該ワイヤフレームのピンを導電性を有する接着層
とメッキ通孔を介して上記回路板素子の粘着パッドに電
気接続させるステップと、プラスチック材料により上記
回路板素子及びワイヤフレームの一部を被覆するステッ
プとからなるようにしている。
は、外側表面に半導体ダイを収納する凹陥状キャビティ
を設けるとともに粘着パッドを配設し、この粘着パッド
と対応する部位に上下面にかけて貫通するメッキ通孔を
穿設した回路板素子を形成するステップと、半導体ダイ
に配設した粘着パッドを露出させるように該半導体ダイ
を上記回路板素子の凹陥状キャビティに嵌入するステッ
プと、接続ワイヤにより上記半導体ダイの粘着パッドと
上記回路板素子の粘着パッドを電気接続するステップ
と、ワイヤフレームを上記回路板素子の内側表面に位置
付け、該ワイヤフレームのピンを導電性を有する接着層
とメッキ通孔を介して上記回路板素子の粘着パッドに電
気接続させるステップと、プラスチック材料により上記
回路板素子及びワイヤフレームの一部を被覆するステッ
プとからなるようにしている。
【００１４】上記第４の半導体ダイのパッケージング方
法は、上記プラスチック材料により上記回路板素子及び
ワイヤフレームの一部を被覆するステップの前に、外側
表面に半導体ダイを収納する凹陥状キャビティを設ける
とともに粘着パッドを配設し、この粘着パッドと対応す
る部位に上下面にかけて貫通するメッキ通孔を穿設した
第２の回路板素子を形成するステップと、半導体ダイに
配設した粘着パッドを露出させるように該半導体ダイを
上記第２の回路板素子の凹陥状キャビティに嵌入させる
ステップと、接続ワイヤにより上記半導体ダイの粘着パ
ッドと上記第２の回路板素子の粘着パッドを電気接続す
るステップと、導電性を有する第２接着層により上記第
２の回路板素子を上記ワイヤフレームに接着させて該ワ
イヤフレームを上記両回路板素子の間に位置付け、該ワ
イヤフレームのピンを上記第２接着層とメッキ通孔を介
して上記第２の回路板素子の粘着パッドに電気接続させ
るステップとを備えるようにすることが好ましい。
法は、上記プラスチック材料により上記回路板素子及び
ワイヤフレームの一部を被覆するステップの前に、外側
表面に半導体ダイを収納する凹陥状キャビティを設ける
とともに粘着パッドを配設し、この粘着パッドと対応す
る部位に上下面にかけて貫通するメッキ通孔を穿設した
第２の回路板素子を形成するステップと、半導体ダイに
配設した粘着パッドを露出させるように該半導体ダイを
上記第２の回路板素子の凹陥状キャビティに嵌入させる
ステップと、接続ワイヤにより上記半導体ダイの粘着パ
ッドと上記第２の回路板素子の粘着パッドを電気接続す
るステップと、導電性を有する第２接着層により上記第
２の回路板素子を上記ワイヤフレームに接着させて該ワ
イヤフレームを上記両回路板素子の間に位置付け、該ワ
イヤフレームのピンを上記第２接着層とメッキ通孔を介
して上記第２の回路板素子の粘着パッドに電気接続させ
るステップとを備えるようにすることが好ましい。
【００１５】第５の半導体ダイのパッケージング方法
は、内側表面に半導体ダイを収納する凹陥状キャビティ
を設け、外側表面に上記凹陥状キャビティと連通する第
１スロットを設けるとともに粘着パッドを配設し、且
つ、両側に垂直に延びる第２スロットを設けた回路板素
子を形成するステップと、半導体ダイを上記回路板素子
の凹陥状キャビティに嵌入し、該半導体ダイの外側表面
に配設した粘着パッドを上記第１スロットより回路板素
子の外部へ露出させるステップと、接続ワイヤにより上
記半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続するステップと、ワイヤフレームのピンの
一端を上記回路板素子の第２スロットに位置付け、該ワ
イヤフレームのピンを導電性を有する接着層を介して上
記回路板素子の粘着パッドに電気接続させるステップ
と、プラスチック材料により上記回路板素子及びワイヤ
フレームの一部を被覆するステップとからなるようにし
ている。
は、内側表面に半導体ダイを収納する凹陥状キャビティ
を設け、外側表面に上記凹陥状キャビティと連通する第
１スロットを設けるとともに粘着パッドを配設し、且
つ、両側に垂直に延びる第２スロットを設けた回路板素
子を形成するステップと、半導体ダイを上記回路板素子
の凹陥状キャビティに嵌入し、該半導体ダイの外側表面
に配設した粘着パッドを上記第１スロットより回路板素
子の外部へ露出させるステップと、接続ワイヤにより上
記半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続するステップと、ワイヤフレームのピンの
一端を上記回路板素子の第２スロットに位置付け、該ワ
イヤフレームのピンを導電性を有する接着層を介して上
記回路板素子の粘着パッドに電気接続させるステップ
と、プラスチック材料により上記回路板素子及びワイヤ
フレームの一部を被覆するステップとからなるようにし
ている。
【００１６】第６の半導体ダイのパッケージング方法
は、外側表面に半導体ダイを収納する凹陥状キャビティ
を設けるとともに粘着パッドを配設し、且つ、両側に垂
直に延びるスロットを設けた回路板素子を形成するステ
ップと、半導体ダイに配設した粘着パッドを露出させる
ように該半導体ダイを上記回路板素子の凹陥状キャビテ
ィに嵌入するステップと、接続ワイヤにより上記半導体
ダイの粘着パッドと上記回路板素子の粘着パッドを電気
接続するステップと、ワイヤフレームのピンの一端を上
記回路板素子のスロットに位置付け、該ワイヤフレーム
のピンを導電性を有する接着層を介して上記回路板素子
の粘着パッドに電気接続させるステップと、プラスチッ
ク材料により上記回路板素子及びワイヤフレームの一部
を被覆するステップとからなるようにしている。
は、外側表面に半導体ダイを収納する凹陥状キャビティ
を設けるとともに粘着パッドを配設し、且つ、両側に垂
直に延びるスロットを設けた回路板素子を形成するステ
ップと、半導体ダイに配設した粘着パッドを露出させる
ように該半導体ダイを上記回路板素子の凹陥状キャビテ
ィに嵌入するステップと、接続ワイヤにより上記半導体
ダイの粘着パッドと上記回路板素子の粘着パッドを電気
接続するステップと、ワイヤフレームのピンの一端を上
記回路板素子のスロットに位置付け、該ワイヤフレーム
のピンを導電性を有する接着層を介して上記回路板素子
の粘着パッドに電気接続させるステップと、プラスチッ
ク材料により上記回路板素子及びワイヤフレームの一部
を被覆するステップとからなるようにしている。
【００１７】第７の半導体ダイのパッケージング方法
は、内側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設け、外側表面に各凹陥状キャビテ
ィと連通するスロットを設けるとともに粘着パッドを配
設した回路板素子を形成するステップと、半導体ダイを
上記回路板素子の各凹陥状キャビティに嵌入し、各半導
体ダイに配設した粘着パッドを上記スロットより回路板
素子の外部へ露出させるステップと、接続ワイヤにより
各半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続するステップと、ワイヤフレームを上記回
路板素子び外側表面に位置付け、該ワイヤフレームのピ
ンを導電性を有する接着層を介して上記回路板素子の粘
着パッドに電気接続させるステップと、プラスチック材
料により上記回路板素子及びワイヤフレームの一部を被
覆するステップとからなるようにしている。
は、内側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設け、外側表面に各凹陥状キャビテ
ィと連通するスロットを設けるとともに粘着パッドを配
設した回路板素子を形成するステップと、半導体ダイを
上記回路板素子の各凹陥状キャビティに嵌入し、各半導
体ダイに配設した粘着パッドを上記スロットより回路板
素子の外部へ露出させるステップと、接続ワイヤにより
各半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続するステップと、ワイヤフレームを上記回
路板素子び外側表面に位置付け、該ワイヤフレームのピ
ンを導電性を有する接着層を介して上記回路板素子の粘
着パッドに電気接続させるステップと、プラスチック材
料により上記回路板素子及びワイヤフレームの一部を被
覆するステップとからなるようにしている。
【００１８】第８の半導体ダイのパッケージング方法
は、内側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設け、外側表面に各凹陥状キャビテ
ィと連通する第１スロットを設けるとともに粘着パッド
を配設し、且つ、両側に垂直に延びる第２スロットを設
けた回路板素子を形成するステップと、半導体ダイを上
記回路板素子の各凹陥状キャビティに嵌入し、各半導体
ダイに配設した粘着パッドを上記第１スロットより回路
板素子の外部へ露出させるステップと、接続ワイヤによ
り各半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続するステップと、ワイヤフレームのピン
の一端を上記回路板素子の第２スロットに位置付け、該
ワイヤフレームのピンを導電性を有する接着層を介して
上記回路板素子の粘着パッドに電気接続させるステップ
と、プラスチック材料により上記回路板素子及びワイヤ
フレームの一部を被覆するステップとからなるようにし
ている。
は、内側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設け、外側表面に各凹陥状キャビテ
ィと連通する第１スロットを設けるとともに粘着パッド
を配設し、且つ、両側に垂直に延びる第２スロットを設
けた回路板素子を形成するステップと、半導体ダイを上
記回路板素子の各凹陥状キャビティに嵌入し、各半導体
ダイに配設した粘着パッドを上記第１スロットより回路
板素子の外部へ露出させるステップと、接続ワイヤによ
り各半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続するステップと、ワイヤフレームのピン
の一端を上記回路板素子の第２スロットに位置付け、該
ワイヤフレームのピンを導電性を有する接着層を介して
上記回路板素子の粘着パッドに電気接続させるステップ
と、プラスチック材料により上記回路板素子及びワイヤ
フレームの一部を被覆するステップとからなるようにし
ている。
【００１９】第９の半導体ダイのパッケージング方法
は、外側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設けるとともに粘着パッドを配設し
た回路板素子を形成するステップと、半導体ダイに配設
した粘着パッドを露出させるように該半導体ダイを上記
回路板素子の各凹陥状キャビティ内に嵌入させるステッ
プと、接続ワイヤにより各半導体ダイの粘着パッドと上
記回路板素子の粘着パッドを電気接続するステップと、
ワイヤフレームを上記回路板素子の外側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層を
介して上記回路板素子の粘着パッドに電気接続させるス
テップと、プラスチック材料により上記回路板素子及び
ワイヤフレームの一部を被覆するステップとからなるよ
うにしている。
は、外側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設けるとともに粘着パッドを配設し
た回路板素子を形成するステップと、半導体ダイに配設
した粘着パッドを露出させるように該半導体ダイを上記
回路板素子の各凹陥状キャビティ内に嵌入させるステッ
プと、接続ワイヤにより各半導体ダイの粘着パッドと上
記回路板素子の粘着パッドを電気接続するステップと、
ワイヤフレームを上記回路板素子の外側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層を
介して上記回路板素子の粘着パッドに電気接続させるス
テップと、プラスチック材料により上記回路板素子及び
ワイヤフレームの一部を被覆するステップとからなるよ
うにしている。
【００２０】第１０の半導体ダイのパッケージング方法
は、外側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設けるとともに粘着パッドを配設
し、且つ、両側に垂直に延びるスロットを設けた回路板
素子を形成するステップと、半導体ダイに配設した粘着
パッドを露出させるように該半導体ダイを上記回路板素
子の各凹陥状キャビティに嵌入するステップと、接続ワ
イヤにより各半導体ダイの粘着パッドと上記回路板素子
の粘着パッドを電気接続するステップと、ワイヤフレー
ムのピンの一端を上記回路板素子のスロットに位置付
け、該ワイヤフレームのピンを導電性を有する接着層を
介して上記回路板素子の粘着パッドに電気接続させるス
テップと、プラスチック材料により上記回路板素子及び
ワイヤフレームの一部を被覆するステップとからなるよ
うにしている。
は、外側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設けるとともに粘着パッドを配設
し、且つ、両側に垂直に延びるスロットを設けた回路板
素子を形成するステップと、半導体ダイに配設した粘着
パッドを露出させるように該半導体ダイを上記回路板素
子の各凹陥状キャビティに嵌入するステップと、接続ワ
イヤにより各半導体ダイの粘着パッドと上記回路板素子
の粘着パッドを電気接続するステップと、ワイヤフレー
ムのピンの一端を上記回路板素子のスロットに位置付
け、該ワイヤフレームのピンを導電性を有する接着層を
介して上記回路板素子の粘着パッドに電気接続させるス
テップと、プラスチック材料により上記回路板素子及び
ワイヤフレームの一部を被覆するステップとからなるよ
うにしている。
【００２１】第１１の半導体ダイのパッケージング方法
は、内側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設け、外側表面に各凹陥状キャビテ
ィと連通するスロットを設けるとともに粘着パッドを配
設し、この粘着パッドと対応する部位に上下面にかけて
貫通するメッキ通孔を穿設した回路板素子を形成するス
テップと、半導体ダイを上記回路板素子の各凹陥状キャ
ビティに嵌入し、各半導体ダイに配設した粘着パッドを
上記スロットより回路板素子の外部へ露出させるステッ
プと、接続ワイヤにより各半導体ダイの粘着パッドと上
記回路板素子の粘着パッドを電気接続するステップと、
ワイヤフレームを上記回路板素子の内側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層と
メッキ通孔を介して上記回路板素子の粘着パッドに電気
接続させるステップと、プラスチック材料により上記回
路板素子及びワイヤフレームの一部を被覆するステップ
とからなるようにしている。
は、内側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設け、外側表面に各凹陥状キャビテ
ィと連通するスロットを設けるとともに粘着パッドを配
設し、この粘着パッドと対応する部位に上下面にかけて
貫通するメッキ通孔を穿設した回路板素子を形成するス
テップと、半導体ダイを上記回路板素子の各凹陥状キャ
ビティに嵌入し、各半導体ダイに配設した粘着パッドを
上記スロットより回路板素子の外部へ露出させるステッ
プと、接続ワイヤにより各半導体ダイの粘着パッドと上
記回路板素子の粘着パッドを電気接続するステップと、
ワイヤフレームを上記回路板素子の内側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層と
メッキ通孔を介して上記回路板素子の粘着パッドに電気
接続させるステップと、プラスチック材料により上記回
路板素子及びワイヤフレームの一部を被覆するステップ
とからなるようにしている。
【００２２】上記第１１の半導体ダイのパッケージング
方法は、上記プラスチック材料により上記回路板素子及
びワイヤフレームの一部を被覆するステップの前に、内
側表面に半導体ダイを収納する少なくとも２つの凹陥状
キャビティを設け、外側表面に各凹陥状キャビティと連
通するスロットを設けるとともに粘着パッドを配設し、
この粘着パッドと対応する部位に上下面にかけて貫通す
るメッキ通孔を穿設した第２の回路板素子を形成するス
テップと、半導体ダイを上記第２の回路板素子の各凹陥
状キャビティに嵌入し、各半導体ダイに配設した粘着パ
ッドを上記スロットより第２の回路板素子の外部へ露出
させるステップと、接続ワイヤにより各半導体ダイの粘
着パッドと上記第２の回路板素子の粘着パッドを電気接
続するステップと、導電性を有する第２接着層により上
記第２の回路板素子を上記ワイヤフレームに接着させて
該ワイヤフレームを上記両回路板素子の間に位置付け、
該ワイヤフレームのピンを上記第２接着層とメッキ通孔
を介して上記第２の回路板素子の粘着パッドに電気接続
させるステップとを備えるようにすることが好ましい。
方法は、上記プラスチック材料により上記回路板素子及
びワイヤフレームの一部を被覆するステップの前に、内
側表面に半導体ダイを収納する少なくとも２つの凹陥状
キャビティを設け、外側表面に各凹陥状キャビティと連
通するスロットを設けるとともに粘着パッドを配設し、
この粘着パッドと対応する部位に上下面にかけて貫通す
るメッキ通孔を穿設した第２の回路板素子を形成するス
テップと、半導体ダイを上記第２の回路板素子の各凹陥
状キャビティに嵌入し、各半導体ダイに配設した粘着パ
ッドを上記スロットより第２の回路板素子の外部へ露出
させるステップと、接続ワイヤにより各半導体ダイの粘
着パッドと上記第２の回路板素子の粘着パッドを電気接
続するステップと、導電性を有する第２接着層により上
記第２の回路板素子を上記ワイヤフレームに接着させて
該ワイヤフレームを上記両回路板素子の間に位置付け、
該ワイヤフレームのピンを上記第２接着層とメッキ通孔
を介して上記第２の回路板素子の粘着パッドに電気接続
させるステップとを備えるようにすることが好ましい。
【００２３】第１２の半導体ダイのパッケージング方法
は、外側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設けるとともに粘着パッドを配設
し、この粘着パッドと対応する部位に上下面にかけて貫
通するメッキ通孔を穿設した回路板素子を形成するステ
ップと、半導体ダイに配設した粘着パッドを露出させる
ように該半導体ダイを上記回路板素子の各凹陥状キャビ
ティに嵌入するステップと、接続ワイヤにより各半導体
ダイの粘着パッドと上記回路板素子の粘着パッドを電気
接続するステップと、ワイヤフレームを上記回路板素子
の内側表面に位置付け、該ワイヤフレームのピンを導電
性を有する接着層とメッキ通孔を介して上記回路板素子
の粘着パッドに電気接続させるステップと、プラスチッ
ク材料により上記回路板素子及びワイヤフレームの一部
を被覆するステップとからなるようにしている。
は、外側表面に半導体ダイを収納する少なくとも２つの
凹陥状キャビティを設けるとともに粘着パッドを配設
し、この粘着パッドと対応する部位に上下面にかけて貫
通するメッキ通孔を穿設した回路板素子を形成するステ
ップと、半導体ダイに配設した粘着パッドを露出させる
ように該半導体ダイを上記回路板素子の各凹陥状キャビ
ティに嵌入するステップと、接続ワイヤにより各半導体
ダイの粘着パッドと上記回路板素子の粘着パッドを電気
接続するステップと、ワイヤフレームを上記回路板素子
の内側表面に位置付け、該ワイヤフレームのピンを導電
性を有する接着層とメッキ通孔を介して上記回路板素子
の粘着パッドに電気接続させるステップと、プラスチッ
ク材料により上記回路板素子及びワイヤフレームの一部
を被覆するステップとからなるようにしている。
【００２４】上記第１２の半導体ダイのパッケージング
方法は、上記プラスチック材料により上記回路板素子及
びワイヤフレームの一部を被覆するステップの前に、外
側表面に半導体ダイを収納する少なくとも２つの凹陥状
キャビティを設けるとともに粘着パッドを配設し、この
粘着パッドと対応する部位に上下面にかけて貫通するメ
ッキ通孔を穿設した第２の回路板素子を形成するステッ
プと、半導体ダイに配設した粘着パッドを露出させるよ
うに該半導体ダイを上記第２の回路板素子の各凹陥状キ
ャビティに嵌入するステップと、接続ワイヤにより各半
導体ダイの粘着パッドと上記第２の回路板素子の粘着パ
ッドを電気接続するステップと、導電性を有する第２接
着層により上記第２の回路板素子を上記ワイヤフレーム
に接着させて該ワイヤフレームを上記両回路板素子の間
に位置付け、該ワイヤフレームのピンを上記第２接着層
とメッキ通孔を介して上記第２の回路板素子の粘着パッ
ドに電気接続させるステップとを備えるようにすること
が好ましい。
方法は、上記プラスチック材料により上記回路板素子及
びワイヤフレームの一部を被覆するステップの前に、外
側表面に半導体ダイを収納する少なくとも２つの凹陥状
キャビティを設けるとともに粘着パッドを配設し、この
粘着パッドと対応する部位に上下面にかけて貫通するメ
ッキ通孔を穿設した第２の回路板素子を形成するステッ
プと、半導体ダイに配設した粘着パッドを露出させるよ
うに該半導体ダイを上記第２の回路板素子の各凹陥状キ
ャビティに嵌入するステップと、接続ワイヤにより各半
導体ダイの粘着パッドと上記第２の回路板素子の粘着パ
ッドを電気接続するステップと、導電性を有する第２接
着層により上記第２の回路板素子を上記ワイヤフレーム
に接着させて該ワイヤフレームを上記両回路板素子の間
に位置付け、該ワイヤフレームのピンを上記第２接着層
とメッキ通孔を介して上記第２の回路板素子の粘着パッ
ドに電気接続させるステップとを備えるようにすること
が好ましい。
【００２５】第１３の半導体ダイのパッケージング方法
は、貫通するスロットを設けるとともに外側表面に粘着
パッドを配設した回路板素子を形成するステップと、半
導体ダイを上記回路板素子の内側表面に導電性を有する
第１接触層を介して配設し、該半導体ダイの外側表面に
配設した粘着パッドを上記スロットより回路板素子の外
部へ露出させるステップと、接続ワイヤにより上記半導
体ダイの粘着パッドと上記回路板素子の粘着パッドを電
気接続するステップと、ワイヤフレームを上記回路板素
子の外側表面に位置付け、該ワイヤフレームのピンを導
電性を有する第２接着層により上記回路板素子の粘着パ
ッドに電気接続させるステップと、プラスチック材料に
より上記回路板素子及びワイヤフレームの一部を被覆す
るステップとからなるようにしている。
は、貫通するスロットを設けるとともに外側表面に粘着
パッドを配設した回路板素子を形成するステップと、半
導体ダイを上記回路板素子の内側表面に導電性を有する
第１接触層を介して配設し、該半導体ダイの外側表面に
配設した粘着パッドを上記スロットより回路板素子の外
部へ露出させるステップと、接続ワイヤにより上記半導
体ダイの粘着パッドと上記回路板素子の粘着パッドを電
気接続するステップと、ワイヤフレームを上記回路板素
子の外側表面に位置付け、該ワイヤフレームのピンを導
電性を有する第２接着層により上記回路板素子の粘着パ
ッドに電気接続させるステップと、プラスチック材料に
より上記回路板素子及びワイヤフレームの一部を被覆す
るステップとからなるようにしている。
【００２６】第１４の半導体ダイのパッケージング方法
は、貫通する第１スロットを設けるとともに外側表面に
粘着パッドを配設し、且つ、両側に垂直に延びる第２ス
ロットを設けた回路板素子を形成するステップと、半導
体ダイを上記回路板素子の内側表面に導電性を有する第
１接着層を介して配設し、該半導体ダイの外側表面に配
設した粘着パッドを上記第１スロットより回路板素子の
外部へ露出させるステップと、接続ワイヤにより上記半
導体ダイの粘着パッドと上記回路板素子の粘着パッドを
電気接続するステップと、ワイヤフレームのピンの一端
を上記回路板素子の第２スロットに位置付け、該ワイヤ
フレームのピンを導電性を有する第２接着層を介して上
記回路板素子の粘着パッドに電気接続させるステップ
と、プラスチック材料により上記回路板素子及びワイヤ
フレームの一部を被覆するステップとからなるようにし
ている。
は、貫通する第１スロットを設けるとともに外側表面に
粘着パッドを配設し、且つ、両側に垂直に延びる第２ス
ロットを設けた回路板素子を形成するステップと、半導
体ダイを上記回路板素子の内側表面に導電性を有する第
１接着層を介して配設し、該半導体ダイの外側表面に配
設した粘着パッドを上記第１スロットより回路板素子の
外部へ露出させるステップと、接続ワイヤにより上記半
導体ダイの粘着パッドと上記回路板素子の粘着パッドを
電気接続するステップと、ワイヤフレームのピンの一端
を上記回路板素子の第２スロットに位置付け、該ワイヤ
フレームのピンを導電性を有する第２接着層を介して上
記回路板素子の粘着パッドに電気接続させるステップ
と、プラスチック材料により上記回路板素子及びワイヤ
フレームの一部を被覆するステップとからなるようにし
ている。
【００２７】第１５の半導体ダイのパッケージング方法
は、貫通するスロットを設けるとともに外側表面に粘着
パッドを配設し、この粘着パッドと対応する部位に上下
面にかけて貫通するメッキ通孔を穿設した回路板素子を
形成するステップと、半導体ダイを上記回路板素子の内
側表面に導電性を有する第１接着層を介して配設し、該
半導体ダイの外側表面に配設した粘着パッドを上記スロ
ットより回路板素子の外部へ露出させるステップと、接
続ワイヤにより上記半導体ダイの各粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、ワイ
ヤフレームを上記回路板素子の内側表面に位置付け、該
ワイヤフレームのピンを導電性を有する接着層とメッキ
通孔を介して上記回路板素子の粘着パッドに電気接続さ
せるステップと、プラスチック材料により上記回路板素
子及びワイヤフレームの一部を被覆するステップとから
なるようにしている。
は、貫通するスロットを設けるとともに外側表面に粘着
パッドを配設し、この粘着パッドと対応する部位に上下
面にかけて貫通するメッキ通孔を穿設した回路板素子を
形成するステップと、半導体ダイを上記回路板素子の内
側表面に導電性を有する第１接着層を介して配設し、該
半導体ダイの外側表面に配設した粘着パッドを上記スロ
ットより回路板素子の外部へ露出させるステップと、接
続ワイヤにより上記半導体ダイの各粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、ワイ
ヤフレームを上記回路板素子の内側表面に位置付け、該
ワイヤフレームのピンを導電性を有する接着層とメッキ
通孔を介して上記回路板素子の粘着パッドに電気接続さ
せるステップと、プラスチック材料により上記回路板素
子及びワイヤフレームの一部を被覆するステップとから
なるようにしている。
【００２８】上記第１５の半導体ダイのパッケージング
方法は、上記プラスチック材料により上記回路板素子及
びワイヤフレームの一部を被覆するステップの前に、貫
通するスロットを設けるとともに外側表面に粘着パッド
を配設し、この粘着パッドと対応する部位に上下面にか
けて貫通するメッキ通孔を穿設した第２の回路板素子を
形成するステップと、半導体ダイを上記第２の回路板素
子の内側表面に導電性を有する第１接着層を介して配設
し、該半導体ダイの外側表面に配設した粘着パッドを上
記スロットより第２の回路板素子の外部へ露出させるス
テップと、接続ワイヤにより上記半導体ダイの各粘着パ
ッドと上記第２の回路板素子の粘着パッドを電気接続す
るステップと、導電性を有する第２接着層により上記第
２の回路板素子を上記ワイヤフレームに接着させて該ワ
イヤフレームを上記両回路板素子の間に位置付け、該ワ
イヤフレームのピンを上記第２接着層とメッキ通孔を介
して上記第２の回路板素子の粘着パッドに電気接続させ
るステップとを備えるようにすることが好ましい。
方法は、上記プラスチック材料により上記回路板素子及
びワイヤフレームの一部を被覆するステップの前に、貫
通するスロットを設けるとともに外側表面に粘着パッド
を配設し、この粘着パッドと対応する部位に上下面にか
けて貫通するメッキ通孔を穿設した第２の回路板素子を
形成するステップと、半導体ダイを上記第２の回路板素
子の内側表面に導電性を有する第１接着層を介して配設
し、該半導体ダイの外側表面に配設した粘着パッドを上
記スロットより第２の回路板素子の外部へ露出させるス
テップと、接続ワイヤにより上記半導体ダイの各粘着パ
ッドと上記第２の回路板素子の粘着パッドを電気接続す
るステップと、導電性を有する第２接着層により上記第
２の回路板素子を上記ワイヤフレームに接着させて該ワ
イヤフレームを上記両回路板素子の間に位置付け、該ワ
イヤフレームのピンを上記第２接着層とメッキ通孔を介
して上記第２の回路板素子の粘着パッドに電気接続させ
るステップとを備えるようにすることが好ましい。
【００２９】上記第１と第５の半導体ダイのパッケージ
ング方法は、上記回路板素子を形成するステップにおい
て、該回路板素子を、貫通するスロットを形成した上回
路板と、凹陥状キャビティを形成した下回路板とで形成
し、上記上回路板の粘着パッドと対応する部位にメッキ
通孔を設けるとともに、上記下回路板の上記上回路板の
メッキ通孔と対応する部位に該メッキ通孔と連通するメ
ッキ通孔を設けてなるようにすることが好ましい。
ング方法は、上記回路板素子を形成するステップにおい
て、該回路板素子を、貫通するスロットを形成した上回
路板と、凹陥状キャビティを形成した下回路板とで形成
し、上記上回路板の粘着パッドと対応する部位にメッキ
通孔を設けるとともに、上記下回路板の上記上回路板の
メッキ通孔と対応する部位に該メッキ通孔と連通するメ
ッキ通孔を設けてなるようにすることが好ましい。
【００３０】また、上記第３と第６の半導体ダイのパッ
ケージング方法は、上記回路板素子を形成するステップ
において、該回路板素子を、凹陥状キャビティを形成し
た上回路板と、下回路板とで形成し、上記上回路板の粘
着パッドと対応する部位にメッキ通孔を設けるととも
に、上記下回路板の上記上回路板のメッキ通孔と対応す
る部位に該メッキ通孔と連通するメッキ通孔を設けてな
るようにすることが好ましい。
ケージング方法は、上記回路板素子を形成するステップ
において、該回路板素子を、凹陥状キャビティを形成し
た上回路板と、下回路板とで形成し、上記上回路板の粘
着パッドと対応する部位にメッキ通孔を設けるととも
に、上記下回路板の上記上回路板のメッキ通孔と対応す
る部位に該メッキ通孔と連通するメッキ通孔を設けてな
るようにすることが好ましい。
【００３１】さらに、上記各パッケージ方法は、上記ワ
イヤフレームを回路板素子に位置付けるステップにおい
て、上記接着層を錫、鉛含有の導電性ペーストで形成し
てなるようにすることが好ましい。
イヤフレームを回路板素子に位置付けるステップにおい
て、上記接着層を錫、鉛含有の導電性ペーストで形成し
てなるようにすることが好ましい。
【００３２】さらにまた、上記ワイヤフレームを回路板
素子に位置付けるステップにおいて、上記接着層を錫半
田で形成してなるようにすることが好ましい。
素子に位置付けるステップにおいて、上記接着層を錫半
田で形成してなるようにすることが好ましい。
【００３３】上記第１のパッケージ方法によって形成す
る半導体集積回路は、内側表面に凹陥状キャビティを設
け、外側表面に該凹陥状キャビティと連通するスロット
を設けるとともに粘着パッドを配設した回路板素子と、
上記回路板素子の凹陥状キャビティに嵌入され、外側表
面に上記回路板素子のスロットから露出する粘着パッド
を配設した半導体ダイと、上記半導体ダイの粘着パッド
と上記回路板素子の粘着パッドを電気接続する接続ワイ
ヤと、上記回路板素子の外側表面に位置付けられるワイ
ヤフレームと、上記ワイヤフレームと回路板素子の間に
位置付けられ、該ワイヤフレームのピンと上記回路板素
子の粘着パッドを電気接続する接着層と、上記回路板素
子とワイヤフレームの一部を被覆するプラスチック材料
とを備えたものである。
る半導体集積回路は、内側表面に凹陥状キャビティを設
け、外側表面に該凹陥状キャビティと連通するスロット
を設けるとともに粘着パッドを配設した回路板素子と、
上記回路板素子の凹陥状キャビティに嵌入され、外側表
面に上記回路板素子のスロットから露出する粘着パッド
を配設した半導体ダイと、上記半導体ダイの粘着パッド
と上記回路板素子の粘着パッドを電気接続する接続ワイ
ヤと、上記回路板素子の外側表面に位置付けられるワイ
ヤフレームと、上記ワイヤフレームと回路板素子の間に
位置付けられ、該ワイヤフレームのピンと上記回路板素
子の粘着パッドを電気接続する接着層と、上記回路板素
子とワイヤフレームの一部を被覆するプラスチック材料
とを備えたものである。
【００３４】上記第２のパッケージ方法によって形成す
る半導体集積回路は、内側表面に凹陥状キャビティを設
け、外側表面に該凹陥状キャビティと連通するスロット
を設けるとともに粘着パッドを配設し、この粘着パッド
と対応する部位に上下面にかけて貫通するメッキ通孔を
穿設した回路板素子と、上記回路板素子の凹陥状キャビ
ティ内に嵌入され、外側表面に上記回路板素子のスロッ
トから露出する粘着パッドを配設した半導体ダイと、上
記半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続する接続ワイヤと、上記回路板素子の内側
表面に位置付けられるワイヤフレームと、上記ワイヤフ
レームと回路板素子の間に位置付けられ、該ワイヤフレ
ームのピンと上記回路板素子の粘着パッドを上記メッキ
通孔を介して電気接続する接着層と、上記回路板素子と
ワイヤフレームの一部を被覆するプラスチック材料とを
備えたものである。
る半導体集積回路は、内側表面に凹陥状キャビティを設
け、外側表面に該凹陥状キャビティと連通するスロット
を設けるとともに粘着パッドを配設し、この粘着パッド
と対応する部位に上下面にかけて貫通するメッキ通孔を
穿設した回路板素子と、上記回路板素子の凹陥状キャビ
ティ内に嵌入され、外側表面に上記回路板素子のスロッ
トから露出する粘着パッドを配設した半導体ダイと、上
記半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続する接続ワイヤと、上記回路板素子の内側
表面に位置付けられるワイヤフレームと、上記ワイヤフ
レームと回路板素子の間に位置付けられ、該ワイヤフレ
ームのピンと上記回路板素子の粘着パッドを上記メッキ
通孔を介して電気接続する接着層と、上記回路板素子と
ワイヤフレームの一部を被覆するプラスチック材料とを
備えたものである。
【００３５】上記第２のパッケージ方法によって形成す
る半導体集積回路は、内側表面に凹陥状キャビティを設
け、外側表面に該凹陥状キャビティと連通するスロット
を設けるとともに粘着パッドを配設し、この粘着パッド
と対応する部位に上下面にかけて貫通するメッキ通孔を
穿設した第２の回路板素子と、上記第２の回路板素子の
凹陥状キャビティ内に嵌入され、外側表面に上記第２の
回路板素子のスロットから露出する粘着パッドを配設し
た半導体ダイと、上記半導体ダイの粘着パッドと上記第
２の回路板素子の粘着パッドを電気接続する接続ワイヤ
とを備え、上記第２の回路板素子の内側表面を、上記ワ
イヤフレームに位置付け、上記ワイヤフレームと第２の
回路板素子の間に、これらワイヤフレームのピンと上記
回路板素子の粘着パッドを上記メッキ通孔を介して電気
接続するように接着層を配設することが好ましい。
る半導体集積回路は、内側表面に凹陥状キャビティを設
け、外側表面に該凹陥状キャビティと連通するスロット
を設けるとともに粘着パッドを配設し、この粘着パッド
と対応する部位に上下面にかけて貫通するメッキ通孔を
穿設した第２の回路板素子と、上記第２の回路板素子の
凹陥状キャビティ内に嵌入され、外側表面に上記第２の
回路板素子のスロットから露出する粘着パッドを配設し
た半導体ダイと、上記半導体ダイの粘着パッドと上記第
２の回路板素子の粘着パッドを電気接続する接続ワイヤ
とを備え、上記第２の回路板素子の内側表面を、上記ワ
イヤフレームに位置付け、上記ワイヤフレームと第２の
回路板素子の間に、これらワイヤフレームのピンと上記
回路板素子の粘着パッドを上記メッキ通孔を介して電気
接続するように接着層を配設することが好ましい。
【００３６】上記第３のパッケージ方法によって形成す
る半導体集積回路は、外側表面に凹陥状キャビティを設
けるとともに粘着パッドを配設した回路板素子と、上記
回路板素子の凹陥状キャビティに嵌入され、この回路板
素子から露出する粘着パッドを露出するように配設した
半導体ダイと、上記半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続する接続ワイヤと、上記
回路板素子の外側表面に位置付けられるワイヤフレーム
と、上記ワイヤフレームと回路板素子の間に位置付けら
れ、該ワイヤフレームのピンと上記回路板素子の粘着パ
ッドを電気接続する接着層と、上記回路板素子とワイヤ
フレームの一部を被覆するプラスチック材料とを備えた
ものである。
る半導体集積回路は、外側表面に凹陥状キャビティを設
けるとともに粘着パッドを配設した回路板素子と、上記
回路板素子の凹陥状キャビティに嵌入され、この回路板
素子から露出する粘着パッドを露出するように配設した
半導体ダイと、上記半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続する接続ワイヤと、上記
回路板素子の外側表面に位置付けられるワイヤフレーム
と、上記ワイヤフレームと回路板素子の間に位置付けら
れ、該ワイヤフレームのピンと上記回路板素子の粘着パ
ッドを電気接続する接着層と、上記回路板素子とワイヤ
フレームの一部を被覆するプラスチック材料とを備えた
ものである。
【００３７】上記第４のパッケージ方法によって形成す
る半導体集積回路は、外側表面に凹陥状キャビティを設
けるとともに粘着パッドを配設し、この粘着パッドと対
応する部位に上下面にかけて貫通するメッキ通孔を設け
た回路板素子と、上記回路板素子の凹陥状キャビティに
嵌入され、この回路板素子から吐出する粘着パッドを配
設した半導体ダイと、上記半導体ダイの粘着パッドと上
記回路板素子の粘着パッドを電気接続する接続ワイヤ
と、上記回路板素子の内側表面に位置付けられるワイヤ
フレームと、上記ワイヤフレームと回路板素子の間に位
置付けられ、該ワイヤフレームのピンと上記回路板素子
の粘着パッドを上記メッキ通孔を介して電気接続する接
着層と、上記回路板素子とワイヤフレームの一部を被覆
するプラスチック材料とを備えたものである。
る半導体集積回路は、外側表面に凹陥状キャビティを設
けるとともに粘着パッドを配設し、この粘着パッドと対
応する部位に上下面にかけて貫通するメッキ通孔を設け
た回路板素子と、上記回路板素子の凹陥状キャビティに
嵌入され、この回路板素子から吐出する粘着パッドを配
設した半導体ダイと、上記半導体ダイの粘着パッドと上
記回路板素子の粘着パッドを電気接続する接続ワイヤ
と、上記回路板素子の内側表面に位置付けられるワイヤ
フレームと、上記ワイヤフレームと回路板素子の間に位
置付けられ、該ワイヤフレームのピンと上記回路板素子
の粘着パッドを上記メッキ通孔を介して電気接続する接
着層と、上記回路板素子とワイヤフレームの一部を被覆
するプラスチック材料とを備えたものである。
【００３８】上記第４のパッケージ方法によって形成す
る半導体集積回路は、外側表面に凹陥状キャビティを設
けるとともに粘着パッドを配設し、この粘着パッドと対
応する部位に上下面にかけて貫通のメッキ通孔を設けた
第２の回路板素子と、上記第２の回路板素子の凹陥状キ
ャビティに嵌入され、この第２の回路板素子から露出す
る粘着パッドを配設した半導体ダイと、上記半導体ダイ
の粘着パッドと上記第２の回路板素子の粘着パッドを電
気接続する接続ワイヤとを備え、上記第２の回路板素子
の内側表面を、上記ワイヤフレームに位置付け、上記ワ
イヤフレームと第２の回路板素子の間に、これらワイヤ
フレームのピンと上記回路板素子の粘着パッドを上記メ
ッキ通孔を介して電気接続するように接着層を配設する
ことが好ましい。
る半導体集積回路は、外側表面に凹陥状キャビティを設
けるとともに粘着パッドを配設し、この粘着パッドと対
応する部位に上下面にかけて貫通のメッキ通孔を設けた
第２の回路板素子と、上記第２の回路板素子の凹陥状キ
ャビティに嵌入され、この第２の回路板素子から露出す
る粘着パッドを配設した半導体ダイと、上記半導体ダイ
の粘着パッドと上記第２の回路板素子の粘着パッドを電
気接続する接続ワイヤとを備え、上記第２の回路板素子
の内側表面を、上記ワイヤフレームに位置付け、上記ワ
イヤフレームと第２の回路板素子の間に、これらワイヤ
フレームのピンと上記回路板素子の粘着パッドを上記メ
ッキ通孔を介して電気接続するように接着層を配設する
ことが好ましい。
【００３９】上記第５のパッケージ方法によって形成す
る半導体集積回路は、内側表面に凹陥状キャビティを設
け、外側表面に該凹陥状キャビティと連通する第１スロ
ットを設けるとともに粘着パッドを配設し、且つ、両側
に垂直に延びる第２スロットを設けた回路板素子と、上
記回路板素子の凹陥状キャビティに嵌入され、外側表面
に上記回路板素子の第１スロットから露出する粘着パッ
ドを配設した半導体ダイと、上記半導体ダイの粘着パッ
ドと上記回路板素子の粘着パッドを電気接続する接続ワ
イヤと、上記回路板素子の第２スロットにピンの一端が
位置付けられるワイヤフレームと、上記ワイヤフレーム
のピンと上記回路板素子の粘着パッドを電気接続する接
着層と、上記回路板素子とワイヤフレームの一部を被覆
するプラスチック材料とを備えたものである。
る半導体集積回路は、内側表面に凹陥状キャビティを設
け、外側表面に該凹陥状キャビティと連通する第１スロ
ットを設けるとともに粘着パッドを配設し、且つ、両側
に垂直に延びる第２スロットを設けた回路板素子と、上
記回路板素子の凹陥状キャビティに嵌入され、外側表面
に上記回路板素子の第１スロットから露出する粘着パッ
ドを配設した半導体ダイと、上記半導体ダイの粘着パッ
ドと上記回路板素子の粘着パッドを電気接続する接続ワ
イヤと、上記回路板素子の第２スロットにピンの一端が
位置付けられるワイヤフレームと、上記ワイヤフレーム
のピンと上記回路板素子の粘着パッドを電気接続する接
着層と、上記回路板素子とワイヤフレームの一部を被覆
するプラスチック材料とを備えたものである。
【００４０】上記第６のパッケージ方法によって形成す
る半導体集積回路は、外側表面に凹陥状キャビティを設
けるとともに粘着パッドを配設し、且つ、両側に垂直に
延びるスロットを設けた回路板素子と、上記回路板素子
の凹陥状キャビティに嵌入され、この回路板素子から露
出する粘着パッドを配設した半導体ダイと、上記半導体
ダイの粘着パッドと上記回路板素子の粘着パッドを電気
接続する接続ワイヤと、上記回路板素子のスロットにピ
ンの一端が位置付けられるワイヤフレームと、上記ワイ
ヤフレームのピンと上記回路板素子の粘着パッドを電気
接続する接着層と、上記回路板素子とワイヤフレームの
一部を被覆するプラスチック材料とを備えたものであ
る。
る半導体集積回路は、外側表面に凹陥状キャビティを設
けるとともに粘着パッドを配設し、且つ、両側に垂直に
延びるスロットを設けた回路板素子と、上記回路板素子
の凹陥状キャビティに嵌入され、この回路板素子から露
出する粘着パッドを配設した半導体ダイと、上記半導体
ダイの粘着パッドと上記回路板素子の粘着パッドを電気
接続する接続ワイヤと、上記回路板素子のスロットにピ
ンの一端が位置付けられるワイヤフレームと、上記ワイ
ヤフレームのピンと上記回路板素子の粘着パッドを電気
接続する接着層と、上記回路板素子とワイヤフレームの
一部を被覆するプラスチック材料とを備えたものであ
る。
【００４１】上記第７のパッケージ方法によって形成す
る半導体集積回路は、内側表面に少なくとも２つの凹陥
状キャビティを設け、外側表面に上記各凹陥状キャビテ
ィと連通するスロットを設けるとともに粘着パッドを配
設した回路板素子と、上記回路板素子の各凹陥状キャビ
ティに嵌入され、外側表面に上記回路板素子のスロット
から露出する粘着パッドを配設した半導体ダイと、上記
各半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続する接続ワイヤと、上記該回路板素子の外
側表面に位置付けられるワイヤフレームと、上記ワイヤ
フレームのピンと回路板素子の間に位置付けられ、該ワ
イヤフレームのピンと回路板素子の粘着パッドを電気接
続する接着層と、上記回路板素子とワイヤフレームの一
部を被覆するプラスチック材料とを備えたものである。
る半導体集積回路は、内側表面に少なくとも２つの凹陥
状キャビティを設け、外側表面に上記各凹陥状キャビテ
ィと連通するスロットを設けるとともに粘着パッドを配
設した回路板素子と、上記回路板素子の各凹陥状キャビ
ティに嵌入され、外側表面に上記回路板素子のスロット
から露出する粘着パッドを配設した半導体ダイと、上記
各半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続する接続ワイヤと、上記該回路板素子の外
側表面に位置付けられるワイヤフレームと、上記ワイヤ
フレームのピンと回路板素子の間に位置付けられ、該ワ
イヤフレームのピンと回路板素子の粘着パッドを電気接
続する接着層と、上記回路板素子とワイヤフレームの一
部を被覆するプラスチック材料とを備えたものである。
【００４２】上記第８のパッケージ方法によって形成す
る半導体集積回路は、内側表面に少なくとも２つの凹陥
状キャビティを設け、外側表面に上記凹陥状キャビティ
と連通する第１スロットを設けるとともに粘着パッドを
配設し、且つ、両側に垂直に延びる第２スロットを設け
た回路板素子と、上記回路板素子の各凹陥状キャビティ
に嵌入され、外側表面に上記回路板素子の第１スロット
から露出する粘着パッドを配設した半導体ダイと、上記
各半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続する接続ワイヤと、上記回路板素子の第２
スロットにピンの一端が位置付けられるワイヤフレーム
と、上記ワイヤフレームのピンと上記回路板素子の粘着
パッドを電気接続する接着層と、上記回路板素子とワイ
ヤフレームの一部を被覆するプラスチック材料とを備え
たものである。
る半導体集積回路は、内側表面に少なくとも２つの凹陥
状キャビティを設け、外側表面に上記凹陥状キャビティ
と連通する第１スロットを設けるとともに粘着パッドを
配設し、且つ、両側に垂直に延びる第２スロットを設け
た回路板素子と、上記回路板素子の各凹陥状キャビティ
に嵌入され、外側表面に上記回路板素子の第１スロット
から露出する粘着パッドを配設した半導体ダイと、上記
各半導体ダイの粘着パッドと上記回路板素子の粘着パッ
ドを電気接続する接続ワイヤと、上記回路板素子の第２
スロットにピンの一端が位置付けられるワイヤフレーム
と、上記ワイヤフレームのピンと上記回路板素子の粘着
パッドを電気接続する接着層と、上記回路板素子とワイ
ヤフレームの一部を被覆するプラスチック材料とを備え
たものである。
【００４３】上記第９のパッケージ方法によって形成す
る半導体集積回路は、外側表面に少なくとも２つの凹陥
状キャビティを設けるとともに粘着パッドを配設した回
路板素子と、上記回路板素子の各凹陥状キャビティに嵌
入され、この回路板素子から露出する粘着パッドを配設
した半導体ダイと、上記各半導体ダイの粘着パッドと上
記回路板素子の対応する粘着パッドを電気接続する接続
ワイヤと、上記回路板素子の外側表面に位置付けられる
ワイヤフレームと、上記ワイヤフレームと回路板素子の
間に位置付けられ、該ワイヤフレームのピンと上記回路
板素子の粘着パッドを電気接続する接着層と、上記回路
板素子とワイヤフレームの一部を被覆するプラスチック
材料とを備えたものである。
る半導体集積回路は、外側表面に少なくとも２つの凹陥
状キャビティを設けるとともに粘着パッドを配設した回
路板素子と、上記回路板素子の各凹陥状キャビティに嵌
入され、この回路板素子から露出する粘着パッドを配設
した半導体ダイと、上記各半導体ダイの粘着パッドと上
記回路板素子の対応する粘着パッドを電気接続する接続
ワイヤと、上記回路板素子の外側表面に位置付けられる
ワイヤフレームと、上記ワイヤフレームと回路板素子の
間に位置付けられ、該ワイヤフレームのピンと上記回路
板素子の粘着パッドを電気接続する接着層と、上記回路
板素子とワイヤフレームの一部を被覆するプラスチック
材料とを備えたものである。
【００４４】上記第１０のパッケージ方法によって形成
する半導体集積回路は、外側表面に少なくとも２つの凹
陥状キャビティを設けるとともに粘着パッドを配設し、
且つ、両側に垂直に延びるスロットを設けた回路板素子
と、上記回路板素子の凹陥状キャビティに嵌入され、こ
の回路板素子から露出する粘着パッドを配設した半導体
ダイと、上記各半導体ダイの粘着パッドと上記回路板素
子の対応する粘着パッドを電気接続する接続ワイヤと、
上記回路板素子のスロットにピンの一端が位置付けられ
るワイヤフレームと、上記ワイヤフレームのピンと上記
回路板素子の粘着パッドを電気接続する接着層と、上記
回路板素子とワイヤフレームの一部を被覆するプラスチ
ック材料とを備えたものである。
する半導体集積回路は、外側表面に少なくとも２つの凹
陥状キャビティを設けるとともに粘着パッドを配設し、
且つ、両側に垂直に延びるスロットを設けた回路板素子
と、上記回路板素子の凹陥状キャビティに嵌入され、こ
の回路板素子から露出する粘着パッドを配設した半導体
ダイと、上記各半導体ダイの粘着パッドと上記回路板素
子の対応する粘着パッドを電気接続する接続ワイヤと、
上記回路板素子のスロットにピンの一端が位置付けられ
るワイヤフレームと、上記ワイヤフレームのピンと上記
回路板素子の粘着パッドを電気接続する接着層と、上記
回路板素子とワイヤフレームの一部を被覆するプラスチ
ック材料とを備えたものである。
【００４５】上記第１１のパッケージ方法によって形成
する半導体集積回路は、内側表面に少なくとも２つの凹
陥状キャビティを設け、外側表面に各凹陥状キャビティ
と連通するスロットを設けるとともに粘着パッドを配設
し、この粘着パッドと対応する部位に上下面にかけて貫
通するメッキ通孔を穿設した回路板素子と、上記回路板
素子の各凹陥状キャビティに嵌入され、外側表面に回路
板素子のスロットから露出する粘着パッドを配設した半
導体ダイと、上記各半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続する接続ワイヤと、上記
回路板素子の内側表面に位置付けられるワイヤフレーム
と、上記ワイヤフレームと回路板素子の間に位置付けら
れ、該ワイヤフレームのピンと上記回路板素子の粘着パ
ッドを上記メッキ通孔を介して電気接続する接着層と、
上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えたものである。
する半導体集積回路は、内側表面に少なくとも２つの凹
陥状キャビティを設け、外側表面に各凹陥状キャビティ
と連通するスロットを設けるとともに粘着パッドを配設
し、この粘着パッドと対応する部位に上下面にかけて貫
通するメッキ通孔を穿設した回路板素子と、上記回路板
素子の各凹陥状キャビティに嵌入され、外側表面に回路
板素子のスロットから露出する粘着パッドを配設した半
導体ダイと、上記各半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続する接続ワイヤと、上記
回路板素子の内側表面に位置付けられるワイヤフレーム
と、上記ワイヤフレームと回路板素子の間に位置付けら
れ、該ワイヤフレームのピンと上記回路板素子の粘着パ
ッドを上記メッキ通孔を介して電気接続する接着層と、
上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えたものである。
【００４６】上記第１１のパッケージ方法によって形成
する半導体集積回路は、内側表面に少なくとも２つの凹
陥状キャビティを設け、外側表面に各凹陥状キャビティ
と連通するスロットを設けるとともに粘着パッドを配設
し、この粘着パッドと対応する部位に上下面にかけて貫
通するメッキ通孔を穿設した第２の回路板素子と、上記
第２の回路板素子の各凹陥状キャビティに嵌入され、外
側表面に回路板素子のスロットから露出する粘着パッド
を配設した半導体ダイと、上記各半導体ダイの粘着パッ
ドと上記第２の回路板素子の粘着パッドを電気接続する
接続ワイヤとを備え、上記第２の回路板素子の内側表面
を、上記ワイヤフレームに位置付け、上記ワイヤフレー
ムと第２の回路板素子の間に、これらワイヤフレームの
ピンと上記回路板素子の粘着パッドを上記メッキ通孔を
介して電気接続するように接着層を配設することが好ま
しい。
する半導体集積回路は、内側表面に少なくとも２つの凹
陥状キャビティを設け、外側表面に各凹陥状キャビティ
と連通するスロットを設けるとともに粘着パッドを配設
し、この粘着パッドと対応する部位に上下面にかけて貫
通するメッキ通孔を穿設した第２の回路板素子と、上記
第２の回路板素子の各凹陥状キャビティに嵌入され、外
側表面に回路板素子のスロットから露出する粘着パッド
を配設した半導体ダイと、上記各半導体ダイの粘着パッ
ドと上記第２の回路板素子の粘着パッドを電気接続する
接続ワイヤとを備え、上記第２の回路板素子の内側表面
を、上記ワイヤフレームに位置付け、上記ワイヤフレー
ムと第２の回路板素子の間に、これらワイヤフレームの
ピンと上記回路板素子の粘着パッドを上記メッキ通孔を
介して電気接続するように接着層を配設することが好ま
しい。
【００４７】上記第１２のパッケージ方法によって形成
する半導体集積回路は、外側表面に少なくとも２つの凹
陥状キャビティを設けるとともに粘着パッドを配設し、
この粘着パッドと対応する部位に上下面にかけて貫通す
るメッキ通孔を穿設した回路板素子と、上記回路板素子
の各凹陥状キャビティに嵌入され、この回路板素子から
露出する粘着パッドを配設した半導体ダイと、上記各半
導体ダイの粘着パッドと上記回路板素子の粘着パッドを
電気接続する接続ワイヤと、上記回路板素子の内側表面
に位置付けられるワイヤフレームと、上記ワイヤフレー
ムと回路板素子の間に位置付けられ、該ワイヤフレーム
のピンと上記回路板素子の粘着パッドを上記メッキ通孔
を介して電気接続する接着層と、上記回路板素子とワイ
ヤフレームの一部を被覆するプラスチック材料とを備え
たものである。
する半導体集積回路は、外側表面に少なくとも２つの凹
陥状キャビティを設けるとともに粘着パッドを配設し、
この粘着パッドと対応する部位に上下面にかけて貫通す
るメッキ通孔を穿設した回路板素子と、上記回路板素子
の各凹陥状キャビティに嵌入され、この回路板素子から
露出する粘着パッドを配設した半導体ダイと、上記各半
導体ダイの粘着パッドと上記回路板素子の粘着パッドを
電気接続する接続ワイヤと、上記回路板素子の内側表面
に位置付けられるワイヤフレームと、上記ワイヤフレー
ムと回路板素子の間に位置付けられ、該ワイヤフレーム
のピンと上記回路板素子の粘着パッドを上記メッキ通孔
を介して電気接続する接着層と、上記回路板素子とワイ
ヤフレームの一部を被覆するプラスチック材料とを備え
たものである。
【００４８】上記第１２のパッケージ方法によって形成
する半導体集積回路は、外側表面に少なくとも２つの凹
陥状キャビティを設けるとともに粘着パッドを配設し、
この粘着パッドと対応する部位に上下面にかけて貫通す
るメッキ通孔を穿設した第２の回路板素子と、上記第２
の回路板素子の各凹陥状キャビティに嵌入され、この第
２の回路板素子から露出する粘着パッドを配設した半導
体ダイと、上記各半導体ダイの粘着パッドと上記第２の
回路板素子の粘着パッドを電気接続する接続ワイヤとを
備え、上記第２の回路板素子の内側表面を、上記ワイヤ
フレームに位置付け、上記ワイヤフレームと第２の回路
板素子の間に、これらワイヤフレームのピンと上記回路
板素子の粘着パッドを上記メッキ通孔を介して電気接続
するように接着層を配設することが好ましい。
する半導体集積回路は、外側表面に少なくとも２つの凹
陥状キャビティを設けるとともに粘着パッドを配設し、
この粘着パッドと対応する部位に上下面にかけて貫通す
るメッキ通孔を穿設した第２の回路板素子と、上記第２
の回路板素子の各凹陥状キャビティに嵌入され、この第
２の回路板素子から露出する粘着パッドを配設した半導
体ダイと、上記各半導体ダイの粘着パッドと上記第２の
回路板素子の粘着パッドを電気接続する接続ワイヤとを
備え、上記第２の回路板素子の内側表面を、上記ワイヤ
フレームに位置付け、上記ワイヤフレームと第２の回路
板素子の間に、これらワイヤフレームのピンと上記回路
板素子の粘着パッドを上記メッキ通孔を介して電気接続
するように接着層を配設することが好ましい。
【００４９】上記第１３のパッケージ方法によって形成
する半導体集積回路は、貫通するスロットを設けるとと
もに外側表面に粘着パッドを配設した回路板素子と、上
記回路板素子の内側表面に導電性を有する第１接着層を
介して配設し、外側表面に上記回路板素子のスロットよ
り外部へ露出する粘着パッドを配設した半導体ダイと、
上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、上記回路板素子の外
側表面に位置付けられるワイヤフレームと、上記ワイヤ
フレームのピンを上記回路板素子の粘着パッドに電気接
続させる導電性を有する第２接着層と、上記回路板素子
とワイヤフレームの一部を被覆するプラスチック材料と
を備えたものである。
する半導体集積回路は、貫通するスロットを設けるとと
もに外側表面に粘着パッドを配設した回路板素子と、上
記回路板素子の内側表面に導電性を有する第１接着層を
介して配設し、外側表面に上記回路板素子のスロットよ
り外部へ露出する粘着パッドを配設した半導体ダイと、
上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、上記回路板素子の外
側表面に位置付けられるワイヤフレームと、上記ワイヤ
フレームのピンを上記回路板素子の粘着パッドに電気接
続させる導電性を有する第２接着層と、上記回路板素子
とワイヤフレームの一部を被覆するプラスチック材料と
を備えたものである。
【００５０】上記第１４のパッケージ方法によって形成
する半導体集積回路は、貫通する第１スロットを設ける
とともに外側表面に粘着パッドを配設し、両側に垂直に
延びる第２スロットを設けた回路板素子と、上記回路板
素子の内側表面に導電性を有する第１接着層を介して配
設し、外側表面に上記回路板素子の第１スロットより外
部へ露出する粘着パッドを配設した半導体ダイと、上記
半導体ダイの粘着パッドと上記回路板素子の粘着パッド
を電気接続する接続ワイヤと、上記回路板素子の第２ス
ロットにピンの一端が位置付けられるワイヤフレーム
と、上記ワイヤフレームのピンと上記回路板素子の粘着
パッドを電気接続する第２接着層と、上記回路板素子と
ワイヤフレームの一部を被覆するプラスチック材料とを
備えたものである。
する半導体集積回路は、貫通する第１スロットを設ける
とともに外側表面に粘着パッドを配設し、両側に垂直に
延びる第２スロットを設けた回路板素子と、上記回路板
素子の内側表面に導電性を有する第１接着層を介して配
設し、外側表面に上記回路板素子の第１スロットより外
部へ露出する粘着パッドを配設した半導体ダイと、上記
半導体ダイの粘着パッドと上記回路板素子の粘着パッド
を電気接続する接続ワイヤと、上記回路板素子の第２ス
ロットにピンの一端が位置付けられるワイヤフレーム
と、上記ワイヤフレームのピンと上記回路板素子の粘着
パッドを電気接続する第２接着層と、上記回路板素子と
ワイヤフレームの一部を被覆するプラスチック材料とを
備えたものである。
【００５１】上記第１５のパッケージ方法によって形成
する半導体集積回路は、貫通するスロットを設けるとと
もに外側表面に粘着パッドを配設し、この粘着パッドと
対応する部位に上下面にかけて貫通するメッキ通孔を穿
設した回路板素子と、上記回路板素子の内側表面に導電
性を有する第１接着層を介して配設し、外側表面に上記
回路板素子のスロットより外部へ露出する粘着パッドを
配設した半導体ダイと、上記半導体ダイの粘着パッドと
上記回路板素子の粘着パッドを電気接続する接続ワイヤ
と、上記回路板素子の内側表面に位置付けられるワイヤ
フレームと、上記ワイヤフレームと回路板素子の間に位
置付けられ、該ワイヤフレームのピンと上記回路板素子
の粘着パッドを上記メッキ通孔を介して電気接続する第
２接着層と、上記回路板素子とワイヤフレームの一部を
被覆するプラスチック材料とを備えたものである。
する半導体集積回路は、貫通するスロットを設けるとと
もに外側表面に粘着パッドを配設し、この粘着パッドと
対応する部位に上下面にかけて貫通するメッキ通孔を穿
設した回路板素子と、上記回路板素子の内側表面に導電
性を有する第１接着層を介して配設し、外側表面に上記
回路板素子のスロットより外部へ露出する粘着パッドを
配設した半導体ダイと、上記半導体ダイの粘着パッドと
上記回路板素子の粘着パッドを電気接続する接続ワイヤ
と、上記回路板素子の内側表面に位置付けられるワイヤ
フレームと、上記ワイヤフレームと回路板素子の間に位
置付けられ、該ワイヤフレームのピンと上記回路板素子
の粘着パッドを上記メッキ通孔を介して電気接続する第
２接着層と、上記回路板素子とワイヤフレームの一部を
被覆するプラスチック材料とを備えたものである。
【００５２】上記第１５のパッケージ方法によって形成
する半導体集積回路は、貫通するスロットを設けるとと
もに外側表面に粘着パッドを配設し、この粘着パッドと
対応する部位に上下面にかけて貫通するメッキ通孔を穿
設した第２の回路板素子と、上記第２の回路板素子の内
側表面に導電性を有する第１接着層を介して配設し、外
側表面に上記第２の回路板素子のスロットより外部へ露
出する粘着パッドを配設した半導体ダイと、上記半導体
ダイの粘着パッドと上記第２の回路板素子の粘着パッド
を電気接続する接続ワイヤとを備え、上記第２の回路板
素子の内側表面を、上記ワイヤフレームに位置付け、上
記ワイヤフレームと第２の回路板素子の間に、これらワ
イヤフレームのピンと上記回路板素子の粘着パッドを上
記メッキ通孔を介して電気接続するように第２接着層を
配設することが好ましい。
する半導体集積回路は、貫通するスロットを設けるとと
もに外側表面に粘着パッドを配設し、この粘着パッドと
対応する部位に上下面にかけて貫通するメッキ通孔を穿
設した第２の回路板素子と、上記第２の回路板素子の内
側表面に導電性を有する第１接着層を介して配設し、外
側表面に上記第２の回路板素子のスロットより外部へ露
出する粘着パッドを配設した半導体ダイと、上記半導体
ダイの粘着パッドと上記第２の回路板素子の粘着パッド
を電気接続する接続ワイヤとを備え、上記第２の回路板
素子の内側表面を、上記ワイヤフレームに位置付け、上
記ワイヤフレームと第２の回路板素子の間に、これらワ
イヤフレームのピンと上記回路板素子の粘着パッドを上
記メッキ通孔を介して電気接続するように第２接着層を
配設することが好ましい。
【００５３】上記第１及び第５のパッケージ方法によっ
て形成する半導体集積回路は、上記回路板素子を、スロ
ットを設けた上回路板と、凹陥状キャビティを形成した
下回路板とで構成し、上記上回路板の粘着パッドと対応
する部位にメッキ通孔を設けるとともに、上記下回路板
の上記上回路板のメッキ通孔と対応する部位に該上回路
板のメッキ通孔と連通するメッキ通孔を設けることが好
ましい。
て形成する半導体集積回路は、上記回路板素子を、スロ
ットを設けた上回路板と、凹陥状キャビティを形成した
下回路板とで構成し、上記上回路板の粘着パッドと対応
する部位にメッキ通孔を設けるとともに、上記下回路板
の上記上回路板のメッキ通孔と対応する部位に該上回路
板のメッキ通孔と連通するメッキ通孔を設けることが好
ましい。
【００５４】上記第３第６のパッケージ方法によって形
成する半導体集積回路は、上記回路板素子を、凹陥状キ
ャビティを設けた上回路板と、下回路板とで構成し、上
記上回路板の粘着パッドと対応する部位にメッキ通孔を
設けるとともに、上記下回路板の上記上回路板のメッキ
通孔と対応する部位に該上回路板のメッキ通孔と連通す
るメッキ通孔を設けることが好ましい。
成する半導体集積回路は、上記回路板素子を、凹陥状キ
ャビティを設けた上回路板と、下回路板とで構成し、上
記上回路板の粘着パッドと対応する部位にメッキ通孔を
設けるとともに、上記下回路板の上記上回路板のメッキ
通孔と対応する部位に該上回路板のメッキ通孔と連通す
るメッキ通孔を設けることが好ましい。
【００５５】上記各パッケージ方法によって形成する半
導体集積回路は、上記接着層を錫、鉛含有の導電性ペー
ストで形成することが好ましい。
導体集積回路は、上記接着層を錫、鉛含有の導電性ペー
ストで形成することが好ましい。
【００５６】また、上記接着層を錫半田で形成すること
が好ましい。
が好ましい。
【００５７】上記のように構成された本発明のパッケー
ジ方法は、従来の半導体ダイのパッケージング方法のよ
うに、実装方式の違いによって種々の異なるワイヤフレ
ームを揃えなければならないという問題を解決すること
ができる。且つ、粘着パッド及び導電性を有する接着層
によって各構成部品を電気接続しており、従来のように
両面接着テープを使って半導体ダイをワイヤフレームに
接着するのではないため、作業性の向上及びコストの低
減を図ることができる。そのうえ、従来のパッケージン
グ方法で使用しているワイヤフレームの半導体ダイと比
較すると、半導体ダイの構造が簡単であるため、この半
導体ダイの製造に要する時間が長くなるという欠点を解
消することができる。
ジ方法は、従来の半導体ダイのパッケージング方法のよ
うに、実装方式の違いによって種々の異なるワイヤフレ
ームを揃えなければならないという問題を解決すること
ができる。且つ、粘着パッド及び導電性を有する接着層
によって各構成部品を電気接続しており、従来のように
両面接着テープを使って半導体ダイをワイヤフレームに
接着するのではないため、作業性の向上及びコストの低
減を図ることができる。そのうえ、従来のパッケージン
グ方法で使用しているワイヤフレームの半導体ダイと比
較すると、半導体ダイの構造が簡単であるため、この半
導体ダイの製造に要する時間が長くなるという欠点を解
消することができる。
【００５８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に従って説明する。図１（Ｄ）に示すように、本発明の
第１実施形態の半導体集積回路は、回路板素子２と、半
導体ダイ３と、接続ワイヤ４と、ワイヤフレーム５とか
らなる。
に従って説明する。図１（Ｄ）に示すように、本発明の
第１実施形態の半導体集積回路は、回路板素子２と、半
導体ダイ３と、接続ワイヤ４と、ワイヤフレーム５とか
らなる。
【００５９】上記回路板素子２は、所定の回路を構成す
る印刷回路板であり、その内側表面に凹陥状キャビティ
２０が設けられ、外側表面に上記凹陥状キャビティ２０
と連通するスロット２１が設けられている。また、回路
板素子２の外側表面には、導電性を有する粘着パッド２
２が配設されている。
る印刷回路板であり、その内側表面に凹陥状キャビティ
２０が設けられ、外側表面に上記凹陥状キャビティ２０
と連通するスロット２１が設けられている。また、回路
板素子２の外側表面には、導電性を有する粘着パッド２
２が配設されている。
【００６０】上記半導体ダイ３は、上記回路板素子２の
凹陥状キャビティ２０に嵌入されるもので、外側表面に
は上記回路板素子２のスロット２１から露出するよう
に、導電性を有する粘着パッド３０が配設されている。
凹陥状キャビティ２０に嵌入されるもので、外側表面に
は上記回路板素子２のスロット２１から露出するよう
に、導電性を有する粘着パッド３０が配設されている。
【００６１】上記接続ワイヤ４は、上記半導体ダイ３の
粘着パッド３０と、該粘着パッド３０に対応した上記回
路板素子２の粘着パッド２２とを電気接続するものであ
る。
粘着パッド３０と、該粘着パッド３０に対応した上記回
路板素子２の粘着パッド２２とを電気接続するものであ
る。
【００６２】上記ワイヤフレーム５は、図１（Ｅ）に示
すように、多数のピン５０が並列に配設されるものであ
る。
すように、多数のピン５０が並列に配設されるものであ
る。
【００６３】次に、上記半導体集積回路のパッケージ方
法について説明する。まず、回路板素子２の底面（内
側）に半導体ダイ３を収納する凹陥状キャビティ２０を
設け、該回路板素子２の上面に、凹陥状キャビティ２０
に収容する半導体ダイ３の粘着パッド３０を露出させる
スロット２１を設ける。
法について説明する。まず、回路板素子２の底面（内
側）に半導体ダイ３を収納する凹陥状キャビティ２０を
設け、該回路板素子２の上面に、凹陥状キャビティ２０
に収容する半導体ダイ３の粘着パッド３０を露出させる
スロット２１を設ける。
【００６４】ついで、図１（Ａ）及び図１（Ｂ）に示す
ように、外側表面に粘着パッド３０を配設した半導体ダ
イ３を上記回路板素子２の凹陥状キャビティ２０内に嵌
入し、該半導体ダイ３の粘着パッド３０を上記スロット
２１より回路板素子２の外部へ露出させる。
ように、外側表面に粘着パッド３０を配設した半導体ダ
イ３を上記回路板素子２の凹陥状キャビティ２０内に嵌
入し、該半導体ダイ３の粘着パッド３０を上記スロット
２１より回路板素子２の外部へ露出させる。
【００６５】その後、図１（Ｃ）に示すように、接続ワ
イヤ４を用い、上記半導体ダイ３の各粘着パッド３０と
回路板素子２の外側表面の対応する粘着パッド２２とを
従来と同様に周知の結線方法によって電気接続する。
イヤ４を用い、上記半導体ダイ３の各粘着パッド３０と
回路板素子２の外側表面の対応する粘着パッド２２とを
従来と同様に周知の結線方法によって電気接続する。
【００６６】また、回路板素子２の外側表面にワイヤフ
レーム５を位置付け、該ワイヤフレーム５のピン５０
を、導電性を有する接着層５１によって回路板素子２の
粘着パッド２２と電気接続する。ここで、上記接着層５
１は、錫、鉛含有の導電性ペースト或は錫半田を炉内溶
接することによって形成される。
レーム５を位置付け、該ワイヤフレーム５のピン５０
を、導電性を有する接着層５１によって回路板素子２の
粘着パッド２２と電気接続する。ここで、上記接着層５
１は、錫、鉛含有の導電性ペースト或は錫半田を炉内溶
接することによって形成される。
【００６７】最後に、図１（Ｄ）に示すように、従来と
同様の方法によって、外側容器シェルとしてプラスチッ
ク材料６により、回路板素子２とワイヤフレーム５の一
部を被覆する。
同様の方法によって、外側容器シェルとしてプラスチッ
ク材料６により、回路板素子２とワイヤフレーム５の一
部を被覆する。
【００６８】上記方法によって形成される半導体集積回
路は、粘着パッド２２，３０及び導電性を有する接着層
５１によって電気接続されるため、従来の両面接着テー
プを使って接着する方法と比較すると、実装作業性の向
上及びコストの低減を図ることができる。そのうえ、本
発明の半導体ダイ３は、従来の半導体ダイ１０と比較す
ると構造が簡単であるため、製造に要する時間の短縮を
図ることができ、生産性の向上を図ることができる。
路は、粘着パッド２２，３０及び導電性を有する接着層
５１によって電気接続されるため、従来の両面接着テー
プを使って接着する方法と比較すると、実装作業性の向
上及びコストの低減を図ることができる。そのうえ、本
発明の半導体ダイ３は、従来の半導体ダイ１０と比較す
ると構造が簡単であるため、製造に要する時間の短縮を
図ることができ、生産性の向上を図ることができる。
【００６９】本発明の第２実施形態の半導体集積回路
は、図２に示すように、回路板素子２Ａの両側の粘着パ
ッド２２Ａと対応する部位に上下両面にかけて貫通し、
内周部にメッキが施されたメッキ通孔２３を穿設し、ワ
イヤフレーム５Ａのピン５０Ａを、回路板素子２Ａの内
側表面に配設した点で、図１（Ｄ）に示す第１実施形態
と相違している。
は、図２に示すように、回路板素子２Ａの両側の粘着パ
ッド２２Ａと対応する部位に上下両面にかけて貫通し、
内周部にメッキが施されたメッキ通孔２３を穿設し、ワ
イヤフレーム５Ａのピン５０Ａを、回路板素子２Ａの内
側表面に配設した点で、図１（Ｄ）に示す第１実施形態
と相違している。
【００７０】そして、この第２実施形態の半導体ダイの
パッケージ方法は、第１実施形態と同様に回路板素子２
Ａに凹陥状キャビティ２０Ａ、スロット２１Ａ、粘着パ
ッド２２Ａを設けた後に、この粘着パッド２２Ａと対応
する部位に上下面にかけて貫通するメッキ通孔２３を穿
設する。
パッケージ方法は、第１実施形態と同様に回路板素子２
Ａに凹陥状キャビティ２０Ａ、スロット２１Ａ、粘着パ
ッド２２Ａを設けた後に、この粘着パッド２２Ａと対応
する部位に上下面にかけて貫通するメッキ通孔２３を穿
設する。
【００７１】ついで、上記と同様に、半導体ダイ３Ａを
上記回路板素子２Ａの凹陥状キャビティ２０Ａに嵌入し
た後、接続ワイヤ４Ａにより上記半導体ダイ３Ａの粘着
パッド３０Ａと上記回路板素子２Ａの粘着パッド２２Ａ
を電気接続する。
上記回路板素子２Ａの凹陥状キャビティ２０Ａに嵌入し
た後、接続ワイヤ４Ａにより上記半導体ダイ３Ａの粘着
パッド３０Ａと上記回路板素子２Ａの粘着パッド２２Ａ
を電気接続する。
【００７２】その後、ワイヤフレーム５Ａを上記回路板
素子２Ａの内側表面に位置付け、そのピン５０Ａを導電
性を有する接着層５１Ａによって固定することにより、
該接着層５１Ａ及びメッキ通孔２３を介して回路板素子
２Ａの粘着パッド２２Ａと電気接続する。この点で第１
実施形態のパッケージ方法と相違する。
素子２Ａの内側表面に位置付け、そのピン５０Ａを導電
性を有する接着層５１Ａによって固定することにより、
該接着層５１Ａ及びメッキ通孔２３を介して回路板素子
２Ａの粘着パッド２２Ａと電気接続する。この点で第１
実施形態のパッケージ方法と相違する。
【００７３】本発明の第３実施形態の半導体集積回路
は、図３に示すように、回路板素子２Ｂを、スロット２
１Ｂを設けた上回路板２４と、凹陥状キャビティ２０Ｂ
を設けた下回路板２５で形成した点で、図１（Ｄ）に示
す第１実施形態と相違している。そして、上記上回路板
２４には、上記と同様に粘着パッド２２Ｂが配設され、
該粘着パッド２２Ｂと対応する部位にそれぞれ該粘着パ
ッド２２Ｂと直交するメッキ通孔２４０が穿設されてい
る。上記下回路板２５には、上記メッキ通孔２４０と対
応する部位に該メッキ通孔２４０と連通し、該下回路板
２５の回路軌跡（図示せず）と電気接続するメッキ通孔
２５０が形成されている。
は、図３に示すように、回路板素子２Ｂを、スロット２
１Ｂを設けた上回路板２４と、凹陥状キャビティ２０Ｂ
を設けた下回路板２５で形成した点で、図１（Ｄ）に示
す第１実施形態と相違している。そして、上記上回路板
２４には、上記と同様に粘着パッド２２Ｂが配設され、
該粘着パッド２２Ｂと対応する部位にそれぞれ該粘着パ
ッド２２Ｂと直交するメッキ通孔２４０が穿設されてい
る。上記下回路板２５には、上記メッキ通孔２４０と対
応する部位に該メッキ通孔２４０と連通し、該下回路板
２５の回路軌跡（図示せず）と電気接続するメッキ通孔
２５０が形成されている。
【００７４】上記第３実施形態のパッケージ方法は、第
１実施形態に示す回路板素子２Ｂを形成するステップに
おいて、上回路板２４にスロット２１Ｂ、粘着パッド２
２Ｂ及びメッキ通孔２４０を設け、下回路板２５に凹陥
状キャビティ２０Ｂ及び上記メッキ通孔２４０に連通す
るメッキ通孔２５０を設ける。この点で第１実施形態の
パッケージ方法と相違する。
１実施形態に示す回路板素子２Ｂを形成するステップに
おいて、上回路板２４にスロット２１Ｂ、粘着パッド２
２Ｂ及びメッキ通孔２４０を設け、下回路板２５に凹陥
状キャビティ２０Ｂ及び上記メッキ通孔２４０に連通す
るメッキ通孔２５０を設ける。この点で第１実施形態の
パッケージ方法と相違する。
【００７５】本発明の第４実施形態の半導体集積回路
は、図４に示すように、回路板素子２Ｃの外側表面に半
導体ダイ３Ｃを収納するための凹陥状キャビティ２０Ｃ
だけを設けた点で上記第１実施形態と相違している。
は、図４に示すように、回路板素子２Ｃの外側表面に半
導体ダイ３Ｃを収納するための凹陥状キャビティ２０Ｃ
だけを設けた点で上記第１実施形態と相違している。
【００７６】上記第４実施形態の半導体ダイ３Ｃのパッ
ケージ方法は、半導体ダイ３Ｃを上記回路板素子２Ｃに
配設するステップで、半導体ダイ３Ｃの外側表面に配設
した粘着パッド３０Ｃを露出させるように、該半導体ダ
イ３Ｃを上記回路板素子２Ｃの凹陥状キャビティに上向
きに嵌入する。この点で第１実施形態のパッケージ方法
と相違する。
ケージ方法は、半導体ダイ３Ｃを上記回路板素子２Ｃに
配設するステップで、半導体ダイ３Ｃの外側表面に配設
した粘着パッド３０Ｃを露出させるように、該半導体ダ
イ３Ｃを上記回路板素子２Ｃの凹陥状キャビティに上向
きに嵌入する。この点で第１実施形態のパッケージ方法
と相違する。
【００７７】本発明の第５実施形態の半導体集積回路
は、図５に示すように、回路板素子２Ｄの外側表面に配
設した粘着パッド２２Ｄと対応する部位に、上下面にか
けて貫通するメッキ通孔２３Ｄを穿設し、ワイヤフレー
ム５Ｄのピン５０Ｄを回路板素子２Ｄの内側表面に配設
した点で第４実施形態と相違する。
は、図５に示すように、回路板素子２Ｄの外側表面に配
設した粘着パッド２２Ｄと対応する部位に、上下面にか
けて貫通するメッキ通孔２３Ｄを穿設し、ワイヤフレー
ム５Ｄのピン５０Ｄを回路板素子２Ｄの内側表面に配設
した点で第４実施形態と相違する。
【００７８】この第５実施形態の半導体ダイ３Ｄのパッ
ケージ方法は、上記第４実施形態と同様に、回路板素子
２Ｄに半導体ダイ３Ｄを配設し、これらを接続ワイヤ４
Ｄによって電気接続した後、ワイヤフレーム５Ｄを配設
するステップで、このワイヤフレーム５Ｄを回路板素子
２Ｄの内側表面に位置付ける。そして、このワイヤフレ
ーム５Ｄのピン５０Ｄを、導電性を有する接着層５１Ｄ
により、その対応するメッキ通孔２３Ｄを通じて回路板
素子２Ｄの粘着パッド２２Ｄと電気接続する。
ケージ方法は、上記第４実施形態と同様に、回路板素子
２Ｄに半導体ダイ３Ｄを配設し、これらを接続ワイヤ４
Ｄによって電気接続した後、ワイヤフレーム５Ｄを配設
するステップで、このワイヤフレーム５Ｄを回路板素子
２Ｄの内側表面に位置付ける。そして、このワイヤフレ
ーム５Ｄのピン５０Ｄを、導電性を有する接着層５１Ｄ
により、その対応するメッキ通孔２３Ｄを通じて回路板
素子２Ｄの粘着パッド２２Ｄと電気接続する。
【００７９】本発明の第６実施形態の半導体集積回路
は、図６に示すように、回路板素子２Ｅを、スロット２
１Ｅを設けた上回路板２４Ｅと、凹陥状キャビティ２０
Ｅを設けた下回路板２５Ｅで形成した点で、第４実施形
態と相違している。そして、上記上回路板２４Ｅには、
上記と同様に粘着パッド２２Ｅが配設され、該粘着パッ
ド２２Ｅと対応する部位にそれぞれ該粘着パッド２２Ｅ
と直交するメッキ通孔２４０Ｅが穿設されている。上記
下回路板２５Ｅには、上記メッキ通孔２４０Ｅと対応す
る部位に該メッキ通孔２４０Ｅと連通し、該下回路板２
５Ｅの回路軌跡（図示せず）と電気接続するメッキ通孔
２５０Ｅが形成されている。
は、図６に示すように、回路板素子２Ｅを、スロット２
１Ｅを設けた上回路板２４Ｅと、凹陥状キャビティ２０
Ｅを設けた下回路板２５Ｅで形成した点で、第４実施形
態と相違している。そして、上記上回路板２４Ｅには、
上記と同様に粘着パッド２２Ｅが配設され、該粘着パッ
ド２２Ｅと対応する部位にそれぞれ該粘着パッド２２Ｅ
と直交するメッキ通孔２４０Ｅが穿設されている。上記
下回路板２５Ｅには、上記メッキ通孔２４０Ｅと対応す
る部位に該メッキ通孔２４０Ｅと連通し、該下回路板２
５Ｅの回路軌跡（図示せず）と電気接続するメッキ通孔
２５０Ｅが形成されている。
【００８０】上記第６実施形態のパッケージ方法は、第
４実施形態に示す回路板素子２Ｅを形成するステップに
おいて、上回路板２４Ｅにスロット２１Ｅ、粘着パッド
２２Ｅ及びメッキ通孔２４０Ｅを設け、下回路板２５Ｅ
に凹陥状キャビティ２０Ｅ及び上記メッキ通孔２４０Ｅ
に連通するメッキ通孔２５０Ｅを設ける。この点で第４
実施形態のパッケージ方法と相違する。
４実施形態に示す回路板素子２Ｅを形成するステップに
おいて、上回路板２４Ｅにスロット２１Ｅ、粘着パッド
２２Ｅ及びメッキ通孔２４０Ｅを設け、下回路板２５Ｅ
に凹陥状キャビティ２０Ｅ及び上記メッキ通孔２４０Ｅ
に連通するメッキ通孔２５０Ｅを設ける。この点で第４
実施形態のパッケージ方法と相違する。
【００８１】本発明の第７実施形態の半導体集積回路
は、図７及び図８に示すように、回路板素子２Ｆの両側
の各粘着パッド２２Ｆと対応する部位に、垂直に延びる
第２の固定スロット２６を設け、この第２スロット２６
にワイヤフレーム５Ｆの各ピン５０Ｆの一端を配設する
ようにした点で、図１（Ｄ）に示す第１実施形態と相違
している。
は、図７及び図８に示すように、回路板素子２Ｆの両側
の各粘着パッド２２Ｆと対応する部位に、垂直に延びる
第２の固定スロット２６を設け、この第２スロット２６
にワイヤフレーム５Ｆの各ピン５０Ｆの一端を配設する
ようにした点で、図１（Ｄ）に示す第１実施形態と相違
している。
【００８２】上記第７実施形態の半導体ダイ３Ｆのパッ
ケージ方法は、上記第１実施形態と同様に回路板素子２
Ｆの第１スロット２１Ｆから粘着パッド３０Ｆが露出す
るように半導体ダイ３Ｆを配設するとともに、これらの
粘着パッド２２Ｆと３０Ｆとを接続ワイヤ４Ｆで電気接
続する。
ケージ方法は、上記第１実施形態と同様に回路板素子２
Ｆの第１スロット２１Ｆから粘着パッド３０Ｆが露出す
るように半導体ダイ３Ｆを配設するとともに、これらの
粘着パッド２２Ｆと３０Ｆとを接続ワイヤ４Ｆで電気接
続する。
【００８３】そして、ワイヤフレーム５Ｆを配設するス
テップで、このワイヤフレーム５Ｆのピン５０Ｆを、上
記第２スロット２６内に位置付ける。そして、ピン５０
Ｆの一部から対応する粘着パッド２２Ｆの一部にかけて
覆うように導電性を有する接着層５１Ｆを配設し、該接
着層５１Ｆを介してピン５０Ｆと対応する粘着パッド２
２Ｆを電気接続する。この第７実施形態では、全体高さ
を低減し、薄肉に形成することができる。
テップで、このワイヤフレーム５Ｆのピン５０Ｆを、上
記第２スロット２６内に位置付ける。そして、ピン５０
Ｆの一部から対応する粘着パッド２２Ｆの一部にかけて
覆うように導電性を有する接着層５１Ｆを配設し、該接
着層５１Ｆを介してピン５０Ｆと対応する粘着パッド２
２Ｆを電気接続する。この第７実施形態では、全体高さ
を低減し、薄肉に形成することができる。
【００８４】本発明の第８実施形態の半導体集積回路
は、図９に示すように、回路板素子２Ｇを、第１スロッ
ト２１Ｇを設けた上回路板２４Ｇと、凹陥状キャビティ
２０Ｇを設けた下回路板２５Ｇで形成した点で、第７実
施形態と相違している。そして、上記上回路板２４Ｇに
は、上記と同様に粘着パッド２２Ｇが配設され、該粘着
パッド２２Ｇと対応する部位にそれぞれ該粘着パッド２
２Ｇと直交するメッキ通孔２４０Ｇが穿設されている。
上記下回路板２５Ｇには、上記メッキ通孔２４０Ｇと対
応する部位に該メッキ通孔２４０Ｇと連通し、該下回路
板２５Ｇの回路軌跡（図示せず）と電気接続するメッキ
通孔２５０Ｇが形成されている。
は、図９に示すように、回路板素子２Ｇを、第１スロッ
ト２１Ｇを設けた上回路板２４Ｇと、凹陥状キャビティ
２０Ｇを設けた下回路板２５Ｇで形成した点で、第７実
施形態と相違している。そして、上記上回路板２４Ｇに
は、上記と同様に粘着パッド２２Ｇが配設され、該粘着
パッド２２Ｇと対応する部位にそれぞれ該粘着パッド２
２Ｇと直交するメッキ通孔２４０Ｇが穿設されている。
上記下回路板２５Ｇには、上記メッキ通孔２４０Ｇと対
応する部位に該メッキ通孔２４０Ｇと連通し、該下回路
板２５Ｇの回路軌跡（図示せず）と電気接続するメッキ
通孔２５０Ｇが形成されている。
【００８５】上記第８実施形態のパッケージ方法は、第
７実施形態に示す回路板素子２Ｇを形成するステップに
おいて、上回路板２４Ｇに第１スロット２１Ｇ、粘着パ
ッド２２Ｇ及びメッキ通孔２４０Ｇを設け、下回路板２
５Ｇに凹陥状キャビティ２０Ｇ及び上記メッキ通孔２４
０Ｇに連通するメッキ通孔２５０Ｇを設ける。
７実施形態に示す回路板素子２Ｇを形成するステップに
おいて、上回路板２４Ｇに第１スロット２１Ｇ、粘着パ
ッド２２Ｇ及びメッキ通孔２４０Ｇを設け、下回路板２
５Ｇに凹陥状キャビティ２０Ｇ及び上記メッキ通孔２４
０Ｇに連通するメッキ通孔２５０Ｇを設ける。
【００８６】そして、第７実施形態と同様に、回路板素
子２Ｇの第１スロット２１Ｇから粘着パッド３０Ｇが露
出するように半導体ダイ３Ｇを配設するとともに、これ
らの粘着パッド２２Ｇと３０Ｇとを接続ワイヤ４Ｇで電
気接続する。
子２Ｇの第１スロット２１Ｇから粘着パッド３０Ｇが露
出するように半導体ダイ３Ｇを配設するとともに、これ
らの粘着パッド２２Ｇと３０Ｇとを接続ワイヤ４Ｇで電
気接続する。
【００８７】ついで、ワイヤフレーム５Ｇを配設するス
テップで、このワイヤフレーム５Ｇのピン５０Ｇを、上
記第２スロット２６Ｇ内に位置付ける。そして、ピン５
０Ｇの一部から対応する粘着パッド２２Ｇの一部にかけ
て覆うように導電性を有する接着層５１Ｇを配設し、該
接着層５１Ｇを介してピン５０Ｇと対応する粘着パッド
２２Ｇを電気接続する。
テップで、このワイヤフレーム５Ｇのピン５０Ｇを、上
記第２スロット２６Ｇ内に位置付ける。そして、ピン５
０Ｇの一部から対応する粘着パッド２２Ｇの一部にかけ
て覆うように導電性を有する接着層５１Ｇを配設し、該
接着層５１Ｇを介してピン５０Ｇと対応する粘着パッド
２２Ｇを電気接続する。
【００８８】本発明の第９実施形態の半導体集積回路
は、図１０に示すように、回路板素子２Ｈの外側表面に
半導体ダイ３Ｈを収納するための凹陥状キャビティ２０
Ｈを形成し、この凹陥状キャビティ２０Ｈ内に半導体ダ
イ３Ｈを外側表面に配設した粘着パッド３０Ｈが露出す
るように上向きに嵌入するようにした点で、図７に示す
第７実施形態と相違している。
は、図１０に示すように、回路板素子２Ｈの外側表面に
半導体ダイ３Ｈを収納するための凹陥状キャビティ２０
Ｈを形成し、この凹陥状キャビティ２０Ｈ内に半導体ダ
イ３Ｈを外側表面に配設した粘着パッド３０Ｈが露出す
るように上向きに嵌入するようにした点で、図７に示す
第７実施形態と相違している。
【００８９】この第９実施形態の半導体ダイ３Ｈのパッ
ケージ方法は、半導体ダイ３Ｈを上記回路板素子２Ｈに
配設するステップで、半導体ダイ３Ｈの外側表面に配設
した粘着パッド３０Ｈを露出させるように、該半導体ダ
イ３Ｈを上記回路板素子２Ｈの凹陥状キャビティに上向
きに嵌入する。
ケージ方法は、半導体ダイ３Ｈを上記回路板素子２Ｈに
配設するステップで、半導体ダイ３Ｈの外側表面に配設
した粘着パッド３０Ｈを露出させるように、該半導体ダ
イ３Ｈを上記回路板素子２Ｈの凹陥状キャビティに上向
きに嵌入する。
【００９０】そして、上記第７実施形態と同様に、回路
板素子２Ｈ、半導体ダイ３Ｈ、接続ワイヤ４Ｈを配設
し、ワイヤフレーム５Ｈを配設するステップで、このワ
イヤフレーム５Ｈのピン５０Ｈを、上記スロット２６Ｈ
内に位置付け、ピン５０Ｈの一部から対応する粘着パッ
ド２２Ｈの一部にかけて覆うように導電性を有する接着
層５１Ｈを配設し、ピン５０Ｈと粘着パッド２２Ｈとを
電気接続する。
板素子２Ｈ、半導体ダイ３Ｈ、接続ワイヤ４Ｈを配設
し、ワイヤフレーム５Ｈを配設するステップで、このワ
イヤフレーム５Ｈのピン５０Ｈを、上記スロット２６Ｈ
内に位置付け、ピン５０Ｈの一部から対応する粘着パッ
ド２２Ｈの一部にかけて覆うように導電性を有する接着
層５１Ｈを配設し、ピン５０Ｈと粘着パッド２２Ｈとを
電気接続する。
【００９１】本発明の第１０実施形態の半導体集積回路
は、図１１に示すように、回路板素子２Ｉを、第１スロ
ット２１Ｉを設けた上回路板２４Ｉと、凹陥状キャビテ
ィ２０Ｉを設けた下回路板２５Ｉで形成した点で、第９
実施形態と相違している。そして、上記上回路板２４Ｉ
には、上記と同様に粘着パッド２２Ｉが配設され、該粘
着パッド２２Ｉと対応する部位にそれぞれ該粘着パッド
２２Ｉと直交するメッキ通孔２４０Ｉが穿設されてい
る。上記下回路板２５Ｉには、上記メッキ通孔２４０Ｉ
と対応する部位に該メッキ通孔２４０Ｉと連通し、該下
回路板２５Ｉの回路軌跡（図示せず）と電気接続するメ
ッキ通孔２５０Ｉが形成されている。
は、図１１に示すように、回路板素子２Ｉを、第１スロ
ット２１Ｉを設けた上回路板２４Ｉと、凹陥状キャビテ
ィ２０Ｉを設けた下回路板２５Ｉで形成した点で、第９
実施形態と相違している。そして、上記上回路板２４Ｉ
には、上記と同様に粘着パッド２２Ｉが配設され、該粘
着パッド２２Ｉと対応する部位にそれぞれ該粘着パッド
２２Ｉと直交するメッキ通孔２４０Ｉが穿設されてい
る。上記下回路板２５Ｉには、上記メッキ通孔２４０Ｉ
と対応する部位に該メッキ通孔２４０Ｉと連通し、該下
回路板２５Ｉの回路軌跡（図示せず）と電気接続するメ
ッキ通孔２５０Ｉが形成されている。
【００９２】上記第１０実施形態のパッケージ方法は、
第９実施形態に示す回路板素子２Ｉを形成するステップ
において、上回路板２４Ｉに第１スロット２１Ｉ、粘着
パッド２２Ｉ及びメッキ通孔２４０Ｉを設け、下回路板
２５Ｉに凹陥状キャビティ２０Ｉ及び上記メッキ通孔２
４０Ｉに連通するメッキ通孔２５０Ｉを設ける。
第９実施形態に示す回路板素子２Ｉを形成するステップ
において、上回路板２４Ｉに第１スロット２１Ｉ、粘着
パッド２２Ｉ及びメッキ通孔２４０Ｉを設け、下回路板
２５Ｉに凹陥状キャビティ２０Ｉ及び上記メッキ通孔２
４０Ｉに連通するメッキ通孔２５０Ｉを設ける。
【００９３】そして、回路板素子２Ｉの第１スロット２
１Ｉから粘着パッド３０Ｉが露出するように半導体ダイ
３Ｉを配設するとともに、これらの粘着パッド２２Ｉと
３０Ｉとを接続ワイヤ４Ｉで電気接続する。
１Ｉから粘着パッド３０Ｉが露出するように半導体ダイ
３Ｉを配設するとともに、これらの粘着パッド２２Ｉと
３０Ｉとを接続ワイヤ４Ｉで電気接続する。
【００９４】ついで、ワイヤフレーム５Ｉを配設するス
テップで、このワイヤフレーム５Ｉのピン５０Ｉを、上
記第２スロット２６Ｉ内に位置付ける。そして、ピン５
０Ｉの一部から対応する粘着パッド２２Ｉの一部にかけ
て覆うように導電性を有する接着層５１Ｉを配設し、該
接着層５１Ｉを介してピン５０Ｉと対応する粘着パッド
２２Ｉを電気接続する。
テップで、このワイヤフレーム５Ｉのピン５０Ｉを、上
記第２スロット２６Ｉ内に位置付ける。そして、ピン５
０Ｉの一部から対応する粘着パッド２２Ｉの一部にかけ
て覆うように導電性を有する接着層５１Ｉを配設し、該
接着層５１Ｉを介してピン５０Ｉと対応する粘着パッド
２２Ｉを電気接続する。
【００９５】本発明の第１１実施形態の半導体集積回路
は、図１２に示すように、回路板素子２Ｊの内側表面に
半導体ダイ３Ｊを収納する少なくとも２つ（本実施形態
では３つ）の凹陥状キャビティ２０Ｊを設け、外側表面
に各凹陥状キャビティ２０Ｊと連通するスロット２１Ｊ
を設けるとともに粘着パッド２２Ｊを配設した点で、上
記第１実施形態と相違している。
は、図１２に示すように、回路板素子２Ｊの内側表面に
半導体ダイ３Ｊを収納する少なくとも２つ（本実施形態
では３つ）の凹陥状キャビティ２０Ｊを設け、外側表面
に各凹陥状キャビティ２０Ｊと連通するスロット２１Ｊ
を設けるとともに粘着パッド２２Ｊを配設した点で、上
記第１実施形態と相違している。
【００９６】上記第１１実施形態の半導体ダイ３Ｊのパ
ッケージ方法は、まず、回路板素子２Ｊに対して、３つ
の凹陥状キャビティ２０Ｊ及びスロット２１Ｊを設ける
とともに、外側表面に粘着パッド２２Ｊを配設する。
ッケージ方法は、まず、回路板素子２Ｊに対して、３つ
の凹陥状キャビティ２０Ｊ及びスロット２１Ｊを設ける
とともに、外側表面に粘着パッド２２Ｊを配設する。
【００９７】ついで、第１実施形態と同様に、上記各凹
陥状キャビティ２０Ｊに、スロット２１Ｊから外側表面
に配設した粘着パッド３０Ｊが露出するように半導体ダ
イ３Ｊを嵌入して収納した後、各半導体ダイ３Ｊの各粘
着パッド３０Ｊと回路板素子２Ｊの対応する粘着パッド
２２Ｊとをはワイヤ４Ｊによって接続する。
陥状キャビティ２０Ｊに、スロット２１Ｊから外側表面
に配設した粘着パッド３０Ｊが露出するように半導体ダ
イ３Ｊを嵌入して収納した後、各半導体ダイ３Ｊの各粘
着パッド３０Ｊと回路板素子２Ｊの対応する粘着パッド
２２Ｊとをはワイヤ４Ｊによって接続する。
【００９８】その後、ワイヤフレーム５Ｊを上記回路板
素子２Ｊの外側表面に位置付け、このワイヤフレーム５
Ｊのピン５０Ｊを回路板素子２Ｊの対応する粘着パッド
２２Ｊに導電性を有する接着層５１Ｊにより電気接続す
る。
素子２Ｊの外側表面に位置付け、このワイヤフレーム５
Ｊのピン５０Ｊを回路板素子２Ｊの対応する粘着パッド
２２Ｊに導電性を有する接着層５１Ｊにより電気接続す
る。
【００９９】そして、最後に、従来と同様の方法で、上
記回路板素子２Ｊとワイヤフレーム５Ｊの一部を、外側
容器シェルとしてプラスチック材料６Ｊで被覆する。こ
のように、本実施形態では、回路板素子２Ｊに半導体ダ
イ３Ｊを収納する複数の凹陥状キャビティ２０Ｊを設け
ているため、表面粘着のステップを節減して、生産速度
を高め、生産量の向上を図ることができる。
記回路板素子２Ｊとワイヤフレーム５Ｊの一部を、外側
容器シェルとしてプラスチック材料６Ｊで被覆する。こ
のように、本実施形態では、回路板素子２Ｊに半導体ダ
イ３Ｊを収納する複数の凹陥状キャビティ２０Ｊを設け
ているため、表面粘着のステップを節減して、生産速度
を高め、生産量の向上を図ることができる。
【０１００】本発明の第１２実施形態の半導体集積回路
は、図１３に示すように、回路板素子２Ｌの両側の各粘
着パッド２２Ｌと対応する部位に、垂直に延びる第２ス
ロット２６Ｌを設けた点で、上記第１１実施形態と相違
している。
は、図１３に示すように、回路板素子２Ｌの両側の各粘
着パッド２２Ｌと対応する部位に、垂直に延びる第２ス
ロット２６Ｌを設けた点で、上記第１１実施形態と相違
している。
【０１０１】この第１２実施形態の半導体ダイ３Ｌのパ
ッケージ方法は、上記第１１実施形態と同様に、回路板
素子２Ｌの上記各凹陥状キャビティ２０Ｌに、第１スロ
ット２１Ｌから外側表面に配設した粘着パッド３０Ｌが
露出するように半導体ダイ３Ｌを嵌入した後、各半導体
ダイ３Ｌの各粘着パッド３０Ｌと回路板素子２Ｌの対応
する粘着パッド２２Ｌとをはワイヤ４Ｌによって接続す
る。
ッケージ方法は、上記第１１実施形態と同様に、回路板
素子２Ｌの上記各凹陥状キャビティ２０Ｌに、第１スロ
ット２１Ｌから外側表面に配設した粘着パッド３０Ｌが
露出するように半導体ダイ３Ｌを嵌入した後、各半導体
ダイ３Ｌの各粘着パッド３０Ｌと回路板素子２Ｌの対応
する粘着パッド２２Ｌとをはワイヤ４Ｌによって接続す
る。
【０１０２】その後、ワイヤフレーム５Ｌを配設するス
テップで、このワイヤフレーム５Ｌのピン５０Ｌを、上
記第２スロット２６Ｌ内に位置付ける。そして、ピン５
０Ｌの一部から対応する粘着パッド２２Ｌの一部にかけ
て覆うように導電性を有する接着層５１Ｌを配設し、該
接着層５１Ｌを介してピン５０Ｌと対応する粘着パッド
２２Ｌを電気接続する。
テップで、このワイヤフレーム５Ｌのピン５０Ｌを、上
記第２スロット２６Ｌ内に位置付ける。そして、ピン５
０Ｌの一部から対応する粘着パッド２２Ｌの一部にかけ
て覆うように導電性を有する接着層５１Ｌを配設し、該
接着層５１Ｌを介してピン５０Ｌと対応する粘着パッド
２２Ｌを電気接続する。
【０１０３】本発明の第１３実施形態の半導体集積回路
は、図１４に示すように、回路板素子２Ｍの外側表面に
半導体ダイ３Ｍを収納するための複数（本実施形態では
３つ）の凹陥状キャビティ２０Ｍを設けた点で、上記図
１２に示す第１１実施形態と相違している。
は、図１４に示すように、回路板素子２Ｍの外側表面に
半導体ダイ３Ｍを収納するための複数（本実施形態では
３つ）の凹陥状キャビティ２０Ｍを設けた点で、上記図
１２に示す第１１実施形態と相違している。
【０１０４】この第１３実施形態の半導体ダイ３Ｍのパ
ッケージ方法は、回路板素子２Ｍに半導体ダイ３Ｍを配
設するステップで、回路板素子２Ｍの３つの凹陥状キャ
ビティ２０Ｍに、外側表面に配設した粘着パッド３０Ｍ
が上向きに位置するように嵌入し、この粘着パッド３０
Ｍと回路板素子２Ｍの粘着パッド２２Ｍとを接続ワイヤ
４Ｍによって電気接続する。この点で第１１実施形態の
パッケージ方法と相違する。
ッケージ方法は、回路板素子２Ｍに半導体ダイ３Ｍを配
設するステップで、回路板素子２Ｍの３つの凹陥状キャ
ビティ２０Ｍに、外側表面に配設した粘着パッド３０Ｍ
が上向きに位置するように嵌入し、この粘着パッド３０
Ｍと回路板素子２Ｍの粘着パッド２２Ｍとを接続ワイヤ
４Ｍによって電気接続する。この点で第１１実施形態の
パッケージ方法と相違する。
【０１０５】本発明の第１４実施形態の半導体集積回路
は、図１５に示すように、回路板素子２Ｎの両側の各粘
着パッド２２Ｎと対応する部位に垂直に延びる固定スロ
ット２６Ｎを設けた点で、上記第１３実施形態と相違し
ている。
は、図１５に示すように、回路板素子２Ｎの両側の各粘
着パッド２２Ｎと対応する部位に垂直に延びる固定スロ
ット２６Ｎを設けた点で、上記第１３実施形態と相違し
ている。
【０１０６】この第１４実施形態の半導体ダイ３Ｎのパ
ッケージ方法は、上記第１３実施形態と同様におけるワ
イヤフレーム５Ｎを配設するステップで、このワイヤフ
レーム５Ｎのピン５０Ｎを、上記スロット２６Ｎ内に位
置付け、ピン５０Ｎの一部から対応する粘着パッド２２
Ｎの一部にかけて覆うように導電性を有する接着層５１
Ｎを配設し、ピン５０Ｎと粘着パッド２２Ｎとを電気接
続する。
ッケージ方法は、上記第１３実施形態と同様におけるワ
イヤフレーム５Ｎを配設するステップで、このワイヤフ
レーム５Ｎのピン５０Ｎを、上記スロット２６Ｎ内に位
置付け、ピン５０Ｎの一部から対応する粘着パッド２２
Ｎの一部にかけて覆うように導電性を有する接着層５１
Ｎを配設し、ピン５０Ｎと粘着パッド２２Ｎとを電気接
続する。
【０１０７】本発明の第１５実施形態の半導体集積回路
は、図１６に示すように、図２に示す第２実施形態と同
一構成の第１及び第２回路板素子２Ｐを設け、これらを
ワイヤフレーム５Ｐの両側に配設した点で、上記第２実
施形態と相違している。
は、図１６に示すように、図２に示す第２実施形態と同
一構成の第１及び第２回路板素子２Ｐを設け、これらを
ワイヤフレーム５Ｐの両側に配設した点で、上記第２実
施形態と相違している。
【０１０８】この第１５実施形態の半導体ダイ３Ｐのパ
ッケージ方法は、まず、第２実施形態と同様に、内側表
面に凹陥状キャビティ２０Ｐ、スロット２１Ｐ、粘着パ
ッド２２Ｐを設けた後に、この粘着パッド２２Ｐと対応
する部位に上下面にかけて貫通するメッキ通孔２３Ｐを
穿設し、第１及び第２の回路板素子２Ｐを同時に形成す
る。
ッケージ方法は、まず、第２実施形態と同様に、内側表
面に凹陥状キャビティ２０Ｐ、スロット２１Ｐ、粘着パ
ッド２２Ｐを設けた後に、この粘着パッド２２Ｐと対応
する部位に上下面にかけて貫通するメッキ通孔２３Ｐを
穿設し、第１及び第２の回路板素子２Ｐを同時に形成す
る。
【０１０９】ついで、半導体ダイ３Ｐを、上記第１及び
第２回路板素子２Ｐの第１スロット２１Ｐから粘着パッ
ド３０Ｐが露出するように凹陥状キャビティ２０Ｐに嵌
入した後、接続ワイヤ４Ｐにより各半導体ダイ３Ｐの粘
着パッド３０Ｐと上記第１及び第２回路板素子２Ｐの対
応する粘着パッド２Ｐを電気接続する。
第２回路板素子２Ｐの第１スロット２１Ｐから粘着パッ
ド３０Ｐが露出するように凹陥状キャビティ２０Ｐに嵌
入した後、接続ワイヤ４Ｐにより各半導体ダイ３Ｐの粘
着パッド３０Ｐと上記第１及び第２回路板素子２Ｐの対
応する粘着パッド２Ｐを電気接続する。
【０１１０】その後、上記ワイヤフレーム５Ｐを、上記
第１及び第２回路板素子２Ｐの間に位置付け、これら回
路板素子２Ｐとワイヤフレーム５Ｐのピン５０Ｐを導電
性を有する接着層５１Ｐによって固定することにより、
該接着層５１Ｐ及びメッキ通孔２３Ｐを介して第１及び
第２回路板素子２Ｐの粘着パッド２２Ｐと電気接続す
る。
第１及び第２回路板素子２Ｐの間に位置付け、これら回
路板素子２Ｐとワイヤフレーム５Ｐのピン５０Ｐを導電
性を有する接着層５１Ｐによって固定することにより、
該接着層５１Ｐ及びメッキ通孔２３Ｐを介して第１及び
第２回路板素子２Ｐの粘着パッド２２Ｐと電気接続す
る。
【０１１１】そして、最後に、従来と同様の方法によっ
て、外側容器シェルとしてプラスチック材料６Ｐによ
り、第１及び第２回路板素子２Ｐとワイヤフレーム５Ｐ
の一部を被覆する。
て、外側容器シェルとしてプラスチック材料６Ｐによ
り、第１及び第２回路板素子２Ｐとワイヤフレーム５Ｐ
の一部を被覆する。
【０１１２】なお、第１回路板素子２Ｐを形成してワイ
ヤフレーム５Ｐに配設した後に、第２回路板素子２Ｐを
形成して、上記第１回路板素子５Ｐを配設したワイヤフ
レーム５Ｐの反対側に第２回路板素子２Ｐを配設した
後、プラスチック材料６Ｐによって被覆してもよい。
ヤフレーム５Ｐに配設した後に、第２回路板素子２Ｐを
形成して、上記第１回路板素子５Ｐを配設したワイヤフ
レーム５Ｐの反対側に第２回路板素子２Ｐを配設した
後、プラスチック材料６Ｐによって被覆してもよい。
【０１１３】これにより、ワイヤフレーム５Ｐを第１と
該第２の回路板素子２Ｐ，２Ｐの間に位置させ、それぞ
れの各ピン５０Ｐを両接着層５１Ｐを介してそれぞれの
対応する回路板素子２Ｐの底面（内側表面）に電気接続
し、該両接着層５１Ｐ及びその対応するメッキ通孔２３
Ｐによって、該ワイヤフレーム５Ｐの各ピン５０Ｐをそ
れぞれ第１及び第２回路板素子２Ｐの対応する粘着パッ
ド２２Ｐに電気接続させることができる。
該第２の回路板素子２Ｐ，２Ｐの間に位置させ、それぞ
れの各ピン５０Ｐを両接着層５１Ｐを介してそれぞれの
対応する回路板素子２Ｐの底面（内側表面）に電気接続
し、該両接着層５１Ｐ及びその対応するメッキ通孔２３
Ｐによって、該ワイヤフレーム５Ｐの各ピン５０Ｐをそ
れぞれ第１及び第２回路板素子２Ｐの対応する粘着パッ
ド２２Ｐに電気接続させることができる。
【０１１４】本発明の第１６実施形態の半導体集積回路
は、図１７に示すように、図５に示す第５実施形態と同
一構成の第１及び第２回路板素子２Ｑを設け、これらを
上記第１５実施形態と同様に、ワイヤフレーム５Ｑの両
側に配設した点で、上記第５実施形態と相違している。
は、図１７に示すように、図５に示す第５実施形態と同
一構成の第１及び第２回路板素子２Ｑを設け、これらを
上記第１５実施形態と同様に、ワイヤフレーム５Ｑの両
側に配設した点で、上記第５実施形態と相違している。
【０１１５】上記第１６実施形態の半導体ダイ３Ｑのパ
ッケージ方法は、上記第１５実施形態と同様に、第１及
び第２回路板素子２Ｑの凹陥状キャビティ２０Ｑに半導
体ダイ３Ｑを配設し、これらを接続ワイヤ４Ｑによって
電気接続した後、ワイヤフレーム５Ｑを配設するステッ
プで、このワイヤフレーム５Ｑを第１及び第２回路板素
子２Ｑの内側表面の間に位置付ける。そして、このワイ
ヤフレーム５Ｑのピン５０Ｑを、導電性を有する接着層
５１Ｑにより、その対応するメッキ通孔２３Ｑを通じて
第１及び第２回路板素子２Ｑの粘着パッド２２Ｑと電気
接続する。その後、プラスチック材料６Ｑにより第１及
び第２回路板素子２Ｑとワイヤフレーム５Ｑの一部を被
覆する。なお、第１５実施形態と同様に、第１回路板素
子２Ｑをワイヤフレーム５Ｑに配設した後に、該ワイヤ
フレーム５Ｑに第２回路板素子２Ｑを配設してもよい。
ッケージ方法は、上記第１５実施形態と同様に、第１及
び第２回路板素子２Ｑの凹陥状キャビティ２０Ｑに半導
体ダイ３Ｑを配設し、これらを接続ワイヤ４Ｑによって
電気接続した後、ワイヤフレーム５Ｑを配設するステッ
プで、このワイヤフレーム５Ｑを第１及び第２回路板素
子２Ｑの内側表面の間に位置付ける。そして、このワイ
ヤフレーム５Ｑのピン５０Ｑを、導電性を有する接着層
５１Ｑにより、その対応するメッキ通孔２３Ｑを通じて
第１及び第２回路板素子２Ｑの粘着パッド２２Ｑと電気
接続する。その後、プラスチック材料６Ｑにより第１及
び第２回路板素子２Ｑとワイヤフレーム５Ｑの一部を被
覆する。なお、第１５実施形態と同様に、第１回路板素
子２Ｑをワイヤフレーム５Ｑに配設した後に、該ワイヤ
フレーム５Ｑに第２回路板素子２Ｑを配設してもよい。
【０１１６】本発明の第１７実施形態の半導体集積回路
は、図１８に示すように、回路板素子２Ｒの両側の粘着
パッド２２Ｒと対応する部位に上下面にかけて貫通する
メッキ通孔２３Ｒを設け点で、上記図１２に示す第１１
実施形態と相違している。
は、図１８に示すように、回路板素子２Ｒの両側の粘着
パッド２２Ｒと対応する部位に上下面にかけて貫通する
メッキ通孔２３Ｒを設け点で、上記図１２に示す第１１
実施形態と相違している。
【０１１７】この第１７実施形態の半導体ダイ３Ｒのパ
ッケージ方法は、回路板素子２Ｒに対して、３つの凹陥
状キャビティ２０Ｒ及びスロット２１Ｒを設けるととも
に、外側表面に粘着パッド２２Ｒを配設し、かつ、該粘
着パッド２２Ｒと対応する部位に上下にかけて貫通する
メッキ通孔２３Ｒを穿設する。
ッケージ方法は、回路板素子２Ｒに対して、３つの凹陥
状キャビティ２０Ｒ及びスロット２１Ｒを設けるととも
に、外側表面に粘着パッド２２Ｒを配設し、かつ、該粘
着パッド２２Ｒと対応する部位に上下にかけて貫通する
メッキ通孔２３Ｒを穿設する。
【０１１８】ついで、上記各凹陥状キャビティ２０Ｒ
に、スロット２１Ｒから外側表面に配設した粘着パッド
３０Ｒが露出するように半導体ダイ３Ｒを嵌入して収納
した後、各半導体ダイ３Ｒの各粘着パッド３０Ｒと回路
板素子２Ｒの対応する粘着パッド２２Ｒとをはワイヤ４
Ｒによって接続する。
に、スロット２１Ｒから外側表面に配設した粘着パッド
３０Ｒが露出するように半導体ダイ３Ｒを嵌入して収納
した後、各半導体ダイ３Ｒの各粘着パッド３０Ｒと回路
板素子２Ｒの対応する粘着パッド２２Ｒとをはワイヤ４
Ｒによって接続する。
【０１１９】その後、ワイヤフレーム５Ｒを上記回路板
素子２Ｒの内側表面に位置付け、このワイヤフレーム５
Ｒのピン５０Ｒを回路板素子２Ｒの対応する粘着パッド
２２Ｒに導電性を有する接着層５１Ｒによって固定する
ことにより、該接着層５１Ｒ及びメッキ通孔２３Ｒを介
して回路板素子２Ｒの粘着パッド２２Ｒと電気接続す
る。その後、回路板素子２Ｒとワイヤフレーム５Ｒの一
部をプラスチック材料６Ｒで被覆する。
素子２Ｒの内側表面に位置付け、このワイヤフレーム５
Ｒのピン５０Ｒを回路板素子２Ｒの対応する粘着パッド
２２Ｒに導電性を有する接着層５１Ｒによって固定する
ことにより、該接着層５１Ｒ及びメッキ通孔２３Ｒを介
して回路板素子２Ｒの粘着パッド２２Ｒと電気接続す
る。その後、回路板素子２Ｒとワイヤフレーム５Ｒの一
部をプラスチック材料６Ｒで被覆する。
【０１２０】本発明の第１８実施形態の半導体集積回路
は、図１９に示すように、上記第１７実施形態と同一構
成の第１、第２の回路板素子２Ｓを形成し、これらをワ
イヤフレーム５Ｓの両側に配設した点で、上記第１７実
施形態と相違している。
は、図１９に示すように、上記第１７実施形態と同一構
成の第１、第２の回路板素子２Ｓを形成し、これらをワ
イヤフレーム５Ｓの両側に配設した点で、上記第１７実
施形態と相違している。
【０１２１】この第１８実施形態の半導体ダイ３Ｓのパ
ッケージ方法は、第１及び第２回路板素子２Ｓの凹陥状
キャビティ２０Ｓに半導体ダイ３Ｓを配設し、これらを
接続ワイヤ４Ｓによって電気接続した後、ワイヤフレー
ム５Ｓを配設するステップで、このワイヤフレーム５Ｓ
を第１及び第２回路板素子２Ｓの内側表面の間に位置付
ける。そして、このワイヤフレーム５Ｓのピン５０Ｓ
を、導電性を有する接着層５１Ｓにより、その対応する
メッキ通孔２３Ｓを通じて第１及び第２回路板素子２Ｓ
の粘着パッド２２Ｓと電気接続する。その後、プラスチ
ック材料６Ｓにより第１及び第２回路板素子２Ｓとワイ
ヤフレーム５Ｓの一部を被覆する。なお、第１回路板素
子２Ｓをワイヤフレーム５Ｓに配設した後に、該ワイヤ
フレーム５Ｓに第２回路板素子２Ｓを配設してもよい。
ッケージ方法は、第１及び第２回路板素子２Ｓの凹陥状
キャビティ２０Ｓに半導体ダイ３Ｓを配設し、これらを
接続ワイヤ４Ｓによって電気接続した後、ワイヤフレー
ム５Ｓを配設するステップで、このワイヤフレーム５Ｓ
を第１及び第２回路板素子２Ｓの内側表面の間に位置付
ける。そして、このワイヤフレーム５Ｓのピン５０Ｓ
を、導電性を有する接着層５１Ｓにより、その対応する
メッキ通孔２３Ｓを通じて第１及び第２回路板素子２Ｓ
の粘着パッド２２Ｓと電気接続する。その後、プラスチ
ック材料６Ｓにより第１及び第２回路板素子２Ｓとワイ
ヤフレーム５Ｓの一部を被覆する。なお、第１回路板素
子２Ｓをワイヤフレーム５Ｓに配設した後に、該ワイヤ
フレーム５Ｓに第２回路板素子２Ｓを配設してもよい。
【０１２２】本発明の第１９実施形態の半導体集積回路
は、図２０に示すように、回路板素子２Ｔの両側の粘着
パッド２２Ｔと対応する部位に上下面にかけて貫通する
メッキ通孔２３Ｔを設け点で、上記図１４に示す第１３
実施形態と相違している。
は、図２０に示すように、回路板素子２Ｔの両側の粘着
パッド２２Ｔと対応する部位に上下面にかけて貫通する
メッキ通孔２３Ｔを設け点で、上記図１４に示す第１３
実施形態と相違している。
【０１２３】この第１９実施形態の半導体ダイ３Ｔのパ
ッケージ方法は、回路板素子２Ｔに対して、３つの凹陥
状キャビティ２０Ｔを設けるとともに、外側表面に粘着
パッド２２Ｔを配設し、かつ、該粘着パッド２２Ｔと対
応する部位に上下にかけて貫通するメッキ通孔２３Ｔを
穿設する。
ッケージ方法は、回路板素子２Ｔに対して、３つの凹陥
状キャビティ２０Ｔを設けるとともに、外側表面に粘着
パッド２２Ｔを配設し、かつ、該粘着パッド２２Ｔと対
応する部位に上下にかけて貫通するメッキ通孔２３Ｔを
穿設する。
【０１２４】ついで、上記各凹陥状キャビティ２０Ｔ
に、外側表面に配設した粘着パッド３０Ｔが露出するよ
うに半導体ダイ３Ｔを嵌入して収納した後、各半導体ダ
イ３Ｔの各粘着パッド３０Ｔと回路板素子２Ｔの対応す
る粘着パッド２２Ｔとをはワイヤ４Ｔによって接続す
る。
に、外側表面に配設した粘着パッド３０Ｔが露出するよ
うに半導体ダイ３Ｔを嵌入して収納した後、各半導体ダ
イ３Ｔの各粘着パッド３０Ｔと回路板素子２Ｔの対応す
る粘着パッド２２Ｔとをはワイヤ４Ｔによって接続す
る。
【０１２５】その後、ワイヤフレーム５Ｔを上記回路板
素子２Ｔの内側表面に位置付け、このワイヤフレーム５
Ｔのピン５０Ｔを回路板素子２Ｔの対応する粘着パッド
２２Ｔに導電性を有する接着層５１Ｔによって固定する
ことにより、該接着層５１Ｔ及びメッキ通孔２３Ｔを介
して回路板素子２Ｔの粘着パッド２２Ｔと電気接続す
る。その後、回路板素子２Ｔとワイヤフレーム５Ｔの一
部をプラスチック材料６Ｔで被覆する。
素子２Ｔの内側表面に位置付け、このワイヤフレーム５
Ｔのピン５０Ｔを回路板素子２Ｔの対応する粘着パッド
２２Ｔに導電性を有する接着層５１Ｔによって固定する
ことにより、該接着層５１Ｔ及びメッキ通孔２３Ｔを介
して回路板素子２Ｔの粘着パッド２２Ｔと電気接続す
る。その後、回路板素子２Ｔとワイヤフレーム５Ｔの一
部をプラスチック材料６Ｔで被覆する。
【０１２６】本発明の第２０実施形態の半導体集積回路
は、図２１に示すように、上記第１９実施形態と同一構
成の第１、第２の回路板素子２Ｕを形成し、これらをワ
イヤフレーム５Ｕの両側に配設した点で、上記第１９実
施形態と相違している。
は、図２１に示すように、上記第１９実施形態と同一構
成の第１、第２の回路板素子２Ｕを形成し、これらをワ
イヤフレーム５Ｕの両側に配設した点で、上記第１９実
施形態と相違している。
【０１２７】この第２０実施形態の半導体ダイ３Ｕのパ
ッケージ方法は、第１及び第２回路板素子２Ｕの凹陥状
キャビティ２０Ｕに半導体ダイ３Ｕを配設し、これらを
接続ワイヤ４Ｕによって電気接続した後、ワイヤフレー
ム５Ｕを配設するステップで、このワイヤフレーム５Ｕ
を第１及び第２回路板素子２Ｕの内側表面の間に位置付
ける。そして、このワイヤフレーム５Ｕのピン５０Ｕ
を、導電性を有する接着層５１Ｕにより、その対応する
メッキ通孔２３Ｕを通じて第１及び第２回路板素子２Ｕ
の粘着パッド２２Ｕと電気接続する。その後、プラスチ
ック材料６Ｕにより第１及び第２回路板素子２Ｕとワイ
ヤフレーム５Ｕの一部を被覆する。なお、第１回路板素
子２Ｕをワイヤフレーム５Ｕに配設した後に、該ワイヤ
フレーム５Ｕに第２回路板素子２Ｕを配設してもよい。
ッケージ方法は、第１及び第２回路板素子２Ｕの凹陥状
キャビティ２０Ｕに半導体ダイ３Ｕを配設し、これらを
接続ワイヤ４Ｕによって電気接続した後、ワイヤフレー
ム５Ｕを配設するステップで、このワイヤフレーム５Ｕ
を第１及び第２回路板素子２Ｕの内側表面の間に位置付
ける。そして、このワイヤフレーム５Ｕのピン５０Ｕ
を、導電性を有する接着層５１Ｕにより、その対応する
メッキ通孔２３Ｕを通じて第１及び第２回路板素子２Ｕ
の粘着パッド２２Ｕと電気接続する。その後、プラスチ
ック材料６Ｕにより第１及び第２回路板素子２Ｕとワイ
ヤフレーム５Ｕの一部を被覆する。なお、第１回路板素
子２Ｕをワイヤフレーム５Ｕに配設した後に、該ワイヤ
フレーム５Ｕに第２回路板素子２Ｕを配設してもよい。
【０１２８】本発明の第２１実施形態の半導体集積回路
は、図２２に示すように、回路板素子２Ｖに、半導体ダ
イ３Ｖの外側表面の粘着パッド３０Ｖを露出させる貫通
したスロット２１Ｖが設けられるとともに、外側表面に
粘着パッド２２Ｖが配設され、上記各実施形態に示す凹
陥状キャビティを不要とした点で、上記各実施形態と相
違している。
は、図２２に示すように、回路板素子２Ｖに、半導体ダ
イ３Ｖの外側表面の粘着パッド３０Ｖを露出させる貫通
したスロット２１Ｖが設けられるとともに、外側表面に
粘着パッド２２Ｖが配設され、上記各実施形態に示す凹
陥状キャビティを不要とした点で、上記各実施形態と相
違している。
【０１２９】この第２１実施形態の半導体ダイ３Ｖのパ
ッケージ方法は、まず、上記スロット２１Ｖ及び粘着パ
ッド２２Ｖを設けた回路板素子２Ｖを形成する。そし
て、外側表面に粘着パッド３０Ｖを配設した半導体ダイ
３Ｖを、その粘着パッド３０Ｖがスロット２１Ｖから外
部に露出するように上記回路板素子２Ｖの内側表面に位
置付け、これらを導電性を有する第１接着層２７で接着
して配設する。
ッケージ方法は、まず、上記スロット２１Ｖ及び粘着パ
ッド２２Ｖを設けた回路板素子２Ｖを形成する。そし
て、外側表面に粘着パッド３０Ｖを配設した半導体ダイ
３Ｖを、その粘着パッド３０Ｖがスロット２１Ｖから外
部に露出するように上記回路板素子２Ｖの内側表面に位
置付け、これらを導電性を有する第１接着層２７で接着
して配設する。
【０１３０】ついで、上記半導体ダイ３Ｖの各粘着パッ
ド３０Ｖを接続ワイヤ４Ｖによって上記回路板素子２Ｖ
の外側表面の対応する粘着パッド２２Ｖに電気接続す
る。その後、ワイヤフレーム５Ｖを上記回路板素子２Ｖ
の外側表面に位置付け、その各ピン５０Ｖを導電性を有
する第２接着層５１Ｖにより、回路板素子２Ｖの対応す
る粘着パッド２２Ｖに電気接続する。そして、最後に、
プラスチック材料６Ｖで回路板素子２Ｖとワイヤフレー
ム５Ｖの一部を被覆して集積回路を形成する。
ド３０Ｖを接続ワイヤ４Ｖによって上記回路板素子２Ｖ
の外側表面の対応する粘着パッド２２Ｖに電気接続す
る。その後、ワイヤフレーム５Ｖを上記回路板素子２Ｖ
の外側表面に位置付け、その各ピン５０Ｖを導電性を有
する第２接着層５１Ｖにより、回路板素子２Ｖの対応す
る粘着パッド２２Ｖに電気接続する。そして、最後に、
プラスチック材料６Ｖで回路板素子２Ｖとワイヤフレー
ム５Ｖの一部を被覆して集積回路を形成する。
【０１３１】本発明の第２２実施形態の半導体集積回路
は、図２３に示すように、回路板素子２Ｗの両側の各粘
着パッド２２Ｗと対応する部位に垂直に延びる第２の固
定スロット２６Ｗを設けた点で、上記第２１実施形態と
相違している。
は、図２３に示すように、回路板素子２Ｗの両側の各粘
着パッド２２Ｗと対応する部位に垂直に延びる第２の固
定スロット２６Ｗを設けた点で、上記第２１実施形態と
相違している。
【０１３２】この第２２実施形態の半導体ダイ３Ｗのパ
ッケージ方法は、上記第２１実施形態と同様に、上記第
１スロット２１Ｗ及び粘着パッド２２Ｗを設けた回路板
素子２Ｗの内側表面に、その第２スロット２１Ｗから粘
着パッド３０Ｗが露出するように半導体ダイ３Ｗを位置
付け、これらを導電性を有する第１接着層２７Ｗで接着
して配設する。
ッケージ方法は、上記第２１実施形態と同様に、上記第
１スロット２１Ｗ及び粘着パッド２２Ｗを設けた回路板
素子２Ｗの内側表面に、その第２スロット２１Ｗから粘
着パッド３０Ｗが露出するように半導体ダイ３Ｗを位置
付け、これらを導電性を有する第１接着層２７Ｗで接着
して配設する。
【０１３３】ついで、上記半導体ダイ３Ｗの各粘着パッ
ド３０Ｗを接続ワイヤ４Ｗによって上記回路板素子２Ｗ
の外側表面の対応する粘着パッド２２Ｗに電気接続した
後、ワイヤフレーム５Ｗを上記回路板素子２Ｗの両側の
第２スロット２１Ｗに位置付け、その各ピン５０Ｗを導
電性を有する第２接着層５１Ｗにより、回路板素子２Ｗ
の対応する粘着パッド２２Ｗに電気接続する。そして、
最後に、プラスチック材料６Ｗで回路板素子２Ｗとワイ
ヤフレーム５Ｗの一部を被覆して集積回路を形成する。
ド３０Ｗを接続ワイヤ４Ｗによって上記回路板素子２Ｗ
の外側表面の対応する粘着パッド２２Ｗに電気接続した
後、ワイヤフレーム５Ｗを上記回路板素子２Ｗの両側の
第２スロット２１Ｗに位置付け、その各ピン５０Ｗを導
電性を有する第２接着層５１Ｗにより、回路板素子２Ｗ
の対応する粘着パッド２２Ｗに電気接続する。そして、
最後に、プラスチック材料６Ｗで回路板素子２Ｗとワイ
ヤフレーム５Ｗの一部を被覆して集積回路を形成する。
【０１３４】本発明の第２３実施形態の半導体集積回路
は、図２４に示すように、回路板素子２Ｘの粘着パッド
２２Ｘと対応する部位に上下面にかけて貫通するメッキ
通孔２３Ｘを穿設した点で、上記第２１実施形態と相違
している。
は、図２４に示すように、回路板素子２Ｘの粘着パッド
２２Ｘと対応する部位に上下面にかけて貫通するメッキ
通孔２３Ｘを穿設した点で、上記第２１実施形態と相違
している。
【０１３５】この第２３実施形態の半導体ダイ３Ｘのパ
ッケージ方法は、上記第２１実施形態と同様に、スロッ
ト２１Ｘ及び粘着パッド２２Ｘを設けた回路板素子２Ｘ
の内側表面に、そのスロット２１Ｘから粘着パッド３０
Ｘが露出するように半導体ダイ３Ｘを位置付け、これら
を導電性を有する第１接着層２７Ｘで接着して配設す
る。
ッケージ方法は、上記第２１実施形態と同様に、スロッ
ト２１Ｘ及び粘着パッド２２Ｘを設けた回路板素子２Ｘ
の内側表面に、そのスロット２１Ｘから粘着パッド３０
Ｘが露出するように半導体ダイ３Ｘを位置付け、これら
を導電性を有する第１接着層２７Ｘで接着して配設す
る。
【０１３６】ついで、上記半導体ダイ３Ｘの各粘着パッ
ド３０Ｘを接続ワイヤ４Ｘによって上記回路板素子２Ｘ
の外側表面の対応する粘着パッド２２Ｘに電気接続した
後、ワイヤフレーム５Ｘを上記回路板素子２Ｘの内側表
面に位置付ける。そして、導電性を有する第２接着層５
１Ｘによって固定することにより、該第２接着層５１Ｘ
及びメッキ通孔２３Ｘを介して回路板素子２Ｘの粘着パ
ッド２２Ｘと電気接続した後、プラスチック材料６Ｘで
回路板素子２Ｘとワイヤフレーム５Ｘの一部を被覆して
集積回路を形成する。
ド３０Ｘを接続ワイヤ４Ｘによって上記回路板素子２Ｘ
の外側表面の対応する粘着パッド２２Ｘに電気接続した
後、ワイヤフレーム５Ｘを上記回路板素子２Ｘの内側表
面に位置付ける。そして、導電性を有する第２接着層５
１Ｘによって固定することにより、該第２接着層５１Ｘ
及びメッキ通孔２３Ｘを介して回路板素子２Ｘの粘着パ
ッド２２Ｘと電気接続した後、プラスチック材料６Ｘで
回路板素子２Ｘとワイヤフレーム５Ｘの一部を被覆して
集積回路を形成する。
【０１３７】本発明の第２４実施形態の半導体集積回路
は、図２５に示すように、上記第２３実施形態と同一構
成の第１、第２の回路板素子２Ｙを形成し、これらをワ
イヤフレーム５Ｙの両側に配設した点で、上記第２３実
施形態と相違している。
は、図２５に示すように、上記第２３実施形態と同一構
成の第１、第２の回路板素子２Ｙを形成し、これらをワ
イヤフレーム５Ｙの両側に配設した点で、上記第２３実
施形態と相違している。
【０１３８】この第２４実施形態の半導体ダイ３Ｙのパ
ッケージ方法は、スロット２１Ｙ及び粘着パッド２２Ｙ
を設けた第１及び第２回路板素子２Ｙの内側表面に、そ
のスロット２１Ｙから粘着パッド３０Ｙが露出するよう
に半導体ダイ３Ｙを位置付け、これらを導電性を有する
第１接着層２７Ｙで接着して配設する。
ッケージ方法は、スロット２１Ｙ及び粘着パッド２２Ｙ
を設けた第１及び第２回路板素子２Ｙの内側表面に、そ
のスロット２１Ｙから粘着パッド３０Ｙが露出するよう
に半導体ダイ３Ｙを位置付け、これらを導電性を有する
第１接着層２７Ｙで接着して配設する。
【０１３９】そして、上記第１及び第２回路板素子２Ｙ
と半導体ダイ３Ｙの粘着パッド２２Ｙ，３０Ｙを接続ワ
イヤ４Ｙによって電気接続した後、ワイヤフレーム５Ｙ
を配設するステップで、このワイヤフレーム５Ｙを第１
及び第２回路板素子２Ｙの内側表面の間に位置付ける。
そして、このワイヤフレーム５Ｙのピン５０Ｙを、導電
性を有する第２接着層５１Ｙにより、対応するメッキ通
孔２３Ｙを通じて第１及び第２回路板素子２Ｙの粘着パ
ッド２２Ｙと電気接続する。その後、プラスチック材料
６Ｙにより第１及び第２回路板素子２Ｙとワイヤフレー
ム５Ｙの一部を被覆する。なお、第１回路板素子２Ｙを
ワイヤフレーム５Ｙに配設した後に、該ワイヤフレーム
５Ｙに第２回路板素子２Ｙを配設してもよい。
と半導体ダイ３Ｙの粘着パッド２２Ｙ，３０Ｙを接続ワ
イヤ４Ｙによって電気接続した後、ワイヤフレーム５Ｙ
を配設するステップで、このワイヤフレーム５Ｙを第１
及び第２回路板素子２Ｙの内側表面の間に位置付ける。
そして、このワイヤフレーム５Ｙのピン５０Ｙを、導電
性を有する第２接着層５１Ｙにより、対応するメッキ通
孔２３Ｙを通じて第１及び第２回路板素子２Ｙの粘着パ
ッド２２Ｙと電気接続する。その後、プラスチック材料
６Ｙにより第１及び第２回路板素子２Ｙとワイヤフレー
ム５Ｙの一部を被覆する。なお、第１回路板素子２Ｙを
ワイヤフレーム５Ｙに配設した後に、該ワイヤフレーム
５Ｙに第２回路板素子２Ｙを配設してもよい。
【０１４０】
【発明の効果】以上の説明から明らかなように、本発明
の半導体ダイのパッケージ方法及び半導体集積回路で
は、半導体ダイのパッケージング方法における実装方式
の違いにより、種々の異なるワイヤフレームを揃える必
要はない。また、従来例のように両面接着テープを使っ
て半導体ダイをワイヤフレームに接着するのではないた
め、実装作業性の向上及びコストの低減を図ることがで
きる。そのうえ、従来のパッケージング方法で使用して
いるワイヤフレームの半導体ダイと比較すると、半導体
ダイの構造が簡単であるため、この半導体ダイの製造に
要する時間が長くなるという欠点を解消でき、製造にか
かる競争力を向上させることができる。
の半導体ダイのパッケージ方法及び半導体集積回路で
は、半導体ダイのパッケージング方法における実装方式
の違いにより、種々の異なるワイヤフレームを揃える必
要はない。また、従来例のように両面接着テープを使っ
て半導体ダイをワイヤフレームに接着するのではないた
め、実装作業性の向上及びコストの低減を図ることがで
きる。そのうえ、従来のパッケージング方法で使用して
いるワイヤフレームの半導体ダイと比較すると、半導体
ダイの構造が簡単であるため、この半導体ダイの製造に
要する時間が長くなるという欠点を解消でき、製造にか
かる競争力を向上させることができる。
【図１】 （Ａ），（Ｂ），（Ｃ），（Ｄ）は本発明の
第１実施形態の半導体ダイのパッケージング方法によっ
て形成される半導体集積回路の断面図、（Ｅ）はワイヤ
フレームの平面図である。
第１実施形態の半導体ダイのパッケージング方法によっ
て形成される半導体集積回路の断面図、（Ｅ）はワイヤ
フレームの平面図である。
【図２】 本発明の第２実施形態のパッケージング方法
で形成される半導体集積回路の断面図である。
で形成される半導体集積回路の断面図である。
【図３】 本発明の第３実施形態のパッケージング方法
で形成される半導体集積回路の断面図である。
で形成される半導体集積回路の断面図である。
【図４】 本発明の第４実施形態のパッケージング方法
で形成される半導体集積回路の断面図である。
で形成される半導体集積回路の断面図である。
【図５】 本発明の第５実施形態のパッケージング方法
で形成される半導体集積回路の断面図である。
で形成される半導体集積回路の断面図である。
【図６】 本発明の第６実施形態のパッケージング方法
で形成される半導体集積回路の断面図である。
で形成される半導体集積回路の断面図である。
【図７】 本発明の第７実施形態のパッケージング方法
で形成される半導体集積回路の断面図である。
で形成される半導体集積回路の断面図である。
【図８】 図７の半導体集積回路の平面図である。
【図９】 本発明の第８実施形態のパッケージング方法
で形成される半導体集積回路の断面図である。
で形成される半導体集積回路の断面図である。
【図１０】 本発明の第９実施形態のパッケージング方
法で形成される半導体集積回路の断面図である。
法で形成される半導体集積回路の断面図である。
【図１１】 本発明の第１０実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図１２】 本発明の第１１実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図１３】 本発明の第１２実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図１４】 本発明の第１３実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図１５】 本発明の第１４実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図１６】 本発明の第１５実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図１７】 本発明の第１６実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図１８】 本発明の第１７実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図１９】 本発明の第１８実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図２０】 本発明の第１９実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図２１】 本発明の第２０実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図２２】 本発明の第２１実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図２３】 本発明の第２２実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図２４】 本発明の第２３実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図２５】 本発明の第２４実施形態のパッケージング
方法で形成される半導体集積回路の断面図である。
方法で形成される半導体集積回路の断面図である。
【図２６】 （Ａ），（Ｂ），（Ｃ）は従来の半導体ダ
イのパッケージング方法における半導体集積回路の構成
を示す断面図、（Ｄ）は従来の半導体ダイのパッケージ
ング方法で使用されているワイヤフレームの平面図であ
る。
イのパッケージング方法における半導体集積回路の構成
を示す断面図、（Ｄ）は従来の半導体ダイのパッケージ
ング方法で使用されているワイヤフレームの平面図であ
る。
２：回路板素子 ２０：凹陥状キャビティ ２１：スロット ２２：粘着パッド ３：半導体ダイ（半導体） ３０：粘着パッド ５：ワイヤフレーム ５０：ピン ５１：接着層 ６：プラスチック材料
Claims (48)
- 【請求項１】 内側表面に半導体ダイを収納する凹陥状
キャビティを設け、外側表面に上記凹陥状キャビティと
連通するスロットを設けるとともに粘着パッドを配設し
た回路板素子を形成するステップと、 半導体ダイを上記回路板素子の凹陥状キャビティに嵌入
し、該半導体ダイの外側表面に配設した粘着パッドを上
記スロットより回路板素子の外部へ露出させるステップ
と、 接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子の外側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層を
介して上記回路板素子の粘着パッドに電気接続させるス
テップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項２】 内側表面に半導体ダイを収納する凹陥状
キャビティを設け、外側表面に上記凹陥状キャビティと
連通するスロットを設けるとともに粘着パッドを配設
し、この粘着パッドと対応する部位に上下面にかけて貫
通するメッキ通孔を穿設した回路板素子を形成するステ
ップと、 半導体ダイを上記回路板素子の凹陥状キャビティに嵌入
し、該半導体ダイの外側表面に配設した粘着パッドを上
記スロットより回路板素子の外部へ露出させるステップ
と、 接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子の内側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層と
メッキ通孔を介して上記回路板素子の粘着パッドに電気
接続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項３】 上記プラスチック材料により上記回路板
素子及びワイヤフレームの一部を被覆するステップの前
に、 内側表面に半導体ダイを収納する凹陥状キャビティを設
け、外側表面に上記凹陥状キャビティと連通するスロッ
トを設けるとともに粘着パッドを配設し、この粘着パッ
ドと対応する部位に上下面にかけて貫通するメッキ通孔
を穿設した第２の回路板素子を形成するステップと、 半導体ダイを上記第２の回路板素子の凹陥状キャビティ
に嵌入し、該半導体ダイの外側表面に配設した粘着パッ
ドを上記スロットより第２の回路板素子の外部へ露出さ
せるステップと、 接続ワイヤにより上記半導体ダイの粘着パッドと上記第
２の回路板素子の粘着パッドを電気接続するステップ
と、 導電性を有する第２接着層により上記第２の回路板素子
を上記ワイヤフレームに接着させて該ワイヤフレームを
上記両回路板素子の間に位置付け、該ワイヤフレームの
ピンを上記第２接着層とメッキ通孔を介して上記第２の
回路板素子の粘着パッドに電気接続させるステップとを
備えている請求項２に記載の半導体ダイのパッケージン
グ方法。 - 【請求項４】 外側表面に半導体ダイを収納する凹陥状
キャビティを設けるとともに粘着パッドを配設した回路
板素子を形成するステップと、 半導体ダイに配設した粘着パッドを露出させるように該
半導体ダイを上記回路板素子の凹陥状キャビティに嵌入
するステップと、 接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子の外側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層を
介して上記回路板素子の粘着パッドに電気接続させるス
テップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項５】 外側表面に半導体ダイを収納する凹陥状
キャビティを設けるとともに粘着パッドを配設し、この
粘着パッドと対応する部位に上下面にかけて貫通するメ
ッキ通孔を穿設した回路板素子を形成するステップと、 半導体ダイに配設した粘着パッドを露出させるように該
半導体ダイを上記回路板素子の凹陥状キャビティに嵌入
するステップと、 接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子の内側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層と
メッキ通孔を介して上記回路板素子の粘着パッドに電気
接続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項６】 上記プラスチック材料により上記回路板
素子及びワイヤフレームの一部を被覆するステップの前
に、 外側表面に半導体ダイを収納する凹陥状キャビティを設
けるとともに粘着パッドを配設し、この粘着パッドと対
応する部位に上下面にかけて貫通するメッキ通孔を穿設
した第２の回路板素子を形成するステップと、 半導体ダイに配設した粘着パッドを露出させるように該
半導体ダイを上記第２の回路板素子の凹陥状キャビティ
に嵌入させるステップと、 接続ワイヤにより上記半導体ダイの粘着パッドと上記第
２の回路板素子の粘着パッドを電気接続するステップ
と、 導電性を有する第２接着層により上記第２の回路板素子
を上記ワイヤフレームに接着させて該ワイヤフレームを
上記両回路板素子の間に位置付け、該ワイヤフレームの
ピンを上記第２接着層とメッキ通孔を介して上記第２の
回路板素子の粘着パッドに電気接続させるステップとを
備えている請求項５に記載の半導体ダイのパッケージン
グ方法。 - 【請求項７】 内側表面に半導体ダイを収納する凹陥状
キャビティを設け、外側表面に上記凹陥状キャビティと
連通する第１スロットを設けるとともに粘着パッドを配
設し、且つ、両側に垂直に延びる第２スロットを設けた
回路板素子を形成するステップと、 半導体ダイを上記回路板素子の凹陥状キャビティに嵌入
し、該半導体ダイの外側表面に配設した粘着パッドを上
記第１スロットより回路板素子の外部へ露出させるステ
ップと、 接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、 ワイヤフレームのピンの一端を上記回路板素子の第２ス
ロットに位置付け、該ワイヤフレームのピンを導電性を
有する接着層を介して上記回路板素子の粘着パッドに電
気接続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項８】 外側表面に半導体ダイを収納する凹陥状
キャビティを設けるとともに粘着パッドを配設し、且
つ、両側に垂直に延びるスロットを設けた回路板素子を
形成するステップと、 半導体ダイに配設した粘着パッドを露出させるように該
半導体ダイを上記回路板素子の凹陥状キャビティに嵌入
するステップと、 接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、 ワイヤフレームのピンの一端を上記回路板素子のスロッ
トに位置付け、該ワイヤフレームのピンを導電性を有す
る接着層を介して上記回路板素子の粘着パッドに電気接
続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項９】 内側表面に半導体ダイを収納する少なく
とも２つの凹陥状キャビティを設け、外側表面に各凹陥
状キャビティと連通するスロットを設けるとともに粘着
パッドを配設した回路板素子を形成するステップと、 半導体ダイを上記回路板素子の各凹陥状キャビティに嵌
入し、各半導体ダイに配設した粘着パッドを上記スロッ
トより回路板素子の外部へ露出させるステップと、 接続ワイヤにより各半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子び外側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層を
介して上記回路板素子の粘着パッドに電気接続させるス
テップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項１０】 内側表面に半導体ダイを収納する少な
くとも２つの凹陥状キャビティを設け、外側表面に各凹
陥状キャビティと連通する第１スロットを設けるととも
に粘着パッドを配設し、且つ、両側に垂直に延びる第２
スロットを設けた回路板素子を形成するステップと、 半導体ダイを上記回路板素子の各凹陥状キャビティに嵌
入し、各半導体ダイに配設した粘着パッドを上記第１ス
ロットより回路板素子の外部へ露出させるステップと、 接続ワイヤにより各半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続するステップと、 ワイヤフレームのピンの一端を上記回路板素子の第２ス
ロットに位置付け、該ワイヤフレームのピンを導電性を
有する接着層を介して上記回路板素子の粘着パッドに電
気接続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項１１】 外側表面に半導体ダイを収納する少な
くとも２つの凹陥状キャビティを設けるとともに粘着パ
ッドを配設した回路板素子を形成するステップと、 半導体ダイに配設した粘着パッドを露出させるように該
半導体ダイを上記回路板素子の各凹陥状キャビティ内に
嵌入させるステップと、 接続ワイヤにより各半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子の外側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層を
介して上記回路板素子の粘着パッドに電気接続させるス
テップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項１２】 外側表面に半導体ダイを収納する少な
くとも２つの凹陥状キャビティを設けるとともに粘着パ
ッドを配設し、且つ、両側に垂直に延びるスロットを設
けた回路板素子を形成するステップと、 半導体ダイに配設した粘着パッドを露出させるように該
半導体ダイを上記回路板素子の各凹陥状キャビティに嵌
入するステップと、 接続ワイヤにより各半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続するステップと、 ワイヤフレームのピンの一端を上記回路板素子のスロッ
トに位置付け、該ワイヤフレームのピンを導電性を有す
る接着層を介して上記回路板素子の粘着パッドに電気接
続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項１３】 内側表面に半導体ダイを収納する少な
くとも２つの凹陥状キャビティを設け、外側表面に各凹
陥状キャビティと連通するスロットを設けるとともに粘
着パッドを配設し、この粘着パッドと対応する部位に上
下面にかけて貫通するメッキ通孔を穿設した回路板素子
を形成するステップと、 半導体ダイを上記回路板素子の各凹陥状キャビティに嵌
入し、各半導体ダイに配設した粘着パッドを上記スロッ
トより回路板素子の外部へ露出させるステップと、 接続ワイヤにより各半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子の内側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層と
メッキ通孔を介して上記回路板素子の粘着パッドに電気
接続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項１４】 上記プラスチック材料により上記回路
板素子及びワイヤフレームの一部を被覆するステップの
前に、 内側表面に半導体ダイを収納する少なくとも２つの凹陥
状キャビティを設け、外側表面に各凹陥状キャビティと
連通するスロットを設けるとともに粘着パッドを配設
し、この粘着パッドと対応する部位に上下面にかけて貫
通するメッキ通孔を穿設した第２の回路板素子を形成す
るステップと、 半導体ダイを上記第２の回路板素子の各凹陥状キャビテ
ィに嵌入し、各半導体ダイに配設した粘着パッドを上記
スロットより第２の回路板素子の外部へ露出させるステ
ップと、 接続ワイヤにより各半導体ダイの粘着パッドと上記第２
の回路板素子の粘着パッドを電気接続するステップと、 導電性を有する第２接着層により上記第２の回路板素子
を上記ワイヤフレームに接着させて該ワイヤフレームを
上記両回路板素子の間に位置付け、該ワイヤフレームの
ピンを上記第２接着層とメッキ通孔を介して上記第２の
回路板素子の粘着パッドに電気接続させるステップとを
備えている請求項１３に記載の半導体ダイのパッケージ
ング方法。 - 【請求項１５】 外側表面に半導体ダイを収納する少な
くとも２つの凹陥状キャビティを設けるとともに粘着パ
ッドを配設し、この粘着パッドと対応する部位に上下面
にかけて貫通するメッキ通孔を穿設した回路板素子を形
成するステップと、 半導体ダイに配設した粘着パッドを露出させるように該
半導体ダイを上記回路板素子の各凹陥状キャビティに嵌
入するステップと、 接続ワイヤにより各半導体ダイの粘着パッドと上記回路
板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子の内側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層と
メッキ通孔を介して上記回路板素子の粘着パッドに電気
接続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項１６】 上記プラスチック材料により上記回路
板素子及びワイヤフレームの一部を被覆するステップの
前に、 外側表面に半導体ダイを収納する少なくとも２つの凹陥
状キャビティを設けるとともに粘着パッドを配設し、こ
の粘着パッドと対応する部位に上下面にかけて貫通する
メッキ通孔を穿設した第２の回路板素子を形成するステ
ップと、 半導体ダイに配設した粘着パッドを露出させるように該
半導体ダイを上記第２の回路板素子の各凹陥状キャビテ
ィに嵌入するステップと、 接続ワイヤにより各半導体ダイの粘着パッドと上記第２
の回路板素子の粘着パッドを電気接続するステップと、 導電性を有する第２接着層により上記第２の回路板素子
を上記ワイヤフレームに接着させて該ワイヤフレームを
上記両回路板素子の間に位置付け、該ワイヤフレームの
ピンを上記第２接着層とメッキ通孔を介して上記第２の
回路板素子の粘着パッドに電気接続させるステップとを
備えている請求項１５に記載の半導体ダイのパッケージ
ング方法。 - 【請求項１７】 貫通するスロットを設けるとともに外
側表面に粘着パッドを配設した回路板素子を形成するス
テップと、 半導体ダイを上記回路板素子の内側表面に導電性を有す
る第１接触層を介して配設し、該半導体ダイの外側表面
に配設した粘着パッドを上記スロットより回路板素子の
外部へ露出させるステップと、 接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子の外側表面に位置付
け、該ワイヤフレームのピンを導電性を有する第２接着
層により上記回路板素子の粘着パッドに電気接続させる
ステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項１８】 貫通する第１スロットを設けるととも
に外側表面に粘着パッドを配設し、且つ、両側に垂直に
延びる第２スロットを設けた回路板素子を形成するステ
ップと、 半導体ダイを上記回路板素子の内側表面に導電性を有す
る第１接着層を介して配設し、該半導体ダイの外側表面
に配設した粘着パッドを上記第１スロットより回路板素
子の外部へ露出させるステップと、 接続ワイヤにより上記半導体ダイの粘着パッドと上記回
路板素子の粘着パッドを電気接続するステップと、 ワイヤフレームのピンの一端を上記回路板素子の第２ス
ロットに位置付け、該ワイヤフレームのピンを導電性を
有する第２接着層を介して上記回路板素子の粘着パッド
に電気接続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項１９】 貫通するスロットを設けるとともに外
側表面に粘着パッドを配設し、この粘着パッドと対応す
る部位に上下面にかけて貫通するメッキ通孔を穿設した
回路板素子を形成するステップと、 半導体ダイを上記回路板素子の内側表面に導電性を有す
る第１接着層を介して配設し、該半導体ダイの外側表面
に配設した粘着パッドを上記スロットより回路板素子の
外部へ露出させるステップと、 接続ワイヤにより上記半導体ダイの各粘着パッドと上記
回路板素子の粘着パッドを電気接続するステップと、 ワイヤフレームを上記回路板素子の内側表面に位置付
け、該ワイヤフレームのピンを導電性を有する接着層と
メッキ通孔を介して上記回路板素子の粘着パッドに電気
接続させるステップと、 プラスチック材料により上記回路板素子及びワイヤフレ
ームの一部を被覆するステップとからなる半導体ダイの
パッケージング方法。 - 【請求項２０】 上記プラスチック材料により上記回路
板素子及びワイヤフレームの一部を被覆するステップの
前に、 貫通するスロットを設けるとともに外側表面に粘着パッ
ドを配設し、この粘着パッドと対応する部位に上下面に
かけて貫通するメッキ通孔を穿設した第２の回路板素子
を形成するステップと、 半導体ダイを上記第２の回路板素子の内側表面に導電性
を有する第１接着層を介して配設し、該半導体ダイの外
側表面に配設した粘着パッドを上記スロットより第２の
回路板素子の外部へ露出させるステップと、 接続ワイヤにより上記半導体ダイの各粘着パッドと上記
第２の回路板素子の粘着パッドを電気接続するステップ
と、 導電性を有する第２接着層により上記第２の回路板素子
を上記ワイヤフレームに接着させて該ワイヤフレームを
上記両回路板素子の間に位置付け、該ワイヤフレームの
ピンを上記第２接着層とメッキ通孔を介して上記第２の
回路板素子の粘着パッドに電気接続させるステップとを
備えている請求項１９に記載の半導体ダイのパッケージ
ング方法。 - 【請求項２１】 上記回路板素子を形成するステップに
おいて、該回路板素子を、貫通するスロットを形成した
上回路板と、凹陥状キャビティを形成した下回路板とで
形成し、上記上回路板の粘着パッドと対応する部位にメ
ッキ通孔を設けるとともに、上記下回路板の上記上回路
板のメッキ通孔と対応する部位に該メッキ通孔と連通す
るメッキ通孔を設けてなる請求項１または請求項７に記
載の半導体ダイのパッケージング方法。 - 【請求項２２】 上記回路板素子を形成するステップに
おいて、該回路板素子を、凹陥状キャビティを形成した
上回路板と、下回路板とで形成し、上記上回路板の粘着
パッドと対応する部位にメッキ通孔を設けるとともに、
上記下回路板の上記上回路板のメッキ通孔と対応する部
位に該メッキ通孔と連通するメッキ通孔を設けてなる請
求項４または請求項８に記載の半導体ダイのパッケージ
ング方法。 - 【請求項２３】 上記ワイヤフレームを回路板素子に位
置付けるステップにおいて、上記接着層を錫、鉛含有の
導電性ペーストで形成してなる請求項１乃至請求項２２
のいずれか１項に記載の半導体ダイのパッケージング方
法。 - 【請求項２４】 上記ワイヤフレームを回路板素子に位
置付けるステップにおいて、上記接着層を錫半田で形成
してなる請求項１乃至請求項２３のいずれか１項に記載
の半導体ダイのパッケージング方法。 - 【請求項２５】 内側表面に凹陥状キャビティを設け、
外側表面に該凹陥状キャビティと連通するスロットを設
けるとともに粘着パッドを配設した回路板素子と、 上記回路板素子の凹陥状キャビティに嵌入され、外側表
面に上記回路板素子のスロットから露出する粘着パッド
を配設した半導体ダイと、 上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、 上記回路板素子の外側表面に位置付けられるワイヤフレ
ームと、 上記ワイヤフレームと回路板素子の間に位置付けられ、
該ワイヤフレームのピンと上記回路板素子の粘着パッド
を電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項２６】 内側表面に凹陥状キャビティを設け、
外側表面に該凹陥状キャビティと連通するスロットを設
けるとともに粘着パッドを配設し、この粘着パッドと対
応する部位に上下面にかけて貫通するメッキ通孔を穿設
した回路板素子と、 上記回路板素子の凹陥状キャビティ内に嵌入され、外側
表面に上記回路板素子のスロットから露出する粘着パッ
ドを配設した半導体ダイと、 上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、 上記回路板素子の内側表面に位置付けられるワイヤフレ
ームと、 上記ワイヤフレームと回路板素子の間に位置付けられ、
該ワイヤフレームのピンと上記回路板素子の粘着パッド
を上記メッキ通孔を介して電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項２７】 内側表面に凹陥状キャビティを設け、
外側表面に該凹陥状キャビティと連通するスロットを設
けるとともに粘着パッドを配設し、この粘着パッドと対
応する部位に上下面にかけて貫通するメッキ通孔を穿設
した第２の回路板素子と、 上記第２の回路板素子の凹陥状キャビティ内に嵌入さ
れ、外側表面に上記第２の回路板素子のスロットから露
出する粘着パッドを配設した半導体ダイと、 上記半導体ダイの粘着パッドと上記第２の回路板素子の
粘着パッドを電気接続する接続ワイヤとを備え、 上記第２の回路板素子の内側表面を、上記ワイヤフレー
ムに位置付け、 上記ワイヤフレームと第２の回路板素子の間に、これら
ワイヤフレームのピンと上記回路板素子の粘着パッドを
上記メッキ通孔を介して電気接続するように接着層を配
設したことを特徴とする請求項２６に記載の半導体集積
回路。 - 【請求項２８】 外側表面に凹陥状キャビティを設ける
とともに粘着パッドを配設した回路板素子と、 上記回路板素子の凹陥状キャビティに嵌入され、この回
路板素子から露出する粘着パッドを露出するように配設
した半導体ダイと、 上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、 上記回路板素子の外側表面に位置付けられるワイヤフレ
ームと、 上記ワイヤフレームと回路板素子の間に位置付けられ、
該ワイヤフレームのピンと上記回路板素子の粘着パッド
を電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項２９】 外側表面に凹陥状キャビティを設ける
とともに粘着パッドを配設し、この粘着パッドと対応す
る部位に上下面にかけて貫通するメッキ通孔を設けた回
路板素子と、 上記回路板素子の凹陥状キャビティに嵌入され、この回
路板素子から吐出する粘着パッドを配設した半導体ダイ
と、 上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、 上記回路板素子の内側表面に位置付けられるワイヤフレ
ームと、 上記ワイヤフレームと回路板素子の間に位置付けられ、
該ワイヤフレームのピンと上記回路板素子の粘着パッド
を上記メッキ通孔を介して電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項３０】 外側表面に凹陥状キャビティを設ける
とともに粘着パッドを配設し、この粘着パッドと対応す
る部位に上下面にかけて貫通のメッキ通孔を設けた第２
の回路板素子と、 上記第２の回路板素子の凹陥状キャビティに嵌入され、
この第２の回路板素子から露出する粘着パッドを配設し
た半導体ダイと、 上記半導体ダイの粘着パッドと上記第２の回路板素子の
粘着パッドを電気接続する接続ワイヤとを備え、 上記第２の回路板素子の内側表面を、上記ワイヤフレー
ムに位置付け、 上記ワイヤフレームと第２の回路板素子の間に、これら
ワイヤフレームのピンと上記回路板素子の粘着パッドを
上記メッキ通孔を介して電気接続するように接着層を配
設したことを特徴とする請求項２９に記載の半導体集積
回路。 - 【請求項３１】 内側表面に凹陥状キャビティを設け、
外側表面に該凹陥状キャビティと連通する第１スロット
を設けるとともに粘着パッドを配設し、且つ、両側に垂
直に延びる第２スロットを設けた回路板素子と、 上記回路板素子の凹陥状キャビティに嵌入され、外側表
面に上記回路板素子の第１スロットから露出する粘着パ
ッドを配設した半導体ダイと、 上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、 上記回路板素子の第２スロットにピンの一端が位置付け
られるワイヤフレームと、 上記ワイヤフレームのピンと上記回路板素子の粘着パッ
ドを電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項３２】 外側表面に凹陥状キャビティを設ける
とともに粘着パッドを配設し、且つ、両側に垂直に延び
るスロットを設けた回路板素子と、 上記回路板素子の凹陥状キャビティに嵌入され、この回
路板素子から露出する粘着パッドを配設した半導体ダイ
と、 上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、 上記回路板素子のスロットにピンの一端が位置付けられ
るワイヤフレームと、上記ワイヤフレームのピンと上記
回路板素子の粘着パッドを電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項３３】 内側表面に少なくとも２つの凹陥状キ
ャビティを設け、外側表面に上記各凹陥状キャビティと
連通するスロットを設けるとともに粘着パッドを配設し
た回路板素子と、 上記回路板素子の各凹陥状キャビティに嵌入され、外側
表面に上記回路板素子のスロットから露出する粘着パッ
ドを配設した半導体ダイと、 上記各半導体ダイの粘着パッドと上記回路板素子の粘着
パッドを電気接続する接続ワイヤと、 上記該回路板素子の外側表面に位置付けられるワイヤフ
レームと、 上記ワイヤフレームのピンと回路板素子の間に位置付け
られ、該ワイヤフレームのピンと回路板素子の粘着パッ
ドを電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項３４】 内側表面に少なくとも２つの凹陥状キ
ャビティを設け、外側表面に上記凹陥状キャビティと連
通する第１スロットを設けるとともに粘着パッドを配設
し、且つ、両側に垂直に延びる第２スロットを設けた回
路板素子と、 上記回路板素子の各凹陥状キャビティに嵌入され、外側
表面に上記回路板素子の第１スロットから露出する粘着
パッドを配設した半導体ダイと、 上記各半導体ダイの粘着パッドと上記回路板素子の粘着
パッドを電気接続する接続ワイヤと、 上記回路板素子の第２スロットにピンの一端が位置付け
られるワイヤフレームと、 上記ワイヤフレームのピンと上記回路板素子の粘着パッ
ドを電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項３５】 外側表面に少なくとも２つの凹陥状キ
ャビティを設けるとともに粘着パッドを配設した回路板
素子と、 上記回路板素子の各凹陥状キャビティに嵌入され、この
回路板素子から露出する粘着パッドを配設した半導体ダ
イと、 上記各半導体ダイの粘着パッドと上記回路板素子の対応
する粘着パッドを電気接続する接続ワイヤと、 上記回路板素子の外側表面に位置付けられるワイヤフレ
ームと、 上記ワイヤフレームと回路板素子の間に位置付けられ、
該ワイヤフレームのピンと上記回路板素子の粘着パッド
を電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項３６】 外側表面に少なくとも２つの凹陥状キ
ャビティを設けるとともに粘着パッドを配設し、且つ、
両側に垂直に延びるスロットを設けた回路板素子と、 上記回路板素子の凹陥状キャビティに嵌入され、この回
路板素子から露出する粘着パッドを配設した半導体ダイ
と、 上記各半導体ダイの粘着パッドと上記回路板素子の対応
する粘着パッドを電気接続する接続ワイヤと、 上記回路板素子のスロットにピンの一端が位置付けられ
るワイヤフレームと、上記ワイヤフレームのピンと上記
回路板素子の粘着パッドを電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項３７】 内側表面に少なくとも２つの凹陥状キ
ャビティを設け、外側表面に各凹陥状キャビティと連通
するスロットを設けるとともに粘着パッドを配設し、こ
の粘着パッドと対応する部位に上下面にかけて貫通する
メッキ通孔を穿設した回路板素子と、 上記回路板素子の各凹陥状キャビティに嵌入され、外側
表面に回路板素子のスロットから露出する粘着パッドを
配設した半導体ダイと、 上記各半導体ダイの粘着パッドと上記回路板素子の粘着
パッドを電気接続する接続ワイヤと、 上記回路板素子の内側表面に位置付けられるワイヤフレ
ームと、 上記ワイヤフレームと回路板素子の間に位置付けられ、
該ワイヤフレームのピンと上記回路板素子の粘着パッド
を上記メッキ通孔を介して電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項３８】 内側表面に少なくとも２つの凹陥状キ
ャビティを設け、外側表面に各凹陥状キャビティと連通
するスロットを設けるとともに粘着パッドを配設し、こ
の粘着パッドと対応する部位に上下面にかけて貫通する
メッキ通孔を穿設した第２の回路板素子と、 上記第２の回路板素子の各凹陥状キャビティに嵌入さ
れ、外側表面に回路板素子のスロットから露出する粘着
パッドを配設した半導体ダイと、 上記各半導体ダイの粘着パッドと上記第２の回路板素子
の粘着パッドを電気接続する接続ワイヤとを備え、 上記第２の回路板素子の内側表面を、上記ワイヤフレー
ムに位置付け、 上記ワイヤフレームと第２の回路板素子の間に、これら
ワイヤフレームのピンと上記回路板素子の粘着パッドを
上記メッキ通孔を介して電気接続するように接着層を配
設したことを特徴とする請求項３７に記載の半導体集積
回路。 - 【請求項３９】 外側表面に少なくとも２つの凹陥状キ
ャビティを設けるとともに粘着パッドを配設し、この粘
着パッドと対応する部位に上下面にかけて貫通するメッ
キ通孔を穿設した回路板素子と、 上記回路板素子の各凹陥状キャビティに嵌入され、この
回路板素子から露出する粘着パッドを配設した半導体ダ
イと、 上記各半導体ダイの粘着パッドと上記回路板素子の粘着
パッドを電気接続する接続ワイヤと、 上記回路板素子の内側表面に位置付けられるワイヤフレ
ームと、 上記ワイヤフレームと回路板素子の間に位置付けられ、
該ワイヤフレームのピンと上記回路板素子の粘着パッド
を上記メッキ通孔を介して電気接続する接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項４０】 外側表面に少なくとも２つの凹陥状キ
ャビティを設けるとともに粘着パッドを配設し、この粘
着パッドと対応する部位に上下面にかけて貫通するメッ
キ通孔を穿設した第２の回路板素子と、 上記第２の回路板素子の各凹陥状キャビティに嵌入さ
れ、この第２の回路板素子から露出する粘着パッドを配
設した半導体ダイと、 上記各半導体ダイの粘着パッドと上記第２の回路板素子
の粘着パッドを電気接続する接続ワイヤとを備え、 上記第２の回路板素子の内側表面を、上記ワイヤフレー
ムに位置付け、 上記ワイヤフレームと第２の回路板素子の間に、これら
ワイヤフレームのピンと上記回路板素子の粘着パッドを
上記メッキ通孔を介して電気接続するように接着層を配
設したことを特徴とする請求項３９に記載の半導体集積
回路。 - 【請求項４１】 貫通するスロットを設けるとともに外
側表面に粘着パッドを配設した回路板素子と、 上記回路板素子の内側表面に導電性を有する第１接着層
を介して配設し、外側表面に上記回路板素子のスロット
より外部へ露出する粘着パッドを配設した半導体ダイ
と、 上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、 上記回路板素子の外側表面に位置付けられるワイヤフレ
ームと、 上記ワイヤフレームのピンを上記回路板素子の粘着パッ
ドに電気接続させる導電性を有する第２接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項４２】 貫通する第１スロットを設けるととも
に外側表面に粘着パッドを配設し、両側に垂直に延びる
第２スロットを設けた回路板素子と、 上記回路板素子の内側表面に導電性を有する第１接着層
を介して配設し、外側表面に上記回路板素子の第１スロ
ットより外部へ露出する粘着パッドを配設した半導体ダ
イと、 上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、 上記回路板素子の第２スロットにピンの一端が位置付け
られるワイヤフレームと、 上記ワイヤフレームのピンと上記回路板素子の粘着パッ
ドを電気接続する第２接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項４３】 貫通するスロットを設けるとともに外
側表面に粘着パッドを配設し、この粘着パッドと対応す
る部位に上下面にかけて貫通するメッキ通孔を穿設した
回路板素子と、 上記回路板素子の内側表面に導電性を有する第１接着層
を介して配設し、外側表面に上記回路板素子のスロット
より外部へ露出する粘着パッドを配設した半導体ダイ
と、 上記半導体ダイの粘着パッドと上記回路板素子の粘着パ
ッドを電気接続する接続ワイヤと、 上記回路板素子の内側表面に位置付けられるワイヤフレ
ームと、 上記ワイヤフレームと回路板素子の間に位置付けられ、
該ワイヤフレームのピンと上記回路板素子の粘着パッド
を上記メッキ通孔を介して電気接続する第２接着層と、 上記回路板素子とワイヤフレームの一部を被覆するプラ
スチック材料とを備えた半導体集積回路。 - 【請求項４４】 貫通するスロットを設けるとともに外
側表面に粘着パッドを配設し、この粘着パッドと対応す
る部位に上下面にかけて貫通するメッキ通孔を穿設した
第２の回路板素子と、 上記第２の回路板素子の内側表面に導電性を有する第１
接着層を介して配設し、外側表面に上記第２の回路板素
子のスロットより外部へ露出する粘着パッドを配設した
半導体ダイと、 上記半導体ダイの粘着パッドと上記第２の回路板素子の
粘着パッドを電気接続する接続ワイヤとを備え、 上記第２の回路板素子の内側表面を、上記ワイヤフレー
ムに位置付け、 上記ワイヤフレームと第２の回路板素子の間に、これら
ワイヤフレームのピンと上記回路板素子の粘着パッドを
上記メッキ通孔を介して電気接続するように第２接着層
を配設したことを特徴とする請求項４３に記載の半導体
集積回路。 - 【請求項４５】 上記回路板素子を、スロットを設けた
上回路板と、凹陥状キャビティを形成した下回路板とで
構成し、上記上回路板の粘着パッドと対応する部位にメ
ッキ通孔を設けるとともに、上記下回路板の上記上回路
板のメッキ通孔と対応する部位に該上回路板のメッキ通
孔と連通するメッキ通孔を設けたことを特徴とする請求
項２５または請求項３１に記載の半導体集積回路。 - 【請求項４６】 上記回路板素子を、凹陥状キャビティ
を設けた上回路板と、下回路板とで構成し、上記上回路
板の粘着パッドと対応する部位にメッキ通孔を設けると
ともに、上記下回路板の上記上回路板のメッキ通孔と対
応する部位に該上回路板のメッキ通孔と連通するメッキ
通孔を設けたことを特徴とする請求項２８または請求項
３２に記載の半導体集積回路。 - 【請求項４７】 上記接着層を錫、鉛含有の導電性ペー
ストで形成してなる請求項２５乃至請求項４６のいずれ
か１項に記載の半導体集積回路。 - 【請求項４８】 上記接着層を錫半田で形成してなる請
求項２５乃至請求項４７のいずれか１項に記載の半導体
集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW87117753 | 1998-10-27 | ||
| TW087117753A TW368707B (en) | 1998-10-27 | 1998-10-27 | Packaging method for semiconductor die and the product of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3025685B1 JP3025685B1 (ja) | 2000-03-27 |
| JP2000133673A true JP2000133673A (ja) | 2000-05-12 |
Family
ID=21631783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11098712A Expired - Fee Related JP3025685B1 (ja) | 1998-10-27 | 1999-04-06 | 半導体ダイのパッケ―ジング方法及び半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (6) | US6271586B1 (ja) |
| JP (1) | JP3025685B1 (ja) |
| DE (1) | DE19929606A1 (ja) |
| TW (1) | TW368707B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6856013B1 (en) * | 1999-02-19 | 2005-02-15 | Micron Technology, Inc. | Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit |
| US6825550B2 (en) * | 1999-09-02 | 2004-11-30 | Micron Technology, Inc. | Board-on-chip packages with conductive foil on the chip surface |
| KR100314277B1 (ko) * | 1999-12-14 | 2001-11-22 | 박종섭 | 웨이퍼 레벨 패키지 |
| US6429042B1 (en) * | 2000-04-04 | 2002-08-06 | General Electric Company | Method of reducing shear stresses on IC chips and structure formed thereby |
| US6683377B1 (en) * | 2000-05-30 | 2004-01-27 | Amkor Technology, Inc. | Multi-stacked memory package |
| KR100608608B1 (ko) * | 2000-06-23 | 2006-08-09 | 삼성전자주식회사 | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 |
| KR100426330B1 (ko) * | 2001-07-16 | 2004-04-08 | 삼성전자주식회사 | 지지 테이프를 이용한 초박형 반도체 패키지 소자 |
| US20030064542A1 (en) * | 2001-10-02 | 2003-04-03 | Corisis David J. | Methods of packaging an integrated circuit |
| US6700190B2 (en) * | 2002-07-26 | 2004-03-02 | Stmicroelectronics, Inc. | Integrated circuit device with exposed upper and lower die surfaces |
| WO2004029858A1 (en) * | 2002-09-25 | 2004-04-08 | Koninklijke Philips Electronics N.V. | Connector for chip-card |
| US7550842B2 (en) * | 2002-12-12 | 2009-06-23 | Formfactor, Inc. | Integrated circuit assembly |
| US20050151961A1 (en) * | 2003-12-31 | 2005-07-14 | Mcgraw John T. | Surface layer atmospheric turbulence differential image motion measurement |
| TWI256092B (en) * | 2004-12-02 | 2006-06-01 | Siliconware Precision Industries Co Ltd | Semiconductor package and fabrication method thereof |
| TW200729444A (en) * | 2006-01-16 | 2007-08-01 | Siliconware Precision Industries Co Ltd | Semiconductor package structure and fabrication method thereof |
| JP5068990B2 (ja) * | 2006-12-26 | 2012-11-07 | 新光電気工業株式会社 | 電子部品内蔵基板 |
| TWI393224B (zh) * | 2009-03-27 | 2013-04-11 | Chipmos Technologies Inc | 覆晶封裝及其製造方法 |
| US8786063B2 (en) * | 2009-05-15 | 2014-07-22 | Stats Chippac Ltd. | Integrated circuit packaging system with leads and transposer and method of manufacture thereof |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3235650A1 (de) * | 1982-09-27 | 1984-03-29 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Informationskarte und verfahren zu ihrer herstellung |
| JPH074995B2 (ja) * | 1986-05-20 | 1995-01-25 | 株式会社東芝 | Ｉｃカ−ド及びその製造方法 |
| JPH03212959A (ja) * | 1990-01-18 | 1991-09-18 | Oki Electric Ind Co Ltd | モールドパッケージ型ハイブリッドｉｃ |
| US5107328A (en) * | 1991-02-13 | 1992-04-21 | Micron Technology, Inc. | Packaging means for a semiconductor die having particular shelf structure |
| US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
| US5243497A (en) * | 1992-09-29 | 1993-09-07 | Texas Instruments | Chip on board assembly |
| JP2541465B2 (ja) * | 1993-07-31 | 1996-10-09 | 日本電気株式会社 | 混成集積回路装置 |
| US5384689A (en) * | 1993-12-20 | 1995-01-24 | Shen; Ming-Tung | Integrated circuit chip including superimposed upper and lower printed circuit boards |
| US5677566A (en) * | 1995-05-08 | 1997-10-14 | Micron Technology, Inc. | Semiconductor chip package |
| US5818698A (en) * | 1995-10-12 | 1998-10-06 | Micron Technology, Inc. | Method and apparatus for a chip-on-board semiconductor module |
| US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
| JP2987101B2 (ja) * | 1996-04-15 | 1999-12-06 | 株式会社ニッシン | 半導体装置の接続方法並びに半導体装置の接続器 |
| US5723907A (en) * | 1996-06-25 | 1998-03-03 | Micron Technology, Inc. | Loc simm |
| US5811879A (en) * | 1996-06-26 | 1998-09-22 | Micron Technology, Inc. | Stacked leads-over-chip multi-chip module |
| JPH10223819A (ja) * | 1997-02-13 | 1998-08-21 | Nec Kyushu Ltd | 半導体装置 |
| US6107683A (en) * | 1997-06-20 | 2000-08-22 | Substrate Technologies Incorporated | Sequentially built integrated circuit package |
| US6245594B1 (en) * | 1997-08-05 | 2001-06-12 | Micron Technology, Inc. | Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly |
| US5899705A (en) * | 1997-11-20 | 1999-05-04 | Akram; Salman | Stacked leads-over chip multi-chip module |
| US5998860A (en) * | 1997-12-19 | 1999-12-07 | Texas Instruments Incorporated | Double sided single inline memory module |
| US5952611A (en) * | 1997-12-19 | 1999-09-14 | Texas Instruments Incorporated | Flexible pin location integrated circuit package |
-
1998
- 1998-10-27 TW TW087117753A patent/TW368707B/zh active
-
1999
- 1999-04-06 JP JP11098712A patent/JP3025685B1/ja not_active Expired - Fee Related
- 1999-04-30 US US09/303,142 patent/US6271586B1/en not_active Expired - Fee Related
- 1999-06-28 DE DE19929606A patent/DE19929606A1/de not_active Withdrawn
-
2001
- 2001-02-22 US US09/791,076 patent/US6670707B2/en not_active Expired - Lifetime
- 2001-02-22 US US09/791,077 patent/US6429514B2/en not_active Expired - Fee Related
- 2001-02-22 US US09/791,082 patent/US20010005038A1/en not_active Abandoned
- 2001-02-22 US US09/791,137 patent/US6429535B2/en not_active Expired - Fee Related
- 2001-02-22 US US09/791,094 patent/US6534344B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6534344B2 (en) | 2003-03-18 |
| US6670707B2 (en) | 2003-12-30 |
| US20010007782A1 (en) | 2001-07-12 |
| US6271586B1 (en) | 2001-08-07 |
| US20010008308A1 (en) | 2001-07-19 |
| JP3025685B1 (ja) | 2000-03-27 |
| US6429514B2 (en) | 2002-08-06 |
| US20010005038A1 (en) | 2001-06-28 |
| US6429535B2 (en) | 2002-08-06 |
| US20010005045A1 (en) | 2001-06-28 |
| US20010008307A1 (en) | 2001-07-19 |
| DE19929606A1 (de) | 2000-05-11 |
| TW368707B (en) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3025685B1 (ja) | 半導体ダイのパッケ―ジング方法及び半導体集積回路 | |
| KR100253870B1 (ko) | 반도체장치와 그 제조방법 및 기판프레임(semiconductor device, method of manufacturing the same, and semiconductor circuit board) | |
| US6730995B2 (en) | Two-stage transfer molding device to encapsulate MMC module | |
| US6518659B1 (en) | Stackable package having a cavity and a lid for an electronic device | |
| JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
| US20050152099A1 (en) | Process for producing solid electrolytic capacitor and solid electrolytic capacitor | |
| EP0880177A2 (en) | Semiconductor device having lead terminals bent in J-shape | |
| JP2002093831A (ja) | 半導体装置およびその製造方法 | |
| CN110177429A (zh) | 一种带有电子元件的部件及其生产工艺和摄像头模组 | |
| US5615476A (en) | Method for producing identity cards having electronic modules | |
| KR100404997B1 (ko) | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
| CN102398886B (zh) | 具微机电元件的封装结构及其制法 | |
| JP2006238210A (ja) | 圧電デバイス及びその製造方法 | |
| JPS6281739A (ja) | Ｉｃパツケ−ジ | |
| KR100291858B1 (ko) | 집적회로 칩과 그칩의 제조 방법 | |
| JP3872001B2 (ja) | リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 | |
| JPH0621309A (ja) | リードフレーム | |
| JPH0313754Y2 (ja) | ||
| JPH03116949A (ja) | Ｉｃパッケージ及びｉｃパッケージ用ケースの製造方法 | |
| KR20030038073A (ko) | 반도체 전력용 모듈 및 그 제조방법 | |
| KR0173931B1 (ko) | 센터 본딩패드를 갖는 적층칩 패키지용 기판 | |
| JP2002312744A (ja) | 集積回路装置とその製造方法およびそれを用いたｉｃカード | |
| JPH01184192A (ja) | Ｉｃカード用モジュールの製造方法 | |
| JPH03110198A (ja) | Ｉｃカード用ｉｃモジュール | |
| JPS6336551A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |