KR100291858B1 - 집적회로 칩과 그칩의 제조 방법 - Google Patents

집적회로 칩과 그칩의 제조 방법 Download PDF

Info

Publication number
KR100291858B1
KR100291858B1 KR1019990014047A KR19990014047A KR100291858B1 KR 100291858 B1 KR100291858 B1 KR 100291858B1 KR 1019990014047 A KR1019990014047 A KR 1019990014047A KR 19990014047 A KR19990014047 A KR 19990014047A KR 100291858 B1 KR100291858 B1 KR 100291858B1
Authority
KR
South Korea
Prior art keywords
circuit board
board unit
die
lead frame
pads
Prior art date
Application number
KR1019990014047A
Other languages
English (en)
Other versions
KR20000066739A (ko
Inventor
셴밍퉁
Original Assignee
셴밍퉁
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 셴밍퉁 filed Critical 셴밍퉁
Priority to KR1019990014047A priority Critical patent/KR100291858B1/ko
Publication of KR20000066739A publication Critical patent/KR20000066739A/ko
Application granted granted Critical
Publication of KR100291858B1 publication Critical patent/KR100291858B1/ko

Links

Abstract

a) 다이 수납 공간(20)을 구비한 회로 기판 유닛(2C)--여기서 회로 기판 유닛(2C)은 자신의 상단 표면에 복수의 접점 패드(22)를 구비함--을 형성하는 단계;
b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)를 형성하는 단계;
c) 다이 상의 솔더 패드(30)가 회로 기판 유닛(2)의 구멍(21)을 통하여 노출되도록 다이(3)를 다이 수납 공간(30)에 위치시키는 단계;
d) 도선(4)을 통하여 솔더 패드(30)를 접점 패드(22)에 와이어 본딩하는 단계;
e) 리드 프레임(5)을 회로 기판 유닛(2)의 상단 위에 위치시키고, 도전성 접점층(51)을 통하여 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22)에 연결하는 단계; 및
f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
를 포함하는 집적회로 칩 제조 방법.

Description

집적회로 칩과 그 칩의 제조 방법 {INTEGRATED CIRCUIT CHIP AND METHOD FOR FABRICATING THE SAME}
본 발명은 집적회로 칩(Integrated Circuit Chip)과 그 칩의 제조 방법에 관한 것으로 구체적으로는 집적회로 칩 및 제조 원가를 줄이고 생산 용량을 증가시킬 수 있는 방법으로 그 칩을 제조하는 방법에 관한 것이다.
도 1a부터 1c에 종래의 집적회로 칩 제조 방법을 도시하였다. 도 1a에 도시한 것처럼, 상단 표면에 복수의 솔더 패드(solder pad)(100)를 가진 다이(10)를 리드 프레임에 고정시키기 위해 양면 접착 테이프(12)를 사용해서 상기 다이(10)를 리드 프레임(13) 위에 있는 접합 봉(tie bar)(130)에 부착한다. 솔더 패드(100)는, 도 1d에 도시된 바와 같이 접합 봉에 형성된 구멍(1300)을 통해서 노출된다. 도 1b를 참조하면, 구멍(1300)을 통해 연결되는 도선(導線)을 이용한 기지의 와이어 본딩 기술을 사용하여 각각의 솔더 패드(100)를 대응하는 리드 프레임(13)의 리드(131)에 전기적으로 연결한다. 도 1c를 참조하면, 플라스틱 보호층(15)을 사용하여 리드 프레임(13)의 일부분과 다이(10)를 밀봉하고 집적회로 칩 모양을 만든다.
다음은 종래의 집적회로 칩 제조 방법의 몇 가지 결점들이다.
1. 전술한 방법은 TSOP, SOJ, QLP, SOP 등등의 서로 다른 패키지 종류에 따라 서로 다른 종류의 리드 프레임이 필요하다. 따라서 각 고객당 적어도 하나의 주형(鑄型)을 준비하여야 하고 이것은 원가를 상승시킨다.
2. 전술한 방법에서는 다이를 접합 봉에 단단히 고정시키기 위해서 양면 접합 테이프가 필요한데, 이것은 제조 원가를 상승시킨다.
3. 전술한 방법에서는 리드 프레임용 주형을 만드는데 긴 시간이 걸릴 것이므로, 이것은 제조자의 경쟁력에 영향을 미친다.
본 발명의 주목적은 전술한 종래기술의 결점을 극복할 수 있는 집적회로 칩과 그 칩의 제조 방법을 제공하는 것이다.
본 발명에 따르면, 집적회로 칩을 제조하는 방법은,
a) 다이 수납 공간을 구비하는 회로 기판 유닛--여기서 회로 기판 유닛은 자신의 상단 표면에 복수의 접점 패드를 구비함--을 형성하는 단계;
b) 복수의 솔더 패드를 제공하는 상단 표면을 구비하는 다이를 형성하는 단계;
c) 다이 상의 솔더 패드가 회로 기판 유닛의 구멍을 통하여 노출되도록 다이를 다이 수납 공간에 위치시키는 단계;
d) 도선을 통하여 솔더 패드를 접점 패드에 와이어 본딩하는 단계;
e) 리드 프레임을 회로 기판 유닛의 상단 위에 위치시키고, 도전성 접점층을 통하여 리드 프레임 상의 리드를 대응하는 접점 패드에 연결하는 단계; 및
f) 리드 프레임의 적어도 일부분과 회로 기판 유닛을 밀봉하기 위해 플라스틱 보호층을 형성하는 단계
를 포함한다.
본 발명의 다른 특징과 장점들은 첨부한 도면을 참조하여 자세히 설명한 바람직한 실시예를 통하여 명백해질 것이다.
도 1a-1c는 단편적인 개략도, 종래의 집적회로 칩 제조 방법을 예시하는 부분적인 단면도.
도 1d는 종래의 집적회로 칩 제조 방법에 사용되는 리드 프레임을 예시하는 단편적인 평면도.
도 2a-2d는 단편적인 개략도, 본 발명의 집적회로 칩 제조 방법의 첫 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 2e는 본 발명의 첫 번째 바람직한 실시예에서 사용되는 리드 프레임을 보여주는 단편적인 평면도.
도 3은 단편적인 개략도, 본 발명의 두 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 4는 단편적인 개략도, 본 발명의 세 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 5는 단편적인 개략도, 본 발명의 네 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 6은 단편적인 개략도, 본 발명의 다섯 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 7은 단편적인 개략도, 본 발명의 여섯 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 8은 단편적인 개략도, 본 발명의 일곱 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 9는 본 발명의 일곱 번째 바람직한 실시예를 보여주는 단편적인 개략도.
도 10은 단편적인 개략도, 본 발명의 여덟 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 11은 단편적인 개략도, 본 발명의 아홉 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 12는 단편적인 개략도, 본 발명의 열 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 13은 단편적인 개략도, 본 발명의 열 한 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 14는 단편적인 개략도, 본 발명의 열 두 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 15는 단편적인 개략도, 본 발명의 열 세 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 16은 단편적인 개략도, 본 발명의 열 네 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 17은 단편적인 개략도, 본 발명의 열 다섯 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 18은 단편적인 개략도, 본 발명의 열 여섯 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 19는 단편적인 개략도, 본 발명의 열 일곱 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 20은 단편적인 개략도, 본 발명의 열 여덟 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 21은 단편적인 개략도, 본 발명의 열 아홉 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 22는 단편적인 개략도, 본 발명의 스무 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 23은 단편적인 개략도, 본 발명의 스물 한 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 24는 단편적인 개략도, 본 발명의 스물 두 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 25는 단편적인 개략도, 본 발명의 스물 세 번째 바람직한 실시예를 보여주는 부분적인 단면도.
도 26은 단편적인 개략도, 본 발명의 스물 네 번째 바람직한 실시예를 보여주는 부분적인 단면도.
본 발명을 상세히 설명하기 전에, 본 명세서 전체를 통하여 같은 요소는 같은 참조 번호로 표시되었다는 것을 언급하여야할 것이다.
도 2a-2e를 참조하면, 본 발명의 첫 번째 바람직한 실시예에 따라 집적회로 칩은 회로 기판 유닛(2), 다이(3), 복수의 도선(4), 리드 프레임(5), 도전성 접점층(51), 플라스틱 보호층(6)을 포함한다. 도 2a와 2b를 참조하면, 회로 기판 유닛(2)은 다이 수납 공간(20)이 형성되어 있는 밑면(200), 다이 수납 공간(20)에 접근할 수 있는 구멍(21)이 형성되어 있는 윗면(210), 회로 기판 유닛(2)의 윗면(210)에 복수의 접점 패드(22)를 구비한다. 다이(3)는 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비한다. 다이(3)는 다이 수납 공간(20) 내에 놓이므로 솔더 패드(30)는 회로 기판 유닛(2)의 구멍(21)을 통해 노출된다. 도 2c를 참조하면, 구멍(21)을 통해서 연장한 도선(4)으로 솔더 패드(30)를 접점 패드(22)에 와이어 본딩 한다. 도 2c와 2d를 참조하면, 리드 프레임(5)은 회로 기판 유닛(2)의 상단에 놓인다. 리드 프레임(5)에는 복수의 리드(50)가 있다. 리드 프레임(5)에 있는 리드(50)를 대응하는 접점 패드(22) 각각에 접합하기 위해 리드 프레임(5)과 회로 기판 유닛(2) 사이에 도전성 접점층(51)을 배치한다. 주석과 납을 함유한 것, 또는 주석을 함유한 솔더 페이스트 같은 실버 에폭시 수지로 도전성 접점층(51)을 만든다. 도 2d에 도시한바와 같이 플라스틱 보호층(6)은 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2)을 밀봉하는데 사용된다.
도 3은 첫 번째 바람직한 실시예에 기초한, 본 발명의 두 번째 바람직한 실시예를 예시한다. 도 3에서, 도 2d에 도시한 첫 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2A)은 접점 패드(22A)에 각각 일치되고 회로 기판 유닛(2A)의 밑면까지 연장되는 복수의 전기 도금 구멍을 추가로 구비하고 형성된다. 리드 프레임(5)은 회로 기판 유닛(2A) 아래에 위치한다. 리드 프레임(5)에 있는 리드(50)가 대응하는 접점 패드(22A)와 전기적으로 연결되도록 전기 도금 구멍(23)에 접합하기 위해 리드 프레임(5)과 회로 기판 유닛(2A) 사이에 도전성 접점층(51)을 배치한다.
도 4는 첫 번째 바람직한 실시예에 기초한, 본 발명의 세 번째 바람직한 실시예를 예시한다. 도 4에서, 도 2d에 도시한 첫 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2A)은 다이 수납 공간(20B)을 구비하고 형성된 하부 회로 기판(25) 및 구멍(21B)을 구비하고 형성되어 하부 회로 기판(25)위에 겹쳐 놓여진 상부 회로 기판(24)을 포함한다. 상단 표면에 접점 패드(22B) 형성된 상부 회로 기판(24)은 접점 패드(22B)에 각각 일치되게 정해진 제1 전기 도금 구멍(240)을 추가로 구비하고 형성된다. 하부 회로 기판(25)은 제1 전기 도금 구멍(240)에 각각 일치되게 정해진 제2 전기 도금 구멍(250)을 추가로 구비하고 만들어진다. 따라서 하부 회로 기판(25)의 밑면에 있는 회로 선(보이지 않음)은 구멍들(250, 240)과 접점 패드(22B)를 통하여 리드 프레임(5)의 리드(50)까지 연결될 수 있다.
도 5는 첫 번째 바람직한 실시예에 기초한, 본 발명의 네 번째 바람직한 실시예를 예시한다. 도 5에서, 도 2d에 도시한 첫 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2C)은 다이 수납 공간(20C)을 구비하고 형성된 상단 표면(21C)을 갖는다. 다이(3)는 다이 수납 공간(20C) 내에 놓인다. 다이(3)의 상부 표면(300)은 회로 기판 유닛(2C)의 상단 표면(21C)과 수평을 이룬다.
도 6은 네 번째 바람직한 실시예에 기초한, 본 발명의 다섯 번째 바람직한 실시예를 예시한다. 도 6에서, 도 5에 도시한 네 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2D)은 각각의 접점 패드(22D)에 해당하고 회로 기판 유닛(2D)의 밑면까지 연장되는 복수의 전기 도금 구멍(23D)을 추가로 구비하고 형성된다. 리드 프레임(5)은 회로 기판 유닛(2D)의 아래에 놓인다. 리드 프레임(5) 상의 리드(50)를 전기 도금 구멍(23D)과 접합하여 대응하는 접점 패드(22D)에 전기적으로 연결되도록 하기 위해 도전성 접점층(51)을 리드 프레임(5)과 회로기판 유닛(2D) 사이에 놓는다.
도 7은 네 번째 바람직한 실시예에 기초한, 본 발명의 여섯 번째 바람직한 실시예를 예시한다. 도 7에서, 도 5에 도시한 네 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2E)은 하부 회로 기판(25E) 및 다이 수납 공간(20E)을 구비하고 형성되어 하부 회로 기판(25E)위에 겹쳐 놓여진 상부 회로 기판(24E)을 포함한다. 상부 회로 기판(24E)은 상단 표면(21E)에 형성된 접점 패드(22E)를 가지고, 접점 패드(22E)에 각각 일치되게 정해진 제1 전기 도금 구멍(240E)을 추가로 구비하고 형성된다. 하부 회로 기판(25E)은 제1 전기 도금 구멍(240E)에 각각 일치되게 정해진 제2 전기 도금 구멍(250E)을 추가로 구비하고 형성된다. 따라서 하부 회로 기판(25E)의 밑면에 있는 회로 선(보이지 않음)은 구멍들(250E, 240E)을 통하여 접점 패드(22E)에 연결될 수 있다.
도 8과 9는 첫 번째 바람직한 실시예에 기초한, 본 발명의 일곱 번째 바람직한 실시예를 예시한다. 도 8에서, 도 2d에 도시한 첫 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2F)은 각각의 접점 패드(22F)에 대응하는 복수의 위치지정 노치(26)가 형성된 측면(側面)이 있다. 리드 프레임(5) 상의 각 리드(50)는 각각의 위치지정 노치(26)에 삽입되는 종단부를 구비한다. 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22F)에 접합시키기 위해 도전성 접점층(51)을 사용한다. 따라서 집적 회로 칩의 최종높이는 줄어들 수 있다.
도 10은 일곱 번째 바람직한 실시예에 기초한, 본 발명의 여덟 번째 바람직한 실시예를 예시한다. 도 10에서, 도 8에 도시한 일곱 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2G)은 다이 수납 공간(20E)을 구비하고 형성된 하부 회로 기판(25G) 및 다이 수납 공간에 접근할 수 있는 구멍을 구비하고 형성되어 하부 회로 기판(25G)위에 겹쳐놓은 상부 회로 기판(24E)을 포함한다. 상부 회로 기판(24G)은 상단 표면에 접점 패드(22G)를 구비하고, 접점 패드(22G)에 각각 일치되게 정해진 제1 전기 도금 구멍(240G)을 추가로 구비하고 형성된다. 하부 회로 기판(25G)은 제1 전기 도금 구멍(240G)에 각각 일치되게 정해진 제2 전기 도금 구멍(250G)을 추가로 구비하고 만들어진다. 따라서 하부 회로 기판(25G)의 밑면에 있는 회로 선(보이지 않음)은 구멍들(250G, 240G)을 통하여 접점 패드(22E)에 연결될 수 있다.
도 11은 일곱 번째 바람직한 실시예에 기초한, 본 발명의 아홉 번째 바람직한 실시예를 예시한다. 도 11에서, 도 8에 도시한 일곱 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2H)은 다이 수납 공간(20H)을 구비하고 형성된 상단 표면(21H)을 갖는다. 다이(3)는 다이 수납 공간(20H) 내에 놓인다. 다이(3)의 상부 표면(300)은 회로 기판 유닛(2H)의 상단 표면(21H)과 수평을 이룬다.
도 12는 상기 아홉 번째 바람직한 실시예에 기초한, 본 발명의 열 번째 바람직한 실시예를 예시한다. 도 12에서 도 11에 도시한 아홉 번째 바람직한 실시예와 다르게, 회로 기판 유닛(2I)은 하부 회로 기판(25G) 및 다이 수납 공간(20I)을 구비하고 형성되어 하부 회로 기판(25I)위에 겹쳐 놓여진 상부 회로 기판(24I)을 포함한다. 상부 회로 기판(24I)은 상단 표면(21I)에 접점 패드(22I)를 가지고, 접점 패드(22I)에 각각 일치되게 정해진 제1 전기 도금 구멍(240I)을 추가로 구비하고 형성된다. 하부 회로 기판(25I)은 제1 전기 도금 구멍(240I)에 각각 일치되게 정해진 제2 전기 도금 구멍(250I)을 추가로 구비하고 형성된다. 따라서 하부 회로 기판(25I)의 밑면에 있는 회로 선(보이지 않음)은 구멍들(250I, 240I)을 통하여 접점 패드(22I)에 연결될 수 있다.
도 13은 본 발명의 열 한 번째 바람직한 실시예를 예시한다. 이 실시예에서, 회로 기판 유닛(2J)은 복수의 다이 수납 공간(20J)을 가지고 만들어진 밑면 및 각각의 해당하는 다이 수납 공간(20J)에 접근할 수 있는 복수의 구멍(21J)과 복수의 접점 패드(22J)를 가지고 만들어진 상단 표면을 구비한다. 여러 개의 다이(3) 각각은 복수의 솔더 패드(30)를 제공하는 상단 표면을 구비한다. 다이(3) 각각은 각자의 다이 수납 공간(20J)에 놓이므로, 다이(3) 상단에 있는 각각의 솔더 패드(30)는 회로 기판 유닛(2J)에 있는 각자의 구멍(21J)을 통해서 노출된다. 복수의 도선(4)은 구멍(21J)을 통해서 연장되어 솔더 패드(30)와 접점 패드(22J)를 와이어 본딩 시킨다. 리드 프레임(5)은 회로 기판 유닛(2J)의 상단에 놓이고, 복수의 리드(50)를 구비한다. 도전성 접점층(51)은 리드 프레임(5)과 회로 기판 유닛(2J) 사이에 놓여서 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22J)에 접합시킨다. 최종적으로 플라스틱 보호층(6)이 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2J)을 밀봉하는데 사용된다. 따라서 표면 실장 단계가 줄어들므로 생산 능력이 증가한다.
도 14는 열 한 번째 바람직한 실시예에 기초한, 본 발명의 열 두 번째 바람직한 실시예를 예시한다. 도 14에서, 도 13에 도시한 열 한 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2L)에는 각각의 접점 패드(22L)에 대응하는 복수의 위치지정 노치(26)를 만들어 놓은 측면(側面)이 있다. 리드 프레임(5) 상의 각 리드(50)는 각자의 위치지정 노치(26L)에 삽입되는 종단부를 구비한다. 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22L)에 접합시키기 위해 도전성 접점층(51)을 사용한다.
도 15는 열 한 번째 바람직한 실시예에 기초한, 본 발명의 열 세 번째 바람직한 실시예를 예시한다. 도 15에서, 도 13에 도시한 열 한 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2M)은 복수의 다이 수납 공간(20M)을 가지고 만들어진 상단 표면(21M)을 구비한다. 각각의 다이(3)는 각자의 다이 수납 공간(20M)에 놓인다. 각 다이(3)의 상부 표면(300)은 회로 기판 유닛(2M)의 상단 표면(21M)과 평면으로 되어 있다.
도 16은 열 세 번째 바람직한 실시예에 기초한, 본 발명의 열 네 번째 바람직한 실시예를 예시한다. 도 16에서, 도 15에 도시한 열 세 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2N)은 각각의 접점 패드(22N)에 대응하는 복수의 위치지정 노치(26N)를 만들어 놓은 측면이 있다. 리드 프레임(5) 상의 각 리드(50)는 각자의 위치지정 노치(26N)에 삽입되는 종단부를 구비한다. 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22N)에 접합시키기 위해 도전성 접점층(51)을 사용한다.
도 17은 두 번째 바람직한 실시예에 기초한, 본 발명의 열 다섯 번째 바람직한 실시예를 예시한다. 도 17에, 도 3에 도시한 두 번째 바람직한 실시예와는 다르게, 동일한 구조로 만들어진 제1·제2 회로 기판 유닛(2P)이 있다. 제1·제2 회로 기판 유닛(2P) 각각은 다이 수납 공간(20P)을 가진 밑면, 다이 수납 공간(20P)에 접근할 수 있는 구멍(21P)을 가진 상단 표면, 상단 표면에 있는 복수의 접점 패드(22P)를 구비한다. 제1·제2 회로 기판 유닛(2P) 각각은 각자의 접점 패드(22P)에 대응하고 밑면까지 연장되는 복수의 전기 도금 구멍(23P)을 추가로 구비하고 형성된다. 리드 프레임(5)은 제1·제2 회로 기판 유닛(2P) 사이에 놓인다. 리드 프레임(5) 상의 리드(50)를 각각의 전기 도금 구멍(23P)과 접합하여 대응하는 접점 패드(22P)에 전기적으로 연결되도록 하기 위해 두 개의 도전성 접점층 각각을 리드 프레임(5)과 제1 회로 기판 유닛(2P) 및 리드 프레임(5)과 제2 회로 기판 유닛(2P) 사이에 놓는다.
도 18은 다섯 번째 바람직한 실시예에 기초한, 본 발명의 열 여섯 번째 바람직한 실시예를 예시한다. 도 18에, 도 6에 도시한 다섯 번째 바람직한 실시예와는 다르게, 동일한 구조로 만들어진 제1·제2 회로 기판 유닛(2Q)이 있다. 제1·제2 회로 기판 유닛(2Q) 각각은 다이 수납 공간(20Q)과 복수의 접점 패드(22Q)를 가진 상단 표면 및 각각의 접점 패드(22Q)에 대응하여 정해지고 그곳에서 밑면까지 연장되는 복수의 전기 도금 구멍(23Q)을 구비한다. 리드 프레임(5)은 제1·제2 회로 기판 유닛(2Q) 사이에 놓인다. 리드 프레임(5) 상의 리드(50)를 각각의 전기 도금 구멍과 접합하여 대응하는 접점 패드(22Q)에 전기적으로 연결되도록 하기 위해 두 개의 도전성 접점층 각각을 리드 프레임(5)과 제1 회로 기판 유닛(2Q) 및 리드 프레임(5)과 제2 회로 기판 유닛(2Q) 사이에 놓는다.
도 19는 열 한 번째 바람직한 실시예에 기초한, 본 발명의 열 일곱 번째 바람직한 실시예를 예시한다. 도 19에서, 도 13에 도시한 열 한 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2R)은 각각의 접점 패드(22R)에 해당하고 회로 기판 유닛(2R)의 밑면까지 확장되는 복수의 전기 도금 구멍을 추가로 구비하고 형성된다. 리드 프레임(5)은 회로 기판 유닛(2D) 밑에 놓인다. 리드 프레임(5) 상의 리드(50)를 전기 도금 구멍(23D)과 접합하여 대응하는 접점 패드(22R)에 전기적으로 연결되도록 하기 위해 도전성 접점층(51)을 리드 프레임(5)과 회로기판 유닛(2R) 사이에 놓는다.
도 20은 열 일곱 번째 바람직한 실시예에 기초한, 본 발명의 열 여덟 번째 바람직한 실시예를 예시한다. 도 20에, 도 19에 도시한 열 일곱 번째 바람직한 실시예와는 다르게, 동일한 구조로 만들어진 제1·제2 회로 기판 유닛(2S)이 있다. 제1·제2 회로 기판 유닛(2S) 각각은 각자의 접점 패드(22P)에 대응하고 밑면까지 연장되는 복수의 전기 도금 구멍(23P)을 구비하고 형성된다. 리드 프레임(5)은 제1·제2 회로 기판 유닛(2S) 사이에 놓인다. 리드 프레임(5) 상의 리드(50)를 각각의 전기 도금 구멍(23S)과 접합하여 대응하는 접점 패드(22S)에 전기적으로 연결되도록 하기 위해 두 개의 도전성 접점층 각각을 리드 프레임(5)과 제1 회로 기판 유닛(2P) 및 리드 프레임(5)과 제2 회로 기판 유닛(2P) 사이에 놓는다.
도 21은 열 세 번째 바람직한 실시예에 기초한, 본 발명의 열 아홉 번째 바람직한 실시예를 예시한다. 도 21에서, 도 15에 도시한 열 세 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2T)은 각각의 접점 패드(22T)에 해당하고 회로 기판 유닛(2T)의 밑면까지 확장되는 복수의 전기 도금 구멍(23T)을 추가로 구비하고 형성된다. 리드 프레임(5)은 회로 기판 유닛(2T) 밑에 놓인다. 리드 프레임(5) 상의 리드(50)를 전기 도금 구멍(23T)과 접합하여 대응하는 접점 패드(22T)에 전기적으로 연결되도록 하기 위해 도전성 접점층(51)을 리드 프레임(5)과 회로기판 유닛(2T) 사이에 놓는다.
도 22는 열 아홉 번째 바람직한 실시예에 기초한, 본 발명의 스무 번째 바람직한 실시예를 예시한다. 도 22에, 도 19에 도시한 열 아홉 번째 바람직한 실시예와는 다르게, 동일한 구조로 만들어진 제1·제2 회로 기판 유닛(2U)이 있다. 제1·제2 회로 기판 유닛(2U)은 각각의 접점 패드(22U)에 해당하고 회로 기판 유닛(2U)의 밑면까지 확장되는 복수의 전기 도금 구멍(23U)을 구비하고 형성된다. 리드 프레임(5)은 제1·제2 회로 기판 유닛(2U) 사이에 놓인다. 리드 프레임(5) 상의 리드(50)를 각각의 전기 도금 구멍과 접합하여 대응하는 접점 패드(22U)에 전기적으로 연결되도록 하기 위해 두 개의 도전성 접점층 각각을 리드 프레임(5)과 제1 회로 기판 유닛(2U) 및 리드 프레임(5)과 제2 회로 기판 유닛(2U) 사이에 놓는다.
도 23은 본 발명의 스물 한 번째 바람직한 실시예를 예시한다. 이 실시예에서, 회로 기판 유닛(2V)은 구멍(21V)과 복수의 접점 패드(22V)를 구비하고 형성된 상단 표면을 갖는다. 다이(3)는 복수의 솔더 패드(30)를 제공하는 상단 표면을 갖는다. 다이(3)는 접착층(27)에 의해 회로 기판 유닛(2V)의 밑면에 부착되므로, 다이(3) 상의 솔더 패드(30)는 회로 기판 유닛(2V)에 있는 구멍(21V)을 통하여 노출된다. 복수의 도선(4)은 구멍(21V)을 통해서 연장되어 솔더 패드(30)와 접점 패드(22V)를 와이어 본딩 시킨다. 리드 프레임(5)은 회로 기판 유닛(2V)의 상단에 놓이고, 복수의 리드(50)를 구비한다. 도전성 접점층(51)은 리드 프레임(5)과 회로 기판 유닛(2J) 사이에 놓여서 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22V)에 접합시킨다. 최종적으로 플라스틱 보호층(6)이 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2V)을 밀봉하는데 사용된다.
도 24는 스물 한 번째 바람직한 실시예에 기초한, 본 발명의 스물 두 번째 바람직한 실시예를 예시한다. 도 24에서, 도 23에 도시한 스물 한 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2W)은 각각의 접점 패드(22W)에 대응하는 복수의 위치지정 노치(26N)를 만들어 놓은 측면이 있다. 리드 프레임(5) 상의 각 리드(50)는 각자의 위치지정 노치(26W)에 삽입되는 종단부를 구비한다. 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22W)에 접합시키기 위해 도전성 접점층(51)을 사용한다.
도 25는 스물 한 번째 바람직한 실시예에 기초한, 본 발명의 스물 세 번째 바람직한 실시예를 예시한다. 도 25에서, 도 23에 도시한 스물 한 번째 바람직한 실시예와는 다르게, 회로 기판 유닛(2X)은 각각의 접점 패드(22X)에 해당하고 회로 기판 유닛(2X)의 밑면까지 확장되는 복수의 전기 도금 구멍(23X)을 추가로 구비하고 형성된다. 리드 프레임(5)은 회로 기판 유닛(2X) 밑에 놓인다. 리드 프레임(5) 상의 리드(50)를 전기 도금 구멍(23X)과 접합하여 대응하는 접점 패드(22X)에 전기적으로 연결되도록 하기 위해 도전성 접점층(51)을 리드 프레임(5)과 회로기판 유닛(2X) 사이에 놓는다.
도 26은 스물 세 번째 바람직한 실시예에 기초한, 본 발명의 스물 네 번째 바람직한 실시예를 예시한다. 도 26에, 도 25에 도시한 스물 세 번째 바람직한 실시예와는 다르게, 동일한 구조로 만들어진 제1·제2 회로 기판 유닛(2Y)이 있다. 제1·제2 회로 기판 유닛(2Y)은 각각의 접점 패드(22Y)에 해당하고 회로 기판 유닛(2Y)의 밑면까지 확장되는 복수의 전기 도금 구멍(23Y)을 구비하고 형성된다. 리드 프레임(5)은 제1·제2 회로 기판 유닛(2Y) 사이에 놓인다. 리드 프레임(5) 상의 리드(50)를 각각의 전기 도금 구멍과 접합하여 대응하는 접점 패드(22Y)에 전기적으로 연결되도록 하기 위해 두 개의 도전성 접점층 각각을 리드 프레임(5)과 제1 및 리드 프레임(5)과 두 번째 회로 기판 유닛(2Y) 사이에 놓는다.
본 발명이 깊이 생각한 가장 실제적이고 바람직한 실시예와 관련하여 설명되기는 하였지만, 본 발명은 개시된 실시예에 의하여 제한되지 않고 오히려 본 발명은 그러한 모든 수정과 동등한 배열을 포함하도록 가장 넓게 해석된 정신과 범위 내에서 여러 가지 배열을 포함하도록 의도되었다.
본 발명의 집적회로 칩 제조 방법을 사용하므로 집적회로 칩의 제조 원가를 줄이고 생산 용량을 증가시킬 수 있다.

Claims (90)

  1. a) 밑면(200)에 다이 수납 공간(20)을 구비한 회로 기판 유닛(2)--여기서 회로 기판 유닛(2)은 자신의 상단 표면(210)에 있는 다이 수납 공간(20)에 접근할 구멍(21) 및 복수의 접점 패드(22)를 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)가 제공되는 상부 표면(300)을 구비하는 다이(3)를 형성하는 단계;
    c) 다이 상의 솔더 패드(30)가 회로 기판 유닛(2)의 구멍(21)을 통하여 노출되도록 다이(3)를 다이 수납 공간(30)에 위치시키는 단계;
    d) 구멍(21)을 통하여 연장되는 도선(4)을 사용하여 솔더 패드(30)를 접점 패드(22)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)을 회로 기판 유닛(2)의 상단 위에 위치시키고, 도전성 접점층(51)을 통하여 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22)에 본딩하는 단계; 및
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  2. 제1항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)이 도전성 에폭시로 형성되는 집적회로 칩 제조 방법.
  3. 제1항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  4. 제1항에 있어서,
    상기 단계 (a)에서, 회로 기판 유닛(2B)은 다이 수납 공간(20B)이 형성된 하부 회로 기판(25), 및 하부 회로 기판 위에 겹쳐지며 구멍(21B)이 형성된 상부 회로 기판(24)--여기서 상부 회로 기판(24)에는 각각의 접점 패드(22B)와 일치하는 제1 전기 도금 구멍(240)이 형성됨--을 포함하고, 상기 하부 회로 기판(25)에는 상기 각각의 제1 전기 도금 구멍(240)과 일치하는 제2 전기 도금 구멍이 형성되는 집적회로 칩 제조 방법.
  5. a) 회로 기판 유닛(2C)--여기서 회로 기판 유닛(2C)은 자신의 상단 표면(210)에 다이 수납 공간(20C)과 복수의 접점 패드(22)를 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)를 형성하는 단계;
    c) 다이 상의 솔더 패드(30)가 다이 수납 공간(30)으로부터 노출되도록 다이(3)를 다이 수납 공간(30)에 위치시키는 단계;
    d) 도선(4)을 사용하여 솔더 패드(30)를 접점 패드(22C)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)을 회로 기판 유닛(2C)의 상단 위에 위치시키고, 도전성 접점층(51)을 통하여 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22C)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2C)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  6. 제5항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  7. 제5항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  8. 제5항에 있어서,
    상기 단계 (a)에서, 상기 회로 기판 유닛(2E)은 하부 회로 기판(25E) 및 하부 회로 기판 위에 겹쳐지며 다이 수납 공간(20E)이 형성된 상부 회로 기판(24E)--여기서 상부 회로 기판(24E)은 각각의 접점 패드(22E)와 일치한 제1 전기 도금 구멍(240E)이 형성됨--을 포함하고 상기 하부 회로 기판(25E)에는 상기 각각의 제1 전기 도금 구멍(240E)과 일치하는 제2 전기 도금 구멍(250E)이 형성되는 집적회로 칩 제조 방법.
  9. a) 회로 기판 유닛(2J)--여기서 회로 기판 유닛(2J)은 밑면(200)에 적어도 2개의 다이 수납 공간(20J)을 구비하고 또한 대응하는 다이 수납 공간(20J)에 접근할 수 있는 적어도 2개의 구멍(21J) 및 복수의 접점 패드(22J)를 자신의 상단 표면(210J)에 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)를 제공하는 각각의 상부 표면(300)을 구비하는 적어도 2개의 다이(3)를 형성하는 단계;
    c) 각 다이(3) 상의 솔더 패드(30)가 회로 기판 유닛(2J)에 있는 각자의 구멍(21J)을 통하여 노출되도록 각 다이(3)를 각자의 다이 수납 공간(20J)에 위치시키는 단계;
    d) 구멍(21J)을 통하여 연장되는 도선(4)을 사용하여 솔더 패드(30)를 접점 패드(22J)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)을 회로 기판 유닛(2J)의 상단 위에 위치시키고, 도전성 접점층(51)을 통하여 리드 프레임(5) 상의 리드(50)를 회로 기판 유닛(2J)의 가장자리에 있는 대응하는 접점 패드(22J)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2J)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  10. 제9항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  11. 제9항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  12. a) 회로 기판 유닛(2M)--여기서 회로 기판 유닛(2M)은 적어도 2개의 다이 수납 공간(20M)을 구비하고 또한 복수의 접점 패드(22M)를 자신의 상단 표면에 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)를 제공하는 각각의 상부 표면(300)을 구비하는 적어도 2개의 다이(3)를 형성하는 단계;
    c) 각 다이(3) 상의 솔더 패드(30)가 각자의 다이 수납 공간(20M)으로부터 노출되도록 각 다이(3)를 각자의 다이 수납 공간(20M)에 위치시키는 단계;
    d) 도선(4)을 사용하여 솔더 패드(30)를 접점 패드(22M)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)을 회로 기판 유닛(2M)의 상단 위에 위치시키고, 도전성 접점층(51)을 통하여 리드 프레임(5) 상의 리드(50)를 회로 기판 유닛(2M)의 가장자리에 있는 대응하는 접점 패드(22M)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2M)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  13. 제12항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  14. 제12항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  15. a) 제1 회로 기판 유닛(2P)--여기서 제1 회로 기판 유닛(2P)은 밑면에 제1 다이 수납 공간(20P)을 구비하고, 제1 다이 수납 공간(20P)에 접근하기 위한 제1 구멍(21P) 및 복수의 접점 패드(22P)를 자신의 상단 표면에 구비하고, 각각의 제1 접점 패드(22P)와 일치하고 자신의 밑면까지 연장되는 복수의 전기 도금 구멍(23P)을 구비함--을 형성하는 단계;
    b) 복수의 제1 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제1 다이(3)를 형성하는 단계;
    c) 제1 다이(3) 상의 제1 솔더 패드(30)가 제1 회로 기판 유닛(2P)에 있는 제1 구멍(21P)을 통하여 노출되도록 제1 다이(3)를 제1 다이 수납 공간(30)에 위치시키는 단계;
    d) 제1 구멍(21P)을 통하여 연장되는 제1 도선(4)을 사용하여 제1 솔더 패드(30)를 제1 접점 패드(22P)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)을 제1 회로 기판 유닛(2P)의 아래에 위치시키고, 그 리드 프레임(5)이 대응하는 제1 접점 패드(22P)와 전기적 연결을 이루도록하기 위해 도전성 접점층(51)을 통해 리드 프레임(5) 상의 리드(50)를 제1 전기 도금 구멍(23P)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 제1 회로 기판 유닛(2P)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  16. 제15항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  17. 제15항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  18. 제15항에 있어서,
    상기 단계 (f)에 앞서서,
    제2 회로 기판 유닛(2P)--여기서 제2 회로 기판 유닛(2P)은 밑면에 제2 다이 수납 공간(20P)을 구비하고, 제2 다이 수납 공간(20P)에 접근하기 위한 제2 구멍(21P) 및 복수의 접점 패드(22P)를 자신의 상단 표면에 구비하고, 각각의 제2 접점 패드(22P)와 일치하고 자신의 밑면까지 연장되는 복수의 전기 도금 구멍(23P)을 구비함--을 형성하는 단계;
    복수의 제2 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제2 다이(3)를 형성하는 단계;
    제2 다이(3) 상의 제2 솔더 패드(30)가 제2 회로 기판 유닛(2P)에 있는 제2 구멍(21P)을 통하여 노출되도록 제2 다이(3)를 제2 다이 수납 공간(30)에 위치시키는 단계;
    제2 구멍(21P)을 통하여 연장되는 제2 도선(4)을 사용하여 제2 솔더 패드(30)를 제2 접점 패드(22P)에 와이어 본딩하는 단계;
    제1·제2 회로 기판 유닛(2P) 사이에 위치한 리드 프레임(5)을 구비하고, 그 리드 프레임(5)이 대응하는 제2 접점 패드(22P)와 전기적 연결을 이루도록하기 위해 도전성 접점층(51)을 통해 리드 프레임(5) 상의 리드(50)를 제2 전기 도금 구멍(23P)에 본딩하는 단계;
    를 추가로 포함하는 집적회로 칩 제조 방법.
  19. a) 제1 회로 기판 유닛(2Q)--여기서 제1 회로 기판 유닛(2Q)은 상단 표면에 제1 다이 수납 공간(20Q)과 복수의 접점 패드(22Q)를 구비하고, 각각의 제1 접점 패드(22Q)와 일치하고 자신의 밑면까지 연장되는 복수의 전기 도금 구멍(23Q)을 구비함--을 형성하는 단계;
    b) 복수의 제1 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제1 다이(3)를 형성하는 단계;
    c) 제1 다이(3) 상의 제1 솔더 패드(30)가 제1 수납 공간(20Q)으로부터 노출되도록 제1 다이(3)를 제1 다이 수납 공간(20Q)에 위치시키는 단계;
    d) 제1 도선(4)을 사용하여 제1 솔더 패드(30)를 제1 접점 패드(22Q)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)을 제1 회로 기판 유닛(2Q)의 아래에 위치시키고, 그 리드 프레임(5)이 대응하는 제1 접점 패드(22Q)와 전기적 연결을 이루도록하기 위해 도전성 접점층(51)을 통해 리드 프레임(5) 상의 리드(50)를 제1 전기 도금 구멍(23Q)에 본딩하는 단계;
    F) 리드 프레임(5)의 적어도 일부분과 제1 회로 기판 유닛(2Q)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  20. 제19항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  21. 제19항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  22. 제19항에 있어서,
    상기 단계 (f)에 앞서서,
    제2 회로 기판 유닛(2Q)--여기서 제2 회로 기판 유닛(2Q)은 상단 표면에 제2 다이 수납 공간(20Q)과 복수의 접점 패드(22Q)를 구비하고, 각각의 제2 접점 패드(22Q)와 일치하고 자신의 밑면까지 연장되는 복수의 전기 도금 구멍(23Q)을 구비함--을 형성하는 단계;
    복수의 제2 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제2 다이(3)를 형성하는 단계;
    제2 다이(3) 상의 제2 솔더 패드(30)가 제2 다이 수납 공간(20Q)으로부터 노출되도록 제2 다이(3)를 제2 다이 수납 공간(30)에 위치시키는 단계;
    제2 도선(4)을 사용하여 제2 솔더 패드(30)를 제2 접점 패드(22Q)에 와이어 본딩하는 단계;
    제1·제2 회로 기판 유닛(2Q) 사이에 위치한 리드 프레임(5)을 구비하고, 그 리드 프레임(5)이 대응하는 제2 접점 패드(22Q)와 전기적 연결을 이루도록하기 위해 도전성 접점층(51)을 통해 리드 프레임(5) 상의 리드(50)를 제2 전기 도금 구멍(23Q)에 본딩하는 단계;
    를 추가로 포함하는 집적회로 칩 제조 방법.
  23. a) 회로 기판 유닛(2F)--여기서 회로 기판 유닛(2F)은 밑면에 다이 수납 공간(20F)을 구비하고, 상기 다이 수납 공간(20F)에 접근하기 위한 구멍(21F) 및 복수의 접점 패드(22F)를 자신의 상단 표면에 구비하고, 회로 기판 유닛(2F)의 측면에 위치하고 각각의 접점 패드(22F)에 대응하는 복수의 위치 지정 노치(26)를 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)를 형성하는 단계;
    c) 다이(3) 상의 솔더 패드(30)가 회로 기판 유닛(2F)에 있는 구멍(21F)을 통하여 노출되도록 다이(3)를 다이 수납 공간(30)에 위치시키는 단계;
    d) 구멍(21F)을 통하여 연장되는 도선(4)을 사용하여 솔더 패드(30)를 접점 패드(22F)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)에 있는 복수의 리드(50)의 각 종단부를 각각의 위치 지정 노치(26) 내로 삽입하고, 도전성 접점층(51)을 통해 리드 프레임(5) 상의 리드(50)를 접점 패드(22F)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2F)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  24. 제23항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  25. 제23항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  26. 제23항에 있어서,
    상기 단계 (a)에서, 상기 회로 기판 유닛(2G)은 다이 수납 공간(20G)이 형성된 하부 회로 기판(25G) 및 하부 회로 기판 위에 겹쳐지며 구멍(21G)이 형성된 상부 회로 기판(24G)--여기서 상부 회로 기판(24G)에는 각각의 접점 패드(22G)와 일치하는 제1 전기 도금 구멍(240G)이 형성됨--을 포함하고, 상기 하부 회로 기판(25G)에는 상기 각각의 제1 전기 도금 구멍(240G)과 일치하는 제2 전기 도금 구멍(250G)이 형성되는 집적회로 칩 제조 방법.
  27. a) 회로 기판 유닛(2H)--여기서 회로 기판 유닛(2H)은 상단 표면에 다이 수납 공간(20H)과 복수의 접점 패드(22H)를 구비하고, 자신의 측면에 위치하고 각각의 접점 패드(22H)에 대응하는 복수의 위치 지정 노치(26H)를 구비함--을 형성하는 단계;
    b) 복수의 제1 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제1 다이(3)를 형성하는 단계;
    c) 다이(3) 상의 솔더 패드(30)가 다이 수납 공간(20H)으로부터 노출되도록 다이(3)를 다이 수납 공간(20H)에 위치시키는 단계;
    d) 도선(4)을 사용하여 솔더 패드(30)를 접점 패드(22H)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)에 있는 복수의 리드(50)의 각 종단부를 각각의 위치 지정 노치(26H) 내로 삽입하고, 도전성 접점층(51)을 통해 리드 프레임(5) 상의 리드(50)를 접점 패드(22H)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2H)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  28. 제27항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  29. 제27항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  30. 제27항에 있어서,
    상기 단계 (a)에서, 상기 회로 기판 유닛(2I)은 하부 회로 기판(25I) 및 하부 회로 기판 위에 겹쳐지며 다이 수납 공간(20I)이 형성된 상부 회로 기판(24I)--여기서 상부 회로 기판(24I)에는 각각의 접점 패드(22I)와 일치하는 제1 전기 도금 구멍(240I)이 형성됨--을 포함하고, 상기 하부 회로 기판(25I)에는 상기 각각의 제1 전기 도금 구멍(240I)과 일치하는 제2 전기 도금 구멍(250I)이 형성되는 집적회로 칩 제조 방법.
  31. a) 회로 기판 유닛(2L)--여기서 회로 기판 유닛(2L)은 밑면(200)에 적어도 2개의 다이 수납 공간(20L)을 구비하고, 대응하는 다이 수납 공간(20)에 접근할 수 있는 적어도 2개의 구멍(21) 및 복수의 접점 패드(22)를 자신의 상단 표면(210)에 구비하고, 자신의 측면에 위치하고 각각의 접점 패드(22L)에 대응하는 복수의 위치 지정 노치(26)를 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)를 제공하는 각각의 상부 표면(300)을 구비하는 적어도 2개의 다이(3)를 형성하는 단계;
    c) 각 다이(3) 상의 솔더 패드(30)가 회로 기판 유닛(2L)에 있는 각자의 구멍(21L)을 통하여 노출되도록 각 다이(3)를 각자의 다이 수납 공간(20L)에 위치시키는 단계;
    d) 구멍(21L)을 통하여 연장되는 도선(4)을 사용하여 솔더 패드(30)를 접점 패드(22L)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)에 있는 복수의 리드(50)의 각 종단부를 각각의 위치 지정 노치(26L) 내로 삽입하고, 도전성 접점층(51)을 통해 리드 프레임(5) 상의 리드(50)를 접점 패드(22L)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2L)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  32. 제31항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  33. 제31항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  34. a) 회로 기판 유닛(2N)--여기서 회로 기판 유닛(2N)은 상단 표면에 적어도 2개의 다이 수납 공간(20N)과 복수의 접점 패드(22N)를 구비하고, 회로 기판 유닛(2N)의 측면에 위치하고 각각의 접점 패드(22N)에 대응하는 복수의 위치 지정 노치(26N)를 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)를 제공하는 각각의 상부 표면(300)을 구비하는 적어도 2개의 다이(3)를 형성하는 단계;
    c) 각 다이(3) 상의 솔더 패드(30)가 회로 기판 유닛(2N)에 있는 각자의 구멍(21N)을 통하여 노출되도록 각 다이(3)를 각자의 다이 수납 공간(20N)에 위치시키는 단계;
    d) 도선(4)을 사용하여 솔더 패드(30)를 접점 패드(22N)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)에 있는 복수의 리드(50)의 각 종단부를 각각의 위치 지정 노치(26N) 내로 삽입하고, 도전성 접점층(51)을 통해 리드 프레임(5) 상의 리드(50)를 접점 패드(22N)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2N)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  35. 제34항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  36. 제34항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  37. a) 회로 기판 유닛(2)--여기서 회로 기판 유닛(2)은 밑면(200)에 다이 수납 공간(20)을 구비하고, 상단 표면(210)에 상기 다이 수납 공간(20)에 접근하기 위한 구멍(21)을 구비하고, 자신의 상기 상단 표면에 복수의 접점 패드(22)를 구비함--;
    b) 다이(3)--여기서 다이(3)는 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하고, 상기 다이 수납 공간(20) 내에 위치하며 상기 솔더 패드(30)가 상기 회로 기판 유닛(2)에 있는 상기 구멍(21)을 통하여 노출되도록 함--;
    c) 상기 구멍(21)을 통해서 연장되고, 상기 솔더 패드(30)와 상기 접점 패드(22)를 와이어 본딩하는 복수의 도선(4);
    d) 상기 회로 기판 유닛(2)의 상단 위에 위치하고 복수의 리드(50)를 구비하는 리드 프레임(5);
    e) 상기 리드 프레임(5)과 상기 회로 기판 유닛(2) 사이에 위치하여 상기 리드 프레임(5) 상의 리드(50)를 대응하는 상기 접점 패드(22) 각각에 접합시키는 도전성 접점층(51); 및
    f) 상기 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2)을 밀봉하는 플라스틱 보호층(51);
    을 포함하는 집적회로 칩.
  38. 제37항에 있어서,
    상기 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  39. 제37항에 있어서,
    상기 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  40. 제37항에 있어서,
    상기 회로 기판 유닛(2B)이 상기 다이 수납 공간(20B)을 구비하고 형성된 하부 회로 기판(25)--여기서 상기 하부 회로 기판(25)은 각각의 제1 전기 도금 구멍(240)과 일치한 제2 전기 도금 구멍(250)을 구비하고 형성됨--과 상기 구멍(21B)을 구비하고 형성되어 하부 회로 기판 위에 겹쳐놓은 상부 회로 기판(24)--여기서 상기 상부 회로 기판(24)은 상기 각각의 접점 패드(22B)와 일치한 제1 전기 도금 구멍(240)을 구비하고 형성됨--을 포함하는 집적회로 칩.
  41. a) 회로 기판 유닛(2C)--여기서 회로 기판 유닛(2C)은 자신의 상단 표면(210)에 다이 수납 공간(20C)과 복수의 접점 패드(22)를 구비함--;
    b) 다이(3)--여기서 다이(3)는 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하고, 상기 다이 수납 공간(20N) 내에 위치하며 상기 솔더 패드(30)가 상기 다이 수납 공간(20C)으로부터 노출되도록 함--;
    c) 상기 솔더 패드(30)와 상기 접점 패드(22)를 와이어 본딩하기 위한 복수의 도선(4);
    d) 상기 회로 기판 유닛(2C)의 상단 위에 위치하고, 상기 리드 프레임(5)은 복수의 리드(50)를 구비하는 리드 프레임(5);
    e) 상기 리드 프레임과 상기 회로 기판 유닛(2C) 사이에 위치하여 상기 리드 프레임(5) 상의 리드(50)를 대응하는 상기 접점 패드(22) 각각에 접합시키는 도전성 접점층(51); 및
    f) 상기 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2C)을 밀봉하는 플라스틱 보호층(6);
    을 포함하는 집적회로 칩.
  42. 제41항에 있어서,
    상기 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  43. 제41항에 있어서,
    상기 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  44. 제41항에 있어서,
    상기 회로 기판 유닛(2E)은 하부 회로 기판(25E)--여기서 상기 하부 회로 기판(25E)은 각각의 상기 제1 전기 도금 구멍(240E)과 일치한 제2 전기 도금 구멍(250E)을 구비하고 형성됨--과 상기 다이 수납 공간(20E)을 구비하고 형성되어 상기 하부 회로 기판 위에 겹쳐놓은 상부 회로 기판(24E)--여기서 상기 상부 회로 기판(24E)은 각각의 접점 패드(22E)와 일치한 제1 전기 도금 구멍(240E)을 구비하고 형성됨--을 포함하는 집적회로 칩.
  45. a) 밑면(200)에 적어도 2개의 다이 수납 공간(30J)을 구비하고 또한 각각의 다이 수납 공간(20J)에 접근할 수 있는 적어도 2개의 구멍(21J) 및 복수의 접점 패드(22J)를 상단 표면(210)에 구비하는 회로 기판 유닛(2J);
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 각가 갖는 적어도 2개의 다이(3)--여기서 다이(3) 각각은 각자의 상기 다이 수납 공간(20J) 내에 위치하며 자신들 위에 있는 상기 솔더 패드(30)는 각자의 상기 구멍들(21J)을 통하여 노출됨--;
    c) 상기 구멍(21J)을 통하여 연장되어 상기 솔더 패드(30)와 상기 접점 패드(22J)를 와이어 본딩하는 복수의 도선(4);
    d) 상기 회로 기판 유닛(2J)의 상단 위에 위치한 리드 프레임(5)--여기서 상기 리드 프레임(5)은 복수의 리드(50)를 구비함--;
    e)상기 리드 프레임(5) 상의 상기 리드(50)를 대응하는 상기 접점 패드(22J)에 접착시키기 위해서 상기 리드 프레임(5)과 상기 회로 기판 유닛(2J) 사이에 놓이는 도전성 접점층(51); 및
    f) 상기 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2J)을 밀봉하는 플라스틱 보호층(51)
    을 포함하는 집적회로 칩.
  46. 제45항에 있어서,
    상기 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  47. 제45항에 있어서,
    상기 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  48. a) 적어도 2개의 다이 수납 공간(30M)과 복수의 접점 패드(22M)를 구비하고 형성된 상단 표면(210)을 갖는 회로 기판 유닛(2M);
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 각가 갖는 적어도 2개의 다이(3)--여기서 다이(3) 각각은 각자의 상기 다이 수납 공간(20M) 내에 위치하며 자신들 각각의 위에 있는 상의 상기 솔더 패드(30)는 각각의 상기 다이 수납 공간(20M)으로부터 노출됨--;
    c) 상기 솔더 패드(30)와 상기 접점 패드(22M)를 와이어 본딩하는 복수의 도선(4);
    d) 상기 회로 기판 유닛(2M)의 상단 위에 위치한 리드 프레임(5)--여기서 상기 리드 프레임(5)은 복수의 리드(50)를 구비함--;
    e)상기 리드 프레임(5) 상의 상기 리드(50)를 대응하는 상기 접점 패드(22M)에 접착시키는 도전성 접점층(51); 및
    f) 상기 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2M)을 밀봉하는 플라스틱 보호층(51)
    을 포함하는 집적회로 칩.
  49. 제48항에 있어서,
    상기 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  50. 제48항에 있어서,
    상기 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  51. a) 제1 회로 기판 유닛(2P)--여기서 제1 회로 기판 유닛(2P)은 밑면에 제1 다이 수납 공간(20P)을 구비하고, 상기 제1 다이 수납 공간(20P)에 접근하기 위한 제1 구멍(21P) 및 복수의 접점 패드(22P)를 자신의 상단 표면에 구비하고, 각각의 제1 접점 패드(22P)와 일치하고 자신의 밑면까지 연장되는 복수의 제1 전기 도금 구멍(23P)을 구비함--;
    b) 복수의 제1 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제1 다이(3)--여기서 상기 제1 다이(3)는 제1 다이 수납 공간(20P)에 위치하여, 상기 제1 다이(3) 상의 상기 제1 솔더 패드(30)가 상기 제 1 회로 기판 유닛(2P) 내에서 상기 제1 구멍(21P)을 통하여 노출되게함--;
    c) 제1 구멍(21P)을 통하여 연장되어 제1 솔더 패드(30)와 제1 접점 패드(22P)를 와이어 본딩하는 복수의 제1 도선(4);
    d) 상기 제1 회로 기판 유닛(2P)의 아래에 위치한 리드 프레임(5)--여기서 상기 리드 프레임(5)은 복수의 리드(50)를 구비함--;
    e) 리드(50)가 대응하는 상기 제1 접점 패드(22P)와 전기적 연결을 이루도록하기 위해 리드 프레임(5) 상의 리드(50)를 상기 제1 전기 도금 구멍(23Q)에 본딩하기 위한 도전성 접점층(51);
    f) 리드 프레임(5)의 적어도 일부분과 제1 회로 기판 유닛(2P)을 밀봉하기 위한 플라스틱 보호층(6)
    을 포함하는 집적회로 칩.
  52. 제51항에 있어서,
    상기 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  53. 제51항에 있어서,
    도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  54. 제51항에 있어서,
    a) 제2 회로 기판 유닛(2P)--여기서 제2 회로 기판 유닛(2P)은 밑면에 제2 다이 수납 공간(20P)을 구비하고, 상기 제2 다이 수납 공간(20P)에 접근하기 위한 제2 구멍(21P) 및 복수의 접점 패드(22P)를 자신의 상단 표면에 구비하고, 각각의 제2 접점 패드(22P)와 일치하고 자신의 밑면까지 연장되는 복수의 제2 전기 도금 구멍(23P)을 구비하고, 상기 리드 프레임(5)은 상기 제1·제2 회로 기판 유닛(2P) 사이에 위치함--;
    b) 복수의 제2 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제2 다이(3)--여기서 제2 다이(3)는 제2 다이 수납 공간(20P) 내에 위치하여, 자신 위에 있는 상기 제2 솔더 패드(30)가 상기 제2 회로 기판 유닛(2P) 내에서 상기 제2 구멍(21P)을 통하여 노출되게함--;
    c) 제2 구멍(21P)을 통하여 연장되어 제2 솔더 패드(30)와 제2 접점 패드(22P)를 와이어 본딩하는 복수의 제2 도선(4); 및
    d) 리드(50)가 대응하는 상기 제2 접점 패드(22P)와 전기적 연결을 이루도록하기 위해 리드 프레임(5) 상의 리드(50)를 상기 제2 전기 도금 구멍(23P)에 본딩하기 위한 도전성 접점층(51);
    을 추가로 포함하는 집적회로 칩.
  55. a) 제1 회로 기판 유닛(2Q)--여기서 제1 회로 기판 유닛(2Q)은 상단 표면에 제1 다이 수납 공간(20Q) 및 복수의 제1 접점 패드(22Q)를 구비하고, 각각의 제1 접점 패드(22Q)와 일치하고 자신의 밑면까지 연장되는 복수의 제1 전기 도금 구멍(23Q)을 구비함--;
    b) 복수의 제1 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제1 다이(3)--여기서 상기 제1 다이(3)는 제1 다이 수납 공간(20Q)에 위치하여, 상기 제1 솔더 패드(30)를 상기 제1 다이 수납 공간(20Q)로부터 노출되게함--;
    c) 상기 제1 솔더 패드(30)와 상기 제1 접점 패드(22Q)를 와이어 본딩하는 복수의 제1 도선(4);
    d) 상기 제1 회로 기판 유닛(2Q)의 아래에 위치한 리드 프레임(5)--여기서 상기 리드 프레임(5)은 복수의 리드(50)를 구비함--;
    e) 리드(50)가 대응하는 상기 제1 접점 패드(22Q)와 전기적 연결을 이루도록하기 위해 리드 프레임(5) 상의 리드(50)를 상기 제1 전기 도금 구멍(23Q)에 본딩하기 위한 도전성 접점층(51);
    f) 리드 프레임(5)의 적어도 일부분과 제1 회로 기판 유닛(2Q)을 밀봉하기 위한 플라스틱 보호층(6)
    을 포함하는 집적회로 칩.
  56. 제55항에 있어서,
    상기 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  57. 제55항에 있어서,
    도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  58. a) 제2 회로 기판 유닛(2Q)--여기서 제2 회로 기판 유닛(2Q)은 상단 표면에 제2 다이 수납 공간(20Q) 및 복수의 제2 접점 패드(22Q)를 구비하고, 각각의 제2 접점 패드(22Q)와 일치하고 자신의 밑면까지 연장되는 복수의 제2 전기 도금 구멍(23Q)을 구비하고, 상기 리드 프레임(5)은 상기 제1·제2 회로 기판 유닛(2Q) 사이에 위치함--;
    b) 복수의 제2 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제2 다이(3)--여기서 상기 제2 다이(3)는 제2 다이 수납 공간(20Q)에 위치하여, 상기 제2 솔더 패드(30)를 상기 제2 다이 수납 공간(20Q)로부터 노출되게함--;
    c) 상기 제2 솔더 패드(30)와 상기 제2 접점 패드(22Q)를 와이어 본딩하는 복수의 제2 도선(4);
    d) 리드(50)가 대응하는 상기 제2 접점 패드(22Q)와 전기적 연결을 이루도록하기 위해 리드 프레임(5) 상의 리드(50)를 상기 제2 전기 도금 구멍(23Q)에 본딩하기 위한 도전성 접점층(51)
    을 추가로 포함하는 집적회로 칩.
  59. a) 회로 기판 유닛(2F)--여기서 회로 기판 유닛(2F)은 밑면에 다이 수납 공간(20F)을 구비하고, 상기 다이 수납 공간(20F)에 접근하기 위한 구멍(21F) 및 복수의 접점 패드(22F)를 자신의 상단 표면에 구비하고, 자신의 측면에 위치하여 각각의 접점 패드(22F)에 대응하는 복수의 위치 지정 노치(26)를 구비함--;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)--여기서 다이(3)는 다이 수납 공간(20F)에 위치하여, 자신 위에 있는 상기 솔더 패드(30)가 상기 회로 기판 유닛(2F) 내에서 상기 구멍(21F)을 통하여 노출되게 함--;
    c) 상기 구멍(21F)을 통하여 연장되어 상기 솔더 패드(30)와 상기 접점 패드(22F)를 와이어 본딩하는 복수의 도선(4);
    d) 복수의 리드(50)--여기서 리드(50)는 각각의 위치 지정 노치(26) 내로 삽입하는 종단부를 구비함--를 구비하는 리드 프레임(5)
    e) 리드 프레임(5) 상의 리드(50)를 상기 회로 기판 유닛(2F)의 측면에 인접한, 대응하는 상기 접점 패드(22F)에 본딩하기 위한 도전성 접점층(51);
    f) 리드 프레임(5)의 적어도 일부분과 제1 회로 기판 유닛(2F)을 밀봉하기 위한 플라스틱 보호층(6)
    을 포함하는 집적회로 칩.
  60. 제59항에 있어서,
    상기 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  61. 제59항에 있어서,
    도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  62. a) 회로 기판 유닛(2H)--여기서 회로 기판 유닛(2H)은 상단 표면에 다이 수납 공간(20H)과 복수의 접점 패드(22H)를 구비하고, 자신의 측면에 위치하고 각각의 접점 패드(22H)에 대응하는 복수의 위치 지정 노치(26H)를 구비함--;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)--여기서 다이(3)는 다이 수납 공간(20H)에 위치하여, 자신 위에 있는 상기 솔더 패드(30)가 상기 다이 수납 공간(20H)으로부터 노출되게 함--;
    c) 상기 솔더 패드(30)를 상기 접점 패드(22H)에 와이어 본딩하는 복수의 도선(4);
    d) 복수의 리드(50)--여기서 리드(50)는 각각의 위치 지정 노치(26H) 내로 삽입하는 종단부를 구비함--를 구비하는 리드 프레임(5)
    e) 리드 프레임(5) 상의 리드(50)를 상기 회로 기판 유닛(2H)의 측면에 인접한, 대응하는 상기 접점 패드(22H)에 본딩하기 위한 도전성 접점층(51);
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2H)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩.
  63. 제62항에 있어서,
    도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  64. 제62항에 있어서,
    도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  65. a) 회로 기판 유닛(2L)--여기서 회로 기판 유닛(2L)은 밑면에 적어도 2개의 다이 수납 공간(20L)을 구비하고, 상기 다이 수납 공간(20L) 각각에 접근하기 위한 적어도 2개의 구멍(21L) 및 복수의 접점 패드(22L)를 자신의 상단 표면에 구비하고, 자신의 측면에 위치하여 각각의 접점 패드(22L)에 대응하는 복수의 위치 지정 노치(26)를 구비함--;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 각각 구비하는 적어도 2개의 다이(3)--여기서 각각의 다이(3)는 각각의 다이 수납 공간(20L)에 위치하여, 자신들 위에 있는 상기 솔더 패드(30)가 각각의 상기 회로 기판 유닛(2L) 내에서 각각의 상기 구멍(21L)을 통하여 노출되게 함--;
    c) 상기 구멍(21L)을 통하여 연장되어 상기 솔더 패드(30)와 상기 접점 패드(22L)를 와이어 본딩하는 복수의 도선(4);
    d) 복수의 리드(50)--여기서 리드(50)는 각각의 위치 지정 노치(26L) 내로 삽입하는 종단부를 구비함--를 구비하는 리드 프레임(5)
    e) 리드 프레임(5) 상의 리드(50)를 상기 회로 기판 유닛(2L)의 측면에 인접한, 대응하는 상기 접점 패드(22L)에 본딩하기 위한 도전성 접점층(51);
    f) 리드 프레임(5)의 적어도 일부분과 제1 회로 기판 유닛(2L)을 밀봉하기 위한 플라스틱 보호층(6)
    을 포함하는 집적회로 칩.
  66. 제65항에 있어서,
    상기 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  67. 제65항에 있어서,
    도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  68. a) 회로 기판 유닛(2N)--여기서 회로 기판 유닛(2N)은 상단 표면에 적어도 2개의 다이 수납 공간(20N)과 복수의 접점 패드(22N)를 구비하고, 자신의 측면에 위치하고 각각의 접점 패드(22N)에 대응하는 복수의 위치 지정 노치(26N)를 구비함--;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 각각 구비하는 적어도 2개의 다이(3)--여기서 각각의 다이(3)는 각각의 다이 수납 공간(20N)에 위치하여, 자신 위에 있는 상기 솔더 패드(30)가 각각의 상기 다이 수납 공간(20N)으로부터 노출되게 함--;
    c) 상기 솔더 패드(30)를 상기 접점 패드(22N)에 와이어 본딩하는 복수의 도선(4);
    d) 복수의 리드(50)--여기서 리드(50)는 각각의 위치 지정 노치(26N) 내로 삽입하는 종단부를 구비함--를 구비하는 리드 프레임(5)
    e) 리드 프레임(5) 상의 리드(50)를 상기 회로 기판 유닛(2N)의 측면에 인접한, 대응하는 상기 접점 패드(22N)에 본딩하기 위한 도전성 접점층(51);
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2N)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩.
  69. 제68항에 있어서,
    도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  70. 제68항에 있어서,
    도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
  71. a) 회로 기판 유닛(2V)--여기서 회로 기판 유닛(2V)은 상단 표면에 구멍(21V) 및 복수의 접점 패드(22)를 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)를 형성하는 단계;
    c) 다이(3) 상의 솔더 패드(30)가 회로 기판 유닛(2V)의 구멍(21V)을 통하여 노출되도록 상기 다이(3)를 회로 기판 유닛(2V)의 밑면에 부착하는 단계;
    d) 구멍(21V)을 통하여 연장되는 도선(4)을 사용하여 솔더 패드(30)를 접점 패드(22V)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)을 회로 기판 유닛(2V)의 상단 위에 위치시키고, 도전성 접점층(51)을 통하여 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22V)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2V)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  72. 제71항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  73. 제71항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  74. a) 제1 회로 기판 유닛(2X, 2Y)--여기서 회로 기판 유닛(2X, 2Y)은 제1 구멍(21X, 21Y)과 자신의 상단 표면에 복수의 제1 접점 패드(22X, 22Y) 및 제1 접점 패드(22X, 22Y)와 각각 일치하고 자신의 밑면까지 연장되는 제1 전기 도금 구멍(23X, 23Y)을 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)를 형성하는 단계;
    c) 상기 제1 솔더 패드(30)가 상기 제1 회로 기판 유닛(2X, 2Y)의 상기 제1 구멍(21X, 21Y)을 통하여 노출되도록 상기 제1 다이(3)를 제1 회로 기판 유닛(2X, 2Y)의 밑면에 부착하는 단계;
    d) 상기 제1 구멍(21X, 21Y)을 통하여 연장되는 제1 도선(4)을 사용하여 제1 솔더 패드(30)를 제1 접점 패드(22X, 22Y)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)을 제1 회로 기판 유닛(2X, 2Y)의 아래에 위치시키고, 대응하는 제1 접점 패드(22X, 22Y)와 전기적 연결을 이루도록하기 위해 도전성 접점층(51)을 통하여 리드 프레임(5) 상의 리드(50)를 대응하는 제1 전기 도금 구멍(23X, 23Y)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 제1 회로 기판 유닛(2X, 2Y)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  75. 제74항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  76. 제74항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  77. 제74항에 있어서,
    상기 단계 (f)에 앞서서,
    제2 회로 기판 유닛(2Y)--여기서 회로 기판 유닛(2Y)은 제2 구멍(21Y)과 자신의 상단 표면에 복수의 제2 접점 패드(22Y) 및 제2 접점 패드(22Y)와 각각 일치하고 자신의 밑면까지 연장되는 제2 전기 도금 구멍(23Y)을 구비함--을 형성하는 단계;
    복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)를 형성하는 단계;
    상기 제2 솔더 패드(30)가 상기 제2 회로 기판 유닛(2Y)의 상기 제2 구멍(21Y)을 통하여 노출되도록 상기 제2 다이(3)를 제2 회로 기판 유닛(2Y)의 밑면에 부착하는 단계;
    상기 제2 구멍(21Y)을 통하여 연장되는 제2 도선(4)을 사용하여 제2 솔더 패드(30)를 제2 접점 패드(22Y)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)을 제1·제2 회로 기판 유닛(2Y) 사이에 위치시키고, 상기 리드 프레임(5)이 대응하는 제2 접점 패드(22Y)와 전기적 연결을 이루도록하기 위해 도전성 접점층(51)을 통하여 리드 프레임(5) 상의 리드(50)를 대응하는 접점 패드(22Y)에 본딩하는 단계
    를 추가로 포함하는 집적회로 칩 제조 방법.
  78. a) 회로 기판 유닛(2W)--여기서 회로 기판 유닛(2W)은 구멍(21W)과 자신의 상단 표면에 복수의 접점 패드(22W) 및 자신의 측면에 위치하고 각각의 접점 패드(22W)에 대응하는 복수의 위치 지정 노치(26W)를 구비함--을 형성하는 단계;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)를 형성하는 단계;
    c) 상기 다이(3) 상의 솔더 패드(30)가 상기 회로 기판 유닛(2W)의 상기 구멍(21W)을 통하여 노출되도록 상기 다이(3)를 회로 기판 유닛(2W)의 밑면에 부착하는 단계;
    d) 상기 구멍(21W)을 통하여 연장되는 상기 도선(4)을 사용하여 상기 솔더 패드(30)를 상기 접점 패드(22W)에 와이어 본딩하는 단계;
    e) 리드 프레임(5)에 있는 복수의 리드(50)의 각 종단부를 각각의 위치 지정 노치(26W) 내로 삽입하고, 도전성 접점층(51)을 통해 리드 프레임(5) 상의 리드(50)를 회로 기판 유닛(2W)의 측면에 위치한 해당 접점 패드(22W)에 본딩하는 단계;
    f) 리드 프레임(5)의 적어도 일부분과 제1 회로 기판 유닛(2W)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  79. 제78항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  80. 제78항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  81. a) 상단 표면에 구멍(21V) 및 복수의 접점 패드(22V)를 구비하는 회로 기판 유닛(2V);
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)--여기서 다이(3)는 자신의 위에 있는 솔더 패드(30)가 상기 회로 기판 유닛(2V)의 상기 구멍(21V)을 통하여 노출되도록 자신을 회로 기판 유닛(2V)의 밑면에 부착함--;
    c) 상기 구멍(21V)을 통하여 연장되고 상기 솔더 패드(30)를 상기 접점 패드(22)에 와이어 본딩하는 복수의 도선(4);
    d) 상기 회로 기판 유닛(2V)의 상단 위에 위치하는 리드 프레임(5)--여기서 리드 프레임(5)은 복수의 리드(50)를 구비함;
    e) 상기 리드 프레임(5) 상의 상기 리드(50)를 대응하는 상기 접점 패드(22V)에 접합시키는 도전성 접점층(51); 및
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2V)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩 제조 방법.
  82. 제81항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  83. 제81항에 있어서,
    상기 단계 (e)에서 사용되는 도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  84. a) 제1 회로 기판 유닛(2X, 2Y)--여기서 제1 회로 기판 유닛(2X, 2Y)은 제1 구멍(21X, 21Y)과 자신의 상단 표면에 복수의 제1 접점 패드(22X, 22Y) 및 제1 접점 패드(22X, 22Y)와 각각 일치하고 자신의 밑면까지 연장되는 제1 전기 도금 구멍(23X, 23Y)을 구비함--;
    b) 복수의 제1 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제1 다이(3)--여기서 다이(3)는 자신의 위에 있는 상기 제1 솔더 패드(30)가 상기 제1 회로 기판 유닛(2X, 2Y)의 상기 제1 구멍(21X, 21Y)을 통하여 노출되도록 자신을 상기 제1 회로 기판 유닛(2X, 2Y)의 밑면에 부착함--;
    c) 상기 제1 구멍(21X, 21Y)을 통하여 연장되고 상기 제1 솔더 패드(30)를 상기 제1 접점 패드(22X, 22Y)에 와이어 본딩하는 복수의 제1 도선(4);
    d) 상기 제1 회로 기판 유닛(2X, 2Y)의 아래에 위치하는 리드 프레임(5)--여기서 리드 프레임(5)은 복수의 리드(50)를 구비함--;
    e) 대응하는 상기 제1 접점 패드(22X, 23Y)와 전기적 연결을 이루기 위해 상기 리드 프레임(5) 상의 상기 리드(50)를 상기 제1 전기 도금 구멍(23X, 23Y)에 접합시키는 도전성 접점층(51); 및
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2X, 2Y)을 밀봉하기 위한 플라스틱 보호층(6)
    을 포함하는 집적회로 칩.
  85. 제84항에 있어서,
    상기 도전성이 있는 제1 접점 층(51)을 실버 에폭시로 형성하는 집적회로 칩 제조 방법.
  86. 제84항에 있어서,
    상기 도전성이 있는 제1 접점 층(51)을 솔더 페이스트로 형성하는 집적회로 칩 제조 방법.
  87. 제84항에 있어서,
    a) 제2 회로 기판 유닛(2Y)--여기서 회로 기판 유닛(2Y)은 제2 구멍(21Y)과 자신의 상단 표면에 복수의 제2 접점 패드(22Y) 및 제2 접점 패드(22Y)와 각각 일치하고 자신의 밑면까지 연장되는 제2 전기 도금 구멍(23Y)을 구비하고, 상기 리드 프레임(5)은 상기 제1·제2 회로 기판 유닛(2Y) 사이에 위치함--;
    b) 복수의 제2 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 제2 다이(3)--여기서 제2 다이는 상기 제2 솔더 패드(30)가 상기 제2 회로 기판 유닛(2Y)의 상기 제2 구멍(21Y)을 통하여 노출되도록 제2 회로 기판 유닛(2Y)의 밑면에 부착됨--;
    c) 상기 제2 구멍(21Y)을 통하여 연장되고 상기 제2 솔더 패드(30)를 상기 제2 접점 패드(22Y)에 와이어 본딩 하는 복수의 제2 도선(4); 및
    d) 대응하는 상기 제2 접점 패드(22Y)와 전기적 연결을 이루도록하기 위해 상기 리드 프레임(5) 상의 리드(50)를 상기 제2 전기 도금 구멍(23Y)에 접합시키는 도전성이 있는 제2 접점 층(51)
    을 추가로 포함하는 집적회로 칩.
  88. a) 회로 기판 유닛(2W)--여기서 회로 기판 유닛(2W)은 구멍(21W)을 구비하고, 복수의 접점 패드(22W)를 구비하고 형성되는 상단 표면을 구비하고, 자신의 측면에 위치하고 대응하는 상기 접점 패드(22W)에 대응하는 복수의 위치 지정 노치(26W)를 구비함--;
    b) 복수의 솔더 패드(30)를 제공하는 상부 표면(300)을 구비하는 다이(3)--여기서 다이(3)는 자신 위에 있는 상기 솔더 패드(30)가 상기 회로 기판 유닛(2W)의 상기 구멍(21W)을 통하여 노출되도록 상기 회로 기판 유닛(2W)의 밑면에 부착됨--;
    c) 상기 구멍(21W)을 통하여 연장되고, 상기 솔더 패드(30)를 상기 접점 패드(22W)에 와이어 본딩하는 복수의 도선(4);
    d) 복수의 리드(50)--여기서 리드(50)는 각각의 위치 지정 노치(26W) 내로 삽입하는 종단부를 구비함--를 구비하는 리드 프레임(5)
    e) 리드 프레임(5) 상의 리드(50)를 상기 회로 기판 유닛(2W)의 측면에 인접한, 대응하는 상기 접점 패드(22W)에 본딩하기 위한 도전성 접점층(51);
    f) 리드 프레임(5)의 적어도 일부분과 회로 기판 유닛(2W)을 밀봉하기 위해 플라스틱 보호층(6)을 형성하는 단계
    를 포함하는 집적회로 칩.
  89. 제88항에 있어서,
    상기 도전성 접점층(51)을 실버 에폭시로 형성하는 집적회로 칩.
  90. 제88항에 있어서,
    도전성 접점층(51)을 솔더 페이스트로 형성하는 집적회로 칩.
KR1019990014047A 1999-04-20 1999-04-20 집적회로 칩과 그칩의 제조 방법 KR100291858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990014047A KR100291858B1 (ko) 1999-04-20 1999-04-20 집적회로 칩과 그칩의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014047A KR100291858B1 (ko) 1999-04-20 1999-04-20 집적회로 칩과 그칩의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000066739A KR20000066739A (ko) 2000-11-15
KR100291858B1 true KR100291858B1 (ko) 2001-06-01

Family

ID=54776481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014047A KR100291858B1 (ko) 1999-04-20 1999-04-20 집적회로 칩과 그칩의 제조 방법

Country Status (1)

Country Link
KR (1) KR100291858B1 (ko)

Also Published As

Publication number Publication date
KR20000066739A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
CN101587869B (zh) 可颠倒无引线封装及其堆叠和制造方法
CN1327521C (zh) 平面混合式二极管整流桥
US7737537B2 (en) Electronic device
US5723907A (en) Loc simm
KR20000075631A (ko) 반도체장치 및 그 제조방법과 전자기기
KR950002000A (ko) 플라스틱 반도체 패키지 및 그 제조방법
US20090014854A1 (en) Lead frame, semiconductor package including the lead frame and method of forming the lead frame
US9536798B2 (en) Package structure and the method to fabricate thereof
US5856212A (en) Method of producing semiconductor package having solder balls
KR100443688B1 (ko) 표면 탄성파 장치 및 그 제조 방법
JP5056717B2 (ja) モールドパッケージの製造方法
KR19980018577A (ko) Ｌｏｃ 구조를 갖는 반도체 장치 및 그 제조 방법
KR100291858B1 (ko) 집적회로 칩과 그칩의 제조 방법
US6483189B1 (en) Semiconductor device
CN102130088A (zh) 半导体封装结构及其制法
KR100401975B1 (ko) 칩 패키지 및 그 제조방법
CN102460862B (zh) 光通信模块
JP2728432B2 (ja) マルチチツプ半導体装置
JP2865102B2 (ja) マルチチップモジュール
JPH10163414A (ja) マルチチップ半導体装置
KR100253393B1 (ko) 반도체 패키지
KR970002136B1 (ko) 반도체 패키지
KR100873039B1 (ko) 적층형 반도체 커넥터 및 이를 채용한 적층형 반도체팩키지와 이의 제조방법
DE102005044331B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis einer Lead-on-Chip-Architektur, Halbleiterbauelement und Leiterrahmen zur Implementierung in einem Halbleiterbauelement
KR100214494B1 (ko) 고집적형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee