JP2000114656A - 面発光レーザアレイ装置 - Google Patents
面発光レーザアレイ装置Info
- Publication number
- JP2000114656A JP2000114656A JP10283091A JP28309198A JP2000114656A JP 2000114656 A JP2000114656 A JP 2000114656A JP 10283091 A JP10283091 A JP 10283091A JP 28309198 A JP28309198 A JP 28309198A JP 2000114656 A JP2000114656 A JP 2000114656A
- Authority
- JP
- Japan
- Prior art keywords
- emitting laser
- surface emitting
- elements
- layer
- laser array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/42—Arrays of surface emitting lasers
- H01S5/423—Arrays of surface emitting lasers having a vertical cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
- H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 アレイを構成する各面発光レーザ素子が均一
な形状と均一なレーザ特性を有する面発光レーザアレイ
装置を提供する。 【解決手段】 実際に使用する面発光レーザ素子が同一
基板上に一列に配置され、その両側に、実際に使用する
面発光レーザ素子の配列条件と同一の条件で、実際には
面発光レーザ素子として使用しないダミー素子を配置
し、実際に使用する面発光レーザ素子のプロセス環境及
び駆動時の環境を均一にする。
な形状と均一なレーザ特性を有する面発光レーザアレイ
装置を提供する。 【解決手段】 実際に使用する面発光レーザ素子が同一
基板上に一列に配置され、その両側に、実際に使用する
面発光レーザ素子の配列条件と同一の条件で、実際には
面発光レーザ素子として使用しないダミー素子を配置
し、実際に使用する面発光レーザ素子のプロセス環境及
び駆動時の環境を均一にする。
Description
【０００１】
【発明の属する技術分野】本発明は、光情報処理や光通
信、あるいは光を用いた画像形成装置の光源として利用
される面発光レーザアレイ装置に関する。
信、あるいは光を用いた画像形成装置の光源として利用
される面発光レーザアレイ装置に関する。
【０００２】
【従来の技術】光交換あるいは光情報処理などの分野に
用いるために、面発光レーザ（ＶＣＳＥＬ : Vertical
Cavity Surface Emitting Laser ）を２次元集積化した
面発光レーザアレイが必要とされており、更にはその面
発光レーザの大規模化すなわち発光点の多数化が望まれ
ている。ＶＣＳＥＬアレイの例としては、S.S.Lee等に
よって8個の素子を一列に並べたアレイ(IEEE Photon.Te
chnol.Lett.,Vol.7,pp.1031-1033,1995)が、T.Yoshikaw
a等によって８×８個の発光点を２次元に配置し独立に
駆動するＶＣＳＥＬアレイ(Appl.Phys.Lett.,Vol.66,p
p.908-910,1995)が、R.A.Morgan等によって１０×１０
個の発光点をもつマトリックス駆動型ＶＣＳＥＬアレイ
(IEEE Photon.Technol.Lett.,VOL.6、pp.913ー917、199
4)が報告されている。更に集積化したＶＣＳＥＬアレイ
の例として、M.Orenstein等によって３２×３２個の発
光点をもつマトリックス駆動型面発光レーザアレイ(Ele
ctron.Lett.,VOL.27、pp.437ー438、1991、およびU.S.
P.5031187)が報告されている。
用いるために、面発光レーザ（ＶＣＳＥＬ : Vertical
Cavity Surface Emitting Laser ）を２次元集積化した
面発光レーザアレイが必要とされており、更にはその面
発光レーザの大規模化すなわち発光点の多数化が望まれ
ている。ＶＣＳＥＬアレイの例としては、S.S.Lee等に
よって8個の素子を一列に並べたアレイ(IEEE Photon.Te
chnol.Lett.,Vol.7,pp.1031-1033,1995)が、T.Yoshikaw
a等によって８×８個の発光点を２次元に配置し独立に
駆動するＶＣＳＥＬアレイ(Appl.Phys.Lett.,Vol.66,p
p.908-910,1995)が、R.A.Morgan等によって１０×１０
個の発光点をもつマトリックス駆動型ＶＣＳＥＬアレイ
(IEEE Photon.Technol.Lett.,VOL.6、pp.913ー917、199
4)が報告されている。更に集積化したＶＣＳＥＬアレイ
の例として、M.Orenstein等によって３２×３２個の発
光点をもつマトリックス駆動型面発光レーザアレイ(Ele
ctron.Lett.,VOL.27、pp.437ー438、1991、およびU.S.
P.5031187)が報告されている。
【０００３】これらのＶＣＳＥＬアレイは、個々の素子
を作製した後、各素子を配列するのではなく、複数の素
子を同時に作製してアレイ状に形成することによって製
造される。ここで、問題となるのは、各素子の均一性で
ある。一般に、均一な素子からなるＶＣＳＥＬアレイを
得るためには、各素子が簡易なプロセスで再現性良く製
造できることが必要とされる。しかしながら、再現性に
優れ、大規模化に適したＶＣＳＥＬであっても、実際に
ＶＣＳＥＬアレイを作製し、評価した結果、中心部にあ
るＶＣＳＥＬと、周辺部にあるＶＣＳＥＬでは、しきい
電流値、効率等のレーザ特性が異なることが分かった。
これらの差異は、次に説明する作製プロセス上の問題に
起因していると考えられる。
を作製した後、各素子を配列するのではなく、複数の素
子を同時に作製してアレイ状に形成することによって製
造される。ここで、問題となるのは、各素子の均一性で
ある。一般に、均一な素子からなるＶＣＳＥＬアレイを
得るためには、各素子が簡易なプロセスで再現性良く製
造できることが必要とされる。しかしながら、再現性に
優れ、大規模化に適したＶＣＳＥＬであっても、実際に
ＶＣＳＥＬアレイを作製し、評価した結果、中心部にあ
るＶＣＳＥＬと、周辺部にあるＶＣＳＥＬでは、しきい
電流値、効率等のレーザ特性が異なることが分かった。
これらの差異は、次に説明する作製プロセス上の問題に
起因していると考えられる。
【０００４】例えば、ＶＣＳＥＬアレイをポスト形状に
形成する場合、四塩化炭素を用いた反応性イオンエッチ
ング等により半導体材料を除去し、ポスト形状を形成す
る。このとき、中心部にあるポストは、すべての側面横
には隣のポストが存在するが、周辺部にあるポストは、
その側面のうち隣のポストに面していない面が１面以上
存在している。反応性イオンエッチングの場合、エッチ
ング時に生成する副生成物（例えば、ＧａＡｓ系では、
ガリウムクロライドやヒ素クロライド等）と供給ガスと
の比率がポストの形状、すなわち側面形状を決定する。
具体的には、隣に他のポストが存在するポスト側面にお
いては、副生成物の比率が高まり、供給ガスの比率が小
さくなり、逆に、隣に他のポストが存在しないポスト側
面においては、副生成物の比率が小さく、供給ガスの比
率が高くなる。この結果、中心部にあるポストと周辺部
にあるポストとでは、形状が異なってしまう。このよう
な形状の差異は、例えば、活性層の面積等にバラツキを
生じさせ、その結果、各ＶＣＳＥＬ素子のしきい電流値
や効率等の基本特性にバラツキを生じさせることにな
る。反応性イオンエッチングにおいては、四塩化炭素を
用いる場合のみならず、他のガスを用いた場合も同様の
問題を発生させる。また、反応性イオンエッチング以外
のドライエッチングの場合も同様の問題が発生する。更
に、硫酸などの溶剤を用いる湿式エッチングにおいて
も、溶剤の供給具合がポスト周辺の障害物の存在に影響
されるため、中心部にあるポストと周辺部にあるポスト
では形状が異なるという同様の問題を発生させる。以上
の問題は、大規模化、集積化が更に要求され、そのため
ポスト間隔が狭まるほど顕著になってくることは言うま
でもない。
形成する場合、四塩化炭素を用いた反応性イオンエッチ
ング等により半導体材料を除去し、ポスト形状を形成す
る。このとき、中心部にあるポストは、すべての側面横
には隣のポストが存在するが、周辺部にあるポストは、
その側面のうち隣のポストに面していない面が１面以上
存在している。反応性イオンエッチングの場合、エッチ
ング時に生成する副生成物（例えば、ＧａＡｓ系では、
ガリウムクロライドやヒ素クロライド等）と供給ガスと
の比率がポストの形状、すなわち側面形状を決定する。
具体的には、隣に他のポストが存在するポスト側面にお
いては、副生成物の比率が高まり、供給ガスの比率が小
さくなり、逆に、隣に他のポストが存在しないポスト側
面においては、副生成物の比率が小さく、供給ガスの比
率が高くなる。この結果、中心部にあるポストと周辺部
にあるポストとでは、形状が異なってしまう。このよう
な形状の差異は、例えば、活性層の面積等にバラツキを
生じさせ、その結果、各ＶＣＳＥＬ素子のしきい電流値
や効率等の基本特性にバラツキを生じさせることにな
る。反応性イオンエッチングにおいては、四塩化炭素を
用いる場合のみならず、他のガスを用いた場合も同様の
問題を発生させる。また、反応性イオンエッチング以外
のドライエッチングの場合も同様の問題が発生する。更
に、硫酸などの溶剤を用いる湿式エッチングにおいて
も、溶剤の供給具合がポスト周辺の障害物の存在に影響
されるため、中心部にあるポストと周辺部にあるポスト
では形状が異なるという同様の問題を発生させる。以上
の問題は、大規模化、集積化が更に要求され、そのため
ポスト間隔が狭まるほど顕著になってくることは言うま
でもない。
【０００５】また、ＶＣＳＥＬアレイのメサとメサの間
にポリイミドを埋め込んだ後に、メサ上部と同一の高さ
になるように、ポリイミドを機械的化学的研磨により除
去する場合、この機械的化学的研磨の研磨レートは、中
心部の均一性は高いが、ごく周辺部の研磨レートは中心
部に対して速いため、ごく周辺部にあるポスト上面は、
中心部にあるポストの上面に対して速く削られることに
なる。すなわち、中心部ポストの上面の高さに合わせて
機械的化学的研磨を行うと、周辺部ポストの上面を削り
ＶＣＳＥＬを破壊することになり、逆に、周辺部ポスト
の上面の高さに合わせて機械的化学的研磨を行うと中心
部ポストの上面がポリイミドに埋まった状態となり、そ
の後の上部電極工程に支障をきたす。
にポリイミドを埋め込んだ後に、メサ上部と同一の高さ
になるように、ポリイミドを機械的化学的研磨により除
去する場合、この機械的化学的研磨の研磨レートは、中
心部の均一性は高いが、ごく周辺部の研磨レートは中心
部に対して速いため、ごく周辺部にあるポスト上面は、
中心部にあるポストの上面に対して速く削られることに
なる。すなわち、中心部ポストの上面の高さに合わせて
機械的化学的研磨を行うと、周辺部ポストの上面を削り
ＶＣＳＥＬを破壊することになり、逆に、周辺部ポスト
の上面の高さに合わせて機械的化学的研磨を行うと中心
部ポストの上面がポリイミドに埋まった状態となり、そ
の後の上部電極工程に支障をきたす。
【０００６】また、２つの考えられる例を挙げ問題を説
明したが、その他のプロセス技術でも中心部と周辺部で
はプロセス条件が異なり新たな問題を発生させる可能性
がある。更には、駆動条件、クロストークなどのＶＣＳ
ＥＬ特性上も中心部と周辺部では異なることは容易に推
察される。
明したが、その他のプロセス技術でも中心部と周辺部で
はプロセス条件が異なり新たな問題を発生させる可能性
がある。更には、駆動条件、クロストークなどのＶＣＳ
ＥＬ特性上も中心部と周辺部では異なることは容易に推
察される。
【０００７】
【発明が解決しようとする課題】上記の問題は、作製プ
ロセス上発生する問題であり、プロセス条件を適正化す
ることで改善されることは事実であるが、そのプロセス
ウインドウは狭く、また、素子の大きさや配列条件、原
材料等が変わると最適条件も異なってしまう。従って、
プロセス条件の適正化によってアレイの中心部の素子と
アレイの周辺部の素子とを同じ形状に形成することは非
常に困難であり、これを簡便な方法で解決することが望
まれていた。従って、本発明の目的は、アレイを構成す
る各面発光レーザ素子が均一な形状と均一なレーザ特性
を有する面発光レーザアレイ装置を提供することにあ
る。
ロセス上発生する問題であり、プロセス条件を適正化す
ることで改善されることは事実であるが、そのプロセス
ウインドウは狭く、また、素子の大きさや配列条件、原
材料等が変わると最適条件も異なってしまう。従って、
プロセス条件の適正化によってアレイの中心部の素子と
アレイの周辺部の素子とを同じ形状に形成することは非
常に困難であり、これを簡便な方法で解決することが望
まれていた。従って、本発明の目的は、アレイを構成す
る各面発光レーザ素子が均一な形状と均一なレーザ特性
を有する面発光レーザアレイ装置を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明者等は、鋭意検討
の結果、実際に使用する素子の周辺に、ダミーを配置す
ることにより、各面発光レーザ素子の作製プロセス上の
環境を同一にでき、その結果、中心部ならびに周辺部の
素子形状は同様となり、レーザ素子特性も均一化するこ
とを見出し、本発明を完成するに至った。
の結果、実際に使用する素子の周辺に、ダミーを配置す
ることにより、各面発光レーザ素子の作製プロセス上の
環境を同一にでき、その結果、中心部ならびに周辺部の
素子形状は同様となり、レーザ素子特性も均一化するこ
とを見出し、本発明を完成するに至った。
【０００９】すなわち、本発明の面発光レーザアレイ装
置は、活性層と、該活性層を挟み込む１対のスペーサ層
と、該スペーサ層を挟み込む１対のミラー層とを備えて
なる面発光レーザ素子の複数が、同一基板上にアレイ状
に配置されてなる面発光レーザアレイ装置において、実
際に使用する面発光レーザ素子の外側に、該実際に使用
する面発光レーザ素子の製造工程において、その製造環
境を同一にするための構造を設けたことを特徴とする。
置は、活性層と、該活性層を挟み込む１対のスペーサ層
と、該スペーサ層を挟み込む１対のミラー層とを備えて
なる面発光レーザ素子の複数が、同一基板上にアレイ状
に配置されてなる面発光レーザアレイ装置において、実
際に使用する面発光レーザ素子の外側に、該実際に使用
する面発光レーザ素子の製造工程において、その製造環
境を同一にするための構造を設けたことを特徴とする。
【００１０】また、本発明の面発光レーザアレイ装置
は、活性層と、該活性層を挟み込む１対のスペーサ層
と、該スペーサ層を挟み込む１対のミラー層とを備えて
なる面発光レーザ素子の複数が、同一基板上にアレイ状
に配置されてなる面発光レーザアレイ装置において、実
際に使用する面発光レーザ素子の外側に、該実際に使用
する面発光レーザ素子の配列条件と同一の条件で、実際
には面発光レ−ザ素子として使用しないダミー素子を配
置したことを特徴とする。
は、活性層と、該活性層を挟み込む１対のスペーサ層
と、該スペーサ層を挟み込む１対のミラー層とを備えて
なる面発光レーザ素子の複数が、同一基板上にアレイ状
に配置されてなる面発光レーザアレイ装置において、実
際に使用する面発光レーザ素子の外側に、該実際に使用
する面発光レーザ素子の配列条件と同一の条件で、実際
には面発光レ−ザ素子として使用しないダミー素子を配
置したことを特徴とする。
【００１１】また、本発明の面発光レーザアレイ装置
は、活性層と、該活性層を挟み込む１対のスペーサ層
と、該スペーサ層を挟み込む１対のミラー層とを備えて
なる面発光レーザ素子の複数が、同一基板上に一列に配
置されてなる面発光レーザアレイ装置において、実際に
使用する面発光レーザ素子の両側に、該実際に使用する
面発光レーザ素子の配列条件と同一の条件で、実際には
面発光レ−ザ素子として使用しないダミー素子を配置し
たことを特徴とする。
は、活性層と、該活性層を挟み込む１対のスペーサ層
と、該スペーサ層を挟み込む１対のミラー層とを備えて
なる面発光レーザ素子の複数が、同一基板上に一列に配
置されてなる面発光レーザアレイ装置において、実際に
使用する面発光レーザ素子の両側に、該実際に使用する
面発光レーザ素子の配列条件と同一の条件で、実際には
面発光レ−ザ素子として使用しないダミー素子を配置し
たことを特徴とする。
【００１２】本発明の面発光レーザアレイ装置は、実際
に使用する素子の周辺に、ダミーもしくはそれに代わり
プロセス環境を各素子に対して均一にする構造を配置す
ることにより、各面発光レーザ素子の作製プロセス上の
環境を同一にできる。その結果、面発光レーザアレイの
中心部ならびに周辺部の素子形状は同様となり、レーザ
素子特性の位置によるバラツキは小さくなる。
に使用する素子の周辺に、ダミーもしくはそれに代わり
プロセス環境を各素子に対して均一にする構造を配置す
ることにより、各面発光レーザ素子の作製プロセス上の
環境を同一にできる。その結果、面発光レーザアレイの
中心部ならびに周辺部の素子形状は同様となり、レーザ
素子特性の位置によるバラツキは小さくなる。
【００１３】
【発明の実施の形態】本発明の好適な実施の形態の一例
を図１を用いて説明する。この例は、実際に使用する面
発光レーザ素子（白抜き部分）が同一基板上に一列に配
置され、その両側に、実際に使用する面発光レーザ素子
の配列条件と同一の条件で、実際には面発光レ−ザ素子
として使用しないダミー素子（斜線部分）を配置し、実
際に使用する面発光レーザ素子のプロセス環境及び駆動
時の環境を均一にした例である。また、本発明の好適な
実施の形態の他の一例を図２を用いて説明する。この例
は、実際に使用する面発光レーザ素子（白抜き部分）が
同一基板上に一列または２次元アレイ状に配置され、そ
の外側周辺に、実際に使用する面発光レーザ素子の配列
条件と同一の条件で、実際には面発光レ−ザ素子として
使用しないダミー素子（斜線部分）を少なくとも一周配
置し、実際に使用する面発光レーザ素子のプロセス環境
及び駆動時の環境を均一にした例である。この時、４隅
のダミーは省いても良い場合もある。また、本発明の好
適な実施の形態の他の一例を図３を用いて説明する。こ
の例は、実際に使用する面発光レーザ素子（白抜き部
分）が同一基板上に一列または２次元アレイ状に配置さ
れ、その外側周辺に、実際に使用する面発光レーザ素子
の配列条件と全く同一の条件ではないが、実際に使用す
る面発光レーザ素子の製造工程において、その製造環境
を同一にするための構造（斜線部分）を配置することに
より問題を解決した例である。図３Ａは、ダミー構造に
より側面環境は同一にするが、ダミー構造の形状が実際
に使用する面発光レーザ素子と同一でない例であり、図
３Ｂは、側面環境は多少変わるが、実際に使用する面発
光レーザ素子の周辺部の製造環境が中心部の製造環境と
大きく変わらないよう、周囲を囲んだ例である。本発明
において「実際には面発光レ−ザ素子として使用しな
い」とは、電流を流さず発光させない場合の他、電流を
流して発光させた場合にも光源として使用しないことも
含む意味である。
を図１を用いて説明する。この例は、実際に使用する面
発光レーザ素子（白抜き部分）が同一基板上に一列に配
置され、その両側に、実際に使用する面発光レーザ素子
の配列条件と同一の条件で、実際には面発光レ−ザ素子
として使用しないダミー素子（斜線部分）を配置し、実
際に使用する面発光レーザ素子のプロセス環境及び駆動
時の環境を均一にした例である。また、本発明の好適な
実施の形態の他の一例を図２を用いて説明する。この例
は、実際に使用する面発光レーザ素子（白抜き部分）が
同一基板上に一列または２次元アレイ状に配置され、そ
の外側周辺に、実際に使用する面発光レーザ素子の配列
条件と同一の条件で、実際には面発光レ−ザ素子として
使用しないダミー素子（斜線部分）を少なくとも一周配
置し、実際に使用する面発光レーザ素子のプロセス環境
及び駆動時の環境を均一にした例である。この時、４隅
のダミーは省いても良い場合もある。また、本発明の好
適な実施の形態の他の一例を図３を用いて説明する。こ
の例は、実際に使用する面発光レーザ素子（白抜き部
分）が同一基板上に一列または２次元アレイ状に配置さ
れ、その外側周辺に、実際に使用する面発光レーザ素子
の配列条件と全く同一の条件ではないが、実際に使用す
る面発光レーザ素子の製造工程において、その製造環境
を同一にするための構造（斜線部分）を配置することに
より問題を解決した例である。図３Ａは、ダミー構造に
より側面環境は同一にするが、ダミー構造の形状が実際
に使用する面発光レーザ素子と同一でない例であり、図
３Ｂは、側面環境は多少変わるが、実際に使用する面発
光レーザ素子の周辺部の製造環境が中心部の製造環境と
大きく変わらないよう、周囲を囲んだ例である。本発明
において「実際には面発光レ−ザ素子として使用しな
い」とは、電流を流さず発光させない場合の他、電流を
流して発光させた場合にも光源として使用しないことも
含む意味である。
【００１４】
【実施例】以下、図面を参照しながら、本発明の面発光
レーザアレイ装置の第１の実施例を説明する。図４ｆ
は、第１の実施例に係る本発明の面発光レーザアレイ装
置の平面図（面発光レーザアレイを上方から見たときの
ポスト配置を模式的に示したもの）である。図４ｅは、
その面発光レーザアレイを構成する面発光レーザ素子の
概略的断面図であり、図４ａ〜図４ｅは、その面発光レ
ーザ素子の製造工程を示す断面図である。
レーザアレイ装置の第１の実施例を説明する。図４ｆ
は、第１の実施例に係る本発明の面発光レーザアレイ装
置の平面図（面発光レーザアレイを上方から見たときの
ポスト配置を模式的に示したもの）である。図４ｅは、
その面発光レーザアレイを構成する面発光レーザ素子の
概略的断面図であり、図４ａ〜図４ｅは、その面発光レ
ーザ素子の製造工程を示す断面図である。
【００１５】図４ｅに示す面発光レーザ素子は、ｎ型Ｇ
ａＡｓ基板９１上に、キャリア濃度１×１０18ｃｍ-3膜
厚０．２μｍ程度のｎ型ＧａＡｓバッファ層９２と、Ａ
ｌ0. 9 Ｇａ0.1 ＡｓとＡｌ0.3 Ｇａ0.7 Ａｓとをそれぞ
れの膜厚が媒質内波長の１／４となるように交互に４
０．５周期積層した１×１０18ｃｍ-3で総膜厚が約４μ
ｍ、キャリア濃度１×１０18ｃｍ-3となる下部ｎ型多層
反射膜９３と、アンドープ下部Ａｌ0.5 Ｇａ0.5 Ａｓス
ペーサ層とアンドープ量子井戸活性層（膜厚９０ｎｍＡ
ｌ0.1 1 Ｇａ0.89Ａｓ量子井戸層３層と膜厚５０ｎｍＡ
ｌ0.3 Ｇａ0.7 Ａｓ障壁層４層とで構成されている）と
アンドープ上部Ａｌ0.5 Ｇａ0.5 Ａｓスペーサ層とで構
成された膜厚が媒質内波長となる活性層領域９４と、Ａ
ｌ0.9 Ｇａ 0.1 ＡｓとＡｌ0.3 Ｇａ0.7 Ａｓとをそれぞ
れの膜厚が媒質内波長の１／４となるように交互に２０
周期積層したキャリア濃度１×１０18ｃｍ-3で総膜厚が
約２μｍの上部ｐ型多層反射膜９５と、キャリア濃度１
×１０19ｃｍ-3膜厚１０ｎｍのｐ型ＧａＡｓコンタクト
層９６とが、順次積層されており、下部ｎ型多層反射膜
９３の側面が半分程度露呈する深さまでエッチングされ
て、角柱の半導体柱Ｓ（ポスト）が形成され、ポスト上
面を除く部分がＳｉＮ膜で被覆されている。そして、ポ
スト中央部のレーザ光出射領域を避けるように、Ｔｉと
Ａｕの二層構造のｐ側電極が設けられ、基板裏面には、
ＡｕＧｅからなるｎ側電極（図示せず）が設けられてい
る。
ａＡｓ基板９１上に、キャリア濃度１×１０18ｃｍ-3膜
厚０．２μｍ程度のｎ型ＧａＡｓバッファ層９２と、Ａ
ｌ0. 9 Ｇａ0.1 ＡｓとＡｌ0.3 Ｇａ0.7 Ａｓとをそれぞ
れの膜厚が媒質内波長の１／４となるように交互に４
０．５周期積層した１×１０18ｃｍ-3で総膜厚が約４μ
ｍ、キャリア濃度１×１０18ｃｍ-3となる下部ｎ型多層
反射膜９３と、アンドープ下部Ａｌ0.5 Ｇａ0.5 Ａｓス
ペーサ層とアンドープ量子井戸活性層（膜厚９０ｎｍＡ
ｌ0.1 1 Ｇａ0.89Ａｓ量子井戸層３層と膜厚５０ｎｍＡ
ｌ0.3 Ｇａ0.7 Ａｓ障壁層４層とで構成されている）と
アンドープ上部Ａｌ0.5 Ｇａ0.5 Ａｓスペーサ層とで構
成された膜厚が媒質内波長となる活性層領域９４と、Ａ
ｌ0.9 Ｇａ 0.1 ＡｓとＡｌ0.3 Ｇａ0.7 Ａｓとをそれぞ
れの膜厚が媒質内波長の１／４となるように交互に２０
周期積層したキャリア濃度１×１０18ｃｍ-3で総膜厚が
約２μｍの上部ｐ型多層反射膜９５と、キャリア濃度１
×１０19ｃｍ-3膜厚１０ｎｍのｐ型ＧａＡｓコンタクト
層９６とが、順次積層されており、下部ｎ型多層反射膜
９３の側面が半分程度露呈する深さまでエッチングされ
て、角柱の半導体柱Ｓ（ポスト）が形成され、ポスト上
面を除く部分がＳｉＮ膜で被覆されている。そして、ポ
スト中央部のレーザ光出射領域を避けるように、Ｔｉと
Ａｕの二層構造のｐ側電極が設けられ、基板裏面には、
ＡｕＧｅからなるｎ側電極（図示せず）が設けられてい
る。
【００１６】第１の実施例に係る本発明の面発光レーザ
アレイ装置は、図４ｆに図示するように、実際に使用す
る面発光レーザ素子（１〜１０）が、同じｎ型ＧａＡｓ
基板９１上に一列に配置され、その両側に、１〜１０の
面発光レーザ素子の配列条件と同一の条件で、実際には
面発光レ−ザ素子として使用しないダミー素子１１と１
２とが配置されている。なお、各面発光レーザ素子のポ
スト間隔は１０μｍとしている。
アレイ装置は、図４ｆに図示するように、実際に使用す
る面発光レーザ素子（１〜１０）が、同じｎ型ＧａＡｓ
基板９１上に一列に配置され、その両側に、１〜１０の
面発光レーザ素子の配列条件と同一の条件で、実際には
面発光レ−ザ素子として使用しないダミー素子１１と１
２とが配置されている。なお、各面発光レーザ素子のポ
スト間隔は１０μｍとしている。
【００１７】次に、この面発光レーザ素子の製造工程に
ついて説明する。まず、図４ａに示すように、有機金属
気相成長（ＭＯＣＶＤ）法により、ｎ型ＧａＡｓ基板９
１上に、ｎ型ＧａＡｓバッファ層９２を積層し、その上
に、Ａｌ 0.9 Ｇａ0.1 Ａｓ／Ａｌ0.3 Ｇａ0.7 Ａｓ下部
ｎ型多層反射膜９３、アンドープ下部Ａｌ0.5 Ｇａ0.5
Ａｓスペーサ層とアンドープ量子井戸活性層（膜厚９０
ｎｍ，Ａｌ0.11Ｇａ0.89Ａｓ量子井戸層３層とＡｌ0.3
Ｇａ0.7 Ａｓ障壁層４層とで構成されている）とアンド
ープ上部Ａｌ0.5 Ｇａ0.5 Ａｓスペーサ層とで構成され
た活性層領域９４、その上にＡｌ0.9 Ｇａ0.1 Ａｓ／Ａ
ｌ0.3 Ｇａ0.7 Ａｓ上部ｐ型多層反射膜９５、ｐ型Ｇａ
Ａｓコンタクト層９６を順次積層する。
ついて説明する。まず、図４ａに示すように、有機金属
気相成長（ＭＯＣＶＤ）法により、ｎ型ＧａＡｓ基板９
１上に、ｎ型ＧａＡｓバッファ層９２を積層し、その上
に、Ａｌ 0.9 Ｇａ0.1 Ａｓ／Ａｌ0.3 Ｇａ0.7 Ａｓ下部
ｎ型多層反射膜９３、アンドープ下部Ａｌ0.5 Ｇａ0.5
Ａｓスペーサ層とアンドープ量子井戸活性層（膜厚９０
ｎｍ，Ａｌ0.11Ｇａ0.89Ａｓ量子井戸層３層とＡｌ0.3
Ｇａ0.7 Ａｓ障壁層４層とで構成されている）とアンド
ープ上部Ａｌ0.5 Ｇａ0.5 Ａｓスペーサ層とで構成され
た活性層領域９４、その上にＡｌ0.9 Ｇａ0.1 Ａｓ／Ａ
ｌ0.3 Ｇａ0.7 Ａｓ上部ｐ型多層反射膜９５、ｐ型Ｇａ
Ａｓコンタクト層９６を順次積層する。
【００１８】また、詳しくは述べないが、多層反射膜の
電気的抵抗を下げるためにＡｌ0.9Ｇａ0.1 ＡｓとＡｌ
0.3 Ｇａ0.1 Ａｓの界面に、ＡｌＡｓ組成を９０％から
３０％に段階的に変化させた膜厚が９ｎｍ程度の領域を
設けることも可能である。ここで原料ガスとしては、ト
リメチルガリウム、トリメチルアルミニウム、アルシ
ン、ドーパント材料としてはｐ型用にシクロペンタジニ
ウムマグネシウム、ｎ型用にシランを用い、成長時の基
板温度は７５０℃とし、真空を破ることなく、原料ガス
を順次変化し、連続して成膜をおこなった。
電気的抵抗を下げるためにＡｌ0.9Ｇａ0.1 ＡｓとＡｌ
0.3 Ｇａ0.1 Ａｓの界面に、ＡｌＡｓ組成を９０％から
３０％に段階的に変化させた膜厚が９ｎｍ程度の領域を
設けることも可能である。ここで原料ガスとしては、ト
リメチルガリウム、トリメチルアルミニウム、アルシ
ン、ドーパント材料としてはｐ型用にシクロペンタジニ
ウムマグネシウム、ｎ型用にシランを用い、成長時の基
板温度は７５０℃とし、真空を破ることなく、原料ガス
を順次変化し、連続して成膜をおこなった。
【００１９】続いて図４ｂに示すように、フォトリソグ
ラフィーにより結晶成長層上にレジストマスクＲを形成
し、四塩化炭素をエッチングガスとして用いた反応性イ
オンエッチングにより下部ｎ型多層反射膜９３の途中ま
でエッチングし、径１０μmの円柱もしくは角柱の半導
体柱Ｓ（ポスト）を形成する。ここで、ポストは図４ｆ
に図示（面発光レーザアレイを上方から見たときのポス
ト配置を模式的に示したもの）するようにポスト間隔１
０μｍで配置されている。
ラフィーにより結晶成長層上にレジストマスクＲを形成
し、四塩化炭素をエッチングガスとして用いた反応性イ
オンエッチングにより下部ｎ型多層反射膜９３の途中ま
でエッチングし、径１０μmの円柱もしくは角柱の半導
体柱Ｓ（ポスト）を形成する。ここで、ポストは図４ｆ
に図示（面発光レーザアレイを上方から見たときのポス
ト配置を模式的に示したもの）するようにポスト間隔１
０μｍで配置されている。
【００２０】続いて図４ｃに示すように、レジストＲを
除去した後、図４ｃに示すように、プラズマＣＶＤ装置
を用いてＳｉＮを蒸着した後、通常のフォトリソ工程と
バッファードフッ酸をもちいたＳｉＮのエッチングによ
り、ポスト上部のＳｉＮを剥離する。その後、図４ｄに
示すように、フォトリソ工程を用いてポスト上部中央に
レジストパターンＴを形成し、その上方からＥＢ蒸着機
を用いて、ｐ側電極材料としてＴｉとＡｕをそれぞれ１
０ｎｍ、２００ｎｍ蒸着する。
除去した後、図４ｃに示すように、プラズマＣＶＤ装置
を用いてＳｉＮを蒸着した後、通常のフォトリソ工程と
バッファードフッ酸をもちいたＳｉＮのエッチングによ
り、ポスト上部のＳｉＮを剥離する。その後、図４ｄに
示すように、フォトリソ工程を用いてポスト上部中央に
レジストパターンＴを形成し、その上方からＥＢ蒸着機
を用いて、ｐ側電極材料としてＴｉとＡｕをそれぞれ１
０ｎｍ、２００ｎｍ蒸着する。
【００２１】最後に、アセトンを用いて、レジストパタ
ーンＴを剥離する。この時、レジストパターンＴ上のＴ
ｉとＡｕは同時に取り除かれ、図４ｅおよび図４ｆに示
す、面発光レーザアレイ装置が完成する。この装置で
は、ｐ側電極のない部分、すなわちポスト中央部からレ
ーザ光が出射される。なお、基板裏面には、ｎ電極とし
てＡｕＧｅが蒸着されている（不図示）。
ーンＴを剥離する。この時、レジストパターンＴ上のＴ
ｉとＡｕは同時に取り除かれ、図４ｅおよび図４ｆに示
す、面発光レーザアレイ装置が完成する。この装置で
は、ｐ側電極のない部分、すなわちポスト中央部からレ
ーザ光が出射される。なお、基板裏面には、ｎ電極とし
てＡｕＧｅが蒸着されている（不図示）。
【００２２】この装置では、実際に使用する面発光レー
ザ素子（１〜１０）の両側に、１〜１０の面発光レーザ
素子の配列条件と同一の条件で、実際には面発光レ−ザ
素子として使用しないダミー素子１１と１２とを配置し
たことにより、両端の面発光レーザ素子１および１０
が、他の面発光レーザ素子と同じ製造環境に置かれるこ
とになり、各素子が均一なレーザ特性を有する面発光レ
ーザアレイ装置となる。
ザ素子（１〜１０）の両側に、１〜１０の面発光レーザ
素子の配列条件と同一の条件で、実際には面発光レ−ザ
素子として使用しないダミー素子１１と１２とを配置し
たことにより、両端の面発光レーザ素子１および１０
が、他の面発光レーザ素子と同じ製造環境に置かれるこ
とになり、各素子が均一なレーザ特性を有する面発光レ
ーザアレイ装置となる。
【００２３】本例では、半導体柱Ｓを形成するのに下部
ｎ型多層反射膜までエッチングした場合を説明したが、
上部Ａｌ0.5 Ｇａ0.5 Ａｓスペーサ層あるいはそれより
上方まででエッチングをストップする構造、もしくは、
基板までをエッチングする構造も可能である。また、ポ
スト径およびポスト間隔も任意にかえることができる。
また、本発明では、活性層にＡｌＧａＡｓを用いた例を
説明したが、ＧａＡｓもしくはＩｎＧａＡｓを用いた近
赤外用、ＩｎＧａＰもしくはＡｌＧａＩｎＰを用いた赤
色用の面発光レーザにも適用できる。更には、ＧａＮ系
やＺｎＳｅ系等の青色もしくは紫外線面発光レーザ、Ｉ
ｎＧａＡｓＰ系等の１．３〜１．５μm帯面発光レーザ
にも利用できることはもちろんである。また、多層反射
膜として半導体材料に限定されることなく、絶縁膜を用
いることも可能である。
ｎ型多層反射膜までエッチングした場合を説明したが、
上部Ａｌ0.5 Ｇａ0.5 Ａｓスペーサ層あるいはそれより
上方まででエッチングをストップする構造、もしくは、
基板までをエッチングする構造も可能である。また、ポ
スト径およびポスト間隔も任意にかえることができる。
また、本発明では、活性層にＡｌＧａＡｓを用いた例を
説明したが、ＧａＡｓもしくはＩｎＧａＡｓを用いた近
赤外用、ＩｎＧａＰもしくはＡｌＧａＩｎＰを用いた赤
色用の面発光レーザにも適用できる。更には、ＧａＮ系
やＺｎＳｅ系等の青色もしくは紫外線面発光レーザ、Ｉ
ｎＧａＡｓＰ系等の１．３〜１．５μm帯面発光レーザ
にも利用できることはもちろんである。また、多層反射
膜として半導体材料に限定されることなく、絶縁膜を用
いることも可能である。
【００２４】以下、本発明の面発光レーザアレイ装置の
第２の実施例を、図面を参照しながら説明する。図５
は、第２の実施例に係る本発明の面発光レーザアレイ装
置の一部を上面から見た模式的平面図であり、図６は、
その面発光レーザアレイ装置を上方から見たときのポス
ト配置を示す模式的平面図である。図７は図５のＡ−Ａ
断面図、図８は図５のＢ−Ｂ断面図である。図９〜図１
４は、その面発光レーザアレイ装置の製造工程を示す断
面図である。
第２の実施例を、図面を参照しながら説明する。図５
は、第２の実施例に係る本発明の面発光レーザアレイ装
置の一部を上面から見た模式的平面図であり、図６は、
その面発光レーザアレイ装置を上方から見たときのポス
ト配置を示す模式的平面図である。図７は図５のＡ−Ａ
断面図、図８は図５のＢ−Ｂ断面図である。図９〜図１
４は、その面発光レーザアレイ装置の製造工程を示す断
面図である。
【００２５】図７、図８に示すように、この面発光レー
ザアレイ装置は、絶縁性のＧａＡｓ基板２１上に、０．
２μm程度のアンドープＧａＡｓバッファ層２２、膜厚
３μm、キャリア濃度１×１０19cm-3のｎ型ＧａＡｓ２
３と、このｎ型ＧａＡｓ上に形成されたそれぞれの膜厚
が媒質内波長の1/４であるＡｌＡｓとＧａＡｓとを交互
に積層した総膜厚数μmのｎ型多層反射膜２５と、Ｉｎ
0.2 Ｇａ0.8 Ａｓで構成された量子井戸３層をＧａＡｓ
１０ｎｍで挟んだ構造で媒質内波長の膜厚をもつアンド
ープ活性領域２６と、それぞれの膜厚が媒質内波長の1/
４であるＡｌＡｓとＧａＡｓとを交互に積層した総膜厚
数μmのｐ型多層反射膜２７と、キャリア濃度１×１０
19cm-3の膜厚0.１μmのｐ型ＧａＡｓ２８とを積層して
構成され、この上層にｐ側電極３１が形成されたポスト
が形成されている。また、このポスト側面から所定の間
隔を隔てて分離溝２９が設けられ、分離溝２９に囲まれ
た領域に露呈したｎ型ＧａＡｓ２３上にｎ側電極２４が
形成されている。
ザアレイ装置は、絶縁性のＧａＡｓ基板２１上に、０．
２μm程度のアンドープＧａＡｓバッファ層２２、膜厚
３μm、キャリア濃度１×１０19cm-3のｎ型ＧａＡｓ２
３と、このｎ型ＧａＡｓ上に形成されたそれぞれの膜厚
が媒質内波長の1/４であるＡｌＡｓとＧａＡｓとを交互
に積層した総膜厚数μmのｎ型多層反射膜２５と、Ｉｎ
0.2 Ｇａ0.8 Ａｓで構成された量子井戸３層をＧａＡｓ
１０ｎｍで挟んだ構造で媒質内波長の膜厚をもつアンド
ープ活性領域２６と、それぞれの膜厚が媒質内波長の1/
４であるＡｌＡｓとＧａＡｓとを交互に積層した総膜厚
数μmのｐ型多層反射膜２７と、キャリア濃度１×１０
19cm-3の膜厚0.１μmのｐ型ＧａＡｓ２８とを積層して
構成され、この上層にｐ側電極３１が形成されたポスト
が形成されている。また、このポスト側面から所定の間
隔を隔てて分離溝２９が設けられ、分離溝２９に囲まれ
た領域に露呈したｎ型ＧａＡｓ２３上にｎ側電極２４が
形成されている。
【００２６】このように構成した面発光レーザ素子が図
５のように２次元平面内上に多数個並べられたものが、
面発光レーザアレイ装置となる。このとき面発光レーザ
素子に対応するポストは、図６に示すように、各素子は
２次元に配置されている。枠内を斜線で示したポストが
発光点として必要なもので、その周囲に配置されたポス
トはプロセス環境を均一化するためのダミーポストであ
る。
５のように２次元平面内上に多数個並べられたものが、
面発光レーザアレイ装置となる。このとき面発光レーザ
素子に対応するポストは、図６に示すように、各素子は
２次元に配置されている。枠内を斜線で示したポストが
発光点として必要なもので、その周囲に配置されたポス
トはプロセス環境を均一化するためのダミーポストであ
る。
【００２７】この装置では、図６に示すように、各素子
は２次元に配置され、実際に使用する面発光レーザ素子
（枠内を斜線で示したポスト）の周囲に、面発光レーザ
素子の配列条件と同一の条件で、実際には面発光レ−ザ
素子として使用しないダミー素子が配置されている。な
お、この多数個素子を集積化した装置は、大規模化し
た、あるいは、多数個集積化した面発光レーザアレイに
対する要求に答えるべく、本発明者等が、特願平９−２
２５３８３明細書において開示したものである。
は２次元に配置され、実際に使用する面発光レーザ素子
（枠内を斜線で示したポスト）の周囲に、面発光レーザ
素子の配列条件と同一の条件で、実際には面発光レ−ザ
素子として使用しないダミー素子が配置されている。な
お、この多数個素子を集積化した装置は、大規模化し
た、あるいは、多数個集積化した面発光レーザアレイに
対する要求に答えるべく、本発明者等が、特願平９−２
２５３８３明細書において開示したものである。
【００２８】本発明では、活性層にＩｎＧａＡｓを用い
た例を説明したが、ＧａＡｓもしくはＡｌＧａＡｓを用
いた近赤外用、ＩｎＧａＰもしくはＡｌＧａＩｎＰを用
いた赤色用の面発光レーザにも適用できる。更には、Ｇ
ａＮ系やＺｎＳｅ系等の青色もしくは紫外線面発光レー
ザ、ＩｎＧａＡｓＰ系等の１．３〜１．５μm帯面発光
レーザにも利用できることはもちろんである。
た例を説明したが、ＧａＡｓもしくはＡｌＧａＡｓを用
いた近赤外用、ＩｎＧａＰもしくはＡｌＧａＩｎＰを用
いた赤色用の面発光レーザにも適用できる。更には、Ｇ
ａＮ系やＺｎＳｅ系等の青色もしくは紫外線面発光レー
ザ、ＩｎＧａＡｓＰ系等の１．３〜１．５μm帯面発光
レーザにも利用できることはもちろんである。
【００２９】次に、この面発光レーザアレイ素子の製造
工程について説明する。まず、図９に示すように、有機
金属気相成長（ＭＯＣＶＤ）法により、絶縁性ＧａＡｓ
（１００）基板２１上に、０．２μm程度のアンドープ
ＧａＡｓバッファ層２２と、キャリア濃度１×１０19cm
-3膜厚３μmのシリコンドープｎ型ＧａＡｓコンタクト
層２３を積層し、さらにこの上層に、Ａｌ0.9 Ｇａ0.1
ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／
４となるように交互に積層した総膜厚約２μm、１×１
０18cm-3のシリコンドープｎ型多層反射膜２５と、Ｉｎ
0.2 Ｇａ0.8 Ａｓで構成された量子井戸層３層を膜厚１
０ｎｍのＧａＡｓ層で挟んだ構造をもつ媒質内波長の膜
厚をもつアンドープ活性領域２６と、Ａｌ0.9 Ｇａ 0.1
ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／
４となるように交互に積層した総膜厚約２μm、１×１
０18cm-3のマグネシウムドープのｐ型多層反射膜２７と
を順次積層する。そしてこのｐ型多層反射膜の上には膜
厚０．１μmで１×１０19cm-3のドーピングを施したｐ
型ＧａＡｓコンタクト層２８を積層する。
工程について説明する。まず、図９に示すように、有機
金属気相成長（ＭＯＣＶＤ）法により、絶縁性ＧａＡｓ
（１００）基板２１上に、０．２μm程度のアンドープ
ＧａＡｓバッファ層２２と、キャリア濃度１×１０19cm
-3膜厚３μmのシリコンドープｎ型ＧａＡｓコンタクト
層２３を積層し、さらにこの上層に、Ａｌ0.9 Ｇａ0.1
ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／
４となるように交互に積層した総膜厚約２μm、１×１
０18cm-3のシリコンドープｎ型多層反射膜２５と、Ｉｎ
0.2 Ｇａ0.8 Ａｓで構成された量子井戸層３層を膜厚１
０ｎｍのＧａＡｓ層で挟んだ構造をもつ媒質内波長の膜
厚をもつアンドープ活性領域２６と、Ａｌ0.9 Ｇａ 0.1
ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／
４となるように交互に積層した総膜厚約２μm、１×１
０18cm-3のマグネシウムドープのｐ型多層反射膜２７と
を順次積層する。そしてこのｐ型多層反射膜の上には膜
厚０．１μmで１×１０19cm-3のドーピングを施したｐ
型ＧａＡｓコンタクト層２８を積層する。
【００３０】ここで原料ガスとしては、トリメチルガリ
ウム、トリメチルアルミニウム、トリメチルインジウ
ム、ドーパント材料としてはシクロペンタジニウムマグ
ネシウム、シランを用い、成長時の基板温度は７００℃
とし、真空を破ることなく、原料ガスを順次変化し、連
続して成膜をおこなった。
ウム、トリメチルアルミニウム、トリメチルインジウ
ム、ドーパント材料としてはシクロペンタジニウムマグ
ネシウム、シランを用い、成長時の基板温度は７００℃
とし、真空を破ることなく、原料ガスを順次変化し、連
続して成膜をおこなった。
【００３１】続いて図１０に示すように、フォトリソグ
ラフィーにより結晶成長層上にレジストマスクＲを形成
し、四塩化炭素をエッチングガスとして用いた反応性イ
オンエッチングにより、ｎ型ＧａＡｓコンタクト層２３
表面若しくはこのｎ型ＧａＡｓコンタクト層２３の途中
までエッチングし、幅２０μm程度のストライプ状の半
導体柱Ｓを形成する。その後、図１１に示すように、Ｈ
2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏの比率が１：１：１０のエ
ッチング液によりさらに２μｍだけ細くなるように側面
からエッチングを行う。
ラフィーにより結晶成長層上にレジストマスクＲを形成
し、四塩化炭素をエッチングガスとして用いた反応性イ
オンエッチングにより、ｎ型ＧａＡｓコンタクト層２３
表面若しくはこのｎ型ＧａＡｓコンタクト層２３の途中
までエッチングし、幅２０μm程度のストライプ状の半
導体柱Ｓを形成する。その後、図１１に示すように、Ｈ
2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏの比率が１：１：１０のエ
ッチング液によりさらに２μｍだけ細くなるように側面
からエッチングを行う。
【００３２】この後、図１２に示すようにレジストマス
クを残したまま、上方からエレクトロンビーム法によ
り、ｎ型ＧａＡｓコンタクト層２３上にｎ側電極２４と
してＡｕＧｅ層を蒸着する。そしてリフトオフにより、
ｎ型ＧａＡｓコンタクト層２３上のＡｕＧｅ層を残して
他の領域のＡｕＧｅ層をレジストと共に剥離する。
クを残したまま、上方からエレクトロンビーム法によ
り、ｎ型ＧａＡｓコンタクト層２３上にｎ側電極２４と
してＡｕＧｅ層を蒸着する。そしてリフトオフにより、
ｎ型ＧａＡｓコンタクト層２３上のＡｕＧｅ層を残して
他の領域のＡｕＧｅ層をレジストと共に剥離する。
【００３３】続いて、図１３に示すようにフォーカスド
イオンビーム法を用いて、各半導体柱Ｓの間中央を、Ｇ
ａＡｓ基板２１に到達する深さまで、このストライプに
沿って幅２μmの溝を形成する。尚、図１０で説明した
ストライプ状の半導体柱Ｓを形成する工程と図１３で説
明した工程により形成された面発光レーザ１素子に対応
するポストは図６に示すように配置する。
イオンビーム法を用いて、各半導体柱Ｓの間中央を、Ｇ
ａＡｓ基板２１に到達する深さまで、このストライプに
沿って幅２μmの溝を形成する。尚、図１０で説明した
ストライプ状の半導体柱Ｓを形成する工程と図１３で説
明した工程により形成された面発光レーザ１素子に対応
するポストは図６に示すように配置する。
【００３４】次に、図１４に示すようにポリイミド膜を
塗布しポストの周りを埋めた後、そのポリイミド膜上部
はポスト上部と同一の高さになるようにポリイミドを機
械的化学的研磨により除去し、表面の平坦化をはかる。
このとき、周辺部の研磨速度は中心部より速いため、周
辺部のポスト上部が削られる問題が発生するが、上記に
説明したようにダミーポストを配置しているためこの問
題を防ぐことができる。 その後、上層にＡｕ層を蒸着
し、前記ｎ側電極２４とは直交する方向に伸長するスト
ライプ状のｐ側電極３１を形成する。
塗布しポストの周りを埋めた後、そのポリイミド膜上部
はポスト上部と同一の高さになるようにポリイミドを機
械的化学的研磨により除去し、表面の平坦化をはかる。
このとき、周辺部の研磨速度は中心部より速いため、周
辺部のポスト上部が削られる問題が発生するが、上記に
説明したようにダミーポストを配置しているためこの問
題を防ぐことができる。 その後、上層にＡｕ層を蒸着
し、前記ｎ側電極２４とは直交する方向に伸長するスト
ライプ状のｐ側電極３１を形成する。
【００３５】このようにして図５〜８に示したマトリッ
クス駆動型面発光レーザアレイが完成する。この装置で
は、図６に示すように、実際に使用する面発光レーザ素
子（枠内を斜線で示したポスト）の周囲に、面発光レー
ザ素子の配列条件と同一の条件で、実際には面発光レ−
ザ素子として使用しないダミー素子が配置したことによ
り、枠内を斜線で示したポストのうち最外周にある面発
光レーザ素子が、他の面発光レーザ素子と同じ製造環境
に置かれることになり、各素子が均一なレーザ特性を有
する面発光レーザアレイ装置となる。
クス駆動型面発光レーザアレイが完成する。この装置で
は、図６に示すように、実際に使用する面発光レーザ素
子（枠内を斜線で示したポスト）の周囲に、面発光レー
ザ素子の配列条件と同一の条件で、実際には面発光レ−
ザ素子として使用しないダミー素子が配置したことによ
り、枠内を斜線で示したポストのうち最外周にある面発
光レーザ素子が、他の面発光レーザ素子と同じ製造環境
に置かれることになり、各素子が均一なレーザ特性を有
する面発光レーザアレイ装置となる。
【００３６】以下、本発明の面発光レーザアレイ装置の
第３の実施例を、図面を参照しながら説明する。図１５
は、第３の実施例に係る本発明の面発光レーザアレイ装
置の一部を上面から見た模式的平面図であり、図１６
は、その面発光レーザアレイを構成する面発光レーザ素
子の概略的断面図である。
第３の実施例を、図面を参照しながら説明する。図１５
は、第３の実施例に係る本発明の面発光レーザアレイ装
置の一部を上面から見た模式的平面図であり、図１６
は、その面発光レーザアレイを構成する面発光レーザ素
子の概略的断面図である。
【００３７】図１６に示すように、この面発光レーザア
レイ素子は、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバ
ッファー層２と、ｎ型のアルミニウムガリウム砒素( Ａ
ｌ0. 9 Ｇａ0.1 Ａｓ／Ａｌ0.3 Ｇａ0.7 Ａｓ）からなる
下部ｎ型多層反射膜３と、アンドープのＡｌ0.6 Ｇａ
0.4 Ａｓからなる下部スペーサ層４、アンドープのＡｌ
0.11Ｇａ0.89Ａｓ量子井戸層およびアンドープのＡｌ
0.3 Ｇａ0.7 Ａｓ障壁層からなる量子井戸活性層５、ア
ンドープのＡｌ0.6 Ｇａ0.4 Ａｓからなる上部スペーサ
層６とを含む活性領域７と、ｐ型のＡｌ0.9 Ｇａ0.1 Ａ
ｓ/ Ａｌ0.3 Ｇａ0. 7 Ａｓからなる上部多層反射膜８
と、同じくｐ型のＧａＡｓコンタクト層９とが順次積層
せしめられている。ただし上部多層反射膜８内の最下層
はｐ型のＡｌＡｓ層１０となっており、Ａｌ0.9 Ｇａ
0.1 の入る周期の所に、ＡｌＡｓ層１０が挿入されてい
る。上部ｐ型多層反射膜８と活性領域７のうち活性層５
まで三塩化ホウ素と塩素（ＢＣｌ3 ＋Ｃｌ2)ガスを用い
た反応性イオンエッチングにより、メサ形状に加工され
ている。ＡｌＡｓ層１０は、窒素をキャリアガスに用い
て、９５℃に加熱された純水をバブリングして水蒸気を
炉に輸送して酸化するウェット酸化炉にて、４００℃に
加熱し、一部だけ選択的に酸化する。さらに、前記メサ
を覆うように、プラズマ支援化学気層成長法にて、２５
０℃でシリコン酸窒化膜１１約１μmが着膜されてい
る。前記メサ上部にはフォトリソグラフィとエッチング
によって、コンタクトホールが形成され、ｐ型ＧａＡｓ
コンタクト層９とＴｉ／Ａｕの積層膜からなるｐ側電極
１２が接続され、さらに出射口が形成されている。ｎ側
電極１３は基板裏面全体に付いている。ｎ側電極１３と
ｐ側電極１２間に電流を流し、レーザ発振を行う。
レイ素子は、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバ
ッファー層２と、ｎ型のアルミニウムガリウム砒素( Ａ
ｌ0. 9 Ｇａ0.1 Ａｓ／Ａｌ0.3 Ｇａ0.7 Ａｓ）からなる
下部ｎ型多層反射膜３と、アンドープのＡｌ0.6 Ｇａ
0.4 Ａｓからなる下部スペーサ層４、アンドープのＡｌ
0.11Ｇａ0.89Ａｓ量子井戸層およびアンドープのＡｌ
0.3 Ｇａ0.7 Ａｓ障壁層からなる量子井戸活性層５、ア
ンドープのＡｌ0.6 Ｇａ0.4 Ａｓからなる上部スペーサ
層６とを含む活性領域７と、ｐ型のＡｌ0.9 Ｇａ0.1 Ａ
ｓ/ Ａｌ0.3 Ｇａ0. 7 Ａｓからなる上部多層反射膜８
と、同じくｐ型のＧａＡｓコンタクト層９とが順次積層
せしめられている。ただし上部多層反射膜８内の最下層
はｐ型のＡｌＡｓ層１０となっており、Ａｌ0.9 Ｇａ
0.1 の入る周期の所に、ＡｌＡｓ層１０が挿入されてい
る。上部ｐ型多層反射膜８と活性領域７のうち活性層５
まで三塩化ホウ素と塩素（ＢＣｌ3 ＋Ｃｌ2)ガスを用い
た反応性イオンエッチングにより、メサ形状に加工され
ている。ＡｌＡｓ層１０は、窒素をキャリアガスに用い
て、９５℃に加熱された純水をバブリングして水蒸気を
炉に輸送して酸化するウェット酸化炉にて、４００℃に
加熱し、一部だけ選択的に酸化する。さらに、前記メサ
を覆うように、プラズマ支援化学気層成長法にて、２５
０℃でシリコン酸窒化膜１１約１μmが着膜されてい
る。前記メサ上部にはフォトリソグラフィとエッチング
によって、コンタクトホールが形成され、ｐ型ＧａＡｓ
コンタクト層９とＴｉ／Ａｕの積層膜からなるｐ側電極
１２が接続され、さらに出射口が形成されている。ｎ側
電極１３は基板裏面全体に付いている。ｎ側電極１３と
ｐ側電極１２間に電流を流し、レーザ発振を行う。
【００３８】ここで下部多層反射膜３はｎ型のＡｌ0.9
Ｇａ0.1 Ａｓ層と同Ａｌ0.3 Ｇａ0. 7 Ａｓ層とを各々厚
さλ/(4nｒ)(λ:発振波長,nｒ:媒質の屈折率)づつ交互
に４０．５周期積層して形成されたもので、ドーパント
のシリコン濃度は２×１０ 18cm-3である。ｐ型のＡｌＡ
ｓ層１０は厚さλ/(4nｒ)で、ドーパントのカーボン濃
度は３×１０18cm-3である。上部多層反射膜８はｐ型の
Ａｌ0.9 Ｇａ0.1 Ａｓ層と同Ａｌ0.3 Ｇａ0.7 Ａｓ層と
を各々厚さλ/(4nｒ)づつ交互に３０周期積層して形成
されたもので、ドーパントのカーボン濃度は３×１０18
cm-3である。最後にｐ型のＧａＡｓコンタクト層９は膜
厚２０ｎｍで、カーボン濃度は１×１０20cm-3である。
上部多層反射膜８の周期数(層数)を下部多層反射膜３の
それよりも少なくしているのは、反射率に差をつけて出
射光を基板上面より取り出すためである。
Ｇａ0.1 Ａｓ層と同Ａｌ0.3 Ｇａ0. 7 Ａｓ層とを各々厚
さλ/(4nｒ)(λ:発振波長,nｒ:媒質の屈折率)づつ交互
に４０．５周期積層して形成されたもので、ドーパント
のシリコン濃度は２×１０ 18cm-3である。ｐ型のＡｌＡ
ｓ層１０は厚さλ/(4nｒ)で、ドーパントのカーボン濃
度は３×１０18cm-3である。上部多層反射膜８はｐ型の
Ａｌ0.9 Ｇａ0.1 Ａｓ層と同Ａｌ0.3 Ｇａ0.7 Ａｓ層と
を各々厚さλ/(4nｒ)づつ交互に３０周期積層して形成
されたもので、ドーパントのカーボン濃度は３×１０18
cm-3である。最後にｐ型のＧａＡｓコンタクト層９は膜
厚２０ｎｍで、カーボン濃度は１×１０20cm-3である。
上部多層反射膜８の周期数(層数)を下部多層反射膜３の
それよりも少なくしているのは、反射率に差をつけて出
射光を基板上面より取り出すためである。
【００３９】ドーパントの種類についてはここに挙げた
ものに限らず、ｎ型ならばセレン、ｐ型ならば亜鉛やマ
グネシウムなどを用いることも可能である。また詳しく
は述べないが素子の直列抵抗を下げるため、半導体多層
膜中にはＡｌ0.9 Ｇａ0.1 Ａｓ層とＡｌ0.3 Ｇａ0.7 Ａ
ｓ層の間に、その中間のアルミ組成比を有するいわゆる
遷移領域を挟んでいる。メサを覆う絶縁膜は、シリコン
酸化膜、シリコン窒化膜なども用いることができる。
ものに限らず、ｎ型ならばセレン、ｐ型ならば亜鉛やマ
グネシウムなどを用いることも可能である。また詳しく
は述べないが素子の直列抵抗を下げるため、半導体多層
膜中にはＡｌ0.9 Ｇａ0.1 Ａｓ層とＡｌ0.3 Ｇａ0.7 Ａ
ｓ層の間に、その中間のアルミ組成比を有するいわゆる
遷移領域を挟んでいる。メサを覆う絶縁膜は、シリコン
酸化膜、シリコン窒化膜なども用いることができる。
【００４０】本素子は以上のように構成され、発振波長
λ：780nmのレーザ光を基板表面から取り出すようにし
たものである。
λ：780nmのレーザ光を基板表面から取り出すようにし
たものである。
【００４１】第３の実施例に係る本発明の面発光レーザ
アレイ装置は、図１５に図示するように、素子が５行×
４列の２次元に配置されている（ｉ行ｊ列の素子を番号
ｉｊで表示）。その内、中心部に配置されている３行×
２列素子が実際に使用する面発光レーザ素子であり、そ
の周辺に、実際に使用する面発光レーザ素子の配列条件
と同一の条件で、実際には面発光レ−ザ素子として使用
しないダミー素子が配置されている。
アレイ装置は、図１５に図示するように、素子が５行×
４列の２次元に配置されている（ｉ行ｊ列の素子を番号
ｉｊで表示）。その内、中心部に配置されている３行×
２列素子が実際に使用する面発光レーザ素子であり、そ
の周辺に、実際に使用する面発光レーザ素子の配列条件
と同一の条件で、実際には面発光レ−ザ素子として使用
しないダミー素子が配置されている。
【００４２】この装置の５行×４列すべての素子のしき
い電流値を素子の配置された行と例を区別して図１７に
示す。この図から周辺部のダミー素子のしきい電流値は
中心部の実際に使用する面発光レーザ素子より低いこと
がわかる。更に詳しく見ると、４隅にあるダミー素子は
２つの側面が外側となるため最もしきい値が下がってい
る。この理由は課題で述べたように、反応性イオンエッ
チングの際に、周辺部にあるポスト側面は中心部のポス
ト側面より、側方向に深くエッチングされ、その結果、
ＡｌＡｓ酸化によって作られた電流通路が狭くなったた
めである。本発明では、中心部の３行×２列の面発光レ
ーザ素子だけを面発光レーザアレイとして用いるため、
しきい電流値の均一性は高くなる。
い電流値を素子の配置された行と例を区別して図１７に
示す。この図から周辺部のダミー素子のしきい電流値は
中心部の実際に使用する面発光レーザ素子より低いこと
がわかる。更に詳しく見ると、４隅にあるダミー素子は
２つの側面が外側となるため最もしきい値が下がってい
る。この理由は課題で述べたように、反応性イオンエッ
チングの際に、周辺部にあるポスト側面は中心部のポス
ト側面より、側方向に深くエッチングされ、その結果、
ＡｌＡｓ酸化によって作られた電流通路が狭くなったた
めである。本発明では、中心部の３行×２列の面発光レ
ーザ素子だけを面発光レーザアレイとして用いるため、
しきい電流値の均一性は高くなる。
【００４３】周辺部にダミー素子を設けた面発光レーザ
アレイは、以上説明してきたポスト型面発光レーザアレ
イ、選択酸化型面発光レーザアレイのみならず、インプ
ラ型等他の面発光レーザ構造を持つアレイにも適用でき
る。
アレイは、以上説明してきたポスト型面発光レーザアレ
イ、選択酸化型面発光レーザアレイのみならず、インプ
ラ型等他の面発光レーザ構造を持つアレイにも適用でき
る。
【００４４】
【発明の効果】本発明によれば、各面発光レーザ素子の
作製プロセス上の環境を同一にでき、その結果、面発光
レーザアレイを構成する素子の形状は均一となり、レー
ザ素子特性の位置によるバラツキは小さくなる。従っ
て、集積度が高くなっても、各面発光レーザ素子が均一
特性を持つ大規模面発光レーザアレイが可能となる。
作製プロセス上の環境を同一にでき、その結果、面発光
レーザアレイを構成する素子の形状は均一となり、レー
ザ素子特性の位置によるバラツキは小さくなる。従っ
て、集積度が高くなっても、各面発光レーザ素子が均一
特性を持つ大規模面発光レーザアレイが可能となる。
【図１】本発明の好適な実施の形態の一例を示す模式図
である。
である。
【図２】本発明の好適な実施の形態の他の一例を示す模
式図である。
式図である。
【図３】本発明の好適な実施の形態の他の一例を示す模
式図である。
式図である。
【図４】本発明の第１の実施例に係る面発光レーザアレ
イ装置の構造および製造工程を示す概略的断面図であ
る。図４ｆは、第１の実施例に係る本発明の面発光レー
ザアレイ装置の平面図であり、図４ｅは、その面発光レ
ーザアレイを構成する面発光レーザ素子の概略的断面図
であり、図４ａ〜図４ｅは、その面発光レーザ素子の製
造工程を示す断面図である。
イ装置の構造および製造工程を示す概略的断面図であ
る。図４ｆは、第１の実施例に係る本発明の面発光レー
ザアレイ装置の平面図であり、図４ｅは、その面発光レ
ーザアレイを構成する面発光レーザ素子の概略的断面図
であり、図４ａ〜図４ｅは、その面発光レーザ素子の製
造工程を示す断面図である。
【図５】本発明の第２の実施例に係る面発光レーザアレ
イ装置の模式的平面図である。
イ装置の模式的平面図である。
【図６】本発明の第２の実施例に係る面発光レーザアレ
イ装置を上方から見たときのポスト配置を示す模式的平
面図である。
イ装置を上方から見たときのポスト配置を示す模式的平
面図である。
【図７】図５の面発光レーザアレイ装置のＡ−Ａ断面図
である。
である。
【図８】図５の面発光レーザアレイ装置のＢ−Ｂ断面図
である。
である。
【図９】本発明の第２の実施例に係る面発光レーザアレ
イ装置の製造工程を示す断面図である。
イ装置の製造工程を示す断面図である。
【図１０】本発明の第２の実施例に係る面発光レーザア
レイ装置の製造工程を示す断面図である。
レイ装置の製造工程を示す断面図である。
【図１１】本発明の第２の実施例に係る面発光レーザア
レイ装置の製造工程を示す断面図である。
レイ装置の製造工程を示す断面図である。
【図１２】本発明の第２の実施例に係る面発光レーザア
レイ装置の製造工程を示す断面図である。
レイ装置の製造工程を示す断面図である。
【図１３】本発明の第２の実施例に係る面発光レーザア
レイ装置の製造工程を示す断面図である。
レイ装置の製造工程を示す断面図である。
【図１４】本発明の第２の実施例に係る面発光レーザア
レイ装置の製造工程を示す断面図である。
レイ装置の製造工程を示す断面図である。
【図１５】本発明の第３の実施例に係る面発光レーザア
レイ装置の模式的平面図である。
レイ装置の模式的平面図である。
【図１６】本発明の第３の実施例に係る面発光レーザア
レイ装置を構成する面発光レーザ素子の概略的断面図で
ある。
レイ装置を構成する面発光レーザ素子の概略的断面図で
ある。
【図１７】本発明の第３の実施例に係る面発光レーザア
レイ装置を構成する各素子のしきい電流値を行と例を区
別して示すグラフである。
レイ装置を構成する各素子のしきい電流値を行と例を区
別して示すグラフである。
１ ｎ型ＧａＡｓ基板 ２ ｎ型ＧａＡｓバッファー層 ３ ｎ型下部ｎ型多層反射膜 ４ 下部スペーサ層 ５ 量子井戸活性層 ６ 上部スペーサ層 ７ 活性領域 ８ ｐ型上部多層反射膜 ９ ｐ型ＧａＡｓコンタクト層 １０ ｐ型のＡｌＡｓ層 １２ ｐ側電極 １３ ｎ側電極 ２１ 絶縁性のＧａＡｓ基板 ２２ アンドープＧａＡｓバッファ層 ２３ ｎ型ＧａＡｓ ２４ ｎ側電極 ２５ ｎ型多層反射膜 ２６ アンドープ活性領域 ２７ ｐ型多層反射膜 ２８ ｐ型ＧａＡｓ ３１ ｐ側電極 ２９ 分離溝 ９１ ｎ型ＧａＡｓ基板 ９２ ｎ型ＧａＡｓバッファ層 ９３ 下部ｎ型多層反射膜 ９４ 活性層領域 ９５ 上部ｐ型多層反射膜 ９６ ｐ型ＧａＡｓコンタクト層-
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 毅 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 櫻井 淳 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 Ｆターム(参考） 5F073 AA74 AB05 AB17 BA02 CA04 CA05 CA12 CA14 DA05
Claims (3)
- 【請求項１】 活性層と、該活性層を挟み込む１対のス
ペーサ層と、該スペーサ層を挟み込む１対のミラー層と
を備えてなる面発光レーザ素子の複数が、同一基板上に
アレイ状に配置されてなる面発光レーザアレイ装置にお
いて、 実際に使用する面発光レーザ素子の外側に、該実際に使
用する面発光レーザ素子の製造工程において、その製造
環境を同一にするための構造を設けたことを特徴とする
面発光レーザアレイ装置。 - 【請求項２】 活性層と、該活性層を挟み込む１対のス
ペーサ層と、該スペーサ層を挟み込む１対のミラー層と
を備えてなる面発光レーザ素子の複数が、同一基板上に
アレイ状に配置されてなる面発光レーザアレイ装置にお
いて、 実際に使用する面発光レーザ素子の外側に、該実際に使
用する面発光レーザ素子の配列条件と同一の条件で、実
際には面発光レ−ザ素子として使用しないダミー素子を
配置したことを特徴とする面発光レーザアレイ装置。 - 【請求項３】 活性層と、該活性層を挟み込む１対のス
ペーサ層と、該スペーサ層を挟み込む１対のミラー層と
を備えてなる面発光レーザ素子の複数が、同一基板上に
一列に配置されてなる面発光レーザアレイ装置におい
て、 実際に使用する面発光レーザ素子の両側に、該実際に使
用する面発光レーザ素子の配列条件と同一の条件で、実
際には面発光レ−ザ素子として使用しないダミー素子を
配置したことを特徴とする面発光レーザアレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28309198A JP3965801B2 (ja) | 1998-10-05 | 1998-10-05 | 面発光レーザアレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28309198A JP3965801B2 (ja) | 1998-10-05 | 1998-10-05 | 面発光レーザアレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114656A true JP2000114656A (ja) | 2000-04-21 |
| JP3965801B2 JP3965801B2 (ja) | 2007-08-29 |
Family
ID=17661109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28309198A Expired - Fee Related JP3965801B2 (ja) | 1998-10-05 | 1998-10-05 | 面発光レーザアレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3965801B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047943A (ja) * | 2002-03-20 | 2004-02-12 | Fujitsu Ltd | 半導体装置 |
| JP2004319553A (ja) * | 2003-04-11 | 2004-11-11 | Fuji Xerox Co Ltd | 面発光型半導体レーザおよびその製造方法 |
| JP2005072128A (ja) * | 2003-08-21 | 2005-03-17 | Furukawa Electric Co Ltd:The | 面発光レーザ、その面発光レーザを用いた面発光レーザアレイと面発光レーザモジュール、および面発光半導体レーザの製造方法 |
| JP2007027362A (ja) * | 2005-07-15 | 2007-02-01 | Ricoh Co Ltd | 面発光型半導体レーザアレイ |
| JP2007114113A (ja) * | 2005-10-21 | 2007-05-10 | Asahi Kasei Corp | バイオセンサ |
| JP2009074851A (ja) * | 2007-09-19 | 2009-04-09 | Nuflare Technology Inc | 検査装置及び検査方法 |
| JP2011003748A (ja) * | 2009-06-19 | 2011-01-06 | Fuji Xerox Co Ltd | 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 |
| JP2012518903A (ja) * | 2009-02-25 | 2012-08-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | フォトン冷却依存レーザー電圧を使用するレーザーダイオードのための出力パワーの安定化 |
| KR20180110776A (ko) * | 2017-03-30 | 2018-10-11 | 엘지이노텍 주식회사 | 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치 |
| KR20180110777A (ko) * | 2017-03-30 | 2018-10-11 | 엘지이노텍 주식회사 | 반도체 소자 및 그 제조방법, 반도체 소자 패키지 |
| KR20190019991A (ko) * | 2019-02-19 | 2019-02-27 | 엘지이노텍 주식회사 | 반도체 소자 |
| WO2019045873A1 (en) * | 2017-08-31 | 2019-03-07 | Apple Inc. | CREATING ARBITRARY REASONS ON A TWO-DIMENSIONAL UNIFORM GRID VCSEL NETWORK |
| US10288417B2 (en) | 2011-08-09 | 2019-05-14 | Apple Inc. | Overlapping pattern projector |
| KR20190051927A (ko) * | 2019-05-07 | 2019-05-15 | 엘지이노텍 주식회사 | 반도체 소자 |
| US10571709B2 (en) | 2010-02-02 | 2020-02-25 | Apple Inc. | Integrated structured-light projector |
| US10690488B2 (en) | 2011-08-09 | 2020-06-23 | Apple Inc. | Projectors of structured light |
| JP2020140997A (ja) * | 2019-02-27 | 2020-09-03 | セイコーエプソン株式会社 | 発光装置の製造方法、発光装置、およびプロジェクター |
| WO2021235473A1 (ja) * | 2020-05-21 | 2021-11-25 | ソニーセミコンダクタソリューションズ株式会社 | 発光素子アレイ |
| WO2022130825A1 (ja) * | 2020-12-15 | 2022-06-23 | ソニーグループ株式会社 | 面発光レーザ装置 |
| JP2022096789A (ja) * | 2020-12-18 | 2022-06-30 | セイコーエプソン株式会社 | 発光装置およびプロジェクター |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5636686B2 (ja) | 2009-06-04 | 2014-12-10 | 株式会社リコー | 面発光レーザアレイ、光走査装置、画像形成装置、及び面発光レーザアレイの製造方法 |
-
1998
- 1998-10-05 JP JP28309198A patent/JP3965801B2/ja not_active Expired - Fee Related
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047943A (ja) * | 2002-03-20 | 2004-02-12 | Fujitsu Ltd | 半導体装置 |
| JP4561042B2 (ja) * | 2003-04-11 | 2010-10-13 | 富士ゼロックス株式会社 | 面発光型半導体レーザおよびその製造方法 |
| JP2004319553A (ja) * | 2003-04-11 | 2004-11-11 | Fuji Xerox Co Ltd | 面発光型半導体レーザおよびその製造方法 |
| JP2005072128A (ja) * | 2003-08-21 | 2005-03-17 | Furukawa Electric Co Ltd:The | 面発光レーザ、その面発光レーザを用いた面発光レーザアレイと面発光レーザモジュール、および面発光半導体レーザの製造方法 |
| JP2007027362A (ja) * | 2005-07-15 | 2007-02-01 | Ricoh Co Ltd | 面発光型半導体レーザアレイ |
| JP2007114113A (ja) * | 2005-10-21 | 2007-05-10 | Asahi Kasei Corp | バイオセンサ |
| JP4704884B2 (ja) * | 2005-10-21 | 2011-06-22 | 旭化成株式会社 | バイオセンサ |
| JP2009074851A (ja) * | 2007-09-19 | 2009-04-09 | Nuflare Technology Inc | 検査装置及び検査方法 |
| JP2012518903A (ja) * | 2009-02-25 | 2012-08-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | フォトン冷却依存レーザー電圧を使用するレーザーダイオードのための出力パワーの安定化 |
| JP2011003748A (ja) * | 2009-06-19 | 2011-01-06 | Fuji Xerox Co Ltd | 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 |
| US10571709B2 (en) | 2010-02-02 | 2020-02-25 | Apple Inc. | Integrated structured-light projector |
| US10288417B2 (en) | 2011-08-09 | 2019-05-14 | Apple Inc. | Overlapping pattern projector |
| US11060851B2 (en) | 2011-08-09 | 2021-07-13 | Apple Inc. | Projectors of structured light |
| US10690488B2 (en) | 2011-08-09 | 2020-06-23 | Apple Inc. | Projectors of structured light |
| KR102311599B1 (ko) * | 2017-03-30 | 2021-10-12 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 및 그 제조방법, 반도체 소자 패키지 |
| KR102308692B1 (ko) * | 2017-03-30 | 2021-10-05 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치 |
| KR20180110776A (ko) * | 2017-03-30 | 2018-10-11 | 엘지이노텍 주식회사 | 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치 |
| KR20180110777A (ko) * | 2017-03-30 | 2018-10-11 | 엘지이노텍 주식회사 | 반도체 소자 및 그 제조방법, 반도체 소자 패키지 |
| US10411437B2 (en) | 2017-08-31 | 2019-09-10 | Apple Inc. | Creating arbitrary patterns on a 2-D uniform grid VCSEL array |
| WO2019045873A1 (en) * | 2017-08-31 | 2019-03-07 | Apple Inc. | CREATING ARBITRARY REASONS ON A TWO-DIMENSIONAL UNIFORM GRID VCSEL NETWORK |
| JP7210663B2 (ja) | 2017-08-31 | 2023-01-23 | アップル インコーポレイテッド | ２次元均一グリッドｖｃｓｅｌアレイへの任意パターンの生成 |
| EP4047762A1 (en) * | 2017-08-31 | 2022-08-24 | Apple Inc. | Creating arbitrary patterns on a 2-d uniform grid vcsel array |
| JP2021182640A (ja) * | 2017-08-31 | 2021-11-25 | アップル インコーポレイテッドApple Inc. | ２次元均一グリッドｖｃｓｅｌアレイへの任意パターンの生成 |
| KR20190019991A (ko) * | 2019-02-19 | 2019-02-27 | 엘지이노텍 주식회사 | 반도체 소자 |
| KR102093816B1 (ko) * | 2019-02-19 | 2020-03-26 | 엘지이노텍 주식회사 | 반도체 소자 |
| JP2020140997A (ja) * | 2019-02-27 | 2020-09-03 | セイコーエプソン株式会社 | 発光装置の製造方法、発光装置、およびプロジェクター |
| JP7207012B2 (ja) | 2019-02-27 | 2023-01-18 | セイコーエプソン株式会社 | 発光装置の製造方法、発光装置、およびプロジェクター |
| KR102212952B1 (ko) * | 2019-05-07 | 2021-02-08 | 엘지이노텍 주식회사 | 반도체 소자 |
| KR20190051927A (ko) * | 2019-05-07 | 2019-05-15 | 엘지이노텍 주식회사 | 반도체 소자 |
| WO2021235473A1 (ja) * | 2020-05-21 | 2021-11-25 | ソニーセミコンダクタソリューションズ株式会社 | 発光素子アレイ |
| WO2022130825A1 (ja) * | 2020-12-15 | 2022-06-23 | ソニーグループ株式会社 | 面発光レーザ装置 |
| JP2022096789A (ja) * | 2020-12-18 | 2022-06-30 | セイコーエプソン株式会社 | 発光装置およびプロジェクター |
| JP7230901B2 (ja) | 2020-12-18 | 2023-03-01 | セイコーエプソン株式会社 | 発光装置およびプロジェクター |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3965801B2 (ja) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3965801B2 (ja) | 面発光レーザアレイ装置 | |
| JP3684778B2 (ja) | 面発光型半導体レーザアレイ | |
| EP0818860B1 (en) | Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors | |
| US5963568A (en) | Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors | |
| US6222866B1 (en) | Surface emitting semiconductor laser, its producing method and surface emitting semiconductor laser array | |
| JP3713956B2 (ja) | 面発光型半導体レーザ素子の製造方法 | |
| US7580436B2 (en) | Surface-emitting type semiconductor laser and method for manufacturing the same | |
| US5061974A (en) | Semiconductor light-emitting device of array type | |
| JP3800856B2 (ja) | 面発光レーザ及び面発光レーザアレイ | |
| JPH11307882A (ja) | 面発光型半導体レ―ザ、面発光型半導体レ―ザアレイ、及び面発光型半導体レ―ザの製造方法 | |
| JPH04299881A (ja) | 量子細線レーザ及びその製造方法 | |
| JP4124017B2 (ja) | 面発光型半導体レーザ素子の製造方法 | |
| JP3814880B2 (ja) | 半導体装置およびその製造方法 | |
| JP3726398B2 (ja) | 半導体装置 | |
| JP2002217492A (ja) | 面発光半導体レーザ装置及びその製造方法 | |
| JP2689694B2 (ja) | 面発光半導体レーザの製造方法 | |
| JPS62144385A (ja) | 半導体レ−ザ及びその製造方法 | |
| JP3813932B2 (ja) | 化合物半導体多層膜のドライエッチング方法 | |
| JPH10223975A (ja) | 面発光型半導体レーザ装置およびその製造方法 | |
| JPH10209565A (ja) | 横方向電流注入型面発光半導体レーザ装置、その製造方法および半導体レーザアレイ | |
| JP3612900B2 (ja) | 面発光半導体レーザ及びその製造方法 | |
| JPS6244440B2 (ja) | ||
| JPH0983015A (ja) | モノリシック発光ダイオードアレイの製造方法 | |
| JPH104239A (ja) | 半導体発光素子 | |
| JPH053370A (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140608 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |