JP2689694B2 - 面発光半導体レーザの製造方法 - Google Patents
面発光半導体レーザの製造方法Info
- Publication number
- JP2689694B2 JP2689694B2 JP2164402A JP16440290A JP2689694B2 JP 2689694 B2 JP2689694 B2 JP 2689694B2 JP 2164402 A JP2164402 A JP 2164402A JP 16440290 A JP16440290 A JP 16440290A JP 2689694 B2 JP2689694 B2 JP 2689694B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- groove
- film
- quantum well
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は光交換や光情報処理に用いられる面発光半導
体レーザに関する。
体レーザに関する。
（従来の技術） 光交換、光コンピュータ、光情報処理等の分野では２
次元集積化が可能な面発光レーザが必要であり、盛んに
研究開発されている。その一例が、J.L.JewellやY.H.Le
e等によるエレクトロニクスレターズ（Electronics Let
ters）25巻1123〜1124頁及び、1377〜1378頁に記載され
ている。１〜５μｍ径の面発光レーザが１〜2mAの閾電
流で発振したと報告されている。またその製造方法は半
導体層形成後、金、Niを蒸着し、Niを数μｍ径の円形に
パターニングしNiをマスクとしてドライエッチングによ
り、数μｍ径の半導体柱を形成していた。
次元集積化が可能な面発光レーザが必要であり、盛んに
研究開発されている。その一例が、J.L.JewellやY.H.Le
e等によるエレクトロニクスレターズ（Electronics Let
ters）25巻1123〜1124頁及び、1377〜1378頁に記載され
ている。１〜５μｍ径の面発光レーザが１〜2mAの閾電
流で発振したと報告されている。またその製造方法は半
導体層形成後、金、Niを蒸着し、Niを数μｍ径の円形に
パターニングしNiをマスクとしてドライエッチングによ
り、数μｍ径の半導体柱を形成していた。
（発明が解決しようとする課題） 前述の面発光レーザでは閾値電流が1mA程度であり、
閾値電流密度1KA/cm2から計算される閾値電流２μｍ直
径で30μＡと比べると非常に大きい。この理由はメサ側
面での活性層側面が大気に露出した構造となっており、
更にドライエッチングによる半導体柱を形成時のダメー
ジが加工表面にあり、ここでの表面非発光再結合を介し
た無効電流が1mA程度あるためと考えられる。また数μ
ｍ径の半導体柱は機械的な強度が弱く、プロセス工程中
に破損し歩留りが低下したり、発光領域にストレスがか
かり発光効率が低下する問題があった。また同様の理由
で成長表面側にヒートシンクを融着することが困難であ
るため、連続発振時の特性が悪いという問題があった。
閾値電流密度1KA/cm2から計算される閾値電流２μｍ直
径で30μＡと比べると非常に大きい。この理由はメサ側
面での活性層側面が大気に露出した構造となっており、
更にドライエッチングによる半導体柱を形成時のダメー
ジが加工表面にあり、ここでの表面非発光再結合を介し
た無効電流が1mA程度あるためと考えられる。また数μ
ｍ径の半導体柱は機械的な強度が弱く、プロセス工程中
に破損し歩留りが低下したり、発光領域にストレスがか
かり発光効率が低下する問題があった。また同様の理由
で成長表面側にヒートシンクを融着することが困難であ
るため、連続発振時の特性が悪いという問題があった。
本発明の目的は、表面再結合により無効電流を低減す
ることにより、低閾値電流、、高発光効率の面発光半導
体レーザを、及びその歩留り良い製造方法を提供するこ
とにある。
ることにより、低閾値電流、、高発光効率の面発光半導
体レーザを、及びその歩留り良い製造方法を提供するこ
とにある。
（課題を解決するための手段） 本発明の面発光半導体レーザ製造方法は、半導体基板
上に、第１導電型の半導体多層反射膜と、少なくとも１
つの量子井戸構造をもつ量子井戸活性層と、第２導電型
の半導体多層反射膜とを、少なくとも備える半導体層を
形成する工程と、前記量子井戸活性層に達する溝をエッ
チングにより形成し、該溝で囲まれた発光領域となる半
導体柱を形成する工程と、絶縁膜からなる相互拡散促進
膜を半導体表面に形成する工程と、前記溝の側面を除い
て、指向性のあるドライエッチングにより、前記相互拡
散促進膜を除去する工程と、熱処理により前記溝の側面
の半導体層において相互拡散を行なう工程とを、備える
ことを特徴とする。
上に、第１導電型の半導体多層反射膜と、少なくとも１
つの量子井戸構造をもつ量子井戸活性層と、第２導電型
の半導体多層反射膜とを、少なくとも備える半導体層を
形成する工程と、前記量子井戸活性層に達する溝をエッ
チングにより形成し、該溝で囲まれた発光領域となる半
導体柱を形成する工程と、絶縁膜からなる相互拡散促進
膜を半導体表面に形成する工程と、前記溝の側面を除い
て、指向性のあるドライエッチングにより、前記相互拡
散促進膜を除去する工程と、熱処理により前記溝の側面
の半導体層において相互拡散を行なう工程とを、備える
ことを特徴とする。
また、第２の製造方法は、半導体基板上に、第１導電
型の半導体多層反射膜と、少なくとも１つの量子井戸構
造をもつ量子井戸活性層と、第２導電型の半導体多層反
射膜とを、少なくとも備える半導体層を形成する工程
と、前記量子井戸活性層に達する溝をエッチングにより
形成し、該溝で囲まれた発光領域となる半導体柱を形成
する工程と、絶縁膜からなる相互拡散促進膜を半導体表
面に形成する工程と、該相互拡散促進膜上にフォトレジ
ストを前記溝が平坦になるように塗布する工程と、前記
溝部を除いてエッチングにより、前記相互拡散促進膜を
除去する工程と、熱処理により、前記溝部において相互
拡散を行ない半導体変成層を形成する工程とを、備える
ことを特徴とする。
型の半導体多層反射膜と、少なくとも１つの量子井戸構
造をもつ量子井戸活性層と、第２導電型の半導体多層反
射膜とを、少なくとも備える半導体層を形成する工程
と、前記量子井戸活性層に達する溝をエッチングにより
形成し、該溝で囲まれた発光領域となる半導体柱を形成
する工程と、絶縁膜からなる相互拡散促進膜を半導体表
面に形成する工程と、該相互拡散促進膜上にフォトレジ
ストを前記溝が平坦になるように塗布する工程と、前記
溝部を除いてエッチングにより、前記相互拡散促進膜を
除去する工程と、熱処理により、前記溝部において相互
拡散を行ない半導体変成層を形成する工程とを、備える
ことを特徴とする。
（作用） 表面非発光再結合により無効電流を低減するにはヘテ
ロ接合を用いれば良く、この一実現手段として不純物導
入等による無秩序化の技術がある。これは量子井戸構造
からなる活性層に不純物を導入したり、熱応力を加える
ことにより、量子井戸構造の構成元素の相互拡散を促進
し、量子井戸構造を無秩序化して、ほぼ一様組成の半導
体とするものである。この無秩序化された領域を変成層
と呼ぶ。これにより活性層の側面を活性層よりも禁制帯
域の広い半導体とすることによって、ヘテロ接合効果に
より表面再結合の抑制をするものである。この技術を面
発光レーザに適用するには問題があった。即ち、面発光
レーザの発光部は、半導体柱となっているが、この全面
に不純物又は熱応力を導入して無秩序化すると、半導体
の頂上部付近の半導体多層膜も無秩序化され、反射率が
低下したり、頂上部に形成された電極の抵抗が最大し、
レーザ特性が悪化してしまう。そこで本発明の構造は無
秩序化された変成層を溝の側面にのみ形成した構造とな
っている。
ロ接合を用いれば良く、この一実現手段として不純物導
入等による無秩序化の技術がある。これは量子井戸構造
からなる活性層に不純物を導入したり、熱応力を加える
ことにより、量子井戸構造の構成元素の相互拡散を促進
し、量子井戸構造を無秩序化して、ほぼ一様組成の半導
体とするものである。この無秩序化された領域を変成層
と呼ぶ。これにより活性層の側面を活性層よりも禁制帯
域の広い半導体とすることによって、ヘテロ接合効果に
より表面再結合の抑制をするものである。この技術を面
発光レーザに適用するには問題があった。即ち、面発光
レーザの発光部は、半導体柱となっているが、この全面
に不純物又は熱応力を導入して無秩序化すると、半導体
の頂上部付近の半導体多層膜も無秩序化され、反射率が
低下したり、頂上部に形成された電極の抵抗が最大し、
レーザ特性が悪化してしまう。そこで本発明の構造は無
秩序化された変成層を溝の側面にのみ形成した構造とな
っている。
更に、発光領域の半導体柱の周りに溝を形成した構造
なので、従来のような発光部が突出した構造と違い、素
子の機械的強度が保たれ、製造工程や実装時に破損する
ことはなく、発光領域に不用なストレスがかからない構
造となっている。
なので、従来のような発光部が突出した構造と違い、素
子の機械的強度が保たれ、製造工程や実装時に破損する
ことはなく、発光領域に不用なストレスがかからない構
造となっている。
本発明の製造方法によれば上述の構造を容易に歩留り
高く製作することができる。本発明の請求項２の製造方
法では、半導体柱をエッチングにより形成後、SiO2等の
相互拡散促進膜を全面に指向性の良いドライエッチング
法、例えば反応性イオンビームエッチング（RIBE）法に
より、半導体表面の平坦部のSiO2膜のみをエッチングす
る。これにより半導体柱の側面のSiO2膜は残り、半導体
柱の頂上部等の平坦部のSiO2は除去される。こうして半
導体柱側面にのみ相互拡散促進膜を形成後、熱処理する
ことにより、多層反射膜や電極の劣化なしに、側面にの
み変成層を形成できる。
高く製作することができる。本発明の請求項２の製造方
法では、半導体柱をエッチングにより形成後、SiO2等の
相互拡散促進膜を全面に指向性の良いドライエッチング
法、例えば反応性イオンビームエッチング（RIBE）法に
より、半導体表面の平坦部のSiO2膜のみをエッチングす
る。これにより半導体柱の側面のSiO2膜は残り、半導体
柱の頂上部等の平坦部のSiO2は除去される。こうして半
導体柱側面にのみ相互拡散促進膜を形成後、熱処理する
ことにより、多層反射膜や電極の劣化なしに、側面にの
み変成層を形成できる。
請求項３の製造方法は、相互拡散促進膜を全面に形成
する工程まで、請求項２と同様である。その後、フォト
レジストを塗布して表面を平坦にする。溝の部分はウェ
ハー全体に比べ面積が小さいので容易に平坦に塗布する
ことができる。次にドライエッチング等により均一にエ
ッチングをすると、半導体表面の平坦部では溝の部分よ
りフォトレジストが薄いので、早くフォトレジストが除
去される。次にエッチングにより平坦部で相互拡散促進
膜を除去する。溝の部分はフォトレジストがエッチング
されただけで相互拡散促進膜は保存されている。この後
フォトレジストを洗浄により除き、熱処理をすることに
より、溝の中の部分のみ不純物又は空孔等が導入され、
変成層が形成され。このようにして半導体柱の側面の量
子井戸活性層を無秩序化できる。この方法でも反射膜や
電極の劣化、それに伴なう電気抵抗の増大はない。
する工程まで、請求項２と同様である。その後、フォト
レジストを塗布して表面を平坦にする。溝の部分はウェ
ハー全体に比べ面積が小さいので容易に平坦に塗布する
ことができる。次にドライエッチング等により均一にエ
ッチングをすると、半導体表面の平坦部では溝の部分よ
りフォトレジストが薄いので、早くフォトレジストが除
去される。次にエッチングにより平坦部で相互拡散促進
膜を除去する。溝の部分はフォトレジストがエッチング
されただけで相互拡散促進膜は保存されている。この後
フォトレジストを洗浄により除き、熱処理をすることに
より、溝の中の部分のみ不純物又は空孔等が導入され、
変成層が形成され。このようにして半導体柱の側面の量
子井戸活性層を無秩序化できる。この方法でも反射膜や
電極の劣化、それに伴なう電気抵抗の増大はない。
更に、本発明では、周囲に溝を形成することにより、
半導体柱を形成しているので、溝をポリイミドで容易に
埋めこみプレーナ化できる。特に周囲の溝の幅を一定と
することにより、ポリイミドの埋め込み形状が一定とな
り、再現良く平坦化できる。埋め込み後半導体柱の頂上
部のポリイミドは、ドライエッチングにより再現良く均
一に除去することが可能である。多数の面発光レーザを
集積したレーザアレイでは各々を独立駆動するために、
多数の配線をしなければならない。従来のレーザアレイ
ではプレーナ化が難しく、半導体柱の高さが２μｍ程度
あるため、配線の段切れが起こり易く歩留りが低下して
いた。本発明は、プレーナ化が容易であり、レーザの数
が増えても容易に細かい配線が可能で、高密度集積面発
光レーザアレイに最適である。
半導体柱を形成しているので、溝をポリイミドで容易に
埋めこみプレーナ化できる。特に周囲の溝の幅を一定と
することにより、ポリイミドの埋め込み形状が一定とな
り、再現良く平坦化できる。埋め込み後半導体柱の頂上
部のポリイミドは、ドライエッチングにより再現良く均
一に除去することが可能である。多数の面発光レーザを
集積したレーザアレイでは各々を独立駆動するために、
多数の配線をしなければならない。従来のレーザアレイ
ではプレーナ化が難しく、半導体柱の高さが２μｍ程度
あるため、配線の段切れが起こり易く歩留りが低下して
いた。本発明は、プレーナ化が容易であり、レーザの数
が増えても容易に細かい配線が可能で、高密度集積面発
光レーザアレイに最適である。
（実施例） 次に本発明の実施例について図面を用いて詳細に説明
する。第１図（ａ）〜（ｄ）は本発明の一実施例の製造
工程を示す断面図である。まず、第１図（ａ）示す様に
ｎ型GaAs半導体基板１上に、ｎ型AlAs802Å/n型GaAs670
Åの23周期からなる第１導電型の半導体多層反射膜２、
Al0.5Ga0.5As1430Å/In0.2Ga0.8As100Å/Al0.5Ga0.5As1
430Åからなる量子井戸構造の活性層３、ｐ型GaAs670Å
/p型AlAs802Å10周期の第２導電型の半導体多層反射膜
４、p+型GaAs30Åのキャップ層15を結晶成長する。ここ
で活性層３内部のIn0.2Ga0.8As層は歪単一量子井戸の活
性層である。次に通常のフォトエッチング技術によって
リング状溝７を形成する。この時のエッチング深さは活
性層構造３まで達する様にする。エッチング方法は、反
応性イオンビームエッチング（RIBE法）や反応性イオン
エッチング法（RIE法）等の指向性のあるもので垂直な
側面が得られる様にする。この時に、発光領域となる２
〜５μｍ径の半導体柱６が形成される。次に相互拡散促
進膜のSiO2膜（厚さ1000〜2000Å）を全面に形成する。
する。第１図（ａ）〜（ｄ）は本発明の一実施例の製造
工程を示す断面図である。まず、第１図（ａ）示す様に
ｎ型GaAs半導体基板１上に、ｎ型AlAs802Å/n型GaAs670
Åの23周期からなる第１導電型の半導体多層反射膜２、
Al0.5Ga0.5As1430Å/In0.2Ga0.8As100Å/Al0.5Ga0.5As1
430Åからなる量子井戸構造の活性層３、ｐ型GaAs670Å
/p型AlAs802Å10周期の第２導電型の半導体多層反射膜
４、p+型GaAs30Åのキャップ層15を結晶成長する。ここ
で活性層３内部のIn0.2Ga0.8As層は歪単一量子井戸の活
性層である。次に通常のフォトエッチング技術によって
リング状溝７を形成する。この時のエッチング深さは活
性層構造３まで達する様にする。エッチング方法は、反
応性イオンビームエッチング（RIBE法）や反応性イオン
エッチング法（RIE法）等の指向性のあるもので垂直な
側面が得られる様にする。この時に、発光領域となる２
〜５μｍ径の半導体柱６が形成される。次に相互拡散促
進膜のSiO2膜（厚さ1000〜2000Å）を全面に形成する。
次に、再び指向性のあるドライエッチングを用いてSi
O2膜５をエッチングする。エッチングガスとしてCF4等
が用いられる。エッチング方法は、やはりRIBE法やRIE
法を用いれば良い。この時にエッチングビーム12が指向
性があるためにリング状溝７の側面に形成されたSiO2膜
５のエッチング速度は極めて遅い。このため第１図
（ｂ）に示す様に、平坦部のSiO2膜５のみをエッチング
する事が出来る。次に、As雰囲気において850℃１時間
〜10時間程度の熱処理を行なう。このとき、GaAs表面か
らのAsの脱離を防ぐため、H2雰囲気中でGaAs基板で表面
を保護する方法（フェイストゥフェイス法）や石英アン
プル内部にAs粉末とレーザウェハーを同時に真空で封じ
切る事によってAs雰囲気を実現する方法等をとると良
い。この熱処理によってリング状溝７側面のSiO2膜５の
近傍のみ変成層（無秩序化領域）８を形成する事が出来
る。SiO2膜５近傍で結晶が無秩序化する理由は、結晶内
部のAl原子が動きやすくSiO2膜５を還元するためと考え
られているが詳細な機構は明らかでは無い。
O2膜５をエッチングする。エッチングガスとしてCF4等
が用いられる。エッチング方法は、やはりRIBE法やRIE
法を用いれば良い。この時にエッチングビーム12が指向
性があるためにリング状溝７の側面に形成されたSiO2膜
５のエッチング速度は極めて遅い。このため第１図
（ｂ）に示す様に、平坦部のSiO2膜５のみをエッチング
する事が出来る。次に、As雰囲気において850℃１時間
〜10時間程度の熱処理を行なう。このとき、GaAs表面か
らのAsの脱離を防ぐため、H2雰囲気中でGaAs基板で表面
を保護する方法（フェイストゥフェイス法）や石英アン
プル内部にAs粉末とレーザウェハーを同時に真空で封じ
切る事によってAs雰囲気を実現する方法等をとると良
い。この熱処理によってリング状溝７側面のSiO2膜５の
近傍のみ変成層（無秩序化領域）８を形成する事が出来
る。SiO2膜５近傍で結晶が無秩序化する理由は、結晶内
部のAl原子が動きやすくSiO2膜５を還元するためと考え
られているが詳細な機構は明らかでは無い。
次に第１図（ｃ）のようにポリイミド13を、全面に平
坦となるよう塗布する。次に酸素ガスを用いたドライエ
ッチングを用いて半導体柱６の頂上部のに達するまでエ
ッチングする。この時リング状溝７の幅をほぼ一定とす
ることによって半導体柱６の頂上部の上にポリイミド13
の厚みウエハー内で均一とする事が出来る。このためポ
リイミドのドライエッチングにより、半導体柱６の頂上
部を歩留まり良く露出させる事が出来る。次にSiN膜９
を形成し、通常のフォトエッチングによって電極をとる
ための窓を形成しｐ型電極10を形成する。この場合、ポ
リイミドによる平坦化が実現されているため、ｐ型電極
10の段切れは生じない。最後にｎ型電極11を形成し、フ
ォトエッチングによって、光出力取り出し窓14を形成す
る。この様にして第１図（ｄ）の本発明の面発光レーザ
が完成する。
坦となるよう塗布する。次に酸素ガスを用いたドライエ
ッチングを用いて半導体柱６の頂上部のに達するまでエ
ッチングする。この時リング状溝７の幅をほぼ一定とす
ることによって半導体柱６の頂上部の上にポリイミド13
の厚みウエハー内で均一とする事が出来る。このためポ
リイミドのドライエッチングにより、半導体柱６の頂上
部を歩留まり良く露出させる事が出来る。次にSiN膜９
を形成し、通常のフォトエッチングによって電極をとる
ための窓を形成しｐ型電極10を形成する。この場合、ポ
リイミドによる平坦化が実現されているため、ｐ型電極
10の段切れは生じない。最後にｎ型電極11を形成し、フ
ォトエッチングによって、光出力取り出し窓14を形成す
る。この様にして第１図（ｄ）の本発明の面発光レーザ
が完成する。
本実施例においては、活性層構造としてAl0.5Ga0.5As
/In0.2Ga0.8As/Al0.5Ga0.5Asの単一量子井戸構造とした
が、材料や構造はこれに限らず、多重量子井戸構造や単
一層構造を用いても良い。ただし、単一層構造の場合に
は、無秩序化の効果が弱くなるため、層厚は1000Å以下
が好ましい。又、本実施例ではキャップ層を用いたが、
第２半導体多層反射膜表面近傍を十分高濃度（ｐ＞1019
cm-3）にすれば、キャップ層を設けなくても良い。又、
半導体多層反射膜としてGaAs670Å/AlAs802Åのものを
用いたが、これに限らず発振光の波長λらに対して異な
る屈折率n1,n2を有し厚みが各々λ/4n1,λ/4n2の層の交
互積層構造であれば他の組成及び厚みでも良い。又、本
実施例では、半導体柱の周りの溝パターンとして同心円
状のリングパターンを用いたが、これに限らず四角形や
他の図形のリング状パターンで溝の幅がほぼ一定となっ
ていれば、本発明が有効に適用出来る。
/In0.2Ga0.8As/Al0.5Ga0.5Asの単一量子井戸構造とした
が、材料や構造はこれに限らず、多重量子井戸構造や単
一層構造を用いても良い。ただし、単一層構造の場合に
は、無秩序化の効果が弱くなるため、層厚は1000Å以下
が好ましい。又、本実施例ではキャップ層を用いたが、
第２半導体多層反射膜表面近傍を十分高濃度（ｐ＞1019
cm-3）にすれば、キャップ層を設けなくても良い。又、
半導体多層反射膜としてGaAs670Å/AlAs802Åのものを
用いたが、これに限らず発振光の波長λらに対して異な
る屈折率n1,n2を有し厚みが各々λ/4n1,λ/4n2の層の交
互積層構造であれば他の組成及び厚みでも良い。又、本
実施例では、半導体柱の周りの溝パターンとして同心円
状のリングパターンを用いたが、これに限らず四角形や
他の図形のリング状パターンで溝の幅がほぼ一定となっ
ていれば、本発明が有効に適用出来る。
次に本発明の第２の実施例について図面を参照して詳
細に説明する。第２図（ａ）〜（ｅ）は本発明の面発光
半導体レーザの一実施例の製造工程を説明するための断
面図である。
細に説明する。第２図（ａ）〜（ｅ）は本発明の面発光
半導体レーザの一実施例の製造工程を説明するための断
面図である。
まずｎ型GaAs半導体基板１上にｎ型AlAs層及びｎ型Ga
As層各々厚さλ/4nr（λ：活性層の禁止帯幅でほぼ決ま
るレーザ発振波長;nr:半導体各層の屈折率）で交互に約
20周期積層したｎ型半導体多層反射膜２と厚さ500Å〜
１μｍのｎ型AlxGa1-xAs（ｘ＝0.3〜0.7）のｎ型クラッ
ド層16と厚さ約100ÅのInyGa1-yAs（ｙ＝0.05〜0.5）量
子井戸層と厚さ30〜200ÅのGaAs閉じ込め層からなる量
子井戸活性層３と厚さ500Å〜１μｍのｐ型Al2Ga1-zAs
（ｚ＝0.3〜0.7）ｐ型クラッド層17と、ｐ型AlAs層とｐ
型GaAs層を各々厚さλ/4nrで交互に約10〜20周期積層し
たｎ型半導体多層反射膜４と厚さ10〜1000Åのｐ型GaAs
キャップ層15とを分子線エピタキシー（MBE）法を用い
て形成した。次に成長した基板上にSiO2、SiN等の絶縁
膜あるいはフォトレジストを約3000Å〜５μｍ形成し、
フォトリソグラフィ法により、内径１μｍ〜100μｍ、
外径約10μｍ〜150μｍ程度のドーナッツ状の領域を除
去し、同心円状のマスク18を形成する。その後このマス
ク18を用いてCl2プラズマによる反応性イオンビームエ
ッチング（RIBE）法等のドライエッチング技術により、
少なくとも量子井戸活性層３が露出するまでエッチング
を行い溝７を形成する（第２図（ａ））。この時、この
溝７に囲まれた円柱状の発光領域６が形成されるが、こ
の発光領域６は溝７をはさんでエッチングされずに残っ
ている半導体層に囲まれているため、半導体柱の発光領
域６にかかるストレスは著しく軽減される。次に相互拡
散促進膜となるSiO2又はSiN膜等の絶縁膜５を全面に形
成し、その後フォトレジスト19を溝７が埋まるように全
面に塗布する。この時溝７はウェハー全体に対して、著
しく小さいため、フォトレジスト19はその粘性によりほ
ぼ平坦に塗布される（第２図（ｂ））。次に酸素イオン
20を用いた反応性イオンエッチング（RIE）等のドライ
エッチング技術を用い、成長表面上の絶縁膜５が露出す
るまでフォトレジストをエッチング除去する（第２図
（ｃ））。この後成長表面に露出した絶縁膜５のみをエ
ッチングで除去し、その後溝の中のレジストを洗浄で除
去する。次に、例えばGaAs基板を保護基板として用いる
フェイストゥーフェイス法等を用い、700℃〜900℃で熱
処理を施す。この工程により絶縁膜５中から不純物また
は空孔等が導入され溝７の部分のみに半導体変成層８が
形成され、発光領域６の側面の量子井戸活性層３は無秩
序化され、そこでは禁制帯幅が大きくなるので、実効的
に埋め込み構造が形成される（第２図（ｄ））。この
時、絶縁膜５は成長表面には存在しないので、成長表面
からは不純物等が導入されず、発光効率の低減、直列抵
抗の増大等の問題は生じない。尚、相互拡散促進膜や熱
処理方法は第１の実施例の中で示した他の方法でもよ
い。この後に、ｐ側電極10としてAuを全面に形成した後
に、フォトリソグラフィ法により発光領域以外のAuをエ
ッチング除去する。最後にｎ型GaAs基板１の裏面の発光
領域６以外の部分にｎ側電極GaAs基板11としてAuGeNi/A
uNiを形成し第２図（ｅ）に示す面発光半導体レーザが
完成する。
As層各々厚さλ/4nr（λ：活性層の禁止帯幅でほぼ決ま
るレーザ発振波長;nr:半導体各層の屈折率）で交互に約
20周期積層したｎ型半導体多層反射膜２と厚さ500Å〜
１μｍのｎ型AlxGa1-xAs（ｘ＝0.3〜0.7）のｎ型クラッ
ド層16と厚さ約100ÅのInyGa1-yAs（ｙ＝0.05〜0.5）量
子井戸層と厚さ30〜200ÅのGaAs閉じ込め層からなる量
子井戸活性層３と厚さ500Å〜１μｍのｐ型Al2Ga1-zAs
（ｚ＝0.3〜0.7）ｐ型クラッド層17と、ｐ型AlAs層とｐ
型GaAs層を各々厚さλ/4nrで交互に約10〜20周期積層し
たｎ型半導体多層反射膜４と厚さ10〜1000Åのｐ型GaAs
キャップ層15とを分子線エピタキシー（MBE）法を用い
て形成した。次に成長した基板上にSiO2、SiN等の絶縁
膜あるいはフォトレジストを約3000Å〜５μｍ形成し、
フォトリソグラフィ法により、内径１μｍ〜100μｍ、
外径約10μｍ〜150μｍ程度のドーナッツ状の領域を除
去し、同心円状のマスク18を形成する。その後このマス
ク18を用いてCl2プラズマによる反応性イオンビームエ
ッチング（RIBE）法等のドライエッチング技術により、
少なくとも量子井戸活性層３が露出するまでエッチング
を行い溝７を形成する（第２図（ａ））。この時、この
溝７に囲まれた円柱状の発光領域６が形成されるが、こ
の発光領域６は溝７をはさんでエッチングされずに残っ
ている半導体層に囲まれているため、半導体柱の発光領
域６にかかるストレスは著しく軽減される。次に相互拡
散促進膜となるSiO2又はSiN膜等の絶縁膜５を全面に形
成し、その後フォトレジスト19を溝７が埋まるように全
面に塗布する。この時溝７はウェハー全体に対して、著
しく小さいため、フォトレジスト19はその粘性によりほ
ぼ平坦に塗布される（第２図（ｂ））。次に酸素イオン
20を用いた反応性イオンエッチング（RIE）等のドライ
エッチング技術を用い、成長表面上の絶縁膜５が露出す
るまでフォトレジストをエッチング除去する（第２図
（ｃ））。この後成長表面に露出した絶縁膜５のみをエ
ッチングで除去し、その後溝の中のレジストを洗浄で除
去する。次に、例えばGaAs基板を保護基板として用いる
フェイストゥーフェイス法等を用い、700℃〜900℃で熱
処理を施す。この工程により絶縁膜５中から不純物また
は空孔等が導入され溝７の部分のみに半導体変成層８が
形成され、発光領域６の側面の量子井戸活性層３は無秩
序化され、そこでは禁制帯幅が大きくなるので、実効的
に埋め込み構造が形成される（第２図（ｄ））。この
時、絶縁膜５は成長表面には存在しないので、成長表面
からは不純物等が導入されず、発光効率の低減、直列抵
抗の増大等の問題は生じない。尚、相互拡散促進膜や熱
処理方法は第１の実施例の中で示した他の方法でもよ
い。この後に、ｐ側電極10としてAuを全面に形成した後
に、フォトリソグラフィ法により発光領域以外のAuをエ
ッチング除去する。最後にｎ型GaAs基板１の裏面の発光
領域６以外の部分にｎ側電極GaAs基板11としてAuGeNi/A
uNiを形成し第２図（ｅ）に示す面発光半導体レーザが
完成する。
この実施例においても量子井戸活性層は単一量子井戸
としたが、これにかぎらず多重量子井戸であっても本発
明は適用できる。
としたが、これにかぎらず多重量子井戸であっても本発
明は適用できる。
以上２つの実施例で示した面発光レーザでは、いずれ
も従来に比べ、無効電流を1/10以下にでき、低しきい値
での発振が可能である。また、製作工程や実装時の破損
もなく高歩留りで製作できる。
も従来に比べ、無効電流を1/10以下にでき、低しきい値
での発振が可能である。また、製作工程や実装時の破損
もなく高歩留りで製作できる。
本発明の２つの実施例において材料系はGaAs/AlGaAs
系としたがこれに限らず他の材料系、例えばInGaAs/InP
系においても本発明は適用できる。
系としたがこれに限らず他の材料系、例えばInGaAs/InP
系においても本発明は適用できる。
（発明の効果） 本発明の面発光レーザとその製造方法によれば表面再
係合の無効電流成分がほぼなくなり、低閾値電流で発振
する面発光レーザが高歩留りに製作出来る。しかも発光
領域に機構的ストレスがかかりにくく、素子特性の低下
や製造工程の歩留りの低下もない。またプレーナ化が容
易であり、プレーナ化することにより複数の電極配線が
容易で、細い配線でも段切れすることなく良好に形成で
きるので、レーザアレイや集積素子に適している。
係合の無効電流成分がほぼなくなり、低閾値電流で発振
する面発光レーザが高歩留りに製作出来る。しかも発光
領域に機構的ストレスがかかりにくく、素子特性の低下
や製造工程の歩留りの低下もない。またプレーナ化が容
易であり、プレーナ化することにより複数の電極配線が
容易で、細い配線でも段切れすることなく良好に形成で
きるので、レーザアレイや集積素子に適している。
第１図（ａ）〜（ｄ）は本発明による面発光半導体レー
ザの第１の実施例の製作工程を示す断面図である。第２
図（ａ）〜（ｅ）は本発明の面発光半導体レーザの第２
の実施例の製作工程を示す断面図である。 図において、１……半導体基板、２……第１導電型半導
体多層反射膜、３……活性層、４……第２導電型半導体
多層反射膜、５……SiO2膜または絶縁膜、６……半導体
柱（発光領域）、７……溝、８……半導体変成層（無秩
序化領域）、９……SiN膜、10……ｐ型電極、11……ｎ
型電極、12……エッチングビーム、13……ポリイミド、
14……光出力取り出し窓、15……キャップ層、16……ｎ
型クラッド層、17……ｐ型クラッド層、18……マスク、
19……フォトレジスト、20……酸素イオン。
ザの第１の実施例の製作工程を示す断面図である。第２
図（ａ）〜（ｅ）は本発明の面発光半導体レーザの第２
の実施例の製作工程を示す断面図である。 図において、１……半導体基板、２……第１導電型半導
体多層反射膜、３……活性層、４……第２導電型半導体
多層反射膜、５……SiO2膜または絶縁膜、６……半導体
柱（発光領域）、７……溝、８……半導体変成層（無秩
序化領域）、９……SiN膜、10……ｐ型電極、11……ｎ
型電極、12……エッチングビーム、13……ポリイミド、
14……光出力取り出し窓、15……キャップ層、16……ｎ
型クラッド層、17……ｐ型クラッド層、18……マスク、
19……フォトレジスト、20……酸素イオン。
Claims (2)
- 【請求項１】半導体基板上に、第１導電型の半導体多層
反射膜と、少なくとも１つの量子井戸構造をもつ量子井
戸活性層と、第２導電型の半導体多層反射膜とを少なく
とも備える半導体層を形成する工程と、 前記量子井戸活性層に達する溝をエッチングにより形成
し、その溝で囲まれた発光領域となる半導体柱を形成す
る工程と、 絶縁膜からなる相互拡散促膜を半導体表面に形成する工
程と、 前記溝の側面を除いて、指向性のあるドライエッチング
により、前記相互拡散促進膜を除去する工程と、 熱処理により前記溝の側面の半導体層において相互拡散
を行う工程と を含むことを特徴とする面発光半導体レーザの製造方
法。 - 【請求項２】半導体基板上に、第１導電型の半導体多層
反射膜と、少なくとも１つの量子井戸構造をもつ量子井
戸活性層と、第２導電型の半導体多層反射膜と少なくと
も備える半導体層を形成する工程と、 前記量子井戸活性層に達する溝をエッチングにより形成
し、その溝で囲まれた発光領域となる半導体柱を形成す
る工程と、 絶縁膜からなる相互拡散促膜を半導体表面に形成する工
程と、 この相互拡散促進膜上にフォトレジストを前記溝が平坦
になるように塗布する工程と、 前記溝の側面を除いて、指向性のあるドライエッチング
により、前記相互拡散促進膜を除去する工程と、 熱処理により、前記溝において相互拡散を行い半導体変
成層を形成する工程と を含むことを特徴とする面発光半導体レーザの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164402A JP2689694B2 (ja) | 1990-06-22 | 1990-06-22 | 面発光半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164402A JP2689694B2 (ja) | 1990-06-22 | 1990-06-22 | 面発光半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0461184A JPH0461184A (ja) | 1992-02-27 |
| JP2689694B2 true JP2689694B2 (ja) | 1997-12-10 |
Family
ID=15792453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2164402A Expired - Lifetime JP2689694B2 (ja) | 1990-06-22 | 1990-06-22 | 面発光半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689694B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000016861A (ja) * | 1998-06-30 | 2000-01-18 | Inax Corp | 簡易加工陶板及びそれを用いたボード |
| US20050051781A1 (en) * | 2003-09-08 | 2005-03-10 | United Epitaxy Company, Ltd. | Light emitting diode and method of making the same |
| WO2010044010A2 (en) * | 2008-10-14 | 2010-04-22 | Philips Intellectual Property & Standards Gmbh | Vertical cavity surface emitting laser with improved mode-selectivity |
| JP2014135371A (ja) * | 2013-01-10 | 2014-07-24 | Ricoh Co Ltd | 面発光レーザ、面発光レーザアレイ及び光走査装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936988A (ja) * | 1982-08-26 | 1984-02-29 | Agency Of Ind Science & Technol | 垂直発振型半導体レ−ザ |
| JPS63153878A (ja) * | 1986-12-18 | 1988-06-27 | Fujitsu Ltd | 半導体発光装置の製造方法 |
-
1990
- 1990-06-22 JP JP2164402A patent/JP2689694B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0461184A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949351A (en) | Surface-emitting semiconductor laser and manufacturing method of same | |
| US6222866B1 (en) | Surface emitting semiconductor laser, its producing method and surface emitting semiconductor laser array | |
| US5416044A (en) | Method for producing a surface-emitting laser | |
| US7983319B2 (en) | Surface-emitting type semiconductor laser that controls polarization directions of laser light and method for manufacturing the same | |
| US5637511A (en) | Vertical-to-surface transmission electro-photonic device and method for fabricating the same | |
| JPH0669585A (ja) | 面発光半導体レーザ及びその製造方法 | |
| JPH05283791A (ja) | 面発光型半導体レーザ | |
| JPH06314854A (ja) | 面型発光素子とその製造方法 | |
| JPH06112594A (ja) | 面発光型半導体発光装置およびその製造方法 | |
| US4835783A (en) | Semiconductor laser | |
| JPH05283796A (ja) | 面発光型半導体レーザ | |
| JP2000294872A (ja) | 面発光レーザ及び面発光レーザアレイ | |
| JP2689694B2 (ja) | 面発光半導体レーザの製造方法 | |
| JP3541350B2 (ja) | 面発光レーザ及びその製造方法 | |
| JP2004103754A (ja) | 面発光レーザ素子および面発光レーザモジュールおよび面発光レーザアレイおよび光伝送システム | |
| JPH08307003A (ja) | 半導体レーザ装置 | |
| JP4134366B2 (ja) | 面発光レーザ | |
| JPH07202162A (ja) | 光集積回路およびその製造方法 | |
| JP2001160658A (ja) | 半導体装置およびその製造方法 | |
| JPH06314855A (ja) | 半導体発光素子とその製造方法 | |
| JP2546150B2 (ja) | 立体共振器型面発光レーザ | |
| JP2875929B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2812024B2 (ja) | 面発光素子の製造方法 | |
| JP2953177B2 (ja) | マルチビーム半導体レーザ及びその製造方法 | |
| JPH11261157A (ja) | 面発光型半導体レーザ素子及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |