JP2000082805A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法Info
- Publication number
- JP2000082805A JP2000082805A JP10250265A JP25026598A JP2000082805A JP 2000082805 A JP2000082805 A JP 2000082805A JP 10250265 A JP10250265 A JP 10250265A JP 25026598 A JP25026598 A JP 25026598A JP 2000082805 A JP2000082805 A JP 2000082805A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- insulating film
- interlayer insulating
- control gate
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
Abstract
(57)【要約】 （修正有）
【課題】チップ面積の増大を伴わずに、ワード線抵抗を
低抵抗化する不揮発性半導体記憶装置及びその製造方法
の提供。 【解決手段】浮遊ゲート２０３及び制御ゲート２０５を
有するメモリ素子を複数含む不揮発性半導体記憶装置に
おいて、制御ゲート上層に形成される層間絶縁膜４０４
に、ワード線方向に延在するコンタクト溝４０７を設
け、コンタクト溝をタングステン等の導電部材で埋設す
るによって、層間絶縁膜上層に形成する配線金属４０９
と制御ゲートとを大きな接触面積で電気的に接続する。
低抵抗化する不揮発性半導体記憶装置及びその製造方法
の提供。 【解決手段】浮遊ゲート２０３及び制御ゲート２０５を
有するメモリ素子を複数含む不揮発性半導体記憶装置に
おいて、制御ゲート上層に形成される層間絶縁膜４０４
に、ワード線方向に延在するコンタクト溝４０７を設
け、コンタクト溝をタングステン等の導電部材で埋設す
るによって、層間絶縁膜上層に形成する配線金属４０９
と制御ゲートとを大きな接触面積で電気的に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置及びその製造方法に関し、特にワード線をその上
層に形成する配線で裏打ちして低抵抗化を図る不揮発性
半導体記憶装置及びその製造方法に関する。
憶装置及びその製造方法に関し、特にワード線をその上
層に形成する配線で裏打ちして低抵抗化を図る不揮発性
半導体記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】従来より、フラッシュメモリのワード線
の低抵抗化を図るためにワード線の裏打ちは行われてい
るが、高速アクセスの要求が少なく、１層目の配線をビ
ット線に当てることが多かったため、５１２セルもしく
は、１０２４セル程度に１個の割合のコンタクトでワー
ド線を２層目以上の金属配線に接続し、裏打ちとすれば
よかった。しかし、マイコンを混載するフラッシュメモ
リの需要が高まり、高速アクセスの要求が高まるにつ
れ、裏打ちをする頻度を高くする必要が生じてきた。こ
こで、１６セルもしくは３２セルに１個の割合のコンタ
クトでワード線を１層目の金属配線に接続する例を、図
５から図７に示す。
の低抵抗化を図るためにワード線の裏打ちは行われてい
るが、高速アクセスの要求が少なく、１層目の配線をビ
ット線に当てることが多かったため、５１２セルもしく
は、１０２４セル程度に１個の割合のコンタクトでワー
ド線を２層目以上の金属配線に接続し、裏打ちとすれば
よかった。しかし、マイコンを混載するフラッシュメモ
リの需要が高まり、高速アクセスの要求が高まるにつ
れ、裏打ちをする頻度を高くする必要が生じてきた。こ
こで、１６セルもしくは３２セルに１個の割合のコンタ
クトでワード線を１層目の金属配線に接続する例を、図
５から図７に示す。
【０００３】図５は、フラッシュメモリのアレイ構成を
１層目の金属配線を形成した後に上面から見た図であ
り、２本の配線を示している。５０１が１層目の金属配
線であり、ワード線の裏打ち用の配線となっており、５
０２がフラッシュメモリのワード線であり、ポリサイド
からなっている。５０３は、ワード線５０２と裏打ち用
の１層目の金属配線５０１を電気的に接続するコンタク
トであり、１６セルもしくは３２セルに１個存在してい
る。また、５０４で示す範囲がフラッシュメモリの１つ
のセルの領域を示し、ワード線に沿って連続して配置さ
れており、１６セルもしくは３２セルにひとつコンタク
トを打つスペースを確保している。
１層目の金属配線を形成した後に上面から見た図であ
り、２本の配線を示している。５０１が１層目の金属配
線であり、ワード線の裏打ち用の配線となっており、５
０２がフラッシュメモリのワード線であり、ポリサイド
からなっている。５０３は、ワード線５０２と裏打ち用
の１層目の金属配線５０１を電気的に接続するコンタク
トであり、１６セルもしくは３２セルに１個存在してい
る。また、５０４で示す範囲がフラッシュメモリの１つ
のセルの領域を示し、ワード線に沿って連続して配置さ
れており、１６セルもしくは３２セルにひとつコンタク
トを打つスペースを確保している。
【０００４】図５のワード線に平行なＦ−Ｆ’線におけ
る断面図を図６に示す。６０１は分離酸化膜であり、通
常４０００Ａ（オングストローム、以下同様）程度の熱
酸化膜である。また、６０２はトンネル酸化膜であり、
熱酸化によって形成され、通常１００Ａ程度またはそれ
以下である。６０３は浮遊ゲートであり、１５００Ａ程
度のリンを薄くドープしたポリシリコンからなってい
る。６０４は浮遊ゲートと制御ゲートを電気的に絶縁す
る膜であり、通常、酸化膜換算で２００Ａもしくはそれ
以下の膜厚の酸化膜／窒化膜／酸化膜の３層構造よりな
っている。
る断面図を図６に示す。６０１は分離酸化膜であり、通
常４０００Ａ（オングストローム、以下同様）程度の熱
酸化膜である。また、６０２はトンネル酸化膜であり、
熱酸化によって形成され、通常１００Ａ程度またはそれ
以下である。６０３は浮遊ゲートであり、１５００Ａ程
度のリンを薄くドープしたポリシリコンからなってい
る。６０４は浮遊ゲートと制御ゲートを電気的に絶縁す
る膜であり、通常、酸化膜換算で２００Ａもしくはそれ
以下の膜厚の酸化膜／窒化膜／酸化膜の３層構造よりな
っている。
【０００５】６０５は制御ゲートであり、リンをドープ
した１５００Ａ程度のポリシリコンと１５００Ａ程度の
タングステンシリサイドよりなるポリサイド構造であ
る。この制御ゲート６０５がフラッシュメモリのワード
線となっている。６０６が金属配線であり、ワード線の
裏打ちとして用い、通常、ＴｉＮ／Ａｌ／ＴｉＮの３層
構造よりなる。６０７がワード線６０５と金属配線６０
６を電気的に接続するコンタクトであり、このコンタク
ト６０６は通常、タングステンで形成される。
した１５００Ａ程度のポリシリコンと１５００Ａ程度の
タングステンシリサイドよりなるポリサイド構造であ
る。この制御ゲート６０５がフラッシュメモリのワード
線となっている。６０６が金属配線であり、ワード線の
裏打ちとして用い、通常、ＴｉＮ／Ａｌ／ＴｉＮの３層
構造よりなる。６０７がワード線６０５と金属配線６０
６を電気的に接続するコンタクトであり、このコンタク
ト６０６は通常、タングステンで形成される。
【０００６】図７は、図５のワード線に垂直なＧ−Ｇ’
線における断面図であり、コンタクト６０７が存在する
部分での断面を示している。また、図７中の番号は、図
６と同様のものを示している。
線における断面図であり、コンタクト６０７が存在する
部分での断面を示している。また、図７中の番号は、図
６と同様のものを示している。
【０００７】
【発明が解決しようとする課題】従来の構造の問題点
は、フラッシュメモリの読み出し速度を速くできない点
にある。その理由は、ワード線と裏打ちに用いる金属配
線との電気的接続をとるコンタクトが１６セルもしくは
３２セルに１つしかなく、ワード線の抵抗を十分に低く
することができないからである。また、抵抗を下げるた
めにコンタクトを打つ頻度を上げると、コンタクトを打
つ余分なスペースを多く設けなくてはならず、メモリチ
ップの面積の増大につながるという問題が生じる。
は、フラッシュメモリの読み出し速度を速くできない点
にある。その理由は、ワード線と裏打ちに用いる金属配
線との電気的接続をとるコンタクトが１６セルもしくは
３２セルに１つしかなく、ワード線の抵抗を十分に低く
することができないからである。また、抵抗を下げるた
めにコンタクトを打つ頻度を上げると、コンタクトを打
つ余分なスペースを多く設けなくてはならず、メモリチ
ップの面積の増大につながるという問題が生じる。
【０００８】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、チップ面積の増大を伴
わずに、ワード線抵抗を低抵抗化する不揮発性半導体記
憶装置及びその製造方法を提供することにある。
のであって、その主たる目的は、チップ面積の増大を伴
わずに、ワード線抵抗を低抵抗化する不揮発性半導体記
憶装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、浮遊ゲート及び制御ゲートを有するメモ
リ素子を複数含む不揮発性半導体記憶装置において、前
記制御ゲート上層に形成される層間絶縁膜に、該層間絶
縁膜を貫通しワード線方向に延在する溝を設け、該溝に
埋め込んだ導電部材によって、前記制御ゲートと前記層
間絶縁膜上層に配設される配線金属とが接続されてなる
ものである。
に、本発明は、浮遊ゲート及び制御ゲートを有するメモ
リ素子を複数含む不揮発性半導体記憶装置において、前
記制御ゲート上層に形成される層間絶縁膜に、該層間絶
縁膜を貫通しワード線方向に延在する溝を設け、該溝に
埋め込んだ導電部材によって、前記制御ゲートと前記層
間絶縁膜上層に配設される配線金属とが接続されてなる
ものである。
【００１０】本発明では、前記溝に埋め込む導電部材
が、前記層間絶縁膜上層に配設される配線金属と同一部
材により構成されてなるものとすることもできる。
が、前記層間絶縁膜上層に配設される配線金属と同一部
材により構成されてなるものとすることもできる。
【００１１】また、本発明に係る製造方法は、周辺回路
部と、浮遊ゲート及び制御ゲートを有するメモリ素子
と、を複数含む不揮発性半導体記憶装置の製造方法にお
いて、（ａ）前記周辺回路部と、前記メモリ素子の制御
ゲート上層に層間絶縁膜を形成する工程と、（ｂ）前記
層間絶縁膜の所定の領域を除去して、前記周辺回路部領
域にコンタクト孔を設けると同時に、前記メモリ素子の
制御ゲート領域にはワード線方向に延在する溝を設ける
工程と、（ｃ）前記コンタクト孔及び前記溝内部に導電
部材を埋め込む工程と、（ｄ）前記層間絶縁膜上層に配
線金属を堆積する工程と、を少なくとも含むものであ
る。
部と、浮遊ゲート及び制御ゲートを有するメモリ素子
と、を複数含む不揮発性半導体記憶装置の製造方法にお
いて、（ａ）前記周辺回路部と、前記メモリ素子の制御
ゲート上層に層間絶縁膜を形成する工程と、（ｂ）前記
層間絶縁膜の所定の領域を除去して、前記周辺回路部領
域にコンタクト孔を設けると同時に、前記メモリ素子の
制御ゲート領域にはワード線方向に延在する溝を設ける
工程と、（ｃ）前記コンタクト孔及び前記溝内部に導電
部材を埋め込む工程と、（ｄ）前記層間絶縁膜上層に配
線金属を堆積する工程と、を少なくとも含むものであ
る。
【００１２】更に、本発明に係る製造方法は、周辺回路
部と、浮遊ゲート及び制御ゲートを有するメモリ素子
と、を複数含む不揮発性半導体記憶装置の製造方法にお
いて、（ａ）前記周辺回路部と、前記メモリ素子の制御
ゲート上層に層間絶縁膜を形成する工程と、（ｂ）前記
層間絶縁膜の所定の領域を除去して、前記周辺回路部領
域にコンタクト孔を設けると同時に、前記メモリ素子の
制御ゲート領域にはワード線方向に延在する溝を設ける
工程と、（ｃ）前記コンタクト孔及び前記溝内部に導電
部材を埋め込むと同時に、前記層間絶縁膜上層に前記導
電部材と同一部材よりなる配線を形成する工程と、を少
なくとも含むものである。
部と、浮遊ゲート及び制御ゲートを有するメモリ素子
と、を複数含む不揮発性半導体記憶装置の製造方法にお
いて、（ａ）前記周辺回路部と、前記メモリ素子の制御
ゲート上層に層間絶縁膜を形成する工程と、（ｂ）前記
層間絶縁膜の所定の領域を除去して、前記周辺回路部領
域にコンタクト孔を設けると同時に、前記メモリ素子の
制御ゲート領域にはワード線方向に延在する溝を設ける
工程と、（ｃ）前記コンタクト孔及び前記溝内部に導電
部材を埋め込むと同時に、前記層間絶縁膜上層に前記導
電部材と同一部材よりなる配線を形成する工程と、を少
なくとも含むものである。
【００１３】
【発明の実施の形態】本発明に係る不揮発性半導体記憶
装置は、その好ましい一実施の形態において、浮遊ゲー
ト（図２の２０３）及び制御ゲート（図２の２０５）を
有するメモリ素子を複数含む不揮発性半導体記憶装置に
おいて、前記制御ゲート上層に形成される層間絶縁膜
（図４（ａ）の４０４）に、ワード線（図１の１０２）
方向に延在するコンタクト溝（図５（ｃ）の４０８）を
設け、該コンタクト溝をタングステン等の導電部材で埋
設するによって、前記層間絶縁膜上層に形成する配線金
属（図４（ｄ）の４０９）と前記制御ゲートとを大きな
接触面積で電気的に接続する。
装置は、その好ましい一実施の形態において、浮遊ゲー
ト（図２の２０３）及び制御ゲート（図２の２０５）を
有するメモリ素子を複数含む不揮発性半導体記憶装置に
おいて、前記制御ゲート上層に形成される層間絶縁膜
（図４（ａ）の４０４）に、ワード線（図１の１０２）
方向に延在するコンタクト溝（図５（ｃ）の４０８）を
設け、該コンタクト溝をタングステン等の導電部材で埋
設するによって、前記層間絶縁膜上層に形成する配線金
属（図４（ｄ）の４０９）と前記制御ゲートとを大きな
接触面積で電気的に接続する。
【００１４】このような構成により、製造工程を複雑化
せず、かつチップ面積を増大させることなく、比抵抗の
小さい配線金属と制御ゲートとの接触面積を大きくする
ことができる。従って、制御ゲート間を結ぶワード線の
配線抵抗を小さくすることができ、フラッシュメモリの
読出し速度の高速化を実現することができる。
せず、かつチップ面積を増大させることなく、比抵抗の
小さい配線金属と制御ゲートとの接触面積を大きくする
ことができる。従って、制御ゲート間を結ぶワード線の
配線抵抗を小さくすることができ、フラッシュメモリの
読出し速度の高速化を実現することができる。
【００１５】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の一実施例について図１乃至
図４を参照して以下に説明する。図１は、本発明の一実
施例に係るフラッシュメモリのアレイ構成を１層目の金
属配線を形成した後に上面から見た図であり、図２は、
図１のＡ−Ａ’線における断面図であり、図３は、Ｂ−
Ｂ’線における断面図である。また、図４は、本発明の
一実施例に係るフラッシュメモリの製造方法を説明する
ための工程断面図である。
詳細に説明すべく、本発明の一実施例について図１乃至
図４を参照して以下に説明する。図１は、本発明の一実
施例に係るフラッシュメモリのアレイ構成を１層目の金
属配線を形成した後に上面から見た図であり、図２は、
図１のＡ−Ａ’線における断面図であり、図３は、Ｂ−
Ｂ’線における断面図である。また、図４は、本発明の
一実施例に係るフラッシュメモリの製造方法を説明する
ための工程断面図である。
【００１６】図１には２本の配線を示しており、１０１
が１層目の金属配線であり、本実施例の場合、ワード線
の裏打ち用の配線となっている。１０２はフラッシュメ
モリのワード線であり、ポリサイドからなっている。そ
して、１０３で示す範囲がフラッシュメモリの１つのセ
ルの領域を示し、このセルは、ワード線に沿って連続し
て配置されており、１層目の金属配線とのコンタクトの
スペースを余分にとることはない。
が１層目の金属配線であり、本実施例の場合、ワード線
の裏打ち用の配線となっている。１０２はフラッシュメ
モリのワード線であり、ポリサイドからなっている。そ
して、１０３で示す範囲がフラッシュメモリの１つのセ
ルの領域を示し、このセルは、ワード線に沿って連続し
て配置されており、１層目の金属配線とのコンタクトの
スペースを余分にとることはない。
【００１７】図１のワード線に平行なＡ−Ａ’線におけ
る断面図を図２に示す。２０１は分離酸化膜であり、通
常４０００Ａ程度の熱酸化膜である。２０２はトンネル
酸化膜であり、熱酸化によって形成され、通常、１００
Ａ程度、またはそれ以下である。２０３は浮遊ゲートで
あり、１５００Ａ程度のリンを薄くドープしたポリシリ
コンからなっている。２０４は浮遊ゲートと制御ゲート
を電気的に絶縁する膜であり、通常、酸化膜換算で２０
０Ａ、もしくはそれ以下の膜厚の酸化膜／窒化膜／酸化
膜の３層構造よりなっている。
る断面図を図２に示す。２０１は分離酸化膜であり、通
常４０００Ａ程度の熱酸化膜である。２０２はトンネル
酸化膜であり、熱酸化によって形成され、通常、１００
Ａ程度、またはそれ以下である。２０３は浮遊ゲートで
あり、１５００Ａ程度のリンを薄くドープしたポリシリ
コンからなっている。２０４は浮遊ゲートと制御ゲート
を電気的に絶縁する膜であり、通常、酸化膜換算で２０
０Ａ、もしくはそれ以下の膜厚の酸化膜／窒化膜／酸化
膜の３層構造よりなっている。
【００１８】２０５は制御ゲートであり、リンをドープ
した１５００Ａ程度のポリシリコンと１５００Ａ程度の
タングステンシリサイドよりなるポリサイド構造であ
る。この制御ゲート２０５がフラッシュメモリのワード
線となっている。２０６が１層目の金属配線であり、本
実施例の場合、ワード線の裏打ちとして用いている。１
層目の金属配線２０６は後述するように、通常、ＴｉＮ
／Ａｌ／ＴｉＮの３層構造よりなる。２０７がワード線
２０５と１層目の金属配線２０６とを板状に接続してい
る部分である。なお、周辺回路部のコンタクトと１層目
の金属配線２０６を同時に形成する場合には、１層目の
金属配線２０６はタングステンで形成されることにな
る。
した１５００Ａ程度のポリシリコンと１５００Ａ程度の
タングステンシリサイドよりなるポリサイド構造であ
る。この制御ゲート２０５がフラッシュメモリのワード
線となっている。２０６が１層目の金属配線であり、本
実施例の場合、ワード線の裏打ちとして用いている。１
層目の金属配線２０６は後述するように、通常、ＴｉＮ
／Ａｌ／ＴｉＮの３層構造よりなる。２０７がワード線
２０５と１層目の金属配線２０６とを板状に接続してい
る部分である。なお、周辺回路部のコンタクトと１層目
の金属配線２０６を同時に形成する場合には、１層目の
金属配線２０６はタングステンで形成されることにな
る。
【００１９】図３は、図１のワード線に垂直なＢ−Ｂ’
線における断面図であり、浮遊ゲートのない部分での断
面を示している。図３中の番号は、図２と同様のものを
示している。
線における断面図であり、浮遊ゲートのない部分での断
面を示している。図３中の番号は、図２と同様のものを
示している。
【００２０】次に、図４を用いて、本実施例に示すフラ
ッシュメモリの製造方法について説明する。なお、便宜
上、フラッシュメモリセルトランジスタ、および周辺回
路部を構成するトランジスタを形成後、層間絶縁膜を化
学的機械的研磨法（ＣＭＰ）等の方法で平坦化した状態
から説明を行う。まず、図４（ａ）において、領域Ｃは
セルおよび周辺回路部の拡散層領域を示し、領域Ｄは周
辺回路部のトランジスタ領域を示し、領域Ｅはフラッシ
ュメモリセルトランジスタ領域を示す。実際の構造にお
いて、このような構成になる場所はないが、説明の便宜
上同一図面内に示している。
ッシュメモリの製造方法について説明する。なお、便宜
上、フラッシュメモリセルトランジスタ、および周辺回
路部を構成するトランジスタを形成後、層間絶縁膜を化
学的機械的研磨法（ＣＭＰ）等の方法で平坦化した状態
から説明を行う。まず、図４（ａ）において、領域Ｃは
セルおよび周辺回路部の拡散層領域を示し、領域Ｄは周
辺回路部のトランジスタ領域を示し、領域Ｅはフラッシ
ュメモリセルトランジスタ領域を示す。実際の構造にお
いて、このような構成になる場所はないが、説明の便宜
上同一図面内に示している。
【００２１】４０１は拡散層を示し、４０２は周辺回路
部のトランジスタのゲート酸化膜であり、通常、熱酸化
によって形成され、その膜厚は、８０Ａ程度、もしくは
それ以下である。ただし、高耐圧を受け持つトランジス
タのゲート酸化膜厚は２５０Ａ程度、もしくはそれ以下
である。４０３は周辺回路部のトランジスタのゲート電
極であり、フラッシュメモリセルの制御ゲート２０５と
同時に形成するため、同一のポリサイド構造である。な
お、フラッシュメモリセル部は図２と同一の番号で示し
ている。
部のトランジスタのゲート酸化膜であり、通常、熱酸化
によって形成され、その膜厚は、８０Ａ程度、もしくは
それ以下である。ただし、高耐圧を受け持つトランジス
タのゲート酸化膜厚は２５０Ａ程度、もしくはそれ以下
である。４０３は周辺回路部のトランジスタのゲート電
極であり、フラッシュメモリセルの制御ゲート２０５と
同時に形成するため、同一のポリサイド構造である。な
お、フラッシュメモリセル部は図２と同一の番号で示し
ている。
【００２２】そして、ＢＰＳＧ等の層間絶縁膜を堆積
後、ＣＭＰ法等によって、８０００Ａ程度で平坦化す
る。その後、図４（ａ）に示すように、公知のリソグラ
フィープロセスとエッチングプロセスにより、コンタク
ト孔４０５、４０６及びコンタクト溝４０７を開孔す
る。この時、４０７は通常のコンタクト孔ではなく、図
２に示すような板状の接続部２０６を形成できるような
コンタクト溝とする。
後、ＣＭＰ法等によって、８０００Ａ程度で平坦化す
る。その後、図４（ａ）に示すように、公知のリソグラ
フィープロセスとエッチングプロセスにより、コンタク
ト孔４０５、４０６及びコンタクト溝４０７を開孔す
る。この時、４０７は通常のコンタクト孔ではなく、図
２に示すような板状の接続部２０６を形成できるような
コンタクト溝とする。
【００２３】この後の工程は、通常の配線工程と同一で
ある。すなわち、コンタクト孔４０５、４０６およびコ
ンタクト溝４０７にバリアメタル、例えばＴｉ／ＴｉＮ
をスパッタ法により形成し、その後、ＣＶＤ法により金
属、例えば、タングステンを埋め込む。そして、ＣＭＰ
法もしくはエッチバック法により、図４（ｂ）に示すよ
うな金属で埋め込まれたコンタクト４０８が形成され
る。その後、１層目の金属配線となる金属、例えば、Ｔ
ｉＮ／Ａｌ／ＴｉＮをそれぞれ、膜厚１０００Ａ／５０
００Ａ／５００Ａ程度でスパッタ法により堆積し、エッ
チングによって、図４（ｃ）に示すような１層目の金属
配線４０９を形成する。
ある。すなわち、コンタクト孔４０５、４０６およびコ
ンタクト溝４０７にバリアメタル、例えばＴｉ／ＴｉＮ
をスパッタ法により形成し、その後、ＣＶＤ法により金
属、例えば、タングステンを埋め込む。そして、ＣＭＰ
法もしくはエッチバック法により、図４（ｂ）に示すよ
うな金属で埋め込まれたコンタクト４０８が形成され
る。その後、１層目の金属配線となる金属、例えば、Ｔ
ｉＮ／Ａｌ／ＴｉＮをそれぞれ、膜厚１０００Ａ／５０
００Ａ／５００Ａ程度でスパッタ法により堆積し、エッ
チングによって、図４（ｃ）に示すような１層目の金属
配線４０９を形成する。
【００２４】なお、本実施例によって示される各材料
は、ここに開示されるものに限るものではない。特に、
コンタクト溝４０８の埋め込みの金属はタングステンに
限定されるものではなく、周辺回路部のコンタクトを埋
め込む材料と同一の金属であればよく、例えば、アルミ
や銅を用いることもできる。
は、ここに開示されるものに限るものではない。特に、
コンタクト溝４０８の埋め込みの金属はタングステンに
限定されるものではなく、周辺回路部のコンタクトを埋
め込む材料と同一の金属であればよく、例えば、アルミ
や銅を用いることもできる。
【００２５】このように、本実施例に示す構造によれ
ば、ワード線１０２となる制御ゲート２０５と、層間絶
縁膜４０４を介して形成される１層目の配線金属４０９
とが面積の大きい板状の接続部２０７で電気的に接続さ
れるため、ワード線１０２の低抵抗化を図ることができ
る。
ば、ワード線１０２となる制御ゲート２０５と、層間絶
縁膜４０４を介して形成される１層目の配線金属４０９
とが面積の大きい板状の接続部２０７で電気的に接続さ
れるため、ワード線１０２の低抵抗化を図ることができ
る。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
フラッシュメモリの読み出し時間を短縮することができ
るという効果を奏する。
フラッシュメモリの読み出し時間を短縮することができ
るという効果を奏する。
【００２７】その理由は、ポリサイドよりなるワード線
を金属配線によって裏打ちするに当たって、従来のコン
タクトによる点による接触から線による接触に変えるこ
とで、ワード線を大幅に低抵抗化することができるから
である。特に、マイコンを混載するフラッシュメモリに
おいては、高速アクセスを要求されるため、本発明は有
効である。
を金属配線によって裏打ちするに当たって、従来のコン
タクトによる点による接触から線による接触に変えるこ
とで、ワード線を大幅に低抵抗化することができるから
である。特に、マイコンを混載するフラッシュメモリに
おいては、高速アクセスを要求されるため、本発明は有
効である。
【図１】本発明の一実施例に係るフラッシュメモリのア
レイ構成を１層目の金属配線を形成した後に上面から見
た図である。
レイ構成を１層目の金属配線を形成した後に上面から見
た図である。
【図２】図１のワード線平行方向（Ａ−Ａ’線方向）の
断面図である。
断面図である。
【図３】図１のワード線垂直方向（Ｂ−Ｂ’線方向）の
断面図である。
断面図である。
【図４】本発明の一実施例に係るフラッシュメモリアレ
イの製造方法を説明するための工程断面図である。
イの製造方法を説明するための工程断面図である。
【図５】従来のフラッシュメモリのアレイ構成を１層目
の金属配線を形成した後に上面から見た図である。
の金属配線を形成した後に上面から見た図である。
【図６】図５のワード線平行方向（Ｆ−Ｆ’線方向）の
断面図である。
断面図である。
【図７】図５のワード線垂直方向（Ｇ−Ｇ’線方向）の
断面図である。
断面図である。
１０１、２０６、５０１ １層目の金属配線 １０２、５０２ ワード線 １０３、５０４ １つのセル領域 ２０１、６０１ 分離酸化膜 ２０２、６０２ トンネル酸化膜 ２０３、６０３ 浮遊ゲート ２０４、６０４ 絶縁膜 ２０５、６０５ 制御ゲート ２０７ 板状の接続部 ４０１ 拡散層 ４０２ ゲート酸化膜 ４０３ ゲート電極 ４０４ 層間絶縁膜 ４０５、４０６ コンタクト孔 ４０７ コンタクト溝 ４０８、６０７ コンタクト ４０９ １層目のＡｌ配線 ６０６ 金属配線
フロントページの続き Ｆターム(参考） 5F001 AA01 AA23 AA43 AB04 AB08 AC01 AD12 AD62 AE08 AG09 AG40 5F083 EP02 EP23 EP55 EP56 ER22 GA02 JA04 JA35 JA36 JA37 JA39 JA40 JA53 JA56 KA02 LA16 MA06 MA16 MA19 PR40 PR42 PR43 PR52 PR53
Claims (8)
- 【請求項１】浮遊ゲート及び制御ゲートを有するメモリ
素子を複数含む不揮発性半導体記憶装置において、 前記制御ゲート上層に形成される層間絶縁膜に、該層間
絶縁膜を貫通しワード線方向に延在する溝を設け、該溝
に埋め込んだ導電部材によって、前記制御ゲートと前記
層間絶縁膜上層に配設される配線金属とが接続されてな
る、ことを特徴とする不揮発性半導体記憶装置。 - 【請求項２】前記溝に埋め込む導電部材が、前記層間絶
縁膜上層に配設される配線金属と同一部材により構成さ
れてなる、ことを特徴とする請求項１記載の不揮発性半
導体記憶装置。 - 【請求項３】前記導電部材がタングステンを少なくとも
含み、前記配線金属がアルミニウム及び銅のいずれかを
少なくとも含む、ことを特徴とする請求項１記載の不揮
発性半導体記憶装置。 - 【請求項４】前記導電部材と前記配線金属とを構成する
前記部材が、タングステン、アルミニウム及び銅のいず
れかを少なくとも含む、ことを特徴とする請求項２記載
の不揮発性半導体記憶装置。 - 【請求項５】周辺回路部と、浮遊ゲート及び制御ゲート
を有するメモリ素子と、を複数含む不揮発性半導体記憶
装置の製造方法において、 （ａ）前記周辺回路部と、前記メモリ素子の制御ゲート
上層に層間絶縁膜を形成する工程と、 （ｂ）前記層間絶縁膜の所定の領域を除去して、前記周
辺回路部領域にコンタクト孔を設けると同時に、前記メ
モリ素子の制御ゲート領域にはワード線方向に延在する
溝を設ける工程と、 （ｃ）前記コンタクト孔及び前記溝内部に導電部材を埋
め込む工程と、 （ｄ）前記層間絶縁膜上層に配線金属を堆積する工程
と、を少なくとも含む、ことを特徴とする不揮発性半導
体記憶装置の製造方法。 - 【請求項６】周辺回路部と、浮遊ゲート及び制御ゲート
を有するメモリ素子と、を複数含む不揮発性半導体記憶
装置の製造方法において、 （ａ）前記周辺回路部と、前記メモリ素子の制御ゲート
上層に層間絶縁膜を形成する工程と、 （ｂ）前記層間絶縁膜の所定の領域を除去して、前記周
辺回路部領域にコンタクト孔を設けると同時に、前記メ
モリ素子の制御ゲート領域にはワード線方向に延在する
溝を設ける工程と、 （ｃ）前記コンタクト孔及び前記溝内部に導電部材を埋
め込むと同時に、前記層間絶縁膜上層に前記導電部材と
同一部材よりなる配線を形成する工程と、を少なくとも
含む、ことを特徴とする不揮発性半導体記憶装置の製造
方法。 - 【請求項７】前記導電部材がタングステンを少なくとも
含み、前記配線金属がアルミニウム及び銅のいずれかを
少なくとも含む、ことを特徴とする請求項５記載の不揮
発性半導体記憶装置の製造方法。 - 【請求項８】前記導電部材が、タングステン、アルミニ
ウム及び銅のいずれかを少なくとも含む、ことを特徴と
する請求項６記載の不揮発性半導体記憶装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25026598A JP3279263B2 (ja) | 1998-09-04 | 1998-09-04 | 不揮発性半導体記憶装置の製造方法 |
| US09/389,168 US6437394B1 (en) | 1998-09-04 | 1999-09-02 | Non-volatile semiconductor memory device with reduced line resistance and method of manufacturing |
| US10/157,072 US6605507B2 (en) | 1998-09-04 | 2002-05-29 | Non-volatile semiconductor memory device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25026598A JP3279263B2 (ja) | 1998-09-04 | 1998-09-04 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082805A true JP2000082805A (ja) | 2000-03-21 |
| JP3279263B2 JP3279263B2 (ja) | 2002-04-30 |
Family
ID=17205329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25026598A Expired - Fee Related JP3279263B2 (ja) | 1998-09-04 | 1998-09-04 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6437394B1 (ja) |
| JP (1) | JP3279263B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313962A (ja) * | 2001-04-11 | 2002-10-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US7709881B2 (en) | 2005-06-15 | 2010-05-04 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183619B1 (en) | 2000-03-30 | 2012-05-22 | Chang Mark S | Method and system for providing contact to a first polysilicon layer in a flash memory device |
| JP2003168748A (ja) * | 2001-11-30 | 2003-06-13 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| KR100483588B1 (ko) * | 2002-07-11 | 2005-04-18 | 주식회사 하이닉스반도체 | 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법 |
| JP2006128390A (ja) * | 2004-10-28 | 2006-05-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| US11792981B2 (en) * | 2020-08-24 | 2023-10-17 | Taiwan Semiconductor Manufacturing Company Limited | Two dimensional structure to control flash operation and methods for forming the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156857A (ja) | 1985-12-28 | 1987-07-11 | Ricoh Co Ltd | メモリ素子を含む半導体装置の製造方法 |
| JPS62234365A (ja) | 1986-04-04 | 1987-10-14 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH01257373A (ja) | 1988-04-07 | 1989-10-13 | Nec Corp | 半導体装置の製造方法 |
| US5079670A (en) * | 1988-05-03 | 1992-01-07 | Texas Instruments Incorporated | Metal plate capacitor and method for making the same |
| JPH0234782A (ja) | 1988-07-26 | 1990-02-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5087584A (en) | 1990-04-30 | 1992-02-11 | Intel Corporation | Process for fabricating a contactless floating gate memory array utilizing wordline trench vias |
| JPH08321590A (ja) | 1995-05-25 | 1996-12-03 | Hitachi Ltd | 半導体記憶装置のレイアウト方法、半導体記憶装置およびこれを用いたマイクロコンピュータ |
| US6177716B1 (en) * | 1997-01-02 | 2001-01-23 | Texas Instruments Incorporated | Low loss capacitor structure |
| JP3149937B2 (ja) * | 1997-12-08 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3175705B2 (ja) * | 1998-09-18 | 2001-06-11 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
-
1998
- 1998-09-04 JP JP25026598A patent/JP3279263B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-02 US US09/389,168 patent/US6437394B1/en not_active Expired - Fee Related
-
2002
- 2002-05-29 US US10/157,072 patent/US6605507B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313962A (ja) * | 2001-04-11 | 2002-10-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP4565767B2 (ja) * | 2001-04-11 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| US7709881B2 (en) | 2005-06-15 | 2010-05-04 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3279263B2 (ja) | 2002-04-30 |
| US6437394B1 (en) | 2002-08-20 |
| US20020146884A1 (en) | 2002-10-10 |
| US6605507B2 (en) | 2003-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175705B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US6423992B2 (en) | Semiconductor integrated circuit device | |
| KR100341251B1 (ko) | 불휘발성 반도체 기억장치 및 그 제조 방법 | |
| JP2588732B2 (ja) | 半導体記憶装置 | |
| US20060097309A1 (en) | Non-volatile semiconductor memory device having memory cell array suitable for high density and high integration | |
| JP2000228509A (ja) | 半導体装置 | |
| EP0160392B1 (en) | Semiconductor memory device having double layered word lines | |
| JP2000307086A (ja) | 半導体装置及びその製造方法 | |
| US7928494B2 (en) | Semiconductor device | |
| US20090035907A1 (en) | Method of forming stacked gate structure for semiconductor memory | |
| JP3279263B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US6583492B2 (en) | Capacitor element having a contact hole structure in an electrode structure | |
| US20040014323A1 (en) | Method of fabricating semiconductor device | |
| JP2617972B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH07183411A (ja) | 積層ゲート型不揮発性半導体記憶装置 | |
| JP3147095B2 (ja) | 半導体記憶装置 | |
| JPH08130263A (ja) | 半導体装置 | |
| US20060027853A1 (en) | Semiconductor storage device and method of manufacturing same | |
| JPH10326881A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH0955476A (ja) | 半導体装置 | |
| JP2725577B2 (ja) | 半導体装置及びダイナミック形ランダムアクセスメモリ | |
| JP2001102541A (ja) | 半導体記憶装置とその製造方法 | |
| KR100237130B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| JP2000183315A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH02250372A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020122 |
|
| LAPS | Cancellation because of no payment of annual fees |