JP2000058598A - 半導体装置の実装構造および実装方法 - Google Patents
半導体装置の実装構造および実装方法Info
- Publication number
- JP2000058598A JP2000058598A JP22896198A JP22896198A JP2000058598A JP 2000058598 A JP2000058598 A JP 2000058598A JP 22896198 A JP22896198 A JP 22896198A JP 22896198 A JP22896198 A JP 22896198A JP 2000058598 A JP2000058598 A JP 2000058598A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- filler
- protective film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装において、半導体装置と
基板との間に配置された、封止樹脂中の充填材に含まれ
る放射性物質から発生するα線により半導体装置の誤動
作が発生していた。 【解決手段】 半導体装置上の回路素子を保護するため
の保護膜を、封止樹脂中の充填材に含まれる放射性物質
から発生するα線の物質中の飛程以上の厚みとすること
で、α線による半導体装置の誤動作を防止することがで
き、放射性物質が含まれた安価な充填材を使用した場合
でも、α線の影響を受けない半導体装置の実装構造およ
び実装方法が得られる。
基板との間に配置された、封止樹脂中の充填材に含まれ
る放射性物質から発生するα線により半導体装置の誤動
作が発生していた。 【解決手段】 半導体装置上の回路素子を保護するため
の保護膜を、封止樹脂中の充填材に含まれる放射性物質
から発生するα線の物質中の飛程以上の厚みとすること
で、α線による半導体装置の誤動作を防止することがで
き、放射性物質が含まれた安価な充填材を使用した場合
でも、α線の影響を受けない半導体装置の実装構造およ
び実装方法が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に形成し
た突起電極と基板上に形成した電気配線とを、導電接着
剤またはハンダを用いて接続するフリップチップ実装に
おける半導体装置の実装構造および実装方法に関するも
のである。
た突起電極と基板上に形成した電気配線とを、導電接着
剤またはハンダを用いて接続するフリップチップ実装に
おける半導体装置の実装構造および実装方法に関するも
のである。
【０００２】
【従来の技術】従来技術の一例として、半導体装置に形
成した突起電極と基板上に形成した配線電極とを、導電
接着剤やハンダなどの接続材料を用いて接続した際の構
造を図７の断面図に示す。
成した突起電極と基板上に形成した配線電極とを、導電
接着剤やハンダなどの接続材料を用いて接続した際の構
造を図７の断面図に示す。
【０００３】半導体装置１上の回路素子を保護するため
の保護膜６と、半導体装置１に形成した突起電極３と、
基板２上に形成した配線電極４と、突起電極３と配線電
極４との間に突起電極３と配線電極４とを接続するため
の導電接着剤やハンダなどの接続材料５を有し、半導体
装置１と基板２との間に封止樹脂９を有する実装構造と
なっている。
の保護膜６と、半導体装置１に形成した突起電極３と、
基板２上に形成した配線電極４と、突起電極３と配線電
極４との間に突起電極３と配線電極４とを接続するため
の導電接着剤やハンダなどの接続材料５を有し、半導体
装置１と基板２との間に封止樹脂９を有する実装構造と
なっている。
【０００４】次に、従来例の実装方法を説明する。図８
から図１１は、従来技術の実装方法を示す断面図であ
る。
から図１１は、従来技術の実装方法を示す断面図であ
る。
【０００５】図８に記載するように、基板２上に配線電
極４となる金属膜をスパッタリングや真空蒸着法などに
より形成し、エッチングによりパターンニングし、配線
電極４を形成する。
極４となる金属膜をスパッタリングや真空蒸着法などに
より形成し、エッチングによりパターンニングし、配線
電極４を形成する。
【０００６】この時使用する基板２の材質はガラスやガ
ラス繊維を含む樹脂基板などで、配線電極４となる金属
膜は銅や金などの導電性に優れたものや、接続材料５と
の相性により決定する。
ラス繊維を含む樹脂基板などで、配線電極４となる金属
膜は銅や金などの導電性に優れたものや、接続材料５と
の相性により決定する。
【０００７】次に、図９に記載するように、半導体装置
１上の入出力端子部分にメッキ法やスタッドバンプ法な
どにより突起電極３を形成する。この時形成する突起電
極３の材質は金や銅など接続材料５との相性により決定
する。
１上の入出力端子部分にメッキ法やスタッドバンプ法な
どにより突起電極３を形成する。この時形成する突起電
極３の材質は金や銅など接続材料５との相性により決定
する。
【０００８】突起電極３上に接続材料５を配置する場
合、導電背着剤やハンダペーストなどはディップ法によ
り配置するが、突起電極３をメッキ法により形成する際
に、ハンダを直接メッキすることで接続材料５を配置し
てもかまわない。
合、導電背着剤やハンダペーストなどはディップ法によ
り配置するが、突起電極３をメッキ法により形成する際
に、ハンダを直接メッキすることで接続材料５を配置し
てもかまわない。
【０００９】この時使用する半導体装置１上には、回路
素子を保護するための保護膜６が露光現像により２〜４
μｍ程度形成してある。
素子を保護するための保護膜６が露光現像により２〜４
μｍ程度形成してある。
【００１０】次に、図１０に記載するように、基板２上
の配線電極４と半導体装置１上の突起電極３との位置合
わせを行い、接続材料５を介して接続を行う。
の配線電極４と半導体装置１上の突起電極３との位置合
わせを行い、接続材料５を介して接続を行う。
【００１１】その際、接続材料５として導電接着剤を使
用した場合は、熱処理により硬化させ、接続材料５とし
てハンダを使用した場合は、熱処理によりハンダを溶融
させ電気的、機械的接続を行う。
用した場合は、熱処理により硬化させ、接続材料５とし
てハンダを使用した場合は、熱処理によりハンダを溶融
させ電気的、機械的接続を行う。
【００１２】その後、図１１に記載するように、ディス
ペンサ８により半導体装置１の端部から、半導体装置１
と基板２の隙間に封止樹脂７を流し込み、熱処理により
硬化することで、従来例の半導体装置が完成する。
ペンサ８により半導体装置１の端部から、半導体装置１
と基板２の隙間に封止樹脂７を流し込み、熱処理により
硬化することで、従来例の半導体装置が完成する。
【００１３】
【発明が解決しようとする課題】フリップチップ実装に
おいて使用する封止樹脂７には熱膨張係数を低下させる
目的で充填材が含有されている。充填材としてはＳｉＯ
2 、炭酸カルシウムやアルミナなどが使用されるが、そ
の中にウランやトリウムなどの放射性物質が含まれてい
る。
おいて使用する封止樹脂７には熱膨張係数を低下させる
目的で充填材が含有されている。充填材としてはＳｉＯ
2 、炭酸カルシウムやアルミナなどが使用されるが、そ
の中にウランやトリウムなどの放射性物質が含まれてい
る。
【００１４】放射性物質から発生するα線は、半導体装
置１に組み込まれている記録回路素子の内容を書き換え
てしまう恐れがあり、封止樹脂７中の充填材に含まれる
放射性物質の量を少なくする必要がある。
置１に組み込まれている記録回路素子の内容を書き換え
てしまう恐れがあり、封止樹脂７中の充填材に含まれる
放射性物質の量を少なくする必要がある。
【００１５】しかし、充填材中の放射性物質の量を少な
くするには工程や時間やコストがかかるため、精製され
ていないものと比べ約３〜１０倍の値段になってしま
う。
くするには工程や時間やコストがかかるため、精製され
ていないものと比べ約３〜１０倍の値段になってしま
う。
【００１６】本発明の目的は、フリップチップ実装にお
いて、放射性物質が含まれた安価な充填材を使用した封
止樹脂を用いても、放射性物質から発生するα線の影響
を受けない半導体装置の実装構造、および実装方法を提
供することにある。
いて、放射性物質が含まれた安価な充填材を使用した封
止樹脂を用いても、放射性物質から発生するα線の影響
を受けない半導体装置の実装構造、および実装方法を提
供することにある。
【００１７】
【課題を解決するための手段】上記課題を解決するため
本発明の半導体装置の実装構造および実装方法において
は、下記記載の構成を採用する。
本発明の半導体装置の実装構造および実装方法において
は、下記記載の構成を採用する。
【００１８】本発明の半導体装置の実装構造は、半導体
装置上に封止樹脂中の充填材に含まれる放射性物質から
発生するα線の物質中の飛程以上の厚みを有する保護膜
を有し、半導体装置に形成した突起電極と、基板上に形
成した配線電極と、突起電極と配線電極との間に、突起
電極と配線電極とを接続するための導電接着剤またはハ
ンダなどの接続材料とを有し、半導体装置と基板との間
に封止樹脂を有することを特徴としている。
装置上に封止樹脂中の充填材に含まれる放射性物質から
発生するα線の物質中の飛程以上の厚みを有する保護膜
を有し、半導体装置に形成した突起電極と、基板上に形
成した配線電極と、突起電極と配線電極との間に、突起
電極と配線電極とを接続するための導電接着剤またはハ
ンダなどの接続材料とを有し、半導体装置と基板との間
に封止樹脂を有することを特徴としている。
【００１９】本発明の半導体装置の実装方法は、配線電
極を基板上に形成する工程と、封止樹脂中の充填材に含
まれる放射性物質から発生するα線の物質中の飛程以上
の厚みを有する半導体装置上の回路素子を保護するため
の保護膜を形成する工程と、半導体装置に形成した突起
電極に、導電接着剤またはハンダなどの接続材料を塗布
する工程と、配線電極上に突起電極を設置する工程と、
接続材料を電気的および機械的に接続させる工程と、封
止樹脂をポッティングにより半導体装置と基板との間に
配置する工程と、封止樹脂を硬化させる工程とを有する
ことを特徴としている。
極を基板上に形成する工程と、封止樹脂中の充填材に含
まれる放射性物質から発生するα線の物質中の飛程以上
の厚みを有する半導体装置上の回路素子を保護するため
の保護膜を形成する工程と、半導体装置に形成した突起
電極に、導電接着剤またはハンダなどの接続材料を塗布
する工程と、配線電極上に突起電極を設置する工程と、
接続材料を電気的および機械的に接続させる工程と、封
止樹脂をポッティングにより半導体装置と基板との間に
配置する工程と、封止樹脂を硬化させる工程とを有する
ことを特徴としている。
【００２０】本発明では、フリップチップ実装におい
て、半導体装置上の回路素子を保護するための保護膜
を、封止樹脂中の充填材に含まれる放射性物質から発生
するα線の物質中の飛程以上の厚みとすることで、封止
樹脂中の充填材に含まれる放射性物質から発生するα線
による半導体装置の誤動作が発生しない。
て、半導体装置上の回路素子を保護するための保護膜
を、封止樹脂中の充填材に含まれる放射性物質から発生
するα線の物質中の飛程以上の厚みとすることで、封止
樹脂中の充填材に含まれる放射性物質から発生するα線
による半導体装置の誤動作が発生しない。
【００２１】
【発明の実施の形態】封止樹脂に含まれる放射性物質か
ら発生するα線の有機物中の飛程を調べるため、下記に
示す試料にてα線量を測定した。
ら発生するα線の有機物中の飛程を調べるため、下記に
示す試料にてα線量を測定した。
【００２２】測定試料は主剤としてビスフェノールＦ型
エポキシを１００重量部、硬化剤として無水メチルテト
ラヒドロフタル酸を９８重量部、硬化促進剤として、１
−シアノエチル−２−エチル−４−メチルイミダゾール
を１重量部添加した封止樹脂７に対し、９０重量％充填
材６を含有したものを４０μｍの厚みで塗布および熱処
理により形成し、その上に半導体装置の保護膜となるポ
リイミドを、０〜４０μｍまで１０μｍ間隔で塗布およ
び熱処理により形成し、そのときのα線量を測定した。
この時使用した充填材６中に含まれる放射性物質量は、
ウランが５０ｎｇ／ｇ、トリウムが１７０ｎｇ／ｇのも
のを使用した。
エポキシを１００重量部、硬化剤として無水メチルテト
ラヒドロフタル酸を９８重量部、硬化促進剤として、１
−シアノエチル−２−エチル−４−メチルイミダゾール
を１重量部添加した封止樹脂７に対し、９０重量％充填
材６を含有したものを４０μｍの厚みで塗布および熱処
理により形成し、その上に半導体装置の保護膜となるポ
リイミドを、０〜４０μｍまで１０μｍ間隔で塗布およ
び熱処理により形成し、そのときのα線量を測定した。
この時使用した充填材６中に含まれる放射性物質量は、
ウランが５０ｎｇ／ｇ、トリウムが１７０ｎｇ／ｇのも
のを使用した。
【００２３】α線量を測定した結果、表１に示すような
結果となった。充填材が存在する層上に設けた保護膜の
厚みが厚くなるほどα線は検出されず、この時使用した
封止樹脂では３０μｍ以上の厚みがあればα線が検出さ
れない結果となった。
結果となった。充填材が存在する層上に設けた保護膜の
厚みが厚くなるほどα線は検出されず、この時使用した
封止樹脂では３０μｍ以上の厚みがあればα線が検出さ
れない結果となった。
【００２４】
【表１】
【００２５】このことから封止樹脂７と半導体装置１上
に、封止樹脂７中の充填材に含まれる放射性物質から発
生するα線の飛程以上の厚みとなる保護膜６を形成する
ことで、半導体装置１に対するα線の影響が無くなるこ
とがわかる。
に、封止樹脂７中の充填材に含まれる放射性物質から発
生するα線の飛程以上の厚みとなる保護膜６を形成する
ことで、半導体装置１に対するα線の影響が無くなるこ
とがわかる。
【００２６】
【実施例】以下図面を基に本発明の半導体装置の実装構
造を説明する。図１は本発明における実施例を示す断面
図である。
造を説明する。図１は本発明における実施例を示す断面
図である。
【００２７】本発明の半導体装置の実装構造は、半導体
装置１上に、封止樹脂７中の充填材に含まれる放射性物
質から発生するα線の物質中の飛程以上の厚みを有する
保護膜６を有し、半導体装置１に形成した突起電極３
と、基板２上に形成した配線電極４と、突起電極３と配
線電極４との間に突起電極３と配線電極４とを接続する
ための導電接着剤またはハンダなどの接続材料５とを有
し、半導体装置１と基板２との間に封止樹脂７を有する
半導体装置の実装構造となっている。
装置１上に、封止樹脂７中の充填材に含まれる放射性物
質から発生するα線の物質中の飛程以上の厚みを有する
保護膜６を有し、半導体装置１に形成した突起電極３
と、基板２上に形成した配線電極４と、突起電極３と配
線電極４との間に突起電極３と配線電極４とを接続する
ための導電接着剤またはハンダなどの接続材料５とを有
し、半導体装置１と基板２との間に封止樹脂７を有する
半導体装置の実装構造となっている。
【００２８】次に図１に示す構造を形成するための方法
を図２〜図６に示す断面図を用いて説明する。図２に記
載するように、基板２上に配線電極４となる金属膜をス
パッタリング法や真空蒸着法などにより形成し、エッチ
ングによりパターンニングし、配線電極４を形成する。
を図２〜図６に示す断面図を用いて説明する。図２に記
載するように、基板２上に配線電極４となる金属膜をス
パッタリング法や真空蒸着法などにより形成し、エッチ
ングによりパターンニングし、配線電極４を形成する。
【００２９】この時使用する基板２の材質はガラスやガ
ラス繊維を含む樹脂基板などで、配線電極４となる金属
膜は銅や金などの導電性に優れたものや、接続材料５と
の相性により決定する。
ラス繊維を含む樹脂基板などで、配線電極４となる金属
膜は銅や金などの導電性に優れたものや、接続材料５と
の相性により決定する。
【００３０】次に、図３に記載するように、半導体装置
１上の回路素子を保護するための保護膜６をα線の物質
中の飛程以上の厚みで形成し、露光現像により半導体装
置１の入出力端子部分を開口する。
１上の回路素子を保護するための保護膜６をα線の物質
中の飛程以上の厚みで形成し、露光現像により半導体装
置１の入出力端子部分を開口する。
【００３１】この時形成する保護膜６は、ボジ型感光性
樹脂を使用し、露光現像により開口部に傾斜を設けるこ
とで、保護膜６上および半導体装置１の入出力端子上に
形成する共通電極膜９の断線を防止する。
樹脂を使用し、露光現像により開口部に傾斜を設けるこ
とで、保護膜６上および半導体装置１の入出力端子上に
形成する共通電極膜９の断線を防止する。
【００３２】その後、共通電極膜９を保護膜６上および
半導体装置１の入出力端子上に、スパッタリング法や真
空蒸着法により形成し、共通電極膜９上にメッキレジス
ト１０を形成する。メッキレジスト１０は露光現像によ
り半導体装置１の入出力端子部分を開口させる。
半導体装置１の入出力端子上に、スパッタリング法や真
空蒸着法により形成し、共通電極膜９上にメッキレジス
ト１０を形成する。メッキレジスト１０は露光現像によ
り半導体装置１の入出力端子部分を開口させる。
【００３３】次に、図４に記載するように、メッキ法に
より突起電極３を形成し、メッキレジスト１０を除去
し、共通電極膜９をエッチングにより除去することによ
り、突起電極３が完成する。この時形成する突起電極３
の材質は、銅や金など接続材料との相性により決定す
る。
より突起電極３を形成し、メッキレジスト１０を除去
し、共通電極膜９をエッチングにより除去することによ
り、突起電極３が完成する。この時形成する突起電極３
の材質は、銅や金など接続材料との相性により決定す
る。
【００３４】図５に示すように、突起電極３上に接続材
料５として、導電接着剤やハンダペーストなどをディッ
プ法により配置し、基板２上の配線電極４と半導体装置
１上の突起電極３との位置合わせを行い、接続材料５を
を介して接続を行う。
料５として、導電接着剤やハンダペーストなどをディッ
プ法により配置し、基板２上の配線電極４と半導体装置
１上の突起電極３との位置合わせを行い、接続材料５を
を介して接続を行う。
【００３５】この時、接続材料５を配置する方法とし
て、突起電極３をメッキ法により形成する際に、ハンダ
を直接メッキしたり、突起電極３上にハンダをメッキす
ることで接続材料５を配置してもかまわない。
て、突起電極３をメッキ法により形成する際に、ハンダ
を直接メッキしたり、突起電極３上にハンダをメッキす
ることで接続材料５を配置してもかまわない。
【００３６】図６に記載するように、ディスペンサ８に
より、半導体装置１の端部から半導体装置１と基板２の
隙間に封止樹脂７を流し込み、熱処理により封止樹脂７
を硬化させることにより、本発明の半導体装置の実装構
造が完成する。
より、半導体装置１の端部から半導体装置１と基板２の
隙間に封止樹脂７を流し込み、熱処理により封止樹脂７
を硬化させることにより、本発明の半導体装置の実装構
造が完成する。
【００３７】この時実装する半導体装置１上には、封止
樹脂７中の充填材に含まれる放射性物質から発生するα
線の飛程以上の厚みを持つ保護膜６が、露光現像により
形成されており、封止樹脂７中の充填材に含まれる放射
性物質から発生するα線の影響を受けない構造となって
いる。
樹脂７中の充填材に含まれる放射性物質から発生するα
線の飛程以上の厚みを持つ保護膜６が、露光現像により
形成されており、封止樹脂７中の充填材に含まれる放射
性物質から発生するα線の影響を受けない構造となって
いる。
【００３８】半導体装置１上に形成する保護膜６とし
て、ポジ型感光性樹脂を使用することで、露光現像時に
開口部に傾斜を設けることができ、メッキ法で突起電極
３形成する場合、スパッタリング法や真空蒸着法で形成
する共通電極膜の断線を防止し、封止樹脂７中の充填材
に含まれる放射性物質から発生するα線の飛程以上の厚
みで形成できる。
て、ポジ型感光性樹脂を使用することで、露光現像時に
開口部に傾斜を設けることができ、メッキ法で突起電極
３形成する場合、スパッタリング法や真空蒸着法で形成
する共通電極膜の断線を防止し、封止樹脂７中の充填材
に含まれる放射性物質から発生するα線の飛程以上の厚
みで形成できる。
【００３９】また、この保護膜６は、半導体装置１上に
形成した突起電極３の根本の強度を補強するので、半導
体装置１と基板２との熱膨張係数差による応力に強い構
造となる。
形成した突起電極３の根本の強度を補強するので、半導
体装置１と基板２との熱膨張係数差による応力に強い構
造となる。
【００４０】
【発明の効果】以上の説明で明らかなように、本発明に
おける半導体装置の実装構造および実装方法は、フリッ
プチップ実装において、半導体装置上に形成する回路素
子を保護するための保護膜を、封止樹脂中の充填材に含
まれる放射性物質から発生するα線の物質中の飛程以上
の厚みにすることで、封止樹脂中の充填材に含まれる放
射性物質から発生するα線のによる半導体装置の誤動作
が発生せず、放射性物質が含まれた安価な充填材を使用
した封止樹脂を用いても、放射性物質から発生するα線
の影響を受けない半導体装置の実装構造、および実装方
法を得ることができる。
おける半導体装置の実装構造および実装方法は、フリッ
プチップ実装において、半導体装置上に形成する回路素
子を保護するための保護膜を、封止樹脂中の充填材に含
まれる放射性物質から発生するα線の物質中の飛程以上
の厚みにすることで、封止樹脂中の充填材に含まれる放
射性物質から発生するα線のによる半導体装置の誤動作
が発生せず、放射性物質が含まれた安価な充填材を使用
した封止樹脂を用いても、放射性物質から発生するα線
の影響を受けない半導体装置の実装構造、および実装方
法を得ることができる。
【００４１】また、半導体装置上に形成した保護膜が突
起電極の強度を補強するので、応力による突起電極の破
壊などが発生しない。
起電極の強度を補強するので、応力による突起電極の破
壊などが発生しない。
【図１】本発明の実施例における半導体装置の実装構造
を示す断面図である。
を示す断面図である。
【図２】本発明の実施例における半導体装置の実装構造
を形成するための実装方法を示す断面図である。
を形成するための実装方法を示す断面図である。
【図３】本発明の実施例における半導体装置の実装構造
を形成するための実装方法を示す断面図である。
を形成するための実装方法を示す断面図である。
【図４】本発明の実施例における半導体装置の実装構造
を形成するための実装方法を示す断面図である。
を形成するための実装方法を示す断面図である。
【図５】本発明の実施例における半導体装置の実装構造
を形成するための実装方法を示す断面図である。
を形成するための実装方法を示す断面図である。
【図６】本発明の実施例における半導体装置の実装構造
を形成するための実装方法を示す断面図である。
を形成するための実装方法を示す断面図である。
【図７】従来例における半導体装置の実装構造を示す断
面図である。
面図である。
【図８】従来例における半導体装置の実装構造を形成す
るための実装方法を示す断面図である。
るための実装方法を示す断面図である。
【図９】従来例における半導体装置の実装構造を形成す
るための実装方法を示す断面図である。
るための実装方法を示す断面図である。
【図１０】従来例における半導体装置の実装構造を形成
するための実装方法を示す断面図である。
するための実装方法を示す断面図である。
【図１１】従来例における半導体装置の実装構造を形成
するための実装方法を示す断面図である。
するための実装方法を示す断面図である。
１ 半導体装置 ２ 基板 ３ 突起電極 ４ 配線電極 ５ 接続材料 ６ 保護膜 ７ 封止樹脂 ８ ディスペンサ ９ 共通電極膜 １０ メッキレジスト
Claims (4)
- 【請求項１】 半導体装置上に封止樹脂中の充填材に含
まれる放射性物質から発生するα線の物質中の飛程以上
の厚みを有する保護膜を有し、半導体装置に形成した突
起電極と、基板上に形成した配線電極と、突起電極と配
線電極との間に突起電極と配線電極とを接続するための
接続材料とを有し、半導体装置と基板との間に封止樹脂
を有することを特徴とする半導体装置の実装構造。 - 【請求項２】 半導体装置上に形成する保護膜が、ポジ
型感光性樹脂であり、突起電極が形成される開口部には
膜厚方向に傾斜が設けられていることを特徴とする請求
項１に記載の半導体装置の実装構造。 - 【請求項３】 半導体装置上に封止樹脂中の充填材に含
まれる放射性物質から発生するα線の物質中の飛程以上
の厚みを有する保護膜を形成する工程と、半導体装置に
形成した突起電極に接続材料を塗布する工程と、基板に
形成した配線電極の上に突起電極を設置する工程と、突
起電極と配線電極とを接続材料を介して、電気的および
機械的に接続させる工程と、封止樹脂をポッティングに
より半導体装置と基板との間に配置する工程と、封止樹
脂を硬化させる工程とを有することを特徴とする半導体
装置の実装方法。 - 【請求項４】 保護膜を形成する行程において、半導体
装置上に形成する保護膜が、ポジ型感光性樹脂であり、
突起電極が形成される開口部に傾斜を設ける行程を有す
ることを特徴とする請求項３に記載の半導体装置の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22896198A JP2000058598A (ja) | 1998-08-13 | 1998-08-13 | 半導体装置の実装構造および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22896198A JP2000058598A (ja) | 1998-08-13 | 1998-08-13 | 半導体装置の実装構造および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058598A true JP2000058598A (ja) | 2000-02-25 |
Family
ID=16884585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22896198A Pending JP2000058598A (ja) | 1998-08-13 | 1998-08-13 | 半導体装置の実装構造および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058598A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110277375A (zh) * | 2018-03-15 | 2019-09-24 | 东芝存储器株式会社 | 半导体装置 |
-
1998
- 1998-08-13 JP JP22896198A patent/JP2000058598A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110277375A (zh) * | 2018-03-15 | 2019-09-24 | 东芝存储器株式会社 | 半导体装置 |
| CN110277375B (zh) * | 2018-03-15 | 2023-08-22 | 铠侠股份有限公司 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175151B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| JP2871800B2 (ja) | ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ | |
| JPH09266230A (ja) | 半導体装置およびその製造方法 | |
| GB2328077A (en) | Mounting and encapsulating a SAW device using a photosensitive resin | |
| EP0645812A1 (en) | Resin-sealed semiconductor device | |
| JPS6394645A (ja) | 電子装置 | |
| EP0029858B1 (en) | Semiconductor device | |
| JP2004119773A (ja) | 半導体装置及びその製造方法 | |
| JP2892117B2 (ja) | 半導体装置の製造方法 | |
| JP2000058598A (ja) | 半導体装置の実装構造および実装方法 | |
| US7229851B2 (en) | Semiconductor chip stack | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| JP2000031348A (ja) | 半導体装置の実装構造および実装方法 | |
| JP2003059959A (ja) | 半導体装置とその実装方法 | |
| JPH05326628A (ja) | フリップチップの実装方法 | |
| JPH05315397A (ja) | 半導体装置の封止方法と封止構造 | |
| JP3255090B2 (ja) | チップの実装構造およびバンプの形成方法 | |
| JP3656690B2 (ja) | 電子部品の製造方法 | |
| JPS61198656A (ja) | 半導体装置 | |
| JPS6342530Y2 (ja) | ||
| JPS6211508B2 (ja) | ||
| JPH0294535A (ja) | 混成集積回路 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH04150061A (ja) | 半導体装置 | |
| JPS6214100B2 (ja) |